DE102007049160B4 - Verfahren zum Vereinzeln von zu einer Gruppe zusammengefassten, einen Kunststoffvergusskörper aufweisenden Chipgehäusen - Google Patents

Verfahren zum Vereinzeln von zu einer Gruppe zusammengefassten, einen Kunststoffvergusskörper aufweisenden Chipgehäusen Download PDF

Info

Publication number
DE102007049160B4
DE102007049160B4 DE102007049160A DE102007049160A DE102007049160B4 DE 102007049160 B4 DE102007049160 B4 DE 102007049160B4 DE 102007049160 A DE102007049160 A DE 102007049160A DE 102007049160 A DE102007049160 A DE 102007049160A DE 102007049160 B4 DE102007049160 B4 DE 102007049160B4
Authority
DE
Germany
Prior art keywords
chip
laser engraving
laser
groove
chip housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE102007049160A
Other languages
English (en)
Other versions
DE102007049160A1 (de
Inventor
Ludger Müllers
Ralf Schmidt
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Carl Baasel Lasertechnik GmbH and Co KG
Original Assignee
Carl Baasel Lasertechnik GmbH and Co KG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Carl Baasel Lasertechnik GmbH and Co KG filed Critical Carl Baasel Lasertechnik GmbH and Co KG
Priority to DE102007049160A priority Critical patent/DE102007049160B4/de
Priority to TW097138383A priority patent/TW200929386A/zh
Priority to SG200807617-6A priority patent/SG152166A1/en
Priority to JP2008263983A priority patent/JP2009099984A/ja
Priority to US12/251,025 priority patent/US20090098682A1/en
Publication of DE102007049160A1 publication Critical patent/DE102007049160A1/de
Application granted granted Critical
Publication of DE102007049160B4 publication Critical patent/DE102007049160B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/36—Removing material
    • B23K26/362—Laser etching
    • B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/585—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries comprising conductive layers or plates or strips or rods or rings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/30—Organic material
    • B23K2103/42—Plastics
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2103/00—Materials to be soldered, welded or cut
    • B23K2103/50—Inorganic material, e.g. metals, not provided for in B23K2103/02 – B23K2103/26
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Laser Beam Processing (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Processing And Handling Of Plastics And Other Materials For Molding In General (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Abstract

Verfahren zum Vereinzeln von zu einer Gruppe zusammengefassten Chipgehäusen (100), einen in einen Kunststoff Vergusskörper (104) eingebetteten Anschlussrahmen (107) mit einer Vielzahl von Kontakten (102) umfassend, wobei die Kontakte (102) einander bezüglich eines zwischen den Chipgehäusen (100) verlaufenden Solltrennbereiches (S) gegenüberliegender Chipgehäuse (100) über gemeinsame, sich entlang einer Trennlinie (T) erstreckende Stege (301) elektrisch und mechanisch miteinander verbunden sind, so dass in dem Solltrennbereich (S) neben einer aus dem Material des Vergusskörpers (104) gebildeten Kunststoffschicht eine von zumindest den Stegen (301) gebildete metallische Schicht (106) zu durchtrennen ist, die folgenden Schritte umfassend:
a) Einbringen einer Nut in den Solltrennbereich der Chipgehäuse (100) durch Lasergravieren, wobei die in dem Solltrennbereich (S) vorhandenen und sich entlang der Trennlinie (T) erstreckenden Stege (301) durch die Lasergravur entfernt werden, und
b) anschließendes vollständiges Trennen der Chipgehäuse (100) durch einen mechanischen Sägeschnitt entlang des Solltrennbereiches (S).

Description

  • Verfahren zum Vereinzeln von zu einer Gruppe zusammengefassten, einen Kunststoffvergusskörper aufweisenden Chipgehäusen Die Erfindung betrifft ein Verfahren zum Vereinzeln von Chipgehäusen entlang eines zwischen diesen verlaufenden Solltrennbereiches. In dem Solltrennbereich liegt neben einer aus dem Material des Vergusskörpers gebildeten Kunststoffschicht eine sich zumindest über eine Teillänge des Solltrennbereiches erstreckende metallischen Schicht vor.
  • Bevor ein Halbleiterchip (die) in einer Schaltung verbaut wird, wird er mit einem Gehäuse versehen. Das Gehäuse dient primär dazu, den Halbleiterchip gegen Beschädigungen und Umwelteinflüsse zu schützen. Innerhalb des Gehäuses ist der Halbleiterchip, typischerweise mit feinen Golddrähten, mit den Kontakten des Anschlussrahmens elektrisch verbunden. Die einzelnen Kontakte des Anschlussrahmens entstehen durch Ausstanzen aus einem Kupferblech, bzw. einer Kupferfolie mit einer Dicke von in etwa 100 μm. Zur Herstellung eines montierfertigen Chips wird der mit dem Anschlussrahmen kontaktierte Halbleiterchip beispielsweise in einem Spritzgussverfahren in den Vergusskörper eingebettet.
  • Grundsätzlich unterscheidet man bei Chipgehäusen zwischen „durchsteckmontierbaren” (Through Hole Technology – THT) und „oberflächenmontierbaren” (Surface Mounted Devices – SMD) Gehäusen. Eine spezielle oberflächenmontierbare Gehäuseart ist das QFN-Gehäuse (Quad flat no-Lead). Ein QFN-Gehäuse weist keine über den Gehäuserand hinausragenden Kontakte auf, wie sie von anderen Gehäuseformen als typische „Beinchen” bekannt sind. Ein QFN-Gehäuse wird auf der Unterseite des Gehäuses verlötet, und ist aufgrund seiner Kompaktheit besonders für mobile Endgeräte, wie beispielsweise Mobiltelefone, PDAs etc. geeignet.
  • Zur einfachen Verarbeitung in der Massenproduktion sind Chipgehäuse üblicherweise auf einem Band zusammengefasst. Bei diesem Band kann es sich um die bereits beschriebene Kupferfolie handeln, aus der die Anschlussrahmen der einzelnen Chipgehäuse ausgestanzt werden. Vor der weiteren Verarbeitung müssen die Chipgehäuse jedoch vereinzelt werden.
  • Aus dem Stand der Technik sind verschiedene Verfahren zur elektrischen Isolation, der üblicherweise auf einem Band zusammen gefassten Chipgehäuse als auch zu deren Vereinzelung bekannt.
  • Bei dem aus der WO 2007/005639 A2 bekannten Verfahren werden die auf einem Trägerband befindlichen Chips mit Hilfe von Laserschnitten elektrisch voneinander isoliert. Diese elektrische Isolation erlaubt es, die Chips vor ihrer endgültigen Vereinzelung zu testen. Die Vereinzelung der Chipgehäuse erfolgt wahlweise mit Hilfe eines Laserschneidesystems oder mittels einer Sägetechnik.
  • Bei dem aus der US 2002/0052062 A1 bekannten Verfahren werden die einzelnen Chips mit Hilfe einer Säge sowohl elektrisch als auch, in einem anschließenden Schnitt, mechanisch voneinander getrennt.
  • Nach dem aus der DE 101 53 615 C1 bekannten Verfahren werden die über ihren Anschlussrahmen miteinander verbundenen Chips durch Stanzen vereinzelt. Die Trennung der Chipkörper erfolgt vorzugsweise mit Hilfe von Wasserstrahlschneiden. Alternativ kann dieser Trennvorgang jedoch auch durch Laserschneiden, Brechen, Sägen, Trennstanzen oder eine Kombination dieser Verfahren erfolgen.
  • Bei einem Chipgehäuse handelt es sich um einen Verbundwerkstoff, im Wesentlichen aus Metall und Kunststoff. Diese Materialien unterscheiden sich vor allem in Bezug auf ihre Wärmeleitfähigkeit, ihren Schmelzpunkt und ihre optische Absorptionsfähigkeit. Laserbearbeitungsverfahren zur Trennung von Chipgehäusen sind insbesondere aufgrund der unterschiedlichen optischen und thermischen Eigenschaften von Metallen und Kunststoffen wenig erfolgreich. Vornehmlich werden daher zur Trennung von Chipgehäusen mechanische Sägen eingesetzt. Aufgrund des hohen Metallanteils der Chipgehäuse sind die Standzeiten der Sägeblätter jedoch gering. Zum Wechseln des Sageblattes muss der Produktionsprozesses unterbrochen werden. Neben den eigentlichen Arbeiten zum Auswechseln des Sägeblattes muss außerdem das neue Sägeblatt justiert werden.
  • Aufgabe der vorliegenden Erfindung ist es, ein Verfahren zum Vereinzeln von Chipgehäusen anzugeben, mit dem eine hohe Schnittgeschwindigkeit bei zugleich geringem Verschleiß der Schneidwerkzeuge möglich ist.
  • Erfindungsgemäß wird die Aufgabe mit einem Verfahren mit den in Anspruch 1 genannten Merkmalen gelöst.
  • Gemäß diesen Merkmalen sind die zu vereinzelnden Chipgehäuse zu einer Gruppe zusammengefasst, und weisen einen Kunststoffvergusskörper auf. Die Trennung der einzelnen Chipgehäuse soll entlang einem Solltrennbereich erfolgen, wobei in dem Solltrennbereich neben einer aus dem Material des Vergusskörpers gebildeten Kunststoffschicht eine sich zumindest über eine Teillänge des Solltrennbereiches erstreckende metallische Schicht zu durchtrennen ist. Das Verfahren zum Vereinzeln der Chipgehäuse umfasst die folgenden Schritte:
    • – Einbringen einer Nut in den Solltrennbereich der Chipgehäuse durch Lasergravieren, wobei die sich in dem Solltrennbereich erstreckende metallische Schicht durch die Lasergravur zumindest teilweise entfernt wird, und
    • – anschließendes Vereinzeln der Chipgehäuse durch einen mechanischen Sägeschnitt entlang des Solltrennbereiches.
  • Der Erfindung liegt dabei die Überlegung zu Grunde, dass die eingangs erläuterten Probleme beim Trennen von Chipgehäusen vermieden werden können, wenn die Chipgehäuse in einem zweistufigen Verfahren voneinander getrennt werden. Zunächst wird eine Nut in den Solltrennbereich zwischen den eigentlichen Chipgehäusen eingebracht. Diese Nut wird durch eine Lasergravur erzeugt. Das Material der Chipgehäuse wird also im Bereich der Nut durch den Laserstrahl abgetragen, die Chipgehäuse werden auf diese Weise angeschnitten bzw. angeritzt. Die metallische Schicht, die im Bereich des Solltrennbereiches vorliegt, wird dabei aus der Nut zumindest teilweise entfernt. Die Chipgehäuse werden anschließend entlang des Solltrennbe reiches mit einer mechanischen Säge voneinander getrennt. Die Standzeit des Sägeblattes ist signifikant erhöht, da durch die Lasergravur ein Teil des Metalls aus dem Schnittbereich der mechanischen Säge entfernt wurde. Folglich gerät die mechanische Säge beim Trennen der Chipgehäuse mit weniger Metall in Kontakt. Ein solches kombiniertes Trennverfahren weist im Vergleich zu konventionellen Verfahren, welche lediglich eine mechanische Säge einsetzen, längere Standzeiten der Sägeblätter und eine höhere Schnittgeschwindigkeit auf.
  • In den Vergusskörper der Chipgehäuse ist bevorzugt eine metallische Schicht eingebettet. Der Abstand der metallischen Schicht zu einer als Kontaktseite bezeichneten Flachseite des Chipgehäuses ist kleiner, als der Abstand zu einer dieser gegenüberliegenden weiteren Flachseite. Von der Kontaktseite her betrachtet, ist die metallische Schicht in dem Vergusskörper also nahe der Oberfläche eingebettet. Gemäß einer vorteilhaften Ausgestaltung des Verfahrens wird die Nut von der Kontaktseite her in die Chipgehäuse eingebracht.
  • Durch das Einbringen einer Nut in die Kontaktseite der Chipgehäuse kann ein Großteil der metallischen Schicht durch die Lasergravur aus dem Solltrennbereich entfernt werden. Von der Kontaktseite her betrachtet, befindet sich lediglich wenig Vergussmasse des Kunststoffvergusskörpers oberhalb der metallischen Schicht. Unterhalb der metallischen Schicht erstreckt sich hingegen der wesentliche Teil des Kunststoffvergusskörpers. In dem die Lasergravur in die Kontaktseite der Chipgehäuse eingebracht wird, kann ein Großteil der metallischen Schicht aus dem Solltrennbereich entfernt werden, ohne dass eine sehr tiefe Nut in die Chipgehäuse eingebracht werden muss, oder die Chipgehäuse gar voneinander getrennt werden müssen. Die Chipgehäuse bleiben untereinander durch ihre Vergusskörper miteinander verbunden, dies erleichtert ihre Weiterverarbeitung.
  • In einer vorteilhaften Ausgestaltung des Verfahrens entspricht die laterale Breite der Nut, die durch die Lasergravur in das Chipgehäuse eingebracht wird, höchstens der Schnittbreite des mechanischen Sägeschnittes. Durch diese Maßnahme kann eine besonders gute Kantenqualität an dem geschnittenen Chipgehäuse erreicht werden.
  • Dies wird anhand der folgenden Betrachtungen verständlich. Mit Hilfe der Lasergravur wird das Metall des Anschlussrahmens zumindest teilweise aus dem Schnittbereich der mechanischen Säge entfernt. Infolge der thermischen Einwirkung des Laserstrahls kann jedoch eine Nut mit einer unsauberen Kante entstehen. Insbesondere kann der Vergusskörper im Kontaktbereich zu den Kontakten bzw. zu dem Anschlussrahmen in unerwünschter Weise aufgeschmolzen oder beschädigt werden. Eine solche thermische Beschädigung von Teilen des Vergusskörpers kommt wie folgt zustande. Da das Metall der Kontakte bzw. des Anschlussrahmens durch die Laserbehandlung sehr stark erhitzt wird und eine gute Wärmeleitfähigkeit besitzt, entsteht in den Kontakten bzw. in dem Anschlussrahmen ein Wärmestrom senkrecht zur Schnittrichtung des Laserstrahls. Diese Wärme wird an Teile des Vergusskörpers außerhalb des Bereiches der eigentlichen Lasergravur abgegeben. In diesen Bereichen wird der Vergusskörper thermisch beschädigt. So entsteht eine Schnittkante von nicht ausreichender Qualität. Durch den sich an die Lasergravur anschließenden mechanischen Sägeschnitt wird ein wesentlich glätterer Schnitt in die Chipgehäuse eingebracht, so dass die Kantenqualität der geschnittenen Chipgehäuse ein hohes Niveau erreicht. Auf diese Weise kann eine hohe Kantenqualität der getrennten Chipgehäuse bei gleichzeitig hoher Standzeit des Sägeblattes erreicht werden.
  • Gemäß einer Weiterbildung des Verfahrens wird die Anpassung der lateralen Breite der durch die Lasergravur in die Chipgehäuse eingebrachten Nut dadurch vorgenommen, dass eine Mehrzahl von Lasergravuren im Wesentlichen parallel zu der Trennlinie ausgeführt werden. Durch parallele Lasergravuren kann die Breite der Nut besonders einfach, flexibel und effektiv eingestellt werden.
  • In einer weiteren vorteilhaften Ausgestaltung des Verfahrens entspricht die Tiefe der durch die Lasergravur in das Chipgehäuse eingebrachten Nut zumindest derjenigen Tiefe in welcher sich der Anschlussrahmen – in Strahlrichtung betrachtet – in dem Vergusskörper erstreckt. Insbesondere wird die Tiefe der Nut gerade so groß gewählt, dass der Anschlussrahmen nahezu vollständig aus der Nut entfernt werden kann. Die Tiefe der Nut entspricht in diesem Fall – wiederum in Strahlrichtung betrachtet – gerade der maximalen Tiefe in der sich der Anschlussrahmen in dem Vergusskörper erstreckt. Diese maximale Tiefe ergibt sich aus dem Abstand von der Oberfläche der Kontaktseite bis zur Unterkante des Anschlussrahmens. Bei dem nachfolgend ausgeführten mechanischen Sägeschnitt entlang der Nut gerät das Sägeblatt somit kaum mit dem Metall des Anschlussrahmens in Kontakt. Die Standzeit des Sägeblattes kann auf diese Weise deutlich verbessert werden.
  • Gemäß einer vorteilhaften Ausgestaltung des Verfahrens wird die Tiefe der durch die Lasergravur in die Chipgehäuse eingebrachten Nut durch die Anzahl der entlang derselben Schnittli nie durchgeführten Lasergravuren eingestellt. Mit anderen Worten werden also mehrere Lasergravuren entlang ein und derselben Linie in die Chipgehäuse eingebracht. Die Positionen der einzelnen Lasergravuren weichen dabei lediglich um apparativ bedingte Ungenauigkeiten voneinander ab.
  • Werden mehrere Lasergravuren entlang der gleichen Schnittlinie durchgeführt, so ist eine besonders einfache, flexible und effektive Möglichkeit gegeben, die Tiefe der durch die Lasergravur erzeugten Nut einzustellen.
  • Gemäß einer Weiterbildung des Verfahrens erfolgt die Lasergravur mit Hilfe von Laserpulsen, die insbesondere eine Pulslänge zwischen 0,5 μs und 5 μs aufweisen. Derartige Laserpulse werden bevorzugt mit einem gütegeschalteten Festkörperlaser erzeugt. Durch die Verwendung von Laserpulsen wird eine hohe Abtragsrate bei gleichzeitig geringem Wärmeeintrag in das Werkstück erzielt. Für die in einem Chipgehäuse vorliegenden Materialien ist die Abtragsrate bei geringem Wärmeeintrag besonders hoch, wenn gemäß einer bevorzugten Weiterbildung des Verfahrens eine Pulslänge in dem vorgenannten Bereich gewählt wird.
  • Bei den Chipgehäusen handelt es sich vorzugsweise um QFN-Chipgehäuse. Solche Chipgehäuse sind besonders kompakt und weisen einen hohen Metallanteil auf. Aufgrund des hohen Metallanteils tritt beim mechanischen Trennen von QFN-Gehäusen ein sehr hoher Verschleiß der Sägeblätter auf. Das erfindungsgemäße, verschleißmindernde Verfahren ist daher für QFN-Gehäuse besonders vorteilhaft.
  • Weitere vorteilhafte Ausgestaltung des erfindungsgemäßen Verfahrens gehen aus den vorstehend nicht angesprochenen Ansprü chen sowie insbesondere aus der nachfolgend erläuterten Zeichnung hervor. Es zeigen:
  • 1 ein Chipgehäuse in Perspektivansicht,
  • 2 ein Band mit einer Gruppe von Chipgehäusen in Draufsicht,
  • 3 eine Detailansicht in einem Bereich zwischen zwei benachbarten Chipgehäusen und
  • 4 und 5 Querschnitte eines Chipgehäuses.
  • Gemäß 1 dient ein Chipgehäuse 100, insbesondere ein QFN-Chipgehäuse, zur Aufnahme eines Halbleiterchips 101 (die). Der Halbleiterchip 101 ist mit den elektrischen Kontakten 102 des Chipgehäuses 100 über feine Golddrähte 103 verbunden. Die elektrischen Kontakte 102 sind gemeinsam mit dem Halbleiterchip 101 sowie den Golddrähten 103 in einem Vergusskörper 104 vergossen. Bei dem Material des Vergusskörpers 104 kann es sich beispielsweise um einen Duroplasten oder ein Epoxidharz handeln. Die elektrischen Kontakte 102 sind in die Kontaktseite 105, welche in 1 der Unterseite des Chipgehäuses 100 entspricht, eingebettet. Die Kontakte 102 und eine weitere, ebenfalls in den Vergusskörper 104 eingebettete Haltestruktur 108 für den Halbleiterchip 101 sind Teil eines in den Vergusskörper 104 eingebetteten Anschlussrahmens 107. Die den Anschlussrahmen 107 bildenden Teile, wie beispielsweise die Kontakte 102 und die Haltestruktur 108 bilden innerhalb des Vergusskörpers 104 eine metallische Schicht 106 aus. Zur Vereinzelung von Chipgehäusen 100, insbesondere QFN-Chipgehäusen, werden diese vorzugsweise aus Richtung R mit einem Laserstrahl behandelt.
  • Zur leichteren Massenverarbeitung sind die Chipgehäuse 100, wie 2 zeigt, auf einem Trägerband 200 angeordnet. Bei diesem Trägerband 200 kann es sich um eine Kupferfolie handeln, aus der zuvor der jeweilige Anschlussrahmen 107 der einzelnen Chipgehäuse 100 ausgestanzt wurde. Während des Ausstanzens wird ein Durchbruch 201 in das Trägerband 200 eingebracht. Durch den Stanzvorgang entstehen einzelne Kontakte 102, die ein Teil des Anschlussrahmens 107 sind und durch weitere Teile des Anschlussrahmens 107 mechanisch zusammengehalten werden. Der Anschlussrahmen 107 kann außerdem eine Aufnahme für den Halbleiterchip 101 bieten, dessen Position in 2 angedeutet ist. Die einzelnen Chipgehäuse 100 liegen in einer oder mehreren Gruppen auf dem Trägerband 200 vor. Nach 2 bilden aus Gründen der Übersichtlichkeit jeweils lediglich 4 Chipgehäuse 100 eine solche Gruppe. Eine Gruppe kann jedoch aus erheblich mehr Chipgehäusen 100, beispielsweise aus 64 Chipgehäusen 100, gebildet sein. Es können außerdem mehrere Gruppen in Längs- und in Querrichtung des Bandes 200 nebeneinander angeordnet sein.
  • Vor der Montage müssen die Chipgehäuse 100 vereinzelt werden. Zu diesem Zweck werden entlang der zwischen den eigentlichen Chipgehäusen 100 verlaufenden Trennlinien T Schnitte in die Chipgehäuse 100 und gegebenenfalls auch in das Trägerband 200 eingebracht. Aus Gründen der Übersichtlichkeit sind lediglich einige zur Vereinzelung der Chipgehäuse 100 notwendigen Trennlinien T in 2 angedeutet.
  • 3 zeigt eine Detailansicht zweiter aneinandergrenzender Chipgehäuse 100. Die Chipgehäuse 100, welche entlang der Trennlinie T voneinander getrennt werden sollen, sind über Stege 301, welche die einzelnen Kontakte 102 der jeweiligen Chipgehäuse 100 miteinander verbinden, sowie durch ihre Vergusskörper 104 miteinander verbunden. Der Anschlussrahmen der Chipgehäuse 100 wird im wesentlichen durch die Stege 301 gebildet. Die Trennlinie T ist von einem Solltrennbereich S umgeben. Der Solltrennbereiches S verläuft zwischen den eigentlichen Chipgehäusen 100, kann aber deren Rand erfassen. Die Vereinzelung der Chipgehäuse 100 erfolgt in bzw. entlang dieses Solltrennbereiches S.
  • Zur Vereinzelung der Chipgehäuse 100 wird eine Nut der Breite BL mit Hilfe einer oder mehrerer Lasergravuren in die Chipgehäuse 100 eingebracht. Die Lasergravuren werden im Wesentlichen parallel zu der Trennlinie T durchgeführt. Um die Breite BL der durch die Lasergravur erzeugten Nut einstellen zukönnen, werden mehrere Lasergravuren im Wesentlichen parallel zueinander durchgeführt. Die durch die Lasergravuren eingebrachte Nut weist dabei eine Breite BL auf, die im Wesentlichen der Breite desjenigen Steges 301 des Anschlussrahmens 107 entspricht, der die zu den einzelnen Kontakten 102 abzweigenden Stege 301 miteinander entlang der Trennlinie T verbindet. Die Breite einer einzelnen Lasergravur liegt dabei typischerweise im Bereich von 50 μm.
  • Nach erfolgter Lasergravur werden die Chipgehäuse 100 mit einer mechanischen Säge voneinander getrennt. Zu diesem Zweck wird in den Solltrennbereich S, im Wesentlichen entlang der Trennlinie T, ein Schnitt in die Chipgehäuse 100 eingebracht. Der mechanische Sägeschnitt wird gleichermaßen in die beiden aneinandergrenzenden Chipgehäuse 100 eingebracht. Bei dem in 3 gezeigten Ausführungsbeispiel sind die Breite BS des mechanischen Sägeschnittes und die Breite des Solltrennbereiches S gleich groß gewählt. Dies muss nicht notwendigerweise der Fall sein. Der mechanische Sägeschnitt sollte innerhalb des Solltrennbereiches liegen, kann seiner Breite nach aber auch ggf. schmäler sein.
  • Der Solltrennbereich S wird gerade so groß gewählt, dass die einzelnen Kontakte 102 der Chipgehäuse 100 elektrisch voneinander getrennt werden. Minimal ist der Solltrennbereich S daher so breit zu wählen, dass die die Kontakte 102 elektrisch und mechanisch miteinander verbindenden Stege 301 durchtrennt werden. Üblicherweise wird der Solltrennbereich S jedoch so breit gewählt, dass die Stege 301 des Anschlussrahmens vollständig entfernt werden. Um eine glatte Abschlusskante am Rand der Chipgehäuse 100 zu erreichen, kann der Solltrennbereich S ebenfalls so breit gewählt werden, dass ein Teilbereich der Kontakte 102 von dem mechanischen Sägeschnitt, der innerhalb des Solltrennbereiches S liegt, erfasst wird.
  • Die Breite BS des mechanischen Sägeschnittes, diese beträgt in etwa 300 μm, ist größer, zumindest aber gleich groß, wie die Breite BL der durch eine oder mehrere Lasergravur(en) erzeugten Nut. Nach der Laserbehandlung zurückbleibende Grate oder Einbuchtungen im Bereich der Kante der Chipgehäuse 100, die zu einer geringen Kantenqualität derselben führen, können mit Hilfe des mechanischen Sägeschnittes entfernt werden. So kann eine glatte Schnittkante an den voneinander getrennten Chipgehäusen 100 erzeugt werden.
  • Die Lasergravur, wie auch der mechanische Sägeschnitt können insbesondere von der Kontaktseite 105 in die Chipgehäuse 100 eingebracht werden. Die Kontaktseite 105 der Chipgehäuse 100 wird also in dem Solltrennbereich S derart mit einem Laserstrahl aus der Richtung R behandelt, dass in dem Solltrennbereich S Material der Chipgehäuse 100 abgetragen wird. Durch diesen Vorgang wird sowohl Metall als auch Kunststoff aus dem Solltrennbereich S entfernt, und auf diese Weise eine Ausnehmung bzw. Nut in dem Solltrennbereich S erzeugt.
  • Die Lasergravur kann insbesondere mit einem gütegeschalteten Festkörperlaser, der eine Pulslänge zwischen 0,5 μs und 5 μs aufweist, durchgeführt werden. Unter dem Begriff Laserstrahl sei also auch stets gleichermaßen eine Folge von Laserpulsen zu verstehen. Der anschließende mechanische Sägeschnitt kann insbesondere mit einer Präzisionssäge (dicing saw) durchgeführt werden.
  • 4 zeigt eine Querschnittsansicht eines Chipgehäuses 100 entlang der in 3 gezeigten Trennlinie T. Das Chipgehäuse 100 weist eine Gesamthöhe H1 auf, wobei sich von der Kontaktseite 105 aus betrachtet in einer Tiefe H2 der Anschlussrahmen 107 erstreckt. Im Bereich der Trennlinie T weist der Anschlussrahmen 107 einen durchgehenden Steg 301 auf (vgl. 3). Die Kontaktseite 105 ist mit einer Deckschicht 401 bedeckt. Von der Kontaktseite 105 her betrachtet unterhalb des Anschlussrahmens 107 erstreckt sich der Vergusskörper 104 des Chipgehäuses 100.
  • Zur Vereinzelung beispielsweise zweiter Chipgehäuse 100 kann von der Kontaktseite 105 her eine Lasergravur in die Chipgehäuse 100 eingebracht werden, welche sich bis in die Tiefe H2 erstreckt. Zu diesem Zweck wird aus Richtung R ein Laserstrahl auf die Kontaktseite 105 der Chipgehäuse 100 gerichtet. Die Laserparameter zur Erzeugung der Nut werden darauf abgestimmt, dass das Metall des Anschlussrahmens 107, also insbesondere der Steg 301, nahezu vollständig aus der entstehenden Nut entfernt werden kann. Die entstehende Nut erstreckt sich also gerade bis in die Tiefe H2. Die auf der Kontaktseite 105 des Chipgehäuses 100 vorhandene Deckschicht 401 wird bei dem Gravurvorgang mit entfernt.
  • Die Tiefe der Nut, d. h. die Tiefe des von den Laserpulsen erzeugten Abtrages, kann dabei insbesondere dadurch eingestellt werden, dass mehrere Lasergravuren entlang derselben Linie nacheinander durchgeführt werden. Der Laserstrahl wird bis auf aparativ unvermeidbare Ungenauigkeiten entlang des gleichen Weges mehrfach über das Chipgehäuse 100 geführt. Insbesondere kann die Lasergravur zum Erzeugen der Nut so durchgeführt werden, dass sowohl, wie im Zusammenhang mit 3 beschrieben, mehrere Lasergravuren parallel zueinander ausgeführt werden, als auch, wie um Zusammenhang mit 4 beschrieben, zur Einstellung der Gravurtiefe, mehrere Lasergravuren entlang der gleichen Linie durchgeführt werden.
  • 5 zeigt eine weitere Querschnittsansicht des Chipgehäuses 100 entlang einer Begrenzungslinie des Solltrennbereiches S. Die einzelnen Kontakte 102 sind in den Vergusskörper 104 des Chipgehäuses 100 eingebettet. Die Kontaktseite 105 ist mit einer Deckschicht 401 versehen. Wie bereits erwähnt, werden nach erfolgter Lasergravur die Chipgehäuse 100 durch einen mechanischen Sägeschnitt der Breite BS voneinander getrennt. Nachdem der Großteil des Metalls aus dem Solltrennbereich S bereits durch die mit dem Laser eingebrachte Nut entfernt worden ist, wird durch den mechanischen Sägeschnitt eine saubere Kante in die Chipgehäuse 100 eingebracht.
    • 100
    Chipgehäuse
    101
    Halbleiterchip (die)
    102
    Kontakte
    103
    Golddrähte
    104
    Vergusskörper
    105
    Kontaktseite
    106
    metallische Schicht
    107
    Anschlussrahmen
    108
    Haltestruktur
    200
    Trägerband
    201
    Durchbruch
    301
    Stege
    401
    Deckschicht
    T
    Trennlinie
    S
    Solltrennbereich
    BL
    Bereite der durch Lasergravieren erzeugten Nut
    BS
    Schnittbreite der mechanischen Säge
    H1
    Höhe des Chipgehäuses
    H2
    Tiefe in der sich der Anschlussrahmen in dem Chipgehäuse erstreckt
    R
    Strahlrichtung des Laserstrahls

Claims (11)

  1. Verfahren zum Vereinzeln von zu einer Gruppe zusammengefassten Chipgehäusen (100), einen in einen Kunststoff Vergusskörper (104) eingebetteten Anschlussrahmen (107) mit einer Vielzahl von Kontakten (102) umfassend, wobei die Kontakte (102) einander bezüglich eines zwischen den Chipgehäusen (100) verlaufenden Solltrennbereiches (S) gegenüberliegender Chipgehäuse (100) über gemeinsame, sich entlang einer Trennlinie (T) erstreckende Stege (301) elektrisch und mechanisch miteinander verbunden sind, so dass in dem Solltrennbereich (S) neben einer aus dem Material des Vergusskörpers (104) gebildeten Kunststoffschicht eine von zumindest den Stegen (301) gebildete metallische Schicht (106) zu durchtrennen ist, die folgenden Schritte umfassend: a) Einbringen einer Nut in den Solltrennbereich der Chipgehäuse (100) durch Lasergravieren, wobei die in dem Solltrennbereich (S) vorhandenen und sich entlang der Trennlinie (T) erstreckenden Stege (301) durch die Lasergravur entfernt werden, und b) anschließendes vollständiges Trennen der Chipgehäuse (100) durch einen mechanischen Sägeschnitt entlang des Solltrennbereiches (S).
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Nut in eine Kontaktseite (105) der Chipgehäuse (100) eingebracht wird, wobei die Kontaktseite (105) diejenige Flachseite eines Chipgehäuses (100) ist, zu der der Abstand einer in den Vergusskörper (104) eingebetteten metallischen Schicht (106) kleiner ist, als zu einer dieser gegenüberliegenden weiteren Flachseite.
  3. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die laterale Breite (BL) der durch Lasergravieren eingebrachten Nut höchstens der Schnittbreite (BS) des mechanischen Sägeschnittes entspricht.
  4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass die laterale Breite (BL) der durch Lasergravieren eingebrachten Nut größer als die Breite der Stege (301) ist.
  5. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die lateralen Breite (BL) der durch Lasergravieren eingebrachten Nut durch die Anzahl von im Wesentlichen parallel zu der Trennlinie (T) ausgeführten Lasergravuren eingestellt wird.
  6. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Tiefe der durch Lasergravieren eingebrachten Nut zumindest derjenigen Tiefe (H2) entspricht, in der sich – in Strahlrichtung betrachtet – der Anschlussrahmen (107) in dem Vergusskörper (104) erstreckt.
  7. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass die Tiefe der durch Lasergravieren eingebrachten Nut durch die Anzahl von im Wesentlichen entlang einer identischen Schnittlinie durchzuführenden Lasergravuren eingestellt wird.
  8. Verfahren nach einem der vorstehenden Ansprüche, gekennzeichnet durch eine Lasergravur mit Laserpulsen.
  9. Verfahren nach Anspruch 8, gekennzeichnet durch Laserpulse mit einer Pulslänge von 0,5 μs bis 5 μs.
  10. Verfahren nach einem der vorstehenden Ansprüche, dadurch gekennzeichnet, dass das als Chipgehäuse (100) QFN-Chipgehäuse verwendet werden.
  11. Verfahren nach einem der vorstehenden Ansprüche, gekennzeichnet durch, eine Lasergravur mit einem gütegeschalteten Festkörperlaser.
DE102007049160A 2007-10-13 2007-10-13 Verfahren zum Vereinzeln von zu einer Gruppe zusammengefassten, einen Kunststoffvergusskörper aufweisenden Chipgehäusen Active DE102007049160B4 (de)

Priority Applications (5)

Application Number Priority Date Filing Date Title
DE102007049160A DE102007049160B4 (de) 2007-10-13 2007-10-13 Verfahren zum Vereinzeln von zu einer Gruppe zusammengefassten, einen Kunststoffvergusskörper aufweisenden Chipgehäusen
TW097138383A TW200929386A (en) 2007-10-13 2008-10-06 Procedure for isolating to a group of summarized, chip housings exhibiting a plastic capping body
SG200807617-6A SG152166A1 (en) 2007-10-13 2008-10-10 Method for singulating a group of semiconductor packages and comprising a plastic molded body
JP2008263983A JP2009099984A (ja) 2007-10-13 2008-10-10 チップパッケージを個別の片に切断する方法
US12/251,025 US20090098682A1 (en) 2007-10-13 2008-10-14 Method for Singulating a Group of Semiconductor Packages that Contain a Plastic Molded Body

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102007049160A DE102007049160B4 (de) 2007-10-13 2007-10-13 Verfahren zum Vereinzeln von zu einer Gruppe zusammengefassten, einen Kunststoffvergusskörper aufweisenden Chipgehäusen

Publications (2)

Publication Number Publication Date
DE102007049160A1 DE102007049160A1 (de) 2009-04-16
DE102007049160B4 true DE102007049160B4 (de) 2010-01-28

Family

ID=40435478

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102007049160A Active DE102007049160B4 (de) 2007-10-13 2007-10-13 Verfahren zum Vereinzeln von zu einer Gruppe zusammengefassten, einen Kunststoffvergusskörper aufweisenden Chipgehäusen

Country Status (5)

Country Link
US (1) US20090098682A1 (de)
JP (1) JP2009099984A (de)
DE (1) DE102007049160B4 (de)
SG (1) SG152166A1 (de)
TW (1) TW200929386A (de)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8820201B2 (en) * 2010-07-12 2014-09-02 Vistaprint Schweiz Gmbh Tear-away packaging for engraving
JP2012109327A (ja) * 2010-11-16 2012-06-07 Disco Abrasive Syst Ltd 分割方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19927873A1 (de) * 1998-06-19 1999-12-23 Nat Semiconductor Corp Verfahren zum Prüfen von Chip-Scale-Gehäusen für integrierte Schaltungen
WO2001057922A1 (en) * 2000-02-04 2001-08-09 Advanced Systems Automation Ltd. Method and apparatus for singulation of electronic devices
DE10008203A1 (de) * 2000-02-23 2001-08-30 Vishay Semiconductor Gmbh Verfahren zum Herstellen elektronicher Halbleiterbauelemente
US20020052062A1 (en) * 2000-10-02 2002-05-02 Noriaki Sakamoto Method of manufacturing circuit device
DE10153615C1 (de) * 2001-10-31 2003-07-24 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von elektronischen Bauteilen
US20030160315A1 (en) * 2002-02-28 2003-08-28 Kovar Gary J. Method for processing multiple semiconductor devices for test
US6872599B1 (en) * 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
WO2007005639A2 (en) * 2005-06-30 2007-01-11 Controlled Semiconductor, Inc. Lead frame isolation using laser technology

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960813B2 (en) * 2002-06-10 2005-11-01 New Wave Research Method and apparatus for cutting devices from substrates
US20040058478A1 (en) * 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
TWI284580B (en) * 2002-11-05 2007-08-01 New Wave Res Method and apparatus for cutting devices from substrates
JP2005228892A (ja) * 2004-02-12 2005-08-25 Toshiba Corp 半導体ウェーハと半導体素子およびその製造方法
JP4519762B2 (ja) * 2005-11-21 2010-08-04 リンテック株式会社 樹脂封止型半導体装置の製造方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19927873A1 (de) * 1998-06-19 1999-12-23 Nat Semiconductor Corp Verfahren zum Prüfen von Chip-Scale-Gehäusen für integrierte Schaltungen
WO2001057922A1 (en) * 2000-02-04 2001-08-09 Advanced Systems Automation Ltd. Method and apparatus for singulation of electronic devices
DE10008203A1 (de) * 2000-02-23 2001-08-30 Vishay Semiconductor Gmbh Verfahren zum Herstellen elektronicher Halbleiterbauelemente
US20020052062A1 (en) * 2000-10-02 2002-05-02 Noriaki Sakamoto Method of manufacturing circuit device
DE10153615C1 (de) * 2001-10-31 2003-07-24 Osram Opto Semiconductors Gmbh Verfahren zur Herstellung von elektronischen Bauteilen
US20030160315A1 (en) * 2002-02-28 2003-08-28 Kovar Gary J. Method for processing multiple semiconductor devices for test
US6872599B1 (en) * 2002-12-10 2005-03-29 National Semiconductor Corporation Enhanced solder joint strength and ease of inspection of leadless leadframe package (LLP)
WO2007005639A2 (en) * 2005-06-30 2007-01-11 Controlled Semiconductor, Inc. Lead frame isolation using laser technology

Also Published As

Publication number Publication date
SG152166A1 (en) 2009-05-29
TW200929386A (en) 2009-07-01
DE102007049160A1 (de) 2009-04-16
US20090098682A1 (en) 2009-04-16
JP2009099984A (ja) 2009-05-07

Similar Documents

Publication Publication Date Title
DE102004024643B4 (de) Werkstückteilungsverfahren unter Verwendung eines Laserstrahls
EP0931343B1 (de) Chipmodul insbesondere zur implantation in einen chipkartenkörper
EP2291867B1 (de) Verfahren zum vereinzeln von silizium-solarzellen
DE102016125748B3 (de) Verbindung eines elektrischen Leiters mit einem Anschlussteil
DE1514827B2 (de) Verfahren zur serienmaessigen herstellung von halbleiterbauelementen
DE102015114292A1 (de) Laserbauelement und Verfahren zu seiner Herstellung
DE102006035626A1 (de) Verfahren zum Anbringen eines Verbindungsleiters an einer photovoltaischen Solarzelle
DE2315711A1 (de) Verfahren zum kontaktieren von in einem halbleiterkoerper untergebrachten integrierten schaltungen mit hilfe eines ersten kontaktierungsrahmens
EP1680949B1 (de) Verfahren zur Herstellung einer Lötstoppbarriere
DE102018203715A1 (de) Verfahren zur Herstellung einer Leiterplatte unter Verwendung einer Form für Leiterelemente
DE102007049160B4 (de) Verfahren zum Vereinzeln von zu einer Gruppe zusammengefassten, einen Kunststoffvergusskörper aufweisenden Chipgehäusen
DE102014116526B4 (de) Verfahren zur elektrischen Isolierung von Leitungen eines Leadframestreifens
DE102012207593A1 (de) Verfahren zum herstellen von bauteilen, bauteile und formwerkzeug
WO2017144691A1 (de) Optoelektronisches bauteil mit einem leiterrahmenabschnitt
DE102011011862A1 (de) Verfahren zur Herstellung einer Vielzahl optoelektronischer Halbleiterchips
DE10063041B4 (de) Verfahren zum Herstellen einer integrierten Leadless-Gehäuse-Schaltung und integrierte Leadless-Gehäuse-Schaltung
DE102014115201A1 (de) Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte
EP1794787B1 (de) Leiterrahmen für ein elektronisches bauelement und verfahren zu dessen herstellung
DE112014003859B4 (de) Laserbauelementeverbund und Verfahren zum Herstellen eines Laserbauelements
EP2092806B1 (de) Verfahren zur herstellung einer leiterplatte mit additiven und integrierten und mittels ultraschall kontaktierten kupferelementen
WO2015024786A1 (de) Verfahren zum durchtrennen von substraten und halbleiterchip
EP1696528B1 (de) Halbleiterdiodenlaser und Verfahren zu seiner Herstellung
DE102006053696A1 (de) Anlage zur Herstellung einer Leiterplatte mit additiven und integrierten und mittels Ultraschall kontaktierten Kupferelementen
DE102010060695B4 (de) Verfahren zur Markierung von Halbleiterwafern
DE916191C (de) Verfahren und Vorrichtung zur Herstellung von Anschlussleisten mit in Isoliermasse eingebetteten Kontaktstreifen

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: MEISSNER BOLTE PATENTANWAELTE RECHTSANWAELTE P, DE

Representative=s name: MEISSNER BOLTE & PARTNER GBR, DE

R082 Change of representative

Representative=s name: MEISSNER BOLTE PATENTANWAELTE RECHTSANWAELTE P, DE