DE102014115201A1 - Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte - Google Patents

Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte Download PDF

Info

Publication number
DE102014115201A1
DE102014115201A1 DE102014115201.8A DE102014115201A DE102014115201A1 DE 102014115201 A1 DE102014115201 A1 DE 102014115201A1 DE 102014115201 A DE102014115201 A DE 102014115201A DE 102014115201 A1 DE102014115201 A1 DE 102014115201A1
Authority
DE
Germany
Prior art keywords
carrier
circuit
carrier plate
plate
adjusting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE102014115201.8A
Other languages
English (en)
Inventor
Patrick Jones
Christoph Koch
Michael Sielaff
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102014115201.8A priority Critical patent/DE102014115201A1/de
Priority to US14/886,818 priority patent/US20160113123A1/en
Priority to CN201510679726.7A priority patent/CN105529277B/zh
Publication of DE102014115201A1 publication Critical patent/DE102014115201A1/de
Pending legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00—Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/08—Auxiliary devices therefor
    • B23K3/087—Soldering or brazing jigs, fixtures or clamping means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29199—Material of the matrix
    • H01L2224/2929—Material of the matrix with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83417—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/83424—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09054—Raised area or protrusion of metal substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10166—Transistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/0405—Solder foil, tape or wire
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/167—Using mechanical means for positioning, alignment or registration, e.g. using rod-in-hole alignment

Landscapes

  • Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

Ein Aspekt der Erfindung betrifft ein Verfahren zum Verlöten eines Schaltungsträgers (2) mit einer Trägerplatte (3). Hierzu werden eine Trägerplatte (3), ein Schaltungsträger (2) und ein Lot (5) bereitgestellt. Die Trägerplatte (3) weist eine Oberseite (2t) auf, sowie eine erste Justiereinrichtung (41). Der Schaltungsträger (2) weist eine Unterseite (2b) auf, sowie eine zweite Justiereinrichtung (42). Der Schaltungsträger (2) wird so auf die Trägerplatte (3) aufgelegt, dass die Unterseite (2b) des Schaltungsträgers (2) der Oberseite (3t) der Trägerplatte (3) zugewandt ist, das Lot (5) zwischen der Trägerplatte (3) und dem Schaltungsträger (2) angeordnet ist, und die erste Justiereinrichtung (41) für die zweite Justiereinrichtung (42) einen Anschlag bildet, der eine Verschiebung des auf die Trägerplatte (3) aufgelegten Schaltungsträgers (2) entlang der Oberseite der Trägerplatte (3) begrenzt. Danach wird das Lot (5) aufgeschmolzen und nachfolgend abgekühlt, bis es erstarrt und den Schaltungsträger (2) an der unteren Metallisierungsschicht (22) stoffschlüssig mit der Trägerplatte (3) verbindet.

Description

  • Die Erfindung betrifft die Herstellung einer Lötverbindung zwischen einem Schaltungsträger und einer Trägerplatte. Derartige Verbindungen werden beispielsweise bei Elektronikmodulen eingesetzt, bei denen die Trägerplatte eine Bodenplatte des Moduls bildet.
  • Üblicherweise werden Schaltungsträger mit der Trägerplatte verlötet. Dabei müssen sich die Schaltungsträger nach dem Lötvorgang einerseits hinreichend genau an einem vorgegebenen Zielbereich der Trägerplatte befinden, andererseits ist es für die Qualität der Lötverbindung vorteilhaft, wenn das der Schaltungsträger beim Löten auf dem flüssigen Lot schwimmt. Letzteres kann allerdings dazu führen, dass der Schaltungsträger so weit verschwimmt, dass er sich außerhalb des Zielbereichs befindet. Dies kann beispielsweise auftreten, wenn die Trägerplatte auf der Seite, mit der der Schaltungsträger verlötet werden soll, eine Unebenheit aufweist, aufgrund der das Lot, wenn es während des Lötprozesses aufschmilzt, seitlich wegläuft. Bei Elektronikmodulen treten solche Unebenheiten häufig dann auf, wenn die Trägerplatte vor dem Lötprozess mit einer Vorkrümmung versehen wird, um spätere bei dem fertigen Verbund Krümmungen, wie sie aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten der beteiligten Materialien auftreten, möglichst gering zu halten. Ein ungewolltes Verschwimmen kann zum Beispiel auch dann auftreten, wenn die Seite der Trägerplatte, mit der der Schaltungsträger verlötet werden soll, zwar eben, aber gegenüber der Horizontalen geneigt ist. Bei Elektronikmodulen können die Toleranzen, die sich aus einem Verschwimmen des Schaltungsträgers ergeben, beim Design der mit dem Schaltungsträger zu verbindenden elektrischen Anschlüsse berücksichtigt werden, allerdings dürfen die Schaltungsträger gleichwohl nicht beliebig stark verschwimmen.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, ein Verfahren zum Verlöten eines Schaltungsträgers mit einer Trägerplatte bereitzustellen, mit dem sich ein Schaltungsträger innerhalb eines vorgegebenen Zielbereichs zuverlässig mit einer Trägerplatte verbinden lässt. Diese Aufgabe wird durch ein Verfahren zum Verbinden eines Schaltungsträgers mit einer Trägerplatte gemäß Patentanspruch 1 gelöst. Ausgestaltungen und Weiterbildungen der Erfindung sind Gegenstand von Unteransprüchen.
  • Gemäß einem Aspekt der Erfindung werden zum Verlöten eines Schaltungsträgers mit einer Trägerplatte eine Trägerplatte, ein Schaltungsträger und ein Lot bereitgestellt. Die Trägerplatte weist eine Oberseite auf, sowie eine erste Justiereinrichtung, und der Schaltungsträger weist eine Unterseite auf, sowie eine zweite Justiereinrichtung. Der Schaltungsträger wird so auf die Trägerplatte aufgelegt, dass die Unterseite des Schaltungsträgers der Oberseite der Trägerplatte zugewandt ist, das Lot zwischen der Trägerplatte und dem Schaltungsträger angeordnet ist, und die erste Justiereinrichtung für die zweite Justiereinrichtung einen Anschlag bildet, der eine Verschiebung des auf die Trägerplatte aufgelegten Schaltungsträgers entlang der Oberseite der Trägerplatte begrenzt. Danach wird das Lot aufgeschmolzen und nachfolgend abgekühlt, bis es erstarrt und den Schaltungsträger an der unteren Metallisierungsschicht stoffschlüssig mit der Trägerplatte verbindet.
  • Dieser sowie weitere Aspekte der Erfindung werden nachfolgend anhand von Ausführungsbeispielen unter Bezugnahme auf die beigefügten Figuren erläutert. Es zeigen:
  • 1A einen Verbund mit drei Schaltungsträgern, die jeweils eine obere Metallisierungsschicht und einen dielektrischen Isolationsträger aufweisen, sowie eine untere Metallisierungsschicht, an der sie an eine gemeinsame Trägerplatte gelötet sind, wobei die Trägerplatte für jeden der Schaltungsträger einen Vorsprung aufweist, der in eine Aussparung der unteren Metallisierungsschicht des betreffenden Schaltungsträgers eingreift.
  • 1B einen Querschnitt durch einen Abschnitt des Verbundes gemäß 1A in einer Schnittebene E1-E1.
  • 1C den Verbund gemäß 1A, bei dem von einem der Schaltungsträger die obere Metallisierungsschicht und der Isolationsträger entfernt wurden.
  • 2A–2D verschiedene Schritte eines Verfahrens zum Verlöten eines Schaltungsträgers mit einer Trägerplatte.
  • 3A einen Verbund mit drei Schaltungsträgern, die jeweils eine obere Metallisierungsschicht und einen dielektrischen Isolationsträger aufweisen, sowie eine untere Metallisierungsschicht, an der sie an eine gemeinsame Trägerplatte gelötet sind, wobei die Trägerplatte für jeden der Schaltungsträger zwei Vorsprünge aufweist, von denen jeder in eine Aussparung der unteren Metallisierungsschicht des betreffenden Schaltungsträgers eingreift.
  • 3B den Verbund gemäß 3A, bei dem von einem der Schaltungsträger die obere Metallisierungsschicht, der Isolationsträger und die Lotschicht entfernt wurden.
  • 3C einen Querschnitt durch einen der Vorsprünge der Trägerplatte des Verbundes gemäß 3A in einer Schnittebene E2-E2.
  • 3D einen Querschnitt durch einen anderen der Vorsprünge der Trägerplatte des Verbundes gemäß 3A in einer Schnittebene E3-E3.
  • 4A einen Verbund mit drei Schaltungsträgern, die jeweils eine obere Metallisierungsschicht und einen dielektrischen Isolationsträger aufweisen, sowie eine untere Metallisierungsschicht, an der sie an eine gemeinsame Trägerplatte gelötet sind, wobei die Trägerplatte eine Vielzahl von Vorsprüngen aufweist, von denen jeder in eine Aussparung der unteren Metallisierungsschicht zumindest eines der Schaltungsträgers eingreift.
  • 4B den Verbund gemäß 4A, bei dem zwei der Schaltungsträger einschließlich der zugehörigen Lotschichten entfernt sind und bei dem von dem dritten der Schaltungsträger die obere Metallisierungsschicht und der Isolationsträger entfernt wurden.
  • 4C den Verbund gemäß 4A, bei dem bei sämtlichen der Schaltungsträger jeweils die obere Metallisierungsschicht und der Isolationsträger entfernt wurden.
  • 5 die durch eine Justiereinrichtung bewirkte Begrenzung einer linearen Verschiebbarkeit zwischen einem Schaltungsträger und einer Trägerplatte.
  • 6 die durch eine Justiereinrichtung bewirkte Drehbegrenzung zwischen einem Schaltungsträger und einer Trägerplatte.
  • Die Darstellung in den Figuren ist nicht maßstäblich. Sofern nicht anders angegeben, bezeichnen in den Figuren gleiche Bezugszeichen gleiche oder gleichwirkende Elemente.
  • 1A zeigt eine perspektivische Ansicht eines Verbunds mit drei Schaltungsträgern 2, die gemeinsam auf die Oberseite 3t einer Trägerplatte 3 gelötet sind. Ein jeder der Schaltungsträger 2 weist eine Oberseite 2t auf, sowie eine der Oberseite entgegengesetzte, in 1A verdeckte Unterseite 2b (siehe 1C). Die Oberseite 2t kann, jeweils optional, mit einem oder mehreren Halbleiterchips 1 bestückt sein.
  • Der Schaltungsträger 2 weist weiterhin einen dielektrischen Isolationsträger 20 auf, auf den eine obere Metallisierungsschicht 21 aufgebracht ist, sowie eine optionale untere Metallisierungsschicht 22, die sich auf einander entgegengesetzten Seiten des Isolationsträgers 20 befinden. Die obere Metallisierungsschicht 21 kann bei Bedarf strukturiert sein, so dass sie Leiterbahnen aufweist, die beispielsweise zur elektrischen Verschaltung und/oder zur Chipmontage genutzt werden können. Der dielektrische Isolationsträger 20 kann dazu verwendet werden, die obere Metallisierungsschicht 21 und die untere Metallisierungsschicht 22 elektrisch voneinander zu isolieren.
  • Bei dem Schaltungsträger 2 kann es sich beispielsweise um ein Keramiksubstrat handeln, bei dem der Isolationsträger 20 als dünne Schicht ausgebildet ist, die Keramik aufweist oder aus Keramik besteht. Als Materialien für die obere Metallisierungsschicht 21 und, soweit vorhanden, die untere Metallisierungsschicht eignen sich elektrisch gut leitende Metalle wie beispielsweise Kupfer oder Kupferlegierungen, Aluminium oder Aluminiumlegierungen, aber auch beliebige andere Metalle oder Legierungen. Sofern der Isolationsträger 20 Keramik aufweist oder aus Keramik besteht, kann es sich bei der Keramik beispielsweise um Aluminiumoxid (Al2O3) oder Aluminiumnitrid (AlN) oder Zirkoniumoxid (ZrO2) handeln, oder um eine Mischkeramik, die neben zumindest einer der genannten Keramikmaterialien noch wenigstens ein weiteres, von diesem verschiedenes Keramikmaterial aufweist. Zum Beispiel kann ein Schaltungsträger 2 als DCB-Substrat (DCB = Direct Copper Bonding), als DAB-Substrat (DAB = Direct Aluminum Bonding), als AMB-Substrat (AMB = Active Metal Brazing) oder als IMS-Substrat (IMS = Insulated Metal Substrate) ausgebildet sein. Die obere Metallisierungsschicht 21 und die untere Metallisierungsschicht 22 können, unabhängig voneinander, jeweils eine Dicke im Bereich von 0,05 mm bis 2,5 mm aufweisen. Die Dicke des Isolationsträgers 20 kann z. B. im Bereich von 0,1 mm bis 2 mm liegen. Größere oder kleinere als die angegebenen Dicken sind jedoch ebenfalls möglich. Die Dicken sind dabei jeweils in einer Richtung senkrecht zur Unterseite 2b des Schaltungsträgers 2 zu ermitteln.
  • Die Trägerplatte 3 kann zum Beispiel als metallische Platte ausgebildet sein. Sie kann beispielsweise vollständig oder zu wenigstens 90% aus Kupfer, Aluminium oder einer Kupfer-Aluminium-Legierung bestehen, oder aus einem Metall-Matrix-Kompositmaterial (MMC = Metal Matrix Composite). Optional kann sie zumindest an ihrer Oberseite 3t noch eine dünne Beschichtung, beispielsweise eine galvanisch aufgebrachte Nickelschicht, aufweisen, um die Lötbarkeit zu verbessern.
  • Soweit ein Schaltungsträger 2 mit einem oder mehreren optionalen Halbleiterchips 1 bestückt ist, kann der Schaltungsträger 2 mit diesen Halbleiterchips 1 vorbestückt und danach im vorbestückten Zustand zusammen mit dem oder den Halbleiterchips 1 mit der Trägerplatte 3 verlötet werden. Ein jeder derartige Halbleiterchip 1 kann ein beliebiges elektronisches Bauelement enthalten, zum Beispiel einen MOSFET (Metal Oxide Semiconductor Field Effect Transistor), einen IGBT (Insulated Gate Bipolar Transistor), einen Thyristor, einen JFET (Junction Field Effect Transistor), einen HEMT (High Electron Mobility Transistor), eine Diode, etc., alternativ oder zusätzlich auch ein oder mehrere beliebige andere aktive oder passive elektronische Bauelemente.
  • Die Oberseite 2t des Schaltungsträgers 2 stellt dessen Bestückungsseite dar und ist durch die der Trägerplatte 3 abgewandte Seite des Schaltungsträgers 2 gegeben, während die der Trägerplatte 3 zugewandte Seite des Schaltungsträgers 2 dessen Unterseite 2b bildet. Die Unterseite 2b des Schaltungsträgers 2 dient dazu, diesen stoffschlüssig mit der Trägerplatte 3 zu verbinden.
  • 1B zeigt einen Querschnitt durch einen Abschnitt des Verbundes gemäß 1A in einer Schnittebenen E1-E1. Wie hier zu erkennen ist, ist der Schaltungsträger 2 mittels einer Lotschicht 5 stoffschlüssig mit der Trägerplatte 3 verbunden. Hierzu grenzt die Lotschicht 5 sowohl an die Oberseite 3t der Trägerplatte 3 an, als auch an die dem Isolationsträger 20 abgewandte Seite der unteren Metallisierungsschicht 22 und damit an die Unterseite 2b des Schaltungsträgers 2. Ein optionaler Halbleiterchip 1 ist mittels einer Verbindungsschicht 6 an der Oberseite 2t des Schaltungsträgers 2 stoffschlüssig mit oberen Metallisierungsschicht 21 verbunden. Bei der Verbindungsschicht 6 kann es sich beispielsweise um eine Lotschicht, insbesondere auch um eine Diffusionslotschicht handeln, oder um eine Schicht mit einem gesinterten Metallpulver (z.B. ein Silberpulver), oder um eine elektrisch leitende oder elektrisch isolierende Klebstoffschicht.
  • Weiterhin weist die Trägerplatte 3 einen Vorsprung 41 auf, der in eine Aussparung 42 des Schaltungsträgers 2, hier eine Aussparung der unteren Metallisierungsschicht 22, eingreift. Wie nachfolgend noch ausführlich erläutert wird, dient der Vorsprung 41 dazu, während des Verlötens des Schaltungsträgers 2 mit der Trägerplatte 3 ein Verschwimmen des Schaltungsträgers 2 während der Flüssigphase des Lotes 5 zu begrenzen.
  • 1C zeigt den bereits erläuterten Verbund gemäß 1A, wobei zu Erläuterungszwecken bei einem der Schaltungsträger 2 die obere Metallisierungsschicht 21 als auch der Isolationsträger 20 entfernt wurde. In dieser Darstellung ist zu erkennen, dass eine Aussparung 42 als Durchgangsöffnung in der unteren Metallisierungsschicht 22 ausgebildet sein kann.
  • Anhand der 2A bis 2D wird nachfolgend ein Verfahren zur Herstellung eines Verbundes erläutert, bei dem ein Schaltungsträger 2 auf eine Trägerplatte 3 gelötet wird. Dargestellt ist jeweils dieselbe Schnittebene durch einen Abschnitt des Schaltungsträgers 2 und der Trägerplatte 3.
  • 2A zeigt einen Abschnitt einer Trägerplatte 3 und einen Abschnitt eines Schaltungsträgers 2. Die Trägerplatte 3 besitzt eine Oberseite 3t und einer der Oberseite 3t entgegengesetzte Unterseite 3b. Ebenso besitzt auch der Schaltungsträger 2 eine Oberseite 2t und einer der Oberseite 2t entgegengesetzte Unterseite 2b. Die Oberseite 2t des Schaltungsträger 2 kann wie bereits erläutert optional mit einem oder mehreren elektronischen Bauelementen vorbestückt sein, hier beispielsweise mit einem Halbleiterchip 1, der mittels einer Verbindungsschicht 6, die sowohl an den Halbleiterchip 1 als auch an die Oberseite 2t angrenzt, stoffschlüssig mit dem Schaltungsträger 2 verbunden ist.
  • Die untere Metallisierungsschicht 22 weist eine Aussparung 42 auf, die sich optional bis zum Isolationsträger 20 erstrecken kann. Alternativ könnte die Aussparung 42 auch als Sackloch in der unteren Metallisierungsschicht 22 ausgebildet sein, das sich ausgehend von der Unterseite 2b in die untere Metallisierungsschicht 22 hinein in Richtung des Isolationsträgers 20 erstreckt, aber nicht bis zu diesem reicht. Die Aussparung kann dabei, unabhängig davon, ob sie sich bis zum Isolationsträger 20 erstreckt oder nicht, als Durchgangsöffnung in der unteren Metallisierungsschicht 22 ausgebildet sein, die ringförmig von der unteren Metallisierungsschicht 22 umschlossen ist, aber auch als Nut, die sich seitlich in die untere Metallisierungsschicht 22 hinein erstreckt, was später anhand der 4B und 4C erläutert wird.
  • Wie weiterhin in 2B dargestellt ist, wird dann ein Lot 5 zwischen dem Schaltungsträger 2 und der Trägerplatte 3 positioniert. Beispielsweise kann das Lot 5 als Paste auf die Oberseite 3t der Trägerplatte 3 aufgetragen oder als vorgeformtes, festes Lotplättchen auf die Oberseite 3t der Trägerplatte 3 aufgelegt werden. Im Fall eines festen Lotplättchens kann dieses im Bereich des Vorsprungs 41 eine Aussparung aufweisen, durch die sich der Vorsprung 41 hindurch erstreckt. In jedem Fall kann der Vorsprung 41 die Oberseite 5t des auf die Oberseite 3t der Trägerplatte 3 aufgetragenen oder aufgelegten Lotes 5 in einer Richtung weg von der Unterseite 3b der Trägerplatte 3 überragen.
  • 2C zeigt den mittelbar über das Lot 5 auf die Trägerplatte 3 aufgelegten vorbestückten Schaltungsträger 2. In diesem Zustand kontaktiert das Lot 5 sowohl die Oberseite 3t der Trägerplatte 3 als auch die Unterseite 2b des Schaltungsträgers 2. Da der Vorsprung 41 wie erläutert die Oberseite 5t des Lotes 5 überragt, kann der überragende Teil 41s des Vorsprungs 41 noch in die Aussparung 42 eingreifen und damit während des nachfolgenden Lötprozesses ein seitliches Verschwimmen des Schaltungsträgers 2 auf dem aufgeschmolzenen Lot 5 begrenzen und damit ein unerwünscht starkes Verschwimmen des auf der Trägerplatte 3 aufliegenden Schaltungsträgers 2 verhindern.
  • 2D zeigt den fertig gelöteten Verbund mit der Trägerplatte 3 und dem Schaltungsträger 2. Das nach dem Aufschmelzen wieder erstarrte Lot 5 grenzt sowohl an die Oberseite 3t der Trägerplatte 3 als auch an die Unterseite 2b des Schaltungsträgers 2 an und verbindet diese fest miteinander. Auch nach dem Der Vorsprung 41 greift auch nach dem Erstarren des Lotes 5 in die Aussparung 42 ein.
  • 3A zeigt eine Anordnung entsprechend 1A, allerdings mit dem Unterschied, dass die Trägerplatte 3 für jeden der Schaltungsträger 2 wenigstens zwei Vorsprünge 41 aufweist, von denen jeder in eine Aussparung 42 der unteren Metallisierungsschicht 22 des betreffenden Schaltungsträgers 2 eingreift. Jeder dieser Vorsprünge 41 kann auf dieselbe Weise verwendet werden, wie dies unter Bezugnahme auf die vorangehenden Figuren bereits erläutert wurde.
  • Durch die Verwendung von zwei oder mehr voneinander beabstandeten Vorsprüngen 41 lässt sich nicht nur ein lineares Verschwimmen des auf dem flüssigen Lot 5 aufschwimmenden Schaltungsträgers 2 zuverlässig begrenzen, sondern auch ein Verdrehen. Grundsätzlich lässt sich ein Verdrehen aber auch mit nur einem Vorsprung 41 und nur einer Aussparung 42 erreichen, wenn deren Geometrien entsprechend aufeinander abgestimmt sind. Zwar können die Geometrien eines Vorsprungs 41 bzw. einer Aussparung 42 prinzipiell beliebig gewählt werden, allerdings erfordert eine zuverlässige und präzise Begrenzung gegen Verdrehen, dass sich der Vorsprung 41 und die Aussparung 42 dann in seitlicher Richtung über einen großen Bereich erstrecken. Dies kann aber beispielsweise dann nachteilig sein, wenn die Abwärme, welche in einem auf der Oberseite 2t des Schaltungsträgers 2 angeordneten Halbleiterchip 1 anfällt, über den Schaltungsträger 2 und die Trägerplatte 3 abgeführt werden soll, weil zwischen dem Schaltungsträger 2 und der dem Schaltungsträger 2 zugewandten Oberseite 41t (siehe 2B) des Vorsprungs 41 kein oder kein besonders guter thermischer Kontakt besteht.
  • 3B zeigt den bereits erläuterten Verbund gemäß 3A, wobei zu Erläuterungszwecken bei einem der Schaltungsträger 2 die obere Metallisierungsschicht 21 als auch der Isolationsträger 20 entfernt wurde. In dieser Darstellung ist zu erkennen, dass jeder der Vorsprünge 41 der Trägerplatte 3 in eine eigene Aussparung 42 der unteren Metallisierungsschicht 22 des Schaltungsträgers 2 eingreift.
  • 3C zeigt einen Querschnitt durch einen ersten Abschnitt des Verbundes gemäß 3A in einer Schnittebenen E2-E2, und 3D einen Querschnitt durch einen zweiten Abschnitt des Verbundes gemäß 3A in einer Schnittebenen E3-E3. Die Schnitte gemäß den 3C und 3D verlaufen jeweils durch einen der beiden Vorsprünge 41 der Trägerplatte 3 und die zugehörige Aussparung 42 der unteren Metallisierungsschicht 22. Wie den 3B und 3D zu entnehmen ist, kann eine Aussparung 42, sofern sie als Durchgangsöff- nung in der unteren Metallisierungsschicht 22 ausgebildet ist, nicht nur einen kreisförmigen Querschnitt aufweisen, sondern sie kann auch als Langloch ausgebildet sein. Eine derartige Ausgestaltung kann dazu genutzt werden, eine relative Beweglichkeit zwischen dem Schaltungsträger 2 und der Trägerplatte 3 in einer Richtung zuzulassen, um Verspannungen zu vermeiden, die aufgrund unterschiedlicher thermischer Ausdehnungskoeffizienten von Schaltungsträger 2 und Trägerplatte 3 auftreten können. In der Aussparung 42 verbleibt vor dem Auflöten des Schaltungsträgers 2 auf die Trägerplatte 3 trotz des in die Aussparung 42 eingreifenden Vorsprungs 41 ein Freiraum 4, der beim nachfolgenden Verlöten zumindest teilweise mit Lot 5 gefüllt wird, wie dies im Ergebnis in 3D gezeigt ist.
  • 4A zeigt eine perspektivische Ansicht eines Verbund mit drei Schaltungsträgern 2, die jeweils eine obere Metallisierungsschicht 21 und einen dielektrischen Isolationsträger 20 aufweisen, sowie eine untere Metallisierungsschicht 22, an der sie an die Oberseite 3t einer gemeinsamen Trägerplatte 3 gelötet sind.
  • 4B zeigt den bereits erläuterten Verbund gemäß 4A, wobei zu Erläuterungszwecken zwei der der Schaltungsträger 2 einschließlich der zugehörigen Lotschichten 5 entfernt wurden, sowie bei dem dritten der Schaltungsträger 2 die obere Metallisierungsschicht 21 und der Isolationsträger 20. In dieser Darstellung ist zu erkennen, dass eine Aussparung 42 nicht zwingend als Durchgangsöffnung in der unteren Metallisierungsschicht 22 ausgebildet sein muss, sondern sich auch ausgehend vom seitlichen Rand der unteren Metallisierungsschicht 22 in diese hinein erstrecken kann.
  • 4C zeigt nochmals den Verbund gemäß 4A, wobei zu Erläuterungszwecken bei jedem der drei Schaltungsträger 2 die obere Metallisierungsschicht 21 und der Isolationsträger 20 entfernt wurden. In dieser Darstellung ist zu erkennen, dass ein Vorsprung 41 optional in die Aussparungen 22 der unteren Metallisierungsschichten 22 zweier benachbarter Schaltungsträger 2 eingreifen kann.
  • 5 zeigt eine Anordnung, bei der ein Schaltungsträger 2 auf eine Trägerplatte 3 gelötet wird, während des Lötvorgangs, wobei die obere Metallisierungsschicht 21 und der Isolationsträger 20 nicht dargestellt sind, um die Wirkungsweise der aus den Vorsprüngen 41 und Aussparungen 42 der unteren Metallisierungsschicht 22 zu demonstrieren. Dargestellt sind die beiden mit 22 bzw. 22' bezeichneten Extrempositionen, die der Schaltungsträger 2 bzw. die untere Metallisierungsschicht 22 auf der Trägerplatte 3 bei einer linearen Verschiebung in einer zur Unterseite 2b des Schaltungsträgers 2 parallelen Richtung r einnehmen kann. Die maximale Verschiebbarkeit, d.h. das maximale Spiel in der Richtung r, ist mit ∆r bezeichnet. Das maximale Spiel ∆r entlang der Oberseite 3t der Trägerplatte 3 des auf die Trägerplatte 3 aufgelegten Schaltungsträgers 2 kann so gewählt sein, dass es mindestens 0,1 mm und/oder höchstens 0,4 mm beträgt. Dieses Kriterium kann optional für eine, mehrere oder sämtliche lateralen, d.h. zur Unterseite 2b des Schaltungsträgers 2 parallelen Richtungen r gelten.
  • Analog dazu zeigt 6 dieselbe Anordnung, jedoch sind hier die beiden Extrempositionen dargestellt, die der Schaltungsträger 2 bzw. die untere Metallisierungsschicht 22 auf der Trägerplatte 3 bei einer Drehung um eine zur Unterseite 2b des Schaltungsträgers 2 senkrechte Drehachse a einnehmen kann. Die Vorsprünge 41 und Aussparungen 42 sind so angeordnet und dimensioniert, dass sie eine Drehung des auf die Trägerplatte 3 aufgelegten Schaltungsträgers 2 um eine zur Unterseite 2b des Schaltungsträgers 2 senkrechte Drehachse a begrenzen. Die Geometrie kann optional so gewählt werden, dass für jede Stelle des Schaltungsträgers 2 gilt, dass der Abstand ∆p der beiden am weitesten voneinander beabstandeten Positionen P, P', die diese Stelle im Rahmen der Begrenzung auf der Trägerplatte 3 einnehmen kann, maximal 0,4 mm beträgt. Dies ist in 6 am Beispiel der linken unteren Ecke des Schaltungsträgers 2 dargestellt. In der mit 22 bezeichneten Drehposition befindet sich die linke untere Ecke des Schaltungsträgers 2 an der Position P auf der Trägerplatte 3, und in der mit 22' bezeichneten Drehposition an der Position P'. Bei einer Drehung um die Achse a innerhalb der durch die Vorsprünge 41 und Aussparungen 42 vorgegebenen Begrenzung überstreicht die linke untere Ecke selbstverständlich noch weitere Positionen auf der Trägerplatte 3. Der Abstand der beiden am weitesten voneinander beabstandeten Position, hier also der Abstand ∆p zwischen den Positionen P und P', kann so gewählt werden, dass er maximal 0,4 mm beträgt. Die Geometrie der Justiereinrichtungen kann so aufeinander abgestimmt sein, dass dieses Kriterium für sämtliche Stellen des Schaltungsträgers 2 gilt.
  • Die vorangehend erläuterten Vorsprünge 41 bilden eine Justiervorrichtung der Trägerplatte 3, und die Aussparungen 42 eine Justiervorrichtung des Schaltungsträgers 2. Analog dazu wäre es auch möglich, dass eine Justiervorrichtung der Trägerplatte 3 eine oder mehrere Aussparungen aufweist, die sich jeweils von der Oberseite 3t der Trägerplatte 3 in diese hinein erstrecken, und dass eine Justiervorrichtung des Schaltungsträgers 2 einen oder mehrere Vorsprünge aufweist, die als Vorsprünge der unteren Metallisierungsschicht 22 ausgebildet sind und die sich an der dem Isolationsträger 20 abgewandten Seite der unteren Metallisierungsschicht 22 vom Isolationsträger 20 weg erstrecken. Ein jeder dieser Vorsprünge kann dann beim Verlöten des Schaltungsträgers 2 in eine der Aussparungen der Trägerplatte 3 eingreifen und eine lineare Verschiebung und/oder ein Verdrehen des auf dem Lot 5 aufschwimmenden Schaltungsträgers 2 begrenzen.
  • Unabhängig davon, Vorsprünge 41 an der unteren Metallisierungsschicht 22 oder an der Trägerplatte 3 ausgebildet sind, können diese beispielsweise durch Prägen hergestellt werden. Aussparungen 42 in der unteren Metallisierungsschicht 22 oder der Trägerplatte 3 können beispielsweise durch Bohren oder Fräsen erzeugt werden.
  • Weiterhin können Aussparungen 42 in der unteren Metallisierungsschicht 22 bereits in dieser erzeugt werden, bevor die untere Metallisierungsschicht 22 mit dem Isolationsträger 20 verbunden wird. So können zum Beispiel eine oder mehrere Aussparungen 42 in eine Metallfolie gestanzt und die Metallfolie dann zusammen mit einer weiteren Metallfolie, die später die obere Metallisierungsschicht 21 bildet, mit dem Isolationsträger 20 verbunden werden.
  • Sofern zur Begrenzung des Verschwimmens eines Schaltungsträgers 2 nur ein Vorsprung 41 verwendet wird, der entweder an der unteren Metallisierungsschicht 22 des Schaltungsträgers 2 oder an der Trägerplatte 3 ausgebildet ist und der in eine Aussparung 42 der Trägerplatte 3 oder der unteren Metallisierungsschicht 22 eingreift, so kann sich an der unteren Metallisierungsschicht 22 ausgebildete Vorsprung 41 bzw. die in der unteren Metallisierungsschicht 22 ausgebildete Aussparung 42 zum Beispiel im Bereich der Mitte des Schaltungsträgers 2 befinden, siehe beispielsweise 1C.
  • Wenn anderenfalls zur Begrenzung des Verschwimmens eines Schaltungsträgers 2 zwei Vorsprünge 41 verwendet werden, die entweder an der unteren Metallisierungsschicht 22 des Schaltungsträgers 2 oder an der Trägerplatte 3 ausgebildet sind und die jeweils in eine Aussparung 41 der Trägerplatte 3 oder der unteren Metallisierungsschicht 22 eingreifen, so können sich die an der unteren Metallisierungsschicht 22 ausgebildeten Vorsprünge 41 bzw. die in der unteren Metallisierungsschicht 22 ausgebildeten Aussparungen 42 zum Beispiel auf einer Mittelparallelen m zweier entgegengesetzter Seitenkanten 2k des Schaltungsträgers 2 befinden, siehe beispielsweise 5.
  • Grundsätzlich kann ein Vorsprung 41, unabhängig davon, ob er an der unteren Metallisierungsschicht 22 oder an der Trägerplatte 3 ausgebildet ist, einen beliebigen Querschnitt aufweisen. Eine mögliche Variante ist beispielsweise ein kreisförmiger Querschnitt. Außerdem kann eine Aussparung 42, unabhängig davon, sie an der unteren Metallisierungsschicht 22 oder an der Trägerplatte 3 ausgebildet ist, einen beliebigen Querschnitt aufweisen. Eine mögliche Variante ist beispielsweise ein kreisförmiger Querschnitt, oder ein in etwa U-förmiger Querschnitt.

Claims (14)

  1. Verfahren zum Verlöten eines Schaltungsträgers (2) mit einer Trägerplatte (3) mit den Schritten: Bereitstellen einer Trägerplatte (3), die eine Oberseite (3t) aufweist, sowie eine erste Justiereinrichtung (41); Bereitstellen eines Schaltungsträgers (2), der eine Unterseite (2b) aufweist, sowie eine zweite Justiereinrichtung (42); Bereitstellen eines Lotes (5); Auflegen des Schaltungsträgers (2) auf die Trägerplatte (3) derart, dass – die Unterseite (2b) des Schaltungsträgers (2) der Oberseite (3t) der Trägerplatte (3) zugewandt ist; – das Lot (5) zwischen der Trägerplatte (3) und dem Schaltungsträger (2) angeordnet ist; und – die erste Justiereinrichtung für die zweite Justiereinrichtung einen Anschlag bildet, der eine Verschiebung des auf die Trägerplatte (3) aufgelegten Schaltungsträgers (2) entlang der Oberseite (3t) der Trägerplatte (3) begrenzt; und nachfolgend Aufschmelzen des Lotes (5) und nachfolgendes Abkühlen des aufgeschmolzenen Lotes (5), bis dieses erstarrt und den Schaltungsträger (2) an der unteren Metallisierungsschicht (22) stoffschlüssig mit der Trägerplatte (3) verbindet.
  2. Verfahren nach Anspruch 1, bei dem der Schaltungsträger (2) nach dem Auflegen mittelbar auf der Trägerplatte (3) aufliegt.
  3. Verfahren nach Anspruch 2, bei dem nach dem Auflegen des Schaltungsträgers (2) auf die Trägerplatte (3) das Lot (5) den Schaltungsträger (2) kontaktiert; der Schaltungsträger (2) die Trägerplatte (3) nicht kontaktiert.
  4. Verfahren nach einem der vorangehenden Ansprüche, bei dem die erste Justiereinrichtung für die zweite Justiereinrichtung einen Anschlag bildet, der eine Verschiebung des auf die Trägerplatte (3) aufgelegten Schaltungsträgers (2) in einer Richtung (r) entlang der Oberseite (3t) der Trägerplatte (3) begrenzt; und/oder eine Drehung des auf die Trägerplatte (3) aufgelegten Schaltungsträgers (2) begrenzt.
  5. Verfahren nach einem der vorangehenden Ansprüche, bei dem die erste Justiereinrichtung für die zweite Justiereinrichtung einen Anschlag bildet, der eine lineare Verschiebung des auf die Trägerplatte (3) aufgelegten Schaltungsträgers (2) in jeder zur Unterseite (2b) des Schaltungsträgers (2) parallelen Richtung (r) mit einem Spiel (∆r) von mindestens 0,1 mm zulässt und/oder auf ein Spiel (∆r) von maximal 0,4 mm begrenzt.
  6. Verfahren nach einem der vorangehenden Ansprüche, bei dem die erste Justiereinrichtung für die zweite Justiereinrichtung einen Anschlag bildet, der eine Drehung des auf die Trägerplatte (3) aufgelegten Schaltungsträgers (2) um eine zur Unterseite (2b) des Schaltungsträgers (2) senkrechte Drehachse (a) so begrenzt, dass für jede Stelle des Schaltungsträgers (2) gilt, dass der Abstand (∆p) der beiden am weitesten voneinander beabstandeten Positionen (P, P'), die diese Stelle im Rahmen der Begrenzung auf der Trägerplatte (3) einnehmen kann, maximal 0,4 mm beträgt.
  7. Verfahren nach einem der Ansprüche 4 bis 6, bei dem von der ersten Justiereinrichtung und der zweiten Justiereinrichtung die eine einen oder mindestens zwei Vorsprünge (41) aufweist; und die andere eine oder mindestens zwei Aussparungen (42) aufweist, wobei ein jeder der Vorsprünge (41), wenn der Schaltungsträger (2) auf der Trägerplatte (3) aufgelegt ist, in eine der Aussparungen (42) eingreift.
  8. Verfahren nach einem der vorangehenden Ansprüche, bei dem der Schaltungsträger (2) einen dielektrischen Isolationsträger (20) aufweist, sowie eine obere Metallisierungsschicht (21) und eine untere Metallisierungsschicht (22), die auf einander entgegengesetzte Seiten des Isolationsträgers (20) aufgebracht und stoffschlüssig mit diesem verbunden sind.
  9. Verfahren nach Anspruch 8, bei dem der dielektrische Isolationsträger (20) als Keramikplättchen ausgebildet ist.
  10. Verfahren nach Anspruch 7 und nach einem der Ansprüche 8 oder 9, bei dem ein jeder der Vorsprünge (41) als Vorsprung der Trägerplatte (3) ausgebildet ist.
  11. Verfahren nach Anspruch 10, bei dem eine jede der Aussparungen (42) als Aussparung der unteren Metallisierungsschicht (22) ausgebildet ist.
  12. Verfahren nach Anspruch 11, der Isolationsträger (20) eine jede der Aussparungen (42) überdeckt.
  13. Verfahren nach einem der Ansprüche 8 bis 12, bei dem die untere Metallisierungsschicht (21) eine Dicke im Bereich von 0,05 mm bis 2,5 mm aufweist.
  14. Verfahren nach einem der vorangehenden Ansprüche, bei dem der bereitgestellte Schaltungsträger (2) eine seiner Unterseite (2b) abgewandte Oberseite (2t) aufweist, die mit einem Halbleiterchip (1) bestückt ist.
DE102014115201.8A 2014-10-20 2014-10-20 Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte Pending DE102014115201A1 (de)

Priority Applications (3)

Application Number Priority Date Filing Date Title
DE102014115201.8A DE102014115201A1 (de) 2014-10-20 2014-10-20 Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte
US14/886,818 US20160113123A1 (en) 2014-10-20 2015-10-19 Method for Soldering a Circuit Carrier to a Carrier Plate
CN201510679726.7A CN105529277B (zh) 2014-10-20 2015-10-19 用于将电路载体与载体板焊接的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102014115201.8A DE102014115201A1 (de) 2014-10-20 2014-10-20 Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte

Publications (1)

Publication Number Publication Date
DE102014115201A1 true DE102014115201A1 (de) 2016-04-21

Family

ID=55637731

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102014115201.8A Pending DE102014115201A1 (de) 2014-10-20 2014-10-20 Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte

Country Status (3)

Country Link
US (1) US20160113123A1 (de)
CN (1) CN105529277B (de)
DE (1) DE102014115201A1 (de)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3246941A1 (de) * 2016-05-18 2017-11-22 Siemens Aktiengesellschaft Elektronische baugruppe mit einem zwischen zwei schaltungsträgern angeordneten bauelement und verfahren zum fügen einer solchen baugruppe
WO2019024047A1 (en) * 2017-08-03 2019-02-07 Telefonaktiebolaget Lm Ericsson (Publ) SOLDER TABLE AND METHOD FOR MANUFACTURING SAME, WELDING APPARATUS, AND ELECTRONIC DEVICE
CN109396586B (zh) * 2018-12-13 2020-09-01 华北水利水电大学 一种环氧树脂器件与pcb印刷电路板基材的钎焊方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5175612A (en) * 1989-12-19 1992-12-29 Lsi Logic Corporation Heat sink for semiconductor device assembly
US5521427A (en) * 1992-12-18 1996-05-28 Lsi Logic Corporation Printed wiring board mounted semiconductor device having leadframe with alignment feature
US5499444A (en) * 1994-08-02 1996-03-19 Coesen, Inc. Method of manufacturing a rigid flex printed circuit board
US6778404B1 (en) * 2000-06-02 2004-08-17 Micron Technology Inc Stackable ball grid array
JP2006173474A (ja) * 2004-12-17 2006-06-29 Sony Corp 半導体装置およびその製造方法
US8941035B2 (en) * 2011-03-31 2015-01-27 Infineon Technologies Ag Soldering method
US8557638B2 (en) * 2011-05-05 2013-10-15 Stats Chippac Ltd. Integrated circuit packaging system with pad connection and method of manufacture thereof
JP5708613B2 (ja) * 2012-11-01 2015-04-30 株式会社豊田自動織機 モジュール

Also Published As

Publication number Publication date
US20160113123A1 (en) 2016-04-21
CN105529277A (zh) 2016-04-27
CN105529277B (zh) 2019-07-12

Similar Documents

Publication Publication Date Title
DE102009002065B4 (de) Lot mit intermetallische Phase aufweisenden Teilchen, Verfahrenzur Herstellung eines solchen Lots, Leistungshalbleitermodulmit stabiler Lötverbindung und Verfahren zur Herstellungeines solchen Leistungshalbleitermoduls
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102012214901B4 (de) Halbleiteranordnung mit einer Diffusionslotschicht auf einer gesinterten Silberschicht und Verfahren zu deren Herstellung
DE102012201172B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls mit geprägter Bodenplatte
DE102009028360B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung und eines Leistungselektronikmoduls mit einer Verankerungsstruktur zur Herstellung einer temperaturwechselstabilen Lötverbindung
DE102014115847B4 (de) Verfahren zur Herstellung eines Leistungshalbleitermoduls
DE102011083218B4 (de) Halbleitermodul mit einem Einsatz und Verfahren zur Herstellung eines Halbleitermoduls mit einem Einsatz
EP3036761B1 (de) Verfahren zum diffusionslöten eines elektronischen bauelements mit einer montagefläche mit vertiefungen auf einem substrat
DE102011082781B4 (de) Halbleitervorrichtung mit einer plattenelektrode zum verbinden einer mehrzahl an halbleiterchips
DE102010003533B4 (de) Substratanordnung, Verfahren zur Herstellung einer Substratanordnung, Verfahren zur Herstellung eines Leistungshalbleitermoduls und Verfahren zur Herstellung einer Leistungshalbleitermodulanordnung
DE10392228T5 (de) Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss
DE10129388A1 (de) Elektronisches Bauteil und Verfahren zu seiner Herstellung
DE102011113269A1 (de) Halbleitermodul und Verfahren zu seiner Herstellung
DE102012202281A1 (de) Halbleiteranordnung für Druckkontaktierung
DE102013218486A1 (de) Halbleitereinrichtung
DE112015007169T5 (de) Halbleitermodul
DE102014105957B3 (de) Verfahren zur Herstellung einer Lötverbindung
DE112018002137T5 (de) Halbleiterbauteil
DE102019211109A1 (de) Verfahren und Entwärmungskörper-Anordnung zur Entwärmung von Halbleiterchips mit integrierten elektronischen Schaltungen für leistungselektronische Anwendungen
DE102014115201A1 (de) Verfahren zum verlöten eines schaltungsträgers mit einer trägerplatte
DE102016115221A1 (de) Verfahren zum Verbinden von mindestens zwei Substraten zur Bildung eines Moduls
DE112020002845T5 (de) Halbleitervorrichtung
DE102020122542A1 (de) Verbindungsclip mit abgewinkelter kontaktfläche und erhöhter brücke
DE102015220639A1 (de) Halbleitervorrichtung und Verfahren zum Herstellen derselben
EP3958302A1 (de) Bodenplatte für ein halbleitermodul und verfahren zum herstellen einer bodenplatte

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication