FR3083920A1 - Procede de fabrication de boitiers de composant electronique et boitier de composant electronique obtenu par ce procede - Google Patents

Procede de fabrication de boitiers de composant electronique et boitier de composant electronique obtenu par ce procede Download PDF

Info

Publication number
FR3083920A1
FR3083920A1 FR1856526A FR1856526A FR3083920A1 FR 3083920 A1 FR3083920 A1 FR 3083920A1 FR 1856526 A FR1856526 A FR 1856526A FR 1856526 A FR1856526 A FR 1856526A FR 3083920 A1 FR3083920 A1 FR 3083920A1
Authority
FR
France
Prior art keywords
connection
electronic component
face
encapsulation
connection pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
FR1856526A
Other languages
English (en)
Inventor
Laurent Berdalle
Sebastien Fourgeot
Christophe Mathieu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Linxens Holding SAS
Original Assignee
Linxens Holding SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Linxens Holding SAS filed Critical Linxens Holding SAS
Priority to FR1856526A priority Critical patent/FR3083920A1/fr
Priority to EP19749397.6A priority patent/EP3821458A1/fr
Priority to PCT/FR2019/051729 priority patent/WO2020012120A1/fr
Priority to CN201980046879.4A priority patent/CN112470261A/zh
Priority to SG11202100314PA priority patent/SG11202100314PA/en
Publication of FR3083920A1 publication Critical patent/FR3083920A1/fr
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/48175—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic
    • H01L2224/48177—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

L'invention concerne un procédé de fabrication de boîtiers (110) de circuit intégré, dans lequel on réalise une cavité dans une bande de matériau diélectrique recouverte d'un feuillet de matériau électriquement conducteur. On place un composant électronique (90) dans la cavité et on l' encapsule en remplissant au moins partiellement la cavité avec un matériau d' encapsulation (100). Le fond de la cavité borgne étant formé d'une couche de matériau flexible et amovible qui est retirée après encapsulation. L'invention concerne également des boîtiers (110) de circuit intégré fabriqués selon ce procédé. Ces boîtiers (1 10) de circuit intégré sont par exemple de type « QFN ».

Description

Procédé de fabrication de boîtiers de composant électronique et boîtier de composant électronique obtenu par ce procédé [ooi] L’invention concerne le domaine des procédés de fabrication de boîtiers de composant électronique, tels que par exemple des boîtiers de circuit intégré de type «QFN » (pour « Quad FlatNo-Lead » en anglais).
[002] On connaît déjà des procédés de fabrication de boîtiers de composant électronique dans lesquels on réalise en continu des portions de circuits électriques auxquels on connecte un composant électronique (puce électronique, diode électroluminescente, etc.) qui est ensuite encapsulé, par surmoulage par injection ou par enrobage dans une résine. Des portions de circuit électriques munis d’un composant électronique sont alors individualisés afin d’être utilisées par exemple comme composants pour montage en surface (« Surface Mount Components » ou « SMC s » en anglais).
[003] Par exemple, le document EP2846355A1 décrit un procédé dans lequel
- on fournit un matériau diélectrique sous forme d’une bande ; cette bande s’étendant dans une direction longitudinale et ayant deux faces principales, dont l’une est au moins partiellement recouverte d’un feuillet de matériau électriquement conducteur,
- on réalise une pluralité d’unités de connexion dans le feuillet de matériau électriquement conducteur, ces unités de connexion étant distribuées le long de la direction longitudinale avec un pas déterminé, chaque unité de connexion comprenant une face de connexion avec des plages de connexion, ces plages de connexion étant destinées à la connexion électrique du boîtier de circuit intégré, par exemple sur un circuit imprimé,
- on place un composant électronique sur la bande au niveau de chaque unité de connexion et on le connecte à au moins certaines des plages de connexion de l’unité de connexion au niveau de laquelle il est placé, et
- on enrobe le composant électronique dans un matériau d’encapsulation, au niveau de chaque unité de connexion.
[004] Dans ce procédé, le composant électronique est placé dans une cavité ménagée dans un boîtier surmoulé par injection sur la bande et dans un moule, au niveau de chaque unité de connexion. Puis, le composant électronique est enrobé dans une résine déposée dans cette cavité. [005] L’invention propose un autre procédé de fabrication de boîtiers de circuit intégré. Ainsi, le composant électronique est aussi placé dans une cavité avant son encapsulation (ou enrobage ;
dans ce texte les termes enrobage et encapsulation sont utilisés comme synonymes, tout comme enrobé ou encapsulé), mais cette cavité est réalisée différemment. En effet, il s’agit d’une cavité borgne dont le fond est formé d’une couche de matériau flexible et amovible qui est retirée après encapsulation du composant électronique.
[006] Grâce à l’invention, le composant électronique peut être encapsulé par surmoulage ou enrobage, dans une matière plastique, une résine, etc. après avoir été déposé sur un support, sans qu’il soit nécessaire, préalablement, de former un boîtier par injection d’une matière plastique dans un moule. Le procédé selon l’invention permet d’utiliser au moins un matériau (matériau diélectrique, matériau électriquement conducteur, etc.), ou certains des matériaux, par ailleurs nécessaire(s) à la réalisation des pistes de connexion, pour former au moins une partie d’une cavité borgne qui servira ensuite pour recevoir le matériau d’encapsulation.
[007] Le procédé selon l’invention permet notamment de réaliser des boîtiers de circuit intégré de type «QFN » dans lesquels un composant électronique (en l’occurrence une puce électronique) est encapsulé pour former des composants miniaturisés pour montage en surface ( « SMCs »). Il peut également être mis en œuvre pour réaliser des cartes SIM (« Module d’identification de l’Abonné », soit « Subscriber Identity Module » en anglais) avec des contacts affleurant pour une connexion électrique avec le dispositif dans lequel cette carte SIM est insérée.
[008] Le procédé selon l’invention comporte éventuellement, l’une ou l’autre des caractéristiques suivantes, considérée isolément ou en combinaison d’une ou plusieurs autres : [009] - les plages de connexion sont au contact de la couche de matériau flexible et amovible, avant que celle-ci ne soit retirée, et affleurent, sur la face de connexion, au niveau du matériau d’encapsulation après que la couche de matériau flexible ait été retirée ;
[ooio] - le procédé comprend, avant encapsulation du composant électronique, une étape consistant à isoler au moins certaines des plages de connexion les unes des autres ;
[ooii] - alternativement, le procédé comprend, après encapsulation du composant électronique, une étape consistant à isoler au moins certaines des plages de connexion les unes des autres ;
[0012] - l’étape consistant à isoler au moins certaines des plages de connexion les unes des autres est concomitante d’une étape consistant à individualiser des composants électronique correspondant chacun respectivement à une unité de connexion ;
[0013] - la couche de matériau flexible et amovible comporte une face revêtue d’un adhésif non permanent ; et [0014] - ce procédé est mis en œuvre de rouleau à rouleau.
[0015] Selon un autre aspect, l’invention est un boîtier de composant électronique destiné à un montage en surface sur un circuit électrique, ce boîtier étant fabriqué selon un procédé tel que mentionné précédemment. Ce boîtier peut comporter une face de connexion et au moins un composant électronique encapsulé dans un matériau d’encapsulation et connecté à des plages de connexion affleurant sur la face de connexion, au niveau du matériau d’encapsulation.
[0016] Le boîtier de composant électronique selon l’invention comporte éventuellement, l’une ou l’autre des caractéristiques suivantes, considérée isolément ou en combinaison d’une ou plusieurs autres :
[0017] - le matériau d’encapsulation est contenu dans une cavité au moins en partie limitée au niveau de sa périphérie par un bord de la bande de matériau diélectrique ;
[0018] - il comporte au moins deux rangées de pistes situées chacune sur la face de connexion au niveau, c’est-à-dire le long, d’un côté du composant électronique, ces pistes de connexion étant soit directement connectées au composant électronique, soit connectées au composant par l’intermédiaire de fils de connexion ; et [0019] - une face du composant affleure sur la face de connexion, au niveau du matériau d’encapsulation et des plages de connexion.
[0020] D’autres caractéristiques et avantages de l’invention apparaîtront à la lecture de la description détaillée qui suit, ainsi que sur les dessins annexés. Sur ces dessins :
- les figures la à 1m représentent schématiquement les différentes étapes d’un premier exemple de mise en œuvre du procédé selon l’invention ;
- la figure 2 représente vue de dessus un exemple de bande de circuit électrique à différentes étapes d’un procédé selon l’invention ; la figure 2A représente une partie agrandie de la figure 2 ;
- la figure 3 représente une unité de connexion de circuit électrique pour la mise en œuvre d’un procédé selon l’invention, avant mise en place d’un composant électronique au niveau de cette unité de connexion ;
- la figure 4 représente l’unité de connexion de circuit électrique de la figure 3, après mise en place et surmoulage d’un composant électronique au niveau de cette unité de connexion ;
- la figure 5 représente, schématiquement vu de dessous un exemple de boîtier de circuit intégré obtenu selon un procédé conforme à l’invention ;
- la figure 6 représente, schématiquement en perspective le boîtier de circuit intégré de la figure 5 ; et
- les figures 7a à 7j représentent schématiquement les différentes étapes d’un deuxième exemple de mise en œuvre du procédé selon l’invention.
[0021] Un premier exemple de mise en œuvre du procédé selon l’invention est représenté sur la figure 1. H est décrit ci-dessous en relation avec la fabrication d’un boîtier de circuit intégré de type « QFN ». Cet exemple de mise en œuvre comporte les étapes suivantes :
[0022] - on fournit une bande 10 de matériau diélectrique (Fig. la) ; par exemple, le matériau diélectrique est du verre-epoxy, flexible et en rouleau ; la bande 10 s’étend dans une direction longitudinale F selon laquelle elle est déroulée ; cette bande 10 a deux faces principales 10A, 10B ; la bande 10 a une épaisseur par exemple de 75 pm ou de 110 pm ;
[0023] - on enduit la bande 10 de matériau diélectrique, au moins partiellement, sur l’une (en l’occurrence la face principale 10A) de ses faces principales 10A, 10B avec un adhésif 20 réactivable à chaud (de type résine epoxy modifiée) (Fig. 1b) ;
[0024] - des perforations 30 sont réalisées dans la bande 10 de matériau diélectrique enduite de l’adhésif 20 pour former des crans d’entrainement sur les bords de la bande 10 de matériau diélectrique ainsi que des cavités ; ces perforations 30 sont réalisées, par exemple par poinçonnage ; les cavités sont distribuées avec un pas défini par la distance souhaitée entre les boîtiers de circuit intégré (Fig. le) ;
[0025] - un feuillet 40 de matériau électriquement conducteur métallique est laminé sur la face
10A de la bande 10 de matériau diélectrique comportant l’adhésif 20 (Fig. Id) ; ce feuillet 40 de matériau électriquement conducteur est par exemple un feuillet de cuivre - ou d’un de ses alliages - de 70pm d’épaisseur ;
[0026] - le feuillet 40 de matériau électriquement conducteur est gravé par exemple par photolithogravure pour définir et réaliser des motifs 50 (alternativement les motifs 50 sont complètement, ou en partie seulement, découpés mécaniquement avant lamination du feuillet 40 de matériau électriquement conducteur, sur la face de la bande 10 de matériau diélectrique comportant l’adhésif 20) ; ces motifs 50, et les unités de connexion qu’ils comprennent sont distribuées le long de la direction longitudinale F avec un pas fixe ; les motifs 50 comprennent notamment des unités de connexion reliées par des pistes conductrices (Fig. le et Fig. 2) ; à cette étape, il demeure au niveau d’au moins certaines unités de connexion, une cavité borgne ou non-débouchante 60 sur une face de la bande 10 du matériau diélectrique ; l’une et/ou l’autre des deux faces du feuillet 40 de matériau électriquement conducteur sont éventuellement métallisées ; cette métallisation (par exemple Ni/Au ou Ag) est par exemple adaptée aux procédés de report de composant de type « QFN » sur un circuit électrique et/ou de connexion à des plages de connexion au composant électronique 90 (voir plus loin en relation avec la Fig. ii);
[0027] - d’autres éléments de motif 55 (par exemple en forme de peignes, voir Fig. If et Fig.
2) sont ensuite découpés par poinçonnage mécanique ou par gravure chimique, dans le feuillet 40 de matériau électriquement conducteur, au niveau de la cavité 60, afin de former les plages de connexion 45 ; une ouverture traversante 70 est aussi formée au centre de chaque unité de connexion entre les plages de connexion 45 ; les plages de connexion 45 permettent de réaliser, d’une part, la connexion du composant de type « QFN » sur un circuit électrique et, d’autre part, la connexion d’un composant électronique 90 (Fig. If et Fig. Ii) ;
[0028] - une couche 80 de matériau amovible et flexible, destinée à obturer la cavité 60 du côté du feuillet 40 de matériau électriquement conducteur, est déposée temporairement sur ce feuillet 40 de matériau électriquement conducteur (Fig. 1g) ; cette couche 80 de matériau amovible est par exemple constituée d’une bande avec un adhésif non-permanent ou comporte une face revêtue d’un adhésif non permanent; il peut s’agir par exemple d’un film de polypropylène revêtu d’une couche d’adhésif à base de caoutchouc, ou d’un film de polyimide revêtu d’une couche d’adhésif à base de silicone ; éventuellement la couche d’adhésif est protégée par un film anti-adhésif de protection; il peut s’agir de la référence 1285 de la société SCAPA, ou la référence SMX-P3OS de la société SEEMEX Inc. (une société basée à Séoul en Corée du Sud) ou encore la référence PS1030-06A de la marque INNOX (commercialisée par la société Shinha Inc. basée à Gyungi Do en Corée du Sud); cette couche 80 de matériau amovible constitue un fond pour les ouvertures 70 découpées à l’étape précédente ; une cavité 60 borgne ou non-débouchante est ainsi formée ; la cavité 60 est donc fermée par un fond constitué de la couche 80 amovible et sur sa périphérie par la tranche découpée dans la bande 10 du matériau diélectrique et dans le feuillet 40 de matériau électriquement conducteur ; la couche 80 amovible est au contact des plages de connexion 45 et protège ainsi une de leur face pendant l’étape d’encapsulation ultérieure ;
[0029] - un composant électronique 90 (par exemple une puce électronique) est déposé dans la cavité 60, par exemple sur une face adhésive de la couche 80 amovible déposée à l’étape précédente (Fig. Ih);
[0030] - le composant électronique 90 est connecté par exemple par connexion par fil (wirebonding) ou flip chip aux plages de connexion 45 (pour l’exemple illustré dans ce document, il s’agit d’une connexion par fil entre les plages de connexion 45 et les plots de connexion du composant électronique 90 - voir Fig. li) ;
[0031] - les plages de connexion 45 sont isolées les unes des autres par poinçonnage afin de permettre un test électrique individuel des composants de type « QFN » (Fig. Ij) ; sur la figure Ij et sur les figures 3 et 4, les traits pointillés représentent schématiquement le court-circuit 48 présent dans le feuillet 40 électriquement conducteur, avant cette étape permettant d’isoler électriquement les plages de connexion 45 les unes des autres ; ainsi après cette étape, bien que les boîtiers 110 de composant électronique ne soient pas encore individualisés (voir plus loin), il est possible de monter un composant électronique 90, et de le connecter aux plages de connexion 45, puis de le tester ; cette étape est facultative, notamment si les composants électroniques 90 ne sont testés qu’après individualisation de leur boîtier 110 respectif (voir Figs. 5 et 6);
[0032] - le composant électronique 90, les plages de connexion 45 et une portion de la bande de matériau diélectrique sont encapsulés par exemple par dispense (par exemple selon la technologie appelée « dam&fill » en anglais) de résine thermodurcissable ou par surmoulage de résine epoxy (de type EMC soit « epoxy molding compound » en anglais), avec un matériau d’encapsulation 100, de place en place, pour former les composants de type « QFN » au pas souhaité (Fig. 1k); on peut utiliser un produit ayant la référence « Delo DF570-580 » comme matériau d’encapsulation ; dans ce cas ce produit correspond à ce que l’on appelle en anglais « Black thermal resins for encapsulation » ; on peut également utiliser un produit correspondant à ce que l’on appelle en anglais « Black thermal resins for molding » commercialisé par les sociétés Panasonic, Hitachi Chemical ouNagase ChemTex. ;
[0033] - la couche 80 amovible destinée à obturer la cavité du côté du feuillet 40 électriquement conducteur, est retirée (pelée) (Fig. 11) ;
[0034] - les boîtiers 110 ou modules de type « QFN » sont ensuite testés électriquement et individualisés par découpe (Fig. 1m)., avant une étape de report (« pick and place » en anglais) ultérieure sur un circuit électrique [0035] On notera que les étapes des Figures la) à 1g), par exemple, qui concernent la fabrication d’un support (structure correspondant à la bande 10 de matériau diélectrique, de l’adhésif 20 et du feuillet 40 de matériau électriquement conducteur) peuvent être réalisées chez un industriel, tandis que les étapes suivantes, qui concernent la mise en place et la connexion d’un composant électronique 90 sur ce support, peuvent être réalisées chez un autre industriel.
[0036] La figure 2 représente schématiquement une bande 10 de matériau diélectrique avec des motifs 50 gravés dans le feuillet 40 de matériau électriquement conducteur. A titre d’illustration, les résultats respectifs de différentes étapes du procédé mentionné ci-dessus sont représentés sur une même figure (Fig. 2), alors qu’en réalité ces étapes sont mises en œuvre les unes après les autres. Les motifs 50 comportent des pistes conductrices 52 et des unités de connexion 54. Les pistes conductrices 52 servent notamment à amener du courant électrique lors d’un dépôt électrolytique mis en œuvre pour la métallisation des plages de connexion 45. Sur cette figure, des unités de connexion 54 sont représentées après découpe des plages de connexion 45 (voir également la figure 3). Sur l’une des unités de connexion 54 (voir zone agrandie 2A), sont aussi représentées des zones des découpes 56 réalisées par poinçonnage pour isoler les plages de connexion 45 les unes des autres (voir également la figure 4). Par ailleurs, des traits pointillés 58 délimitent la zone qui sera ensuite découpée après encapsulation du composant électronique 90 et de ses connexions (voir également les figures 5 et 6). On notera que si les plages de connexion 45 n’ont pas été déjà isolées les unes des autres lors d’une étape telle que celle représentée sur la figure Ij), elles peuvent l’être de manière concomitante à l’étape finale d’individualisation des boîtiers 110 de composant électronique (Fig. 1m).
[0037] La figure 6 montre en particulier un boîtier 110 de composant électronique obtenu par le procédé ci-dessus. Ce boîtier 110 de composant électronique constitue un élément destiné à un montage en surface sur un circuit électrique (un circuit imprimé par exemple). Il comporte une face de connexion 112 et au moins un composant électronique 90 enrobé (encapsulé) dans un matériau d’encapsulation 100 est connecté à des plages de connexion 45 affleurant, tout comme une face du composant électronique 90, sur la face de connexion 112, au niveau du matériau d’encapsulation 100. Ce boîtier 110 comporte deux rangées de pistes de connexion 45. Elles sont situées sur la face de connexion 112, chacune respectivement au niveau d’un côté 114 et d’une arête du boîtier 110, les deux côtés 114 du boîtier 110 comportant chacun une rangée de pistes de connexion 45 étant opposés l’un à l’autre. Ces pistes de connexion 45 sont donc soit directement connectées au composant électronique 90 (technologie de report de puce dit « flip chip »), soit connectées au composant électronique 90 par l’intermédiaire de fils de connexion (technologie dite de « wire-bonding » [0038] Un deuxième exemple de mise en œuvre du procédé selon l’invention représenté sur la figure 7. Il est décrit ci-dessous en relation avec la fabrication d’un boîtier de circuit intégré de type « QFN ». Cet exemple de mise en œuvre comporte les étapes suivantes :
[0039] - on fournit une bande 10 de matériau diélectrique (Fig. 7a) ; par exemple, le matériau diélectrique est du verre-epoxy, flexible et en rouleau ; la bande 10 s’étend dans une direction longitudinale L selon laquelle elle est déroulée ; cette bande 10 a deux faces principales 10A, 10B ; la bande 10 a une épaisseur par exemple de 75 pm ou de 110 pm ;
[0040] - on enduit la bande 10 de matériau diélectrique, au moins partiellement, sur l’une (en l’occurrence la face principale 10A) de ses faces principales 10A, 10B avec un adhésif 20 (Fig. 7b) adapté pour coller temporairement le matériau diélectrique 10 avec un matériau électriquement conducteur 40 (Fig. 7d); le complexe ainsi réalisé avec la bande 10 recouverte de l’adhésif forme une couche de matériau flexible et amovible 80’ ;
[0041] - des perforations 30 sont réalisées dans la bande 10 de matériau diélectrique enduit de l’adhésif 20 ; en particulier des cavités sont réalisées, par exemple par poinçonnage, pour former des crans d’entrainement sur les bords de la bande 10 de matériau diélectrique (Fig. 7c) ;
[0042] - un feuillet 40 de matériau électriquement conducteur métallique est laminé sur la face
10A de la bande 10 de matériau diélectrique comportant l’adhésif 20 (Fig. 7d) ; ce feuillet 40 de matériau électriquement conducteur est par exemple un feuillet de cuivre - ou d’un de ses alliages - de 105pm d’épaisseur minimale ;
[0043] - le feuillet 40 de matériau électriquement conducteur est gravé par exemple par photolithogravure pour définir et réaliser des motifs 50 (alternativement les motifs 50 sont complètement ou en partie seulement découpés mécaniquement avant lamination du feuillet 40 de matériau électriquement conducteur sur la bande 10 de matériau diélectrique) (Figs. 7e et 7f) ; ces motifs 50, et les unités de connexion qu’ils comprennent sont distribuées le long de la direction longitudinale L avec un pas fixe ; les motifs 50 comprennent notamment des unités de connexion reliées par des pistes conductrices ; à cette étape, les unités de connexion comporte donc une cavité borgne ou non-débouchante 60 sur une face du matériau diélectrique ; l’une et/ou l’autre des deux faces du feuillet 40 de matériau électriquement conducteur sont éventuellement métallisées ; cette métallisation (par exemple Ni/Au ou Ag) est par exemple adaptée aux procédés de report de composant de type « QFN » sur un circuit électrique et/ou de connexion à des plages de connexion 45 au composant électronique 90 (voir aussi plus loin en relation avec la Fig. 7g) ;
[0044] - un composant électronique 90 est déposé dans une cavité 60 (Fig. 7f);
[0045] - le composant électronique 90 est connecté par exemple par connexion par fil (wirebonding) ou flip chip aux plages de connexion 45 (pour l’exemple illustré dans ce document, il s’agit d’une connexion par fil entre les plages de connexion 45 et les plots de connexion du composant électronique 90 - voir Fig.7g) ;
[0046] - le composant électronique 90, les plages de connexion 45 et une portion du matériau diélectrique sont encapsulés par exemple dans une résine 100 (pour former ce que l’on appelle un glob-top), en remplissant les cavités 60 de place en place, pour former les composants de type « QFN » au pas souhaité (Fig. 7h) ;
[0047] - de manière facultative, la résine 100 est aplatie ou érasée (Fig. 7h’);
[0048] - la bande 10 de matériau diélectrique est retirée (pelée) (Fig. 7i) ; la bande 10 de matériau diélectrique a donc joué le rôle d’une couche de matériau flexible et amovible ;les composants électroniques 90 ou modules de type « QFN » sont ensuite testés électriquement et individualisés pour une étape de report (« pick and place » en anglais) ultérieure sur un circuit électrique (Fig. 7j) ; cette étape peut être concomitante ou consécutive d’une étape de décourtcircuitage des plages de connexion 45; cette étape peut être concomitante ou consécutive d’une étape de découpe des bords de la cavité 60 constitués du matériau conducteur.
[0049] Les composants électroniques 90 obtenus par ce deuxième mode de mise en œuvre du procédé selon l’invention sont semblables ou similaires à ceux qui sont, ou auraient pu être, obtenus à l’aide du premier exemple et illustrés par les figures 2 à 6.
[0050] On notera que les étapes des Figures 7a) à 7e), par exemple, qui concernent la fabrication d’un support peuvent être réalisées chez un industriel, tandis que les étapes suivantes, qui concernent la mise en place et la connexion d’un composant électronique 90 sur ce support, peuvent être réalisées chez un autre industriel.

Claims (11)

  1. Revendications
    1. Procédé de fabrication de boîtiers de circuit intégré, dans lequel
    - on fournit un matériau diélectrique sous forme d’une bande (10) s’étendant dans une direction longitudinale (L), cette bande (10) ayant deux faces principales (10A, 10B), dont l’une (10A) est au moins partiellement recouverte d’un feuillet (40) de matériau électriquement conducteur,
    - on réalise une pluralité d’unités de connexion (54) dans le feuillet (40) de matériau électriquement conducteur, ces unités de connexion (54) étant distribuées le long de la direction longitudinale (L) avec un pas déterminé, chaque unité de connexion (54) comprenant une face de connexion (112) avec des plages de connexion (45), ces plages de connexion (45) étant destinées à la connexion électrique du boîtier de circuit intégré (UO),
    - on place un composant électronique (90) au niveau de chaque unité de connexion (54) et on le connecte à au moins certaines des plages de connexion (45) de l’unité de connexion (54) au niveau de laquelle il est placé,
    - on enrobe le composant électronique (90) dans un matériau d’encapsulation (100), au niveau de chaque unité de connexion (54), caractérisé par le fait que le composant électronique (90) est placé dans une cavité (60) borgne avant d’être encapsulé, le fond de cette cavité (60) borgne étant formé d’une couche de matériau flexible et amovible (80, 80’) qui est retirée après encapsulation composant électronique (90).
  2. 2. Procédé selon la revendication 1, dans lequel les plages de connexion (45) sont au contact de la couche de matériau flexible et amovible (80, 80’), avant que celle-ci ne soit retirée, et affleurent, sur la face de connexion (112), au niveau du matériau d’encapsulation (100) après que la couche de matériau flexible et amovible (80, 80’) ait été retirée.
  3. 3. Procédé selon la revendication 1 ou 2, comprenant, avant encapsulation du composant électronique (90), une étape consistant à isoler au moins certaines des plages de connexion (45) les unes des autres.
  4. 4. Procédé selon la revendication 1 ou 2, comprenant, après encapsulation du composant électronique (90), une étape consistant à isoler au moins certaines des plages de connexion (45) les unes des autres.
  5. 5. Procédé selon la revendication 4, dans lequel l’étape consistant à isoler au moins certaines des plages de connexion (45 ) les unes des autres est concomitante d’une étape consistant à individualiser des composants électroniques (90) correspondant chacun respectivement à une unité de connexion (54).
  6. 6. Procédé selon l’une des revendications précédentes, dans lequel la couche de matériau flexible et amovible (80) comporte une face revêtue d’un adhésif non permanent.
  7. 7. Procédé selon l’une des revendications précédentes, mis en œuvre de rouleau à rouleau.
  8. 8. Boîtier de composant électronique destiné à un montage en surface sur un circuit électrique, ce boîtier de composant (110) étant fabriqué selon un procédé conforme à l’une des revendications précédentes, comportant une face de connexion (112) et au moins un composant électronique (90) encapsulé dans un matériau d’encapsulation (100) et connecté à des plages de connexion (45) affleurant sur la face de connexion (112), au niveau du matériau d’encapsulation (100).
  9. 9. Boîtier selon la revendication 8, dans lequel le matériau d’encapsulation (100) est contenu dans une cavité (60) au moins en partie limitée au niveau de sa périphérie par un bord de la bande (10) de matériau diélectrique.
  10. 10. Boîtier selon l’une des revendications 8 et 9, comportant au moins deux rangées de pistes de connexion situées chacune sur la face de connexion (112) au niveau d’un côté (114) du boîtier de composant (110), ces pistes de connexion étant soit directement connectées au composant électronique (90), soit connectées au composant électronique (90) par l’intermédiaire de fils de connexion.
  11. 11. Boîtier selon l’une des revendications 8 à 10, dans lequel une face du composant électronique (90) affleure sur la face de connexion (112), au niveau du matériau d’encapsulation (100) et des plages de connexion (45).
FR1856526A 2018-07-13 2018-07-13 Procede de fabrication de boitiers de composant electronique et boitier de composant electronique obtenu par ce procede Pending FR3083920A1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
FR1856526A FR3083920A1 (fr) 2018-07-13 2018-07-13 Procede de fabrication de boitiers de composant electronique et boitier de composant electronique obtenu par ce procede
EP19749397.6A EP3821458A1 (fr) 2018-07-13 2019-07-10 Procédé de fabrication de boîtiers de composant électronique et boîtier de composant électronique obtenu par ce procédé
PCT/FR2019/051729 WO2020012120A1 (fr) 2018-07-13 2019-07-10 Procédé de fabrication de boîtiers de composant électronique et boîtier de composant électronique obtenu par ce procédé
CN201980046879.4A CN112470261A (zh) 2018-07-13 2019-07-10 制造电子部件封装的方法以及通过该方法获得的电子部件封装
SG11202100314PA SG11202100314PA (en) 2018-07-13 2019-07-10 Process for manufacturing electronic-component packages and electronic-component package obtained by means of this process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR1856526A FR3083920A1 (fr) 2018-07-13 2018-07-13 Procede de fabrication de boitiers de composant electronique et boitier de composant electronique obtenu par ce procede

Publications (1)

Publication Number Publication Date
FR3083920A1 true FR3083920A1 (fr) 2020-01-17

Family

ID=65200907

Family Applications (1)

Application Number Title Priority Date Filing Date
FR1856526A Pending FR3083920A1 (fr) 2018-07-13 2018-07-13 Procede de fabrication de boitiers de composant electronique et boitier de composant electronique obtenu par ce procede

Country Status (5)

Country Link
EP (1) EP3821458A1 (fr)
CN (1) CN112470261A (fr)
FR (1) FR3083920A1 (fr)
SG (1) SG11202100314PA (fr)
WO (1) WO2020012120A1 (fr)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070114641A1 (en) * 2005-11-21 2007-05-24 Stmicroelectronics Asia Pacific Pte Ltd Ultra-thin quad flat no-lead (QFN) package
US20120211889A1 (en) * 2011-02-23 2012-08-23 Texas Instruments Incorporated Method for contacting agglomerate terminals of semiconductor packages
US20130299845A1 (en) * 2012-05-11 2013-11-14 Fujitsu Semiconductor Limited Semiconductor device, semiconductor device module and method of fabricating semiconductor device
EP2846355A1 (fr) 2013-07-26 2015-03-11 Linxens Holding Substrat électrique et procédé de fabrication de celui-ci
US20160133599A1 (en) * 2014-11-07 2016-05-12 Texas Instruments Incorporated QFN Package

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040058478A1 (en) * 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
US7453157B2 (en) * 2004-06-25 2008-11-18 Tessera, Inc. Microelectronic packages and methods therefor
US8030138B1 (en) * 2006-07-10 2011-10-04 National Semiconductor Corporation Methods and systems of packaging integrated circuits
US8835228B2 (en) * 2012-05-22 2014-09-16 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
BR102013022262A2 (pt) * 2013-05-10 2016-04-26 Oxifree Holdings Corp sistema de revestimento para proteção de estruturas de metal complexas em ambientes submersos
US9969891B2 (en) * 2013-05-10 2018-05-15 Oxifree Global Limited Coating composition for the protection of complex metal structures and components

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070114641A1 (en) * 2005-11-21 2007-05-24 Stmicroelectronics Asia Pacific Pte Ltd Ultra-thin quad flat no-lead (QFN) package
US20120211889A1 (en) * 2011-02-23 2012-08-23 Texas Instruments Incorporated Method for contacting agglomerate terminals of semiconductor packages
US20130299845A1 (en) * 2012-05-11 2013-11-14 Fujitsu Semiconductor Limited Semiconductor device, semiconductor device module and method of fabricating semiconductor device
EP2846355A1 (fr) 2013-07-26 2015-03-11 Linxens Holding Substrat électrique et procédé de fabrication de celui-ci
US20160133599A1 (en) * 2014-11-07 2016-05-12 Texas Instruments Incorporated QFN Package

Also Published As

Publication number Publication date
SG11202100314PA (en) 2021-02-25
EP3821458A1 (fr) 2021-05-19
WO2020012120A1 (fr) 2020-01-16
CN112470261A (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
EP1715520B1 (fr) Dispositif de protection d'un circuit électronique
EP0391790B1 (fr) Procédé de fabrication d'un module électronique
EP0671705B1 (fr) Procédé de fabrication d'une carte hybride
EP0344058B1 (fr) Procédé de réalisation d'une carte à mémoire électronique et carte à mémoire électronique obtenue par la mise en oeuvre dudit procédé
FR2488446A1 (fr) Element support pour un module de circuits integres
FR2521350A1 (fr) Boitier porteur de puce semi-conductrice
EP1076882B1 (fr) Carte a circuit integre comportant un bornier d'interface et procede de fabrication d'une telle carte
FR2787241A1 (fr) Composant microelectronique cms enrobe, notamment pour un dispositif medical implantable actif, et son procede de fabrication
FR2788375A1 (fr) Procede de protection de puce de circuit integre
WO2014191428A1 (fr) Procédé de fabrication d'un circuit imprimé, circuit imprimé obtenu par ce procédé et module électronique comportant un tel circuit imprimé
FR3009479A1 (fr) Structure de blindage de compartiments contre les emi et procede de fabrication de celle-ci
FR3003722A1 (fr) Procede de fabrication d'un circuit imprime flexible, circuit imprime flexible obtenu par ce procede et module de carte a puce comportant un tel circuit imprime flexible
EP2896067A1 (fr) Capot pour dispositif a rainure et a puce, dispositif equipe du capot, assemblage du dispositif avec un element filaire et procede de fabrication
EP3408799B1 (fr) Procédé de fabrication d'un module de carte à puce et d'une carte à puce
FR2963849A1 (fr) Procede de fabrication d'un circuit electrique et circuit obtenu
FR3083920A1 (fr) Procede de fabrication de boitiers de composant electronique et boitier de composant electronique obtenu par ce procede
FR2624651A1 (fr) Procede de mise en place d'un composant electronique et de ses connexions electriques sur un support et produit ainsi obtenu
EP2898528A1 (fr) Procede de moulage pour fabriquer un boitier electronique
WO2015074957A1 (fr) Procede de fabrication de dispositifs electroniques
FR2828570A1 (fr) Procede de fabrication de cartes a puce sans contact et/ou mixte
EP3020068B1 (fr) Module electronique et son procede de fabrication
EP2089836B1 (fr) Carte à microcircuit avec antenne déportée
WO2019224500A1 (fr) Procédé de fabrication de cartes a puce électronique et cartes a puce électronique fabriquées par ce procédé
FR2789505A1 (fr) Procede de fabrication de support de memorisation portable de type carte a puce
EP2980869B1 (fr) Procédé de fabrication de circuits intégrés à diodes électro- luminescentes et circuits intégrés obtenus par ce procédé

Legal Events

Date Code Title Description
PLFP Fee payment

Year of fee payment: 2

PLSC Publication of the preliminary search report

Effective date: 20200117

PLFP Fee payment

Year of fee payment: 3

PLFP Fee payment

Year of fee payment: 4

PLFP Fee payment

Year of fee payment: 5

PLFP Fee payment

Year of fee payment: 6

PLFP Fee payment

Year of fee payment: 7