CN104821306A - 超小型封装方法及封装体 - Google Patents

超小型封装方法及封装体 Download PDF

Info

Publication number
CN104821306A
CN104821306A CN201510206792.2A CN201510206792A CN104821306A CN 104821306 A CN104821306 A CN 104821306A CN 201510206792 A CN201510206792 A CN 201510206792A CN 104821306 A CN104821306 A CN 104821306A
Authority
CN
China
Prior art keywords
lead frame
chip
ultra
flip
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510206792.2A
Other languages
English (en)
Inventor
吴畏
阳小芮
朱惠峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Reach Technology (chengdu) Co Ltd
Shanghai Kaihong Sci & Tech Electronic Co Ltd
Shanghai Kaihong Electronic Co Ltd
Diodes Technology Chengdu Co Ltd
Original Assignee
Reach Technology (chengdu) Co Ltd
Shanghai Kaihong Sci & Tech Electronic Co Ltd
Shanghai Kaihong Electronic Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Reach Technology (chengdu) Co Ltd, Shanghai Kaihong Sci & Tech Electronic Co Ltd, Shanghai Kaihong Electronic Co Ltd filed Critical Reach Technology (chengdu) Co Ltd
Priority to CN201510206792.2A priority Critical patent/CN104821306A/zh
Publication of CN104821306A publication Critical patent/CN104821306A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种超小型封装方法及封装体，包括如下步骤：提供一引线框架，所述引线框架的正面设置有引线框架焊垫，所述引线框架的背面设置有一衬底；提供一倒装芯片；将所述倒装芯片与所述引线框架焊垫焊接；去除所述衬底，得到超小型封装体。本发明的一个优点在于，采用剥离-倒装工艺，减小引线框架的厚度，所述引线框架的厚度仅为传统引线框架厚度的一半，甚至比一半还小。由于引线框架太薄，在引线框架键合及封装时采用衬底支撑所述引线框架，封装完成后去除所述衬底，从而减小封装厚度，实现超小型布局封装，且节约成本。

Description

超小型封装方法及封装体
技术领域
本发明涉及封装领域，尤其涉及一种超小型封装方法及封装体。
背景技术
目前，对封装体小型化的需求日趋增大。参见图1，现有的封装体10的封装厚度h主要由引线框架11的厚度h1、芯片12厚度h2组成，封装体10的封装宽度w主要包括芯片宽度w1及两倍芯片12边缘到封装体10侧边边缘的距离的w2。因此，目前实现封装体小型化的方法主要有减小芯片厚度、减小芯片尺寸、减小引线框架厚度，但是每个方法均存在缺陷。例如，对于小尺寸且薄型的芯片，其芯片厚度及芯片尺寸减小了，但是，现有的引线框架并不能实现超小型封装。因此，亟需一种超小型封装方法。
发明内容
本发明所要解决的技术问题是，提供一种超小型封装方法及封装体，其能够减小封装厚度，实现超小布局封装，降低成本。
为了解决上述问题，本发明提供了一种超小型封装方法，包括如下步骤：提供一引线框架，所述引线框架的正面设置有引线框架焊垫，所述引线框架的背面设置有一衬底；提供一倒装芯片；将所述倒装芯片与所述引线框架焊垫焊接；塑封；剥离所述衬底，得到超小型封装体。
进一步，所述引线框架厚度小于等于65纳米。
进一步，所述引线框架焊垫从所述引线框架起依次包括铜层、镍层和银层，所述银层与所述倒装芯片焊接。
进一步，所述倒装芯片朝向所述引线框架正面的一面具有芯片焊垫，所述芯片焊垫的表面为锡/银层，所述芯片焊垫与所述引线框架焊垫焊接。
进一步，所述衬底突出于所述引线框架，以便于所述衬底的剥离。
本发明还提供一种超小型封装体，包括引线框架、与所述引线框架焊接的倒装芯片及塑封所述倒装芯片与引线框架的塑封体，所述引线框架厚度小于等于65纳米。
进一步，所述引线框架的正面具有引线框架焊垫，所述引线框架焊垫从所述引线框架起依次包括铜层、镍层和银层，所述银层与所述倒装芯片焊接。
进一步，所述倒装芯片朝向所述引线框架正面的一面具有芯片焊垫，所述芯片焊垫的表面为锡/银层，所述芯片焊垫与所述引线框架焊垫焊接。
本发明的一个优点在于，采用剥离-倒装工艺，减小引线框架的厚度，所述引线框架的的厚度仅为传统引线框架厚度的一半，甚至比一半还小。由于引线框架太薄，在引线框架键合及封装时采用衬底支撑所述引线框架，封装完成后去除所述衬底，从而减小封装厚度，实现超小型布局封装，且节约成本。
本发明的另一优点在于，传统的引线框架的焊垫位置表面一般为裸铜材质，通过助焊剂与芯片上的Pb/Sn焊球作用进行焊接，为含铅工艺。本发明中的引线框架结构表面是银层，焊球成分为Sn/Ag，采用无铅工艺进行焊接，免除助焊剂的涂敷污染与清洗。
附图说明
图1是现有的封装体结构示意图；
图2是本发明超小型封装方法的步骤示意图；
图3A~图3E是本发明超小型封装方法的工艺流程示意图；
图4是本发明超小型封装体的内部结构示意图。
具体实施方式
下面结合附图对本发明提供的超小型封装方法及封装体的具体实施方式做详细说明。
参见图2，本发明超小型封装方法包括如下步骤：步骤S20、提供一引线框架，所述引线框架的正面设置有引线框架焊垫，所述引线框架的背面设置有一衬底；步骤S21、提供一倒装芯片；步骤S22、将所述倒装芯片与所述引线框架焊垫焊接；步骤S23、塑封；步骤S24、剥离所述衬底，得到超小型封装体。
图3A~图3E是本发明超小型封装方法的工艺流程示意图。
参见图3A及步骤S20，提供一引线框架30，所述引线框架30的正面设置有引线框架焊垫31，所述引线框架30的背面设置有一衬底32。
所述引线框架30的厚度小于等于65纳米，等于甚至小于传统的引线框架厚度的一半，如此薄的引线框架30能够减小封装体的体积，实现封装体的小型化。由于引线框架30厚度较薄，因此，在后续工艺中， 所述衬底32支撑所述引线框架30，以防止所述引线框架30发生形变。进一步，所述衬底32长于所述引线框架30，以便于后续工艺中所述衬底32的剥离。
进一步，所述引线框架焊垫31从所述引线框架30起依次包括金层33、镍层34和银层35，所述银层35与后续的倒装芯片40焊接，传统的引线框架焊垫表面仅为裸铜层。
参见图3B及步骤S21，提供一倒装芯片40。
所述倒装芯片40的结构与现有的倒装芯片的结构相同，在此不赘述。进一步，所述倒装芯片40朝向所述引线框架30正面的一面具有芯片焊垫41，所述芯片焊垫41的表面为锡/银层42。
参见图3C与步骤S22，将所述倒装芯片40与所述引线框架焊垫31焊接。
所述倒装芯片40与所述引线框架焊垫31焊接，即所述引线框架焊垫31的银层35与所述倒装芯片40的芯片焊垫41的表面的锡/银层42焊接。
传统的引线框架焊垫的表面仅为裸铜层，传统的芯片焊垫的表面为铅/锡层，传统的引线框架焊垫的裸铜层通过助焊剂与所述传统的芯片焊垫的铅/锡层焊接。而本申请所述引线框架焊垫31的银层35与所述芯片焊垫41的表面为锡/银层42焊接，不需要助焊剂，采用无铅工艺进行焊接，免除了助焊剂的涂覆污染与清洗。
参见图3D及步骤S23，塑封。所述塑封的工艺过程与现有技术相同，在此不赘述。塑封体50将倒装芯片10及引线框架30的正面塑封，所述衬底32并没有被塑封。
参见图3E及步骤S24，去除所述衬底32，得到超小型封装体。
塑封完成后，引线框架30不需要衬底32的支撑，去除所述衬底32，得到超小型封装体。所述衬底32的去除可采用剥离工艺，在此不赘述。
参见图3E及图4，其中图4是将塑封体采用虚线标示，以能够清楚显示超小型封装体内部结构。采用上述封装方法得到的超小型封装体包括引线框架30、与所述引线框架30焊接的倒装芯片40及塑封所述倒装芯片与引线框架的塑封体50，所述引线框架30的厚度小于等于65纳米，其甚至比传统的引线框架的厚度的一半还小，从而大大减小封装体的体积，从而得到超小型封装体。
进一步，所述引线框架30的正面具有引线框架焊垫31，所述引线框架焊垫31从所述引线框架起依次包括铜层33、镍层34和银层35，所述银层35。所述倒装芯片40朝向所述引线框架30正面的一面具有芯片焊垫41，所述芯片焊垫41的表面为锡/银层42。所述芯片焊垫41与所述引线框架焊垫31焊接，即所述芯片焊垫41表面的锡/银层42与所述引线框架焊垫31表面的银层35焊接。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种超小型封装方法，其特征在于，包括如下步骤： 提供一引线框架，所述引线框架的正面设置有引线框架焊垫，所述引线框架的背面设置有一衬底； 提供一倒装芯片； 将所述倒装芯片与所述引线框架焊垫焊接； 塑封； 剥离所述衬底，得到超小型封装体。
2.根据权利要求1所述的超小型封装方法，其特征在于，所述引线框架厚度小于等于65纳米。
3.根据权利要求1所述的超小型封装方法，其特征在于，所述引线框架焊垫从所述引线框架起依次包括铜层、镍层和银层，所述银层与所述倒装芯片焊接。
4.根据权利要求1所述的超小型封装方法，其特征在于，所述倒装芯片朝向所述引线框架正面的一面具有芯片焊垫，所述芯片焊垫的表面为锡/银层，所述芯片焊垫与所述引线框架焊垫焊接。
5.根据权利要求1所述的超小型封装方法，其特征在于，所述衬底突出于所述引线框架，以便于所述衬底的剥离。
6.一种超小型封装体，包括引线框架、与所述引线框架焊接的倒装芯片及塑封所述倒装芯片与引线框架的塑封体，其特征在于，所述引线框架厚度小于等于65纳米。
7.根据权利要求6所述的超小型封装体，其特征在于，所述引线框架的正面具有引线框架焊垫，所述引线框架焊垫从所述引线框架起依次包括铜层、镍层和银层，所述银层与所述倒装芯片焊接。
8.根据权利要求7所述的超小型封装方法，其特征在于，所述倒装芯片朝向所述引线框架正面的一面具有芯片焊垫，所述芯片焊垫的表面为锡/银层，所述芯片焊垫与所述引线框架焊垫焊接。
CN201510206792.2A 2015-04-28 2015-04-28 超小型封装方法及封装体 Pending CN104821306A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510206792.2A CN104821306A (zh) 2015-04-28 2015-04-28 超小型封装方法及封装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510206792.2A CN104821306A (zh) 2015-04-28 2015-04-28 超小型封装方法及封装体

Publications (1)

Publication Number Publication Date
CN104821306A true CN104821306A (zh) 2015-08-05

Family

ID=53731555

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510206792.2A Pending CN104821306A (zh) 2015-04-28 2015-04-28 超小型封装方法及封装体

Country Status (1)

Country Link
CN (1) CN104821306A (zh)

Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882955A (en) * 1997-04-09 1999-03-16 Sitron Precision Co., Ltd. Leadframe for integrated circuit package and method of manufacturing the same
US20030059721A1 (en) * 2001-09-26 2003-03-27 Wen-Lo Shieh Fabrication method of semiconductor
CN1528014A (zh) * 2001-06-08 2004-09-08 英特尔公司 芯片引线框架
CN1777988A (zh) * 2002-09-25 2006-05-24 先进互联技术有限公司 条带引线框和其制作方法以及在半导体包装中应用的方法
CN1842906A (zh) * 2003-08-26 2006-10-04 先进互连技术有限公司 可颠倒无引线封装及其制造和使用方法
US20100012953A1 (en) * 2008-07-15 2010-01-21 Kabushiki Kaisha Toshiba Optical semiconductor device
US20100072589A1 (en) * 2008-09-22 2010-03-25 Zigmund Ramirez Camacho Semiconductor package system with die support pad
TW201041059A (en) * 2007-01-26 2010-11-16 Taiwan Solutions Systems Corp Fabrication method of leadframe and semiconductor package
CN102194708A (zh) * 2010-03-19 2011-09-21 万国半导体有限公司 一种薄型封装的工艺
CN102203883A (zh) * 2008-11-07 2011-09-28 泰科电子日本合同会社 Ptc装置
CN102456637A (zh) * 2010-10-26 2012-05-16 钰桥半导体股份有限公司 具有凸块/基座的散热座及凸块内含凹穴的半导体芯片组体
CN102456828A (zh) * 2010-10-26 2012-05-16 钰桥半导体股份有限公司 具有凸块/基座的散热座及半导体芯片组
CN203573975U (zh) * 2013-09-11 2014-04-30 杰群电子科技（东莞）有限公司 一种新型半导体引线框架结构
CN104157627A (zh) * 2013-05-14 2014-11-19 飞兆半导体公司 半导体组件

Patent Citations (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5882955A (en) * 1997-04-09 1999-03-16 Sitron Precision Co., Ltd. Leadframe for integrated circuit package and method of manufacturing the same
CN1528014A (zh) * 2001-06-08 2004-09-08 英特尔公司 芯片引线框架
US20030059721A1 (en) * 2001-09-26 2003-03-27 Wen-Lo Shieh Fabrication method of semiconductor
CN1777988A (zh) * 2002-09-25 2006-05-24 先进互联技术有限公司 条带引线框和其制作方法以及在半导体包装中应用的方法
CN1842906A (zh) * 2003-08-26 2006-10-04 先进互连技术有限公司 可颠倒无引线封装及其制造和使用方法
TW201041059A (en) * 2007-01-26 2010-11-16 Taiwan Solutions Systems Corp Fabrication method of leadframe and semiconductor package
US20100012953A1 (en) * 2008-07-15 2010-01-21 Kabushiki Kaisha Toshiba Optical semiconductor device
US20100072589A1 (en) * 2008-09-22 2010-03-25 Zigmund Ramirez Camacho Semiconductor package system with die support pad
CN102203883A (zh) * 2008-11-07 2011-09-28 泰科电子日本合同会社 Ptc装置
CN102194708A (zh) * 2010-03-19 2011-09-21 万国半导体有限公司 一种薄型封装的工艺
CN102456637A (zh) * 2010-10-26 2012-05-16 钰桥半导体股份有限公司 具有凸块/基座的散热座及凸块内含凹穴的半导体芯片组体
CN102456828A (zh) * 2010-10-26 2012-05-16 钰桥半导体股份有限公司 具有凸块/基座的散热座及半导体芯片组
CN104157627A (zh) * 2013-05-14 2014-11-19 飞兆半导体公司 半导体组件
CN203573975U (zh) * 2013-09-11 2014-04-30 杰群电子科技（东莞）有限公司 一种新型半导体引线框架结构

Similar Documents

Publication Publication Date Title
CN102446882B (zh) 一种半导体封装中封装系统结构及制造方法
US10026679B2 (en) Process for manufacturing a package for a surface-mount semiconductor device and semiconductor device
CN108011608B (zh) 一种应用于声表面波滤波器的晶圆级封装结构及封装工艺
CN104332462A (zh) 一种芯片倾斜堆叠的圆片级封装单元及其封装方法
CN203055899U (zh) 一种带有铜柱的晶圆减薄的单芯片封装件
TW201013867A (en) Wire bonding structure and manufacturing method thereof
CN104538376A (zh) 一种带有铜柱的pop封装结构及其制备方法
CN104821306A (zh) 超小型封装方法及封装体
CN204906329U (zh) 一种射频声表面波滤波器倒装焊结构
CN104409370A (zh) 一种钉头凸点芯片的倒装装片方法及施加装片压力的方法
CN104576608A (zh) 一种膜塑封pop封装结构及其制备方法
CN103050465A (zh) 一种带有铜柱的晶圆减薄的单芯片封装件及其制作工艺
CN201229937Y (zh) 具有非阵列凸块的倒装芯片封装结构
CN103094236A (zh) 一种底填料固化后晶圆减薄的单芯片封装件及其制作工艺
CN101425468B (zh) 经过涂敷的引线框
CN204361085U (zh) 金属引线框高导热倒装片封装结构
CN101118882A (zh) 影像感测器的玻璃覆晶封装构造
CN203839371U (zh) 一种dram双芯片堆叠封装结构
CN103855043A (zh) 半导体封装倒装焊接方法
CN104538377A (zh) 一种基于载体的扇出封装结构及其制备方法
CN202384324U (zh) 一种半导体封装中封装系统结构
CN203103281U (zh) 一种底填料固化后晶圆减薄的单芯片封装件
CN104538378A (zh) 一种圆片级封装结构及其工艺方法
CN204375736U (zh) 一种半导体倒装结构
CN204375727U (zh) 一种高散热芯片嵌入式重布线封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20150805