CN104409370A - 一种钉头凸点芯片的倒装装片方法及施加装片压力的方法 - Google Patents
一种钉头凸点芯片的倒装装片方法及施加装片压力的方法 Download PDFInfo
- Publication number
- CN104409370A CN104409370A CN201410660930.XA CN201410660930A CN104409370A CN 104409370 A CN104409370 A CN 104409370A CN 201410660930 A CN201410660930 A CN 201410660930A CN 104409370 A CN104409370 A CN 104409370A
- Authority
- CN
- China
- Prior art keywords
- chip
- stud bump
- pressure
- load
- scaling powder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1141—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form
- H01L2224/11422—Manufacturing methods by blanket deposition of the material of the bump connector in liquid form by dipping, e.g. in a solder bath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
- H01L2224/81009—Pre-treatment of the bump connector or the bonding area
Abstract
本发明提供了一种钉头凸点芯片的倒装装片方法及施加装片压力的方法,包括步骤1:取芯片;步骤2:在芯片的凸点上涂覆助焊剂;步骤3:装片;将凸点与焊盘对准。步骤4:回流焊。在所述步骤3中,将芯片上的钉头凸点与基板上的焊盘对准并接触,进一步通过芯片吸头3往下施加压力F2。所述F2大于F1。因此,在蘸助焊剂时,采用较少的压力,保证蘸取助焊剂的同时,控制钉头凸点因压力产生的形变在较少的范围;在装片时,采用较大的装片压力,使得钉头凸点在装片过程中产生的芯片能够充分契合不同的焊料高度,在回流焊时达到良好的焊接效果。
Description
技术领域
本发明涉及一种钉头凸点芯片的倒装装片方法及施加装片压力的方法,特别地,涉及一种钉头凸点芯片的倒装装片工艺,及施加装片压力的方法,以及一种集成电路,属于集成电路封装技术领域。
背景技术
倒装(又称Flip-Chip)是在I/O pad上制作凸点,然后将芯片翻转加热利用熔融的凸点与陶瓷基板相结合的技术替换常规打线键合。为了降低成本,提高速度,提高组件可靠性,倒装封装技术中使用在第1层芯片与载板接合封装,封装方式为芯片正面朝下向基板,无需引线键合,形成最短电路,降低电阻;采用金属球连接,缩小了封装尺寸,改善电性表现,解决了BGA为增加引脚数而需扩大体积的困扰。倒装封装技术的热学性能明显优越于常规使用的引线键合工艺,与传统速度较慢的引线键合技术相比,倒装更适合应用在高脚数、小型化、多功能、高速度趋势IC的产品中。
在集成电路倒装封装中,凸点的作用是充当IC与基板之间的机械互连、电互连、有时还起到热互连的作用。半导体倒装焊工艺中需要用到助焊剂,帮助焊料在回流焊时达到良好的焊接效果。助焊剂的使用方式,有喷射涂布、印刷涂布及蘸取方式。
然而,在传统工艺中,钉头凸点芯片倒装装片过程中,浸液蘸取助焊剂的压力和装片的压力相同,钉头凸点在浸液蘸取助焊剂和装片时的形变相同。由于基板上焊料在制作过程中的高度差异(或钉头凸点本身的高度差异),当压力较小时,部分钉头凸点不能和基板上焊料正常接触的情况经常出现,导致产品在回流焊的过程中发生焊接不良;而当压力较大时,部分钉头凸点在与基板上焊料接触中发生的形变过大容易造成短路,这些情况都会直接损坏产品,降低产品的封装良率。
发明内容
为了解决上述问题,本发明首先提供了一种钉头凸点芯片的倒装装片方法包括以下步骤:步骤1:取芯片。步骤2:在芯片的凸点上涂覆助焊剂。步骤3:装片。将凸点与焊盘对准。步骤4:回流焊。
进一步,在上述步骤1中,采用吸取的方式取芯片,由芯片吸头吸取芯片。芯片的压区表面植有或镀有钉头凸点。在上述步骤2中,将芯片上的钉头凸点放入助焊剂载具中,采用浸液的方法蘸取助焊剂。在所述步骤3之前,进一步包括测试蘸取助焊剂的压力。
更进一步,焊盘位于基板上,焊盘上面涂覆有焊料,焊料之间存在高度差d。在所述步骤3中,将芯片上的钉头凸点与基板上的焊盘对准并接触,进一步通过芯片吸头3往下施加压力F2。所述F2大于F1。
本发明还提供了一种装片过程中施加装片压力的方法,包括以下步骤:步骤1:测试蘸取助焊剂的压力F1;步骤2:计算装片压力F2,所述F2大于F1;步骤3:施加压力F2装片。
本发明还公开了一种基于集成电路倒装封装的方法,包括以下步骤:
步骤1:晶圆减薄。步骤2:晶圆压区做钉头凸点,通过植球、电镀或印刷等工艺在芯片压区表面制作钉头凸点;步骤3:晶圆划片;步骤4:钉头凸点浸液蘸取焊料;步骤5:基板刷焊料、装片、回流焊;步骤6:塑封、后固化、产品分离。在上述步骤5中,进一步包括:步骤5-1:测试蘸取助焊剂的压力F1;步骤5-2:使用装片压力F2进行装片。
对于以上方案而言,优选地,其中,V为良率,α,β,χ为经验参数。更为优选地,所述α=20,β=4.8,χ=35。
本方法在过程中采用蘸助焊剂压力小于装片压力的装片方式。在蘸助焊剂时,采用较少的压力,保证蘸取助焊剂的同时,控制钉头凸点因压力产生的形变在较少的范围;在装片时,采用较大的装片压力,使得钉头凸点在装片过程中产生的芯片能够充分契合不同的焊料高度,在回流焊时达到良好的焊接效果。
附图说明
图1为本发明钉头凸点芯片的倒装装片方法的流程图;
图2为本发明吸取芯片的示意图;
图3为本发明中焊盘和焊料的位置关系示意图;
图4为焊料之间存在高度差的示意图;
图5为芯片吸头往下施加压力F2后钉头凸点之间存在高度差的示意图;
图6为在焊料高度差d不变的情况下,产品良率随和的变化关系示意图;
图7为本发明中由芯片吸头Bound Tool吸取芯片的示意图;
图8为本发明钉头凸点通过浸液蘸取的方式蘸有助焊剂的示意图;
图9为本发明钉头凸点与焊盘对准的示意图;
图10为本发明部分钉头凸点形成高度差h的示意图;
图11为本发明装片后的芯片结构图。
具体实施方式
下面将结合本发明中的附图,对本发明中的技术方案进行清楚、完整地描述。
在本发明的第一实施方式中,提供了一种钉头凸点芯片的倒装装片方法。如图1所示,该方法包括以下步骤:
步骤1:取芯片。
步骤2:在芯片的凸点上涂覆助焊剂。
步骤3:装片。将凸点与焊盘对准。
步骤4:回流焊。
在本发明的第二实施方式中,对第一实施方式进行了改进。在上述步骤1中,采用吸取的方式取芯片,如图2所示,由芯片吸头3吸取芯片1。芯片1的压区表面植有或镀有钉头凸点2。
在上述步骤2中,采用以下方法涂覆助焊剂:参见附图2,助焊剂置于助焊剂载具5中,吸取芯片后,芯片吸头3吸起芯片1,将芯片1上的钉头凸点2放入助焊剂载具5中,采用浸液的方法蘸取助焊剂4。如此,钉头凸点2通过浸液蘸取的方式分布有助焊剂4。
在所述步骤3之前,进一步包括步骤3-1:测试蘸取助焊剂的压力。
如图3所示,所述焊盘7位于基板上,焊盘7上面涂覆有焊料6。如图4所 示,焊料6之间存在高度差d。
在所述步骤3中,将芯片1上的钉头凸点2与基板8上的焊盘7对准并接触,进一步通过芯片吸头3往下施加压力F2。如图5所示,芯片吸头3往下施加压力F2后,所述钉头凸点2具有不一致的高度,钉头凸点之间存在高度差h。
在本发明的第三实施方式中,对第二实施方式进行了改进,该改进最能反映本发明的宗旨。具体地,在该实施方式中,对第二实施方式中所施加的压力F2进行精确控制,以保证产品良率。在该实施方式中,首先提供了一种在装片过程中控制装片压力的方法,该方法包括以下步骤:
步骤1:测试蘸取助焊剂的压力F1。
步骤2:计算装片压力F2,所述F2大于F1。
发明人经过多次试验表明,由于基板上焊料在制作过程中存在高度差异,或者由于钉头凸点本身的高度存在差异),因此当压力较小时,部分钉头凸点不能和基板上焊料正常接触的情况经常出现,导致产品在回流焊的过程中发生焊接不良;而当压力较大时,部分钉头凸点在与基板上焊料接触中发生的形变过大容易造成短路,这些情况都会直接损坏产品,降低产品的封装良率。因此,在控制装片压力F2时,首先,使用较小的蘸取助焊剂的压力F1,如此可以保证芯片不受损坏,节省助焊剂;其次,保证其比蘸取助焊剂的压力F1大。
参见表1,表1示出了在焊料高度差d不变的情况下,产品良率随F1和F2的变化关系。可以看出,在d=4.8um的前提下,F1和F2相等时,虽然良率随着压力值不断增大,但最好情况下良率不足40%。由于此试验芯片压力承受上限50N,设备起始压力值2N,因此,当压力超过50N时,产品的良率必然会随之降低,甚至将导致装片失败。另一方面,当F1>F2时,也就是说,蘸助焊剂的压力超过装片的压力时,必然会出现部分钉头凸点不能和基板上焊料正常接触的现象,导致产品在回流焊的过程中发生焊接不良,因此其量率也会下降。综上所述,只有在F1<F2的情况下,产品的良率才会进一步提升。
表1 在焊料高度差d不变的情况下,产品良率随和的变化关系
进一步参见表1,当F1<F2时,产品的良率有明显提升,特别是二者的绝对值差逐步增大时,良率的提升明显,图6示意了在焊料高度差d不变的情况下,产品良率随和的变化关系。
另一方面,F2过大会导致钉头凸点形变过大,加上焊盘上的焊料溶化后,容易与其它的焊盘或者钉头凸点接触造成短路,因此,F2与焊料高度差d与F1均有直接的关系。为此,发明人提供了以下确定装片压力F2的方法:
其中,V为良率,α,β,χ为经验参数。在本发明最优的实施方式中,α=20,β=4.8,χ=35。
表2示出了根据以上确定装片压力F2的方法后的实验数据对比,我们在蘸助焊剂压力为2N,4N,对应的d=3.5,d=4.8,d=6.0时,分别选取F2=30N,F2=50N进行试验结果验证。试验结果的良率与理论良率非常接近。
表2 本发明确定F2方法的良率对比关系表
另一方面,在该实施方式中,也提供了一种在装片过程中控制装片压力的方法,该方法包括以下步骤:
步骤1:测试蘸取助焊剂的压力F1。
步骤2:计算装片压力F2,其中,V为良率,α,β,χ为经验参数。在本发明最优的实施方式中,α=20,β=4.8,χ=35。
在本发明的第四实施方式中,提供了一种钉头凸点芯片的倒装装片方法。该方法包括以下步骤:
步骤1:取芯片。采用吸取的方式取芯片,如图7所示,由芯片吸头Bound Tool吸取芯片,芯片1的压区表面植有或镀有钉头凸点。
步骤2:在芯片的凸点上蘸取助焊剂。如图8所示,助焊剂置于助焊剂载具中,将芯片上的钉头凸点放入助焊剂载具中,钉头凸点通过浸液蘸取的方式蘸有助焊剂。
步骤3:使用压力F2进行装片。参见图9,钉头凸点与焊盘对准,而后,参见图10,当芯片被施加压力F2后,钉头凸点与助焊剂接触,部分钉头凸点插入到助焊剂中,并因此可能会产生形变,而形成高度差h。
步骤4:回流焊,得到装片后的芯片。如图11,装片后的芯片包括芯片1,钉头凸点2,助焊剂4,焊料6,焊盘7、基板8和塑封体9;基板8上是焊盘7,焊盘7上面是焊料6,芯片1的压区表面植有/镀有钉头凸点2,钉头凸点2通过浸液蘸取的方式分布有助焊剂4,塑封体9包围了芯片1、基板8、钉头凸点2、助焊剂4、焊料6和焊盘7,并起到了支撑和保护的作用、构成了电路的整体,形成了电路的电源和信号通道。本发明可以使用回流焊后进行塑封及后固化的工艺也可以不进行塑封直接进行产品分离。
进一步,在上述步骤2中,包括测试蘸取助焊剂的压力F1。在上述步骤3中,包括计算装片压力F2,其中,V为良率,α,β,χ为经验参数。在本发明最优的实施方式中,α=20,β=4.8,χ=35。
在本发明的第五实施方式中,提供了一种基于集成电路倒装封装的钉头凸点工艺。该方法包括以下步骤:
步骤1:晶圆减薄、晶圆压区做钉头凸点、晶圆划片、钉头凸点浸液蘸取助焊剂、基板刷焊料、装片、回流焊、塑封、后固化、产品分离。
步骤1:晶圆减薄。
步骤2:晶圆压区做钉头凸点,通过植球、电镀或印刷等工艺在芯片压区表面制作钉头凸点。
步骤3:晶圆划片。
步骤4:钉头凸点浸液蘸取焊料。本发明中,芯片吸头3吸起芯片1,将芯片1上的钉头凸点2放入助焊剂载具5中,采用浸液的方法蘸取助焊剂4,蘸取压力为:设备起始压力值~5N。此方法可以将钉头凸点2在蘸取助焊剂的过程中的形变控制在较小的范围内,有利于在后面装片以及回流焊的过程中与焊料充分契合,保证了封装的高良率。
步骤5:基板刷焊料、装片、回流焊。先在基板8的焊盘7上刷焊料6,采用倒装的封装工艺,芯片吸头3使用一定压力将芯片1倒装在基板8上,钉头凸点2与焊盘7一一对应,本发明中,优选倒装装片的压力为:30N~芯片承受上限压力值。此方法可以在装片的过程中使钉头凸点充分契合不同的焊料高度,经过回流焊后可以达到良好的焊接效果,有效避免焊接不良的情况,使芯片1与基板8形成有效的导通、互联,保证产品的封装良率。
步骤6:塑封、后固化、产品分离。
其中,在上述步骤5中,进一步包括:
步骤5-1:测试蘸取助焊剂的压力F1。
步骤5-2:计算装片压力F2,使用装片压力F2进行装片, 其中,V为良率,α,β,χ为经验参数。在本发明最优的实施方式中,α=20,β=4.8,χ=35。
本发明能带来以下有益效果:在蘸助焊剂时,采用较少的压力,保证蘸取助焊剂的同时,控制钉头凸点因压力产生的形变在较少的范围;在装片时,采用较大的装片压力,使得钉头凸点在装片过程中产生的芯片能够充分契合不同的焊料高度,在回流焊时达到良好的焊接效果。
以上所述实施例仅表达了本发明的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些都属于本发明的保护范围。因此,本发明专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种钉头凸点芯片的倒装装片方法,包括以下步骤:
步骤1:取芯片;
步骤2:在芯片的凸点上涂覆助焊剂;
步骤3:将凸点与焊盘对准并装片;
步骤4:回流焊;
在所述步骤2中,包括测试蘸取助焊剂的压力F1的步骤;
在上述步骤3中,将芯片上的钉头凸点与基板上的焊盘对准并接触,进一步通过芯片吸头往下施加压力F2,所述F2大于F1。
2.如权利要求1所述的钉头凸点芯片的倒装装片方法,其特征在于:所述
其中,V为良率,α,β,χ为经验参数。
3.如权利要求2所述的钉头凸点芯片的倒装装片方法,其特征在于:所述α=20,β=4.8,χ=35。
4.一种装片过程中施加装片压力的方法,包括以下步骤:
步骤1:测试蘸取助焊剂的压力F1;
步骤2:计算装片压力F2,所述F2大于F1;
步骤3:施加压力F2装片。
5.如权利要求4所述的钉头凸点芯片的倒装装片方法,其特征在于:所述其中,V为良率,α,β,χ为经验参数。
6.如权利要求5所述的钉头凸点芯片的倒装装片方法,其特征在于:所述α=20,β=4.8,χ=35。
7.如权利要求6所述的钉头凸点芯片的倒装装片方法,其特征在于:装片后的芯片包括芯片(1),钉头凸点(2),助焊剂(4),焊料(6),焊盘(7)、基板(8)和塑封体(9);焊盘(7)位于基板(8)上,焊料(6)位于焊盘(7)上,芯片(1)的压区表面植有或镀有钉头凸点(2),钉头凸点(2)通过浸液蘸取的方式分布有助焊剂(4),塑封体(9)包围了芯片(1)、基板(8)、钉头凸点(2)、助焊剂(4)、焊料(6)和焊盘(7)。
8.一种基于集成电路倒装封装的方法,包括以下步骤:
步骤1:晶圆减薄。
步骤2:晶圆压区做钉头凸点,通过植球、电镀或印刷等工艺在芯片压区表面制作钉头凸点;
步骤3:晶圆划片;
步骤4:钉头凸点浸液蘸取焊料;
步骤5:基板刷焊料、装片、回流焊;
步骤6:塑封、后固化、产品分离。
9.如权利要求8所述的钉头凸点芯片的倒装装片方法,其特征在于:在上述步骤5中,进一步包括:
步骤5-1:测试蘸取助焊剂的压力F1;
步骤5-2:使用装片压力F2进行装片,所述F2大于F1。
10.如权利要求9所述的钉头凸点芯片的倒装装片方法,其特征在于:所述其中,V为良率,α,β,χ为经验参数。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410660930.XA CN104409370B (zh) | 2014-11-18 | 2014-11-18 | 一种钉头凸点芯片的倒装装片方法及施加装片压力的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410660930.XA CN104409370B (zh) | 2014-11-18 | 2014-11-18 | 一种钉头凸点芯片的倒装装片方法及施加装片压力的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104409370A true CN104409370A (zh) | 2015-03-11 |
CN104409370B CN104409370B (zh) | 2017-06-13 |
Family
ID=52646986
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410660930.XA Active CN104409370B (zh) | 2014-11-18 | 2014-11-18 | 一种钉头凸点芯片的倒装装片方法及施加装片压力的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104409370B (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106158671A (zh) * | 2015-03-26 | 2016-11-23 | 双峰发展顾问有限公司 | 晶片封装方法 |
CN109877479A (zh) * | 2019-03-29 | 2019-06-14 | 中国科学院上海技术物理研究所 | 一种焦平面探测器两步倒焊工艺方法 |
CN112992703A (zh) * | 2019-12-18 | 2021-06-18 | 恒诺微电子(嘉兴)有限公司 | 一种芯片焊接工艺 |
CN113035728A (zh) * | 2021-03-02 | 2021-06-25 | 北京无线电测量研究所 | 一种基于硅转接板的芯片倒装焊方法 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5237269A (en) * | 1991-03-27 | 1993-08-17 | International Business Machines Corporation | Connections between circuit chips and a temporary carrier for use in burn-in tests |
CN1627493A (zh) * | 2003-12-12 | 2005-06-15 | 松下电器产业株式会社 | 配备凸块的电子元件的安装方法及其安装结构 |
CN101075569A (zh) * | 2006-05-18 | 2007-11-21 | 中南大学 | 一种键合参数加载方法 |
CN101740429A (zh) * | 2009-12-11 | 2010-06-16 | 中国科学院上海微系统与信息技术研究所 | 一种基板倒装焊工艺 |
CN102842558A (zh) * | 2012-08-21 | 2012-12-26 | 华天科技(西安)有限公司 | 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法 |
-
2014
- 2014-11-18 CN CN201410660930.XA patent/CN104409370B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5237269A (en) * | 1991-03-27 | 1993-08-17 | International Business Machines Corporation | Connections between circuit chips and a temporary carrier for use in burn-in tests |
CN1627493A (zh) * | 2003-12-12 | 2005-06-15 | 松下电器产业株式会社 | 配备凸块的电子元件的安装方法及其安装结构 |
CN101075569A (zh) * | 2006-05-18 | 2007-11-21 | 中南大学 | 一种键合参数加载方法 |
CN101740429A (zh) * | 2009-12-11 | 2010-06-16 | 中国科学院上海微系统与信息技术研究所 | 一种基板倒装焊工艺 |
CN102842558A (zh) * | 2012-08-21 | 2012-12-26 | 华天科技(西安)有限公司 | 一种基于锡膏层的wlcsp多芯片堆叠式封装件及其封装方法 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106158671A (zh) * | 2015-03-26 | 2016-11-23 | 双峰发展顾问有限公司 | 晶片封装方法 |
CN109877479A (zh) * | 2019-03-29 | 2019-06-14 | 中国科学院上海技术物理研究所 | 一种焦平面探测器两步倒焊工艺方法 |
CN112992703A (zh) * | 2019-12-18 | 2021-06-18 | 恒诺微电子(嘉兴)有限公司 | 一种芯片焊接工艺 |
CN113035728A (zh) * | 2021-03-02 | 2021-06-25 | 北京无线电测量研究所 | 一种基于硅转接板的芯片倒装焊方法 |
Also Published As
Publication number | Publication date |
---|---|
CN104409370B (zh) | 2017-06-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE49045E1 (en) | Package on package devices and methods of packaging semiconductor dies | |
US10020286B2 (en) | Package on package devices and methods of packaging semiconductor dies | |
US8823180B2 (en) | Package on package devices and methods of packaging semiconductor dies | |
CN104409370A (zh) | 一种钉头凸点芯片的倒装装片方法及施加装片压力的方法 | |
CN104851816A (zh) | 一种多芯片高密度封装方法 | |
CN207269022U (zh) | 一种引线框架及其芯片倒装封装结构 | |
CN104538376A (zh) | 一种带有铜柱的pop封装结构及其制备方法 | |
US11594512B2 (en) | Method of manufacturing an electronic device and electronic device manufactured thereby | |
TW200634950A (en) | Flip-chip semiconductor package and method for fabricating the same | |
CN105895605A (zh) | 一种薄芯片贴装基板扇出型封装结构及其制造方法 | |
CN102208358A (zh) | 一种在基板上焊接倒装芯片的方法及封装器件 | |
CN104576608A (zh) | 一种膜塑封pop封装结构及其制备方法 | |
CN105428251A (zh) | 半导体堆叠封装方法 | |
US20050266611A1 (en) | Flip chip packaging method and flip chip assembly thereof | |
CN105206594B (zh) | 单面蚀刻水滴凸点式封装结构及其工艺方法 | |
CN105355567B (zh) | 双面蚀刻水滴凸点式封装结构及其工艺方法 | |
US9601374B2 (en) | Semiconductor die assembly | |
CN103887183B (zh) | 金/硅共晶芯片焊接方法及晶体管 | |
CN210575938U (zh) | 一种用于lga封装的基板结构 | |
CN103474364B (zh) | 一种新型的半导体封装方法 | |
CN100461354C (zh) | 适用集成电路及发光二极管的封装方法 | |
CN204632803U (zh) | 一种csp led及基板 | |
CN216213445U (zh) | 一种背贴集成无源器件封装结构 | |
CN104485292A (zh) | 基板上通过引线键合互叠凸块实现小间距凸点及PoP互叠的方法 | |
CN111640728B (zh) | 一种易于sip封装底部填充的转接板及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Jiangsu province Nantong City Chongchuan road 226004 No. 288 Applicant after: Tongfu Microelectronics Co., Ltd. Address before: Jiangsu province Nantong City Chongchuan road 226004 No. 288 Applicant before: Fujitsu Microelectronics Co., Ltd., Nantong |
|
COR | Change of bibliographic data | ||
GR01 | Patent grant | ||
GR01 | Patent grant |