CN103474364B - 一种新型的半导体封装方法 - Google Patents

一种新型的半导体封装方法 Download PDF

Info

Publication number
CN103474364B
CN103474364B CN201310396677.7A CN201310396677A CN103474364B CN 103474364 B CN103474364 B CN 103474364B CN 201310396677 A CN201310396677 A CN 201310396677A CN 103474364 B CN103474364 B CN 103474364B
Authority
CN
China
Prior art keywords
chip
substrate
metal
outer shroud
metal gasket
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310396677.7A
Other languages
English (en)
Other versions
CN103474364A (zh
Inventor
赖芳奇
李智备
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huizhou Speed Wireless Technology Co Ltd
Original Assignee
Huizhou Speed Wireless Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huizhou Speed Wireless Technology Co Ltd filed Critical Huizhou Speed Wireless Technology Co Ltd
Priority to CN201310396677.7A priority Critical patent/CN103474364B/zh
Publication of CN103474364A publication Critical patent/CN103474364A/zh
Application granted granted Critical
Publication of CN103474364B publication Critical patent/CN103474364B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods

Landscapes

  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种新型的半导体封装方法,包括在所述基板的同一侧面上制作内环和外环两圈金属垫,所述内环金属垫与芯片上的金属触点的位置相对应,且内外两圈的金属垫分别成对的在基板内导通,在所述的每个芯片上的金属触点和/或每个内环金属垫制作金属凸块,然后将芯片倒装焊接在基板上,在芯片背部制作与外环金属垫导通的金属线路和金属焊垫,在金属焊垫上制作输入输出金属凸点,完成芯片的封装。本发明所述的半导体封装方法,直接在芯片的金属触点上或基板的内环金属上制造金属凸块,然后芯片倒装焊接在基板上,芯片的金属触点下面的硅层是完整的,支撑力更牢固,不会出现断裂现象,产品的抗热冲击以及水汽冲击表现效果更佳。

Description

一种新型的半导体封装方法
技术领域
本发明涉及半导体封装,特别涉及一种新型的半导体封装方法。
背景技术
集成电路装置的加工过程中的一个关键步骤被称为“封装”,它包括对作为集成电路的心脏的硅片以及对硅片上的预定位置与外部电接线端之间的电气互连进行机械和环境保护。
目前有三种主要技术被用于封装半导体:丝焊、带自动固定(TAB)和倒装法。
丝焊采用加热和超声波能量将金焊丝焊在硅片上的焊点和封装壳上的触点之间。
带自动固定(TAB )采用了一种铜箔带,而不是焊丝。该铜箔带根据具体的电路小片与封装壳的组合而具有不同的配置,并且包括一个与之相匹配的铜迹线图案。单独的引线可以单独地或成组地与硅片上的不同焊点相连接。
倒装晶片是集成电路小片,它们具有加工在焊点上面的焊料凸起,从而允许该电路小片被向下翻转,使电路侧朝下,并被直接焊接在一个基片上。此处无需丝焊,并且可以节省大量的封装空间。
上述技术都具有一定的限制。丝焊和TAB焊接都易于形成不良焊点,且电路小片需要承受相对较高的温度和机械压力。从封装尺寸的角度讲,丝焊和TAB焊接技术对于生产电路小片一封装壳面积比介于约10%至60%之间的集成电路装置而言都存在问题。
倒装法不提供封装,而只提供互连。这种互连会遇到焊料凸起中以及热膨胀不匹配中的均质问题,这限制了可获得的基片被用于硅或与硅具有类似热膨胀特性的材料。
发明内容
为克服上述现有技术的缺陷与不足,本发明提供一种新型的半导体封装方法。
本发明所采用的技术方案是:
一种新型的半导体封装方法,包括步骤:
(1)提供具备功能区的晶圆和一基板, 所述晶圆的每个芯片上设有金属触点;
(2)在所述基板的同一侧面上制作金属垫,所述金属垫包括内环和外环两圈金属垫,所述内环金属垫与步骤(1)所述的芯片上的金属触点的位置相对应,且内外两圈的金属垫分别成对的在基板内导通;
(3)在所述的每个芯片上的金属触点和/或每个内环金属垫制上作金属凸块;
(4)将晶圆上的每个芯片分割开来;
(5)将芯片的金属触点与基板的内环金属垫对准,然后将芯片倒装焊接在基板上;
(6)在芯片背面和基板底部露出的部分覆上一层绝缘层;
(7)打开基板的外环金属垫处的绝缘层,使外环金属垫曝露出来;
(8)在芯片背部的绝缘层上制作与外环金属垫导通的金属线路和金属焊垫;
(9)在芯片背部制作一层防焊保护层,并把金属焊垫处的防焊保护层去除;
(10)在金属焊垫上制作输入输出金属凸点;
(11)切割基板,完成芯片的封装。
优选的,将芯片倒装焊接在基板上后,采用点胶技术,在芯片四周底部填充非导电胶。
优选的,所述基板为多层基板,最下层基板的中间是镂空的。
优选的,所述基板为单层基板,所述单层基板的中部设有凹陷结构。
优选的,在对芯片进行分割前,先利用晶圆研磨减薄技术,将芯片背面的硅研磨掉一层。
优选的,所述芯片的分割,采用梯形切割刀片将晶圆进行切割。
优选的,所述打开基板的外环金属垫处的绝缘层的方法是采用高密度激光钻孔技术,将外环金属垫上的绝缘材料烧融气化。
优选的,所述金属线路和金属焊垫的制作方法是,先在绝缘层表面制作一层金属薄膜,再采用微影及金属蚀刻技术,制作出金属线路及金属焊垫。
优选的,在切割基板前,先采用激光雕刻技术在防焊保护层上雕刻标识标记。另外,所述外环金属垫与内环金属垫可从基板的不同侧引出。
与现有技术相比,本发明的有益效果有:
(1)本发明所述的半导体封装方法,直接在芯片的金属触点上或基板的内环金属上制造金属凸块,然后芯片倒装焊接在基板上,基板上的内环金属垫与芯片金属凸块互连导通,替代了TSV工艺采用从硅的背面相连接导通的方式,从结构上来看,芯片的金属触点下面的硅层是完整的,支撑力比之前的工艺更牢固,不会出现断裂现象,产品的抗热冲击以及水汽冲击表现效果更佳;
(2)本发明制作的金属线路连接的互连导通的芯片金属触点,连接面更大,电路的阻抗更小,信号的抗干扰性能更好;
(3)本发明的线路加工工艺可以是以整张印刷线路板基板为载体进行加工完成,实现了封装与印刷线路板工艺的对接,一次性加工的面积比单张晶圆的面积大几倍甚至几十倍,加工效率更高;
(4)本发明制作的整个芯片被完整的包覆在绝缘层里面,有限阻挡热冲击和水汽冲击;
(5)本发明在芯片倒装焊至基板的过程中,将晶圆上的芯片先进行分割,有效的选取性能好的芯片进行加工,抛弃性能不符合要求的芯片;
(6)本发明制作的封装芯片与外部电路的连接可以是通过输入输出金属凸点实现,提升电路的可靠性。
附图说明
图1是本发明的实施例所述多层基板的结构示意图;
图2是本发明的实施例所述多层基板的剖面图;
图3是本发明的实施例所述单层层基板的结构示意图;
图4是本发明的实施例所述单层基板的剖面图;
图5是本发明的实施例所述的晶圆芯片的金属触点制作金属凸块的剖面图;
图6是本发明的实施例所述的多层基板的内环金属垫制作金属凸块的剖面图;
图7是本发明的实施例所述的单层基板的内环金属垫制作金属凸块的剖面图;
图8是本发明的实施例所述的晶圆芯片减薄后的剖面图;
图9是本发明的实施例所述的晶圆芯片切割的剖面图;
图10是本发明的实施例所述的芯片倒装焊接在基板上的剖面图;
图11是本发明的实施例所述的芯片周围底部填充非导电胶的剖面图;
图12是本发明的实施例所述的芯片背面制作绝缘层的剖面图;
图13是本发明的实施例所述的曝露基板的外环金属垫的剖面图;
图14是本发明的实施例所述的在绝缘层上制作的金属线路及金属焊垫的剖面图;
图15是本发明的实施例所述的在金属线路上制作防焊保护层的剖面图;
图16是本发明的实施例所述的在金属焊垫上制作金属凸点的剖面图;
图17是本发明的实施例所述的多层基板与芯片的封装结构剖面图;
图18是本发明的实施例所述的切割基板的单层基板与芯片的封装结构剖面图;
图19是本发明的实施例所述多芯片堆叠结构的剖面图。
具体实施方式
为方便本领域的技术人员了解本发明的技术内容,下面结合实施例和附图对本发明做进一步的详细说明。
本发明所揭示的半导体封装方法,包括步骤:
(1)提供具备功能区101的晶圆和一基板,所述晶圆的每个芯片100上设有金属触点102;
(2)所述基板为既可以为多层基板,也可以是单层基板,如玻璃基板或印刷线路板。如图1和2所示,为玻璃基板400和印刷线路板200构成的两层基板,在所述基板的同一侧面上制作金属垫,所述金属垫包括内环金属垫203和外环金属垫202,所述内环金属垫203与步骤(1)所述的芯片上的金属触点102的位置相对应,且内外两圈的金属垫分别成对的在基板内导通;印刷线路板200的中间部分是镂空结构204。如图3和4所示,为单层玻璃基板400,单层基板也设有内环金属垫203和外环金属垫202,单层基板的内环金属垫203和外环金属垫202在基板内部导通,单层基板的中间部分设有凹陷结构205。
(3)在所述的每个芯片上的金属触点和/或每个内环金属垫203制作金属凸块。一种方案是在晶圆芯片表面的金属触点102上制作金属凸块60,如图5所示;另一种方案是在基板的内环金属垫203上制作金属凸块60,如图6和7所示;第三种方案是在芯片上的金属触点和内环金属垫上都制作金属凸块。上述的金属凸块的材质可以是铝,铜,金,镍等单质金属或多种金属合金。
(4)如图8所示,采用晶圆研磨减薄技术,将芯片晶圆背面上层103的硅研磨掉;再如图9所示,采用横截面为“梯形”的特殊的切割刀片(50),直接将晶圆进行“梯形切割”,成单颗芯片。切割之后的芯片横截面也成“梯形”,晶圆切割分粒后,结合晶圆的芯片映射图,将晶圆上的良品挑取出来进行后面的封装生产步骤。
切割晶圆还可以采用等离子体气相蚀刻硅的方法,将芯片的切割道位置上方的硅蚀刻出“梯形”的沟槽,然后用切割刀片将晶圆表面剩余的结构层切割掉,形成单颗的芯片。
(5)如图10所示,将芯片的金属凸块60(或金属触点102)与基板的内环金属垫203(或金属凸块60)对准,然后将芯片倒装焊接在基板上;
(6)如图11所示,采用点胶技术,倒装焊后的芯片100四周点上非导电胶70,控制胶水的量确保芯片背面及芯片空腔204无多余的胶水。本步骤还可以在芯片倒装焊之前灌注在基板上。
如图12所示,填充完非导电胶70后,采用化学气相沉积、物理增强型化学气相沉积、干法覆膜、湿法覆膜、电泳、网版印刷等方式,在芯片背面和基板底部露出的部分覆上一层绝缘层301;
(7)如图13所示,采用公知的高密度激光钻孔工艺,将基板上的外环金属垫202上方的绝缘材料烧融气化,烧融后的孔底302露出基板上的外环金属垫202。本步骤还可以采用微影技术、干法蚀刻技术、湿法蚀刻技术等方法来实现。
(8)如图14所示,在芯片背部的绝缘层上制作与外环金属垫202导通的金属线路303和金属焊垫304。具体方法为:
a、采用物理气相沉积技术,在基板的绝缘层表面均匀沉积一定厚度的Ti金属薄膜和铜金属薄膜;
b、采用电镀技术,在铜金属薄膜表面继续电镀一层金属铜,增强电气连接性能;
c、采用微影及金属蚀刻技术,制作出金属线路303及金属焊垫304等结构;
d、采用镀镍及镀金等表面处理方法,对金属线路303及金属焊垫304等结构进行保护。
(9)如图15所示,采用微影工艺在芯片背部制作一层防焊保护层306,只露出后续金属凸点阵列制作的金属焊垫304;
(10)如图16所示,在金属焊垫上制作输入输出金属凸点307,具体方案可以采用钢网印刷锡膏、锡球植球、电镀、钢网印刷导电胶等方式。
(11)在对基板进行切割前,先采用激光雕刻技术在防焊保护层上雕刻标识标记,再将产品的玻璃基板面朝下锡球面朝上放置贴在切割专用的UV膜上,先后切割掉割道中的防焊保护层,绝缘层、印刷线路板层和玻璃基板层,完成芯片的封装,完整的封装结构分别如图17、18所示。
另外,本方案的外环金属垫202与内环金属垫203可从基板的不同侧引出, 可实现多芯片多基板的堆叠封装,具体如图19所示。
上述实施例仅为本发明的其中具体实现方式,其描述较为具体和详细,但并不能因此而理解为对本发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本发明构思的前提下,还可以做出若干变形和改进,这些显而易见的替换形式均属于本发明的保护范围。

Claims (7)

1.一种新型的半导体封装方法,其特征在于,包括步骤:
(1)提供具备功能区的晶圆和一基板, 所述晶圆的每个芯片上设有金属触点;
(2)在所述基板的同一侧面上制作金属垫,所述金属垫包括内环和外环两圈金属垫,所述内环金属垫与步骤(1)所述的芯片上的金属触点的位置相对应,且内外两圈的金属垫分别成对的在基板内导通;
(3)在所述的每个芯片上的金属触点和/或每个内环金属垫上制作金属凸块;
(4)将晶圆上的每个芯片分割开来;所述芯片的分割,采用梯形切割刀片切割的方法,或采用等离子体气相蚀刻硅的方法,所述等离子体气相蚀刻硅的方法的具体步骤为:将芯片的切割道位置上方的硅蚀刻出“梯形”的沟槽,然后用切割刀片将晶圆表面剩余的结构层切割掉,形成单颗的芯片;
(5)将芯片的金属触点与基板的内环金属垫对准,然后将芯片倒装焊接在基板上;
(6)在芯片背面和基板底部露出的部分覆上一层绝缘层;
(7)打开基板的外环金属垫处的绝缘层,使外环金属垫曝露出来;
(8)在芯片背部的绝缘层上制作与外环金属垫导通的金属线路和金属焊垫;
(9)在芯片背部制作一层防焊保护层,并把金属焊垫处的防焊保护层去除;
(10)在金属焊垫上制作输入输出金属凸点;
(11)切割基板,完成芯片的封装;
所述晶圆上具有功能区,
若所述基板为多层基板,最下层具有金属垫的一面的中间是镂空的;
若所述基板为单层基板,所述单层基板的中部设有凹陷结构。
2.根据权利要求1所述的新型的半导体封装方法,其特征在于,将芯片倒装焊接在基板上后,采用点胶技术,在芯片四周底部填充非导电胶。
3.根据权利要求1所述的新型的半导体封装方法,其特征在于,在对芯片进行分割前,先利用晶圆研磨减薄技术,将芯片背面的硅研磨掉一层。
4.根据权利要求1所述的新型的半导体封装方法,其特征在于,所述打开基板的外环金属垫处的绝缘层的方法是采用高密度激光钻孔技术,将外环金属垫上的绝缘材料烧融气化。
5.根据权利要求1所述的新型的半导体封装方法,其特征在于,所述金属线路和金属焊垫的制作方法是,先在绝缘层表面制作一层金属薄膜,再采用微影及金属蚀刻技术,制作出金属线路及金属焊垫。
6.根据权利要求1所述的新型的半导体封装方法,其特征在于,在切割基板前,先采用激光雕刻技术在防焊保护层上雕刻标识标记。
7.根据权利要求1所述的新型的半导体封装方法,其特征在于,所述外环金属垫与内环金属垫从基板的不同侧引出。
CN201310396677.7A 2013-09-04 2013-09-04 一种新型的半导体封装方法 Expired - Fee Related CN103474364B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310396677.7A CN103474364B (zh) 2013-09-04 2013-09-04 一种新型的半导体封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310396677.7A CN103474364B (zh) 2013-09-04 2013-09-04 一种新型的半导体封装方法

Publications (2)

Publication Number Publication Date
CN103474364A CN103474364A (zh) 2013-12-25
CN103474364B true CN103474364B (zh) 2016-11-09

Family

ID=49799163

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310396677.7A Expired - Fee Related CN103474364B (zh) 2013-09-04 2013-09-04 一种新型的半导体封装方法

Country Status (1)

Country Link
CN (1) CN103474364B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102016109720B4 (de) * 2016-05-25 2023-06-22 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelement
CN108864806A (zh) * 2018-07-13 2018-11-23 新东方油墨有限公司 一种液态感光阻焊激光标记油墨及其制造和使用方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441478B2 (en) * 2000-07-24 2002-08-27 Dongbu Electronics Co., Ltd. Semiconductor package having metal-pattern bonding and method of fabricating the same
CN2512114Y (zh) * 2001-10-31 2002-09-18 威盛电子股份有限公司 可重复堆叠的倒装片焊球阵列封装体
CN2612071Y (zh) * 2003-02-27 2004-04-14 威盛电子股份有限公司 芯片封装结构
CN102509718A (zh) * 2011-12-15 2012-06-20 中国科学院上海微系统与信息技术研究所 GaAs CCD图形传感器圆片级芯片尺寸封装工艺

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08250553A (ja) * 1995-03-15 1996-09-27 Hitachi Ltd 半導体装置及び実装構造
JP2009277879A (ja) * 2008-05-14 2009-11-26 Fujikura Ltd 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6441478B2 (en) * 2000-07-24 2002-08-27 Dongbu Electronics Co., Ltd. Semiconductor package having metal-pattern bonding and method of fabricating the same
CN2512114Y (zh) * 2001-10-31 2002-09-18 威盛电子股份有限公司 可重复堆叠的倒装片焊球阵列封装体
CN2612071Y (zh) * 2003-02-27 2004-04-14 威盛电子股份有限公司 芯片封装结构
CN102509718A (zh) * 2011-12-15 2012-06-20 中国科学院上海微系统与信息技术研究所 GaAs CCD图形传感器圆片级芯片尺寸封装工艺

Also Published As

Publication number Publication date
CN103474364A (zh) 2013-12-25

Similar Documents

Publication Publication Date Title
CN105575913B (zh) 埋入硅基板扇出型3d封装结构
CN105244307B (zh) 扇出型封装结构的制作方法
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
CN102598258B (zh) 用于微电子封装衬底的多个表面处理
CN105206592B (zh) 扇出型封装的结构和制作方法
CN105374839B (zh) 引线接合传感器封装及方法
TWI460845B (zh) 具有區域陣列單元連接器之可堆疊模製微電子封裝
CN107123605A (zh) 半导体封装件及其返工工艺
CN105226036B (zh) 影像传感芯片的封装方法以及封装结构
CN103794587B (zh) 一种高散热芯片嵌入式重布线封装结构及其制作方法
CN101252092B (zh) 多芯片封装结构及其制作方法
CN104465611B (zh) 实现PoP互连的阵列式焊球排布的封装结构及其制作方法
CN106531700A (zh) 一种芯片封装结构及其封装方法
CN104716110A (zh) 芯片封装结构及其制造方法
CN108962764A (zh) 半导体结构的形成方法、半导体芯片、封装方法及结构
CN103887256B (zh) 一种高散热芯片嵌入式电磁屏蔽封装结构及其制作方法
CN104538372B (zh) 散热型封装结构及其制作方法、散热型封装基板
JP3972183B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
CN114551385B (zh) 含有微流道散热结构的三维堆叠封装结构及其封装方法
CN103474364B (zh) 一种新型的半导体封装方法
CN107958882A (zh) 芯片的封装结构及其制作方法
CN104465570B (zh) 一种TSV Interposer结构及其封装方法
CN104538373A (zh) 三维集成传感芯片封装结构及封装方法
CN107078068A (zh) 晶圆级芯片的封装方法及封装体
CN105845585A (zh) 一种芯片封装方法及芯片封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
PE01 Entry into force of the registration of the contract for pledge of patent right
PE01 Entry into force of the registration of the contract for pledge of patent right

Denomination of invention: Novel semiconductor packaging method

Effective date of registration: 20171222

Granted publication date: 20161109

Pledgee: Pudong Shanghai Development Bank Limited by Share Ltd. Huizhou branch

Pledgor: Huizhou Speed Wireless Technology Co.,Ltd.

Registration number: 2017440000205

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20161109