CN107078068A - 晶圆级芯片的封装方法及封装体 - Google Patents
晶圆级芯片的封装方法及封装体 Download PDFInfo
- Publication number
- CN107078068A CN107078068A CN201780000046.5A CN201780000046A CN107078068A CN 107078068 A CN107078068 A CN 107078068A CN 201780000046 A CN201780000046 A CN 201780000046A CN 107078068 A CN107078068 A CN 107078068A
- Authority
- CN
- China
- Prior art keywords
- wafer
- wafer stage
- stage chip
- metal level
- packing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 81
- 238000012856 packing Methods 0.000 title claims abstract description 60
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 40
- 229910052751 metal Inorganic materials 0.000 claims abstract description 73
- 239000002184 metal Substances 0.000 claims abstract description 73
- 230000004888 barrier function Effects 0.000 claims abstract description 38
- 239000011241 protective layer Substances 0.000 claims abstract description 29
- 239000000853 adhesive Substances 0.000 claims abstract description 26
- 230000001070 adhesive effect Effects 0.000 claims abstract description 26
- 239000010410 layer Substances 0.000 claims description 82
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 57
- 238000000576 coating method Methods 0.000 claims description 54
- 239000011248 coating agent Substances 0.000 claims description 51
- 239000000377 silicon dioxide Substances 0.000 claims description 30
- 235000012239 silicon dioxide Nutrition 0.000 claims description 27
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 26
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 15
- 238000001259 photo etching Methods 0.000 claims description 8
- 238000011161 development Methods 0.000 claims description 6
- 238000001312 dry etching Methods 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 claims description 4
- 229910001928 zirconium oxide Inorganic materials 0.000 claims description 4
- 230000008602 contraction Effects 0.000 claims description 3
- 238000007639 printing Methods 0.000 claims description 3
- 238000010992 reflux Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims description 3
- 239000004744 fabric Substances 0.000 claims description 2
- 239000011435 rock Substances 0.000 claims description 2
- 238000005507 spraying Methods 0.000 claims description 2
- 229910052593 corundum Inorganic materials 0.000 claims 1
- 238000010030 laminating Methods 0.000 claims 1
- 238000007747 plating Methods 0.000 claims 1
- 229910001845 yogo sapphire Inorganic materials 0.000 claims 1
- 238000005538 encapsulation Methods 0.000 abstract description 12
- 239000004065 semiconductor Substances 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 98
- 238000010586 diagram Methods 0.000 description 28
- 239000000178 monomer Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 239000010931 gold Substances 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000009286 beneficial effect Effects 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- -1 pad Substances 0.000 description 2
- 241000790917 Dioxys <bee> Species 0.000 description 1
- 240000007594 Oryza sativa Species 0.000 description 1
- 235000007164 Oryza sativa Nutrition 0.000 description 1
- 229910003978 SiClx Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000005357 flat glass Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- VDGJOQCBCPGFFD-UHFFFAOYSA-N oxygen(2-) silicon(4+) titanium(4+) Chemical compound [Si+4].[O-2].[O-2].[Ti+4] VDGJOQCBCPGFFD-UHFFFAOYSA-N 0.000 description 1
- 235000009566 rice Nutrition 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
本申请的实施例公开了晶圆级芯片的封装方法及封装体，涉及半导体技术领域。所述方法包括：将晶圆片与支撑载体贴合；减小所述晶圆片的厚度；在所述晶圆片的背面蚀刻划片槽；在所述晶圆片的背面以及所述划片槽内粘附绝缘层；在所述绝缘层以及所述划片槽的底部添加金属层；去除所述划片槽的底部的所述金属层；在剩余的所述金属层上以及所述划片槽的底部粘附保护层；对所述保护层进行加工得到粘附孔，所述粘附孔的底部为外露的所述金属层；在所述粘附孔的底部的所述金属层上粘附锡球。本申请的实施例能够获得相对较薄的晶圆级芯片的封装体，增加了其机械结构强度，平衡了封装体积和封装强度的要求。
Description
技术领域
本申请公开的技术方案涉及半导体技术领域，尤其涉及晶圆级芯片的封装方法及封装体。
背景技术
当前，业界对指纹芯片的封装既要求体积尽可能的轻薄，同时又要保证封装后的强度。而这两个要求的实现在一定程度上是互相矛盾的。
发明内容
本申请公开的技术方案至少能够解决以下技术问题：如何平衡封装体积和封装强度的要求。
本申请的一个或者多个实施例公开了一种晶圆级芯片的封装方法，包括：将晶圆片与支撑载体贴合；减小所述晶圆片的厚度；在所述晶圆片的背面蚀刻划片槽；在所述晶圆片的背面以及所述划片槽内粘附绝缘层；在所述绝缘层以及所述划片槽的底部添加金属层；去除所述划片槽的底部的所述金属层；在剩余的所述金属层上以及所述划片槽的底部粘附保护层；对所述保护层进行加工得到粘附孔，所述粘附孔的底部为外露的所述金属层；在所述粘附孔的底部的所述金属层上粘附锡球。
在本申请的一个或者多个实施例中，所述将晶圆片与支撑载体贴合包括：在晶圆片的线路面粘附覆盖层；在所述覆盖层粘附支撑载体。
在本申请的一个或者多个实施例中，使用晶圆级塑封或者涂布或者喷涂所述覆盖层；对所述覆盖层进行烘烤和去应力处理。
在本申请的一个或者多个实施例中，在所述覆盖层粘附支撑载体包括：在所述支撑载体和/或所述覆盖层上涂布有机胶体类的粘合剂；将所述支撑载体与所述覆盖层贴合。
在本申请的一个或者多个实施例中，所述减小所述晶圆片的厚度具体为：研磨所述晶圆片的背面。
在本申请的一个或者多个实施例中，在所述绝缘层以及所述划片槽的底部增加金属层之前，所述方法还包括：对所述划片槽的底部进行加工，去除其底部的所述绝缘层和所述晶圆片的二氧化硅层，使得焊盘或者重布线层露出。
在本申请的一个或者多个实施例中，在所述绝缘层以及所述划片槽的底部增加金属层具体为：在所述绝缘层以及所述划片槽的底部沉积或者电镀金属层。
在本申请的一个或者多个实施例中，在所述晶圆片的背面蚀刻划片槽之前，所述方法还包括：对所述晶圆片的背面进行光刻显影和干法蚀刻。
在本申请的一个或者多个实施例中，所述划片槽为梯形槽。
在本申请的一个或者多个实施例中，所述对所述划片槽的底部进行加工包括进行光刻显影和干法蚀刻。
在本申请的一个或者多个实施例中，所述绝缘层的热收缩性能与所述保护层的热收缩性能一致。
在本申请的一个或者多个实施例中，在所述粘附孔的底部的所述金属层上粘附锡球包括：使用焊锡印刷工艺或锡球落球工艺将所述锡球嵌入至所述粘附孔的底部的所述金属层；使用260℃高温回流焊接工艺焊接所述锡球与所述粘附孔的底部的所述金属层。
在本申请的一个或者多个实施例中，所述方法还包括：对所述划片槽所在的区域进行切割；去除所述支撑载体后得到单颗的晶圆级芯片的封装体。
本申请的一个或者多个实施例公开了一种晶圆级芯片的封装体，所述晶圆级芯片的封装体包括：单晶硅层、二氧化硅层、焊盘、覆盖层、绝缘层、金属层、保护层以及至少一个锡球；其中，所述二氧化硅层与所述单晶硅层相邻；所述焊盘设置在所述二氧化硅层内，与所述金属层接触；所述覆盖层与所述二氧化硅层粘附在一起；所述绝缘层与所述单晶硅层粘附在一起；所述金属层粘附在所述绝缘层与所述二氧化硅层外；所述保护层粘附在所述金属层外；所述至少一个锡球穿过所述保护层与所述金属层焊接在一起。
在本申请的一个或者多个实施例中，所述单晶硅层的厚度为100～300μm；所述覆盖层的厚度为10～40μm。
在本申请的一个或者多个实施例中，所述覆盖层的材质具有高介电常数。
在本申请的一个或者多个实施例中，所述覆盖层的材质为二氧化硅或三氧化二铝或陶瓷类氧化锆。
在本申请的一个或者多个实施例中，所述晶圆级芯片的封装体还包括重布线层；所述重布线层设置在所述覆盖层内，且与所述焊盘以及金属层接触。
与现有技术相比，本申请公开的技术方案主要有以下有益效果：
在本申请的实施例中，所述晶圆级芯片的封装方法兼容了部分的单体TSV(Through Silicon Vias，硅通孔)封装方法，因而在现有的工艺设备条件下就可以进行应用。相对于在单体TSV封装方法的基础上增加基板封装步骤和塑封步骤而言，上述任意一种晶圆级芯片的封装方法能够节省因基板封装步骤和塑封步骤增加的生产成本，同时提高了生成的效率。通过上述任意一种晶圆级芯片的封装方法获得的晶圆级芯片的封装体在厚度维持在0.2～0.25mm的前提下，增加了其机械结构强度，平衡了封装体积和封装强度的要求，能够充分满足晶圆级芯片应用领域的需求。
附图说明
为了更清楚地说明本申请实施例的技术方案，下面将对实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其它的附图。
图1为本申请一实施例中晶圆级芯片的封装方法步骤101的示意图；
图2为本申请一实施例中晶圆级芯片的封装方法步骤102的示意图；
图3为本申请一实施例中晶圆级芯片的封装方法步骤103的示意图；
图4为本申请一实施例中晶圆级芯片的封装方法步骤104的示意图；
图5为本申请一实施例中晶圆级芯片的封装方法步骤105的示意图；
图6为本申请一实施例中晶圆级芯片的封装方法步骤106的示意图；
图7为本申请一实施例中晶圆级芯片的封装方法步骤107的示意图；
图8为本申请一实施例中晶圆级芯片的封装方法步骤108的示意图；
图9为本申请一实施例中晶圆级芯片的封装方法步骤109的示意图；
图10为本申请一实施例中晶圆级芯片的封装方法步骤110的示意图；
图11为本申请一实施例中晶圆级芯片的封装方法步骤111的示意图；
图12为本申请一实施例中晶圆级芯片的封装方法步骤112的示意图；
图13为本申请的另一实施例中晶圆级芯片的封装体的示意图；
图14为本申请的又一实施例中晶圆级芯片的封装体的示意图；
101-单晶硅层、102-二氧化硅层、103-焊盘、104-重布线层、201-覆盖层、202-支撑载体、203-绝缘层、204-金属层、205-保护层、206-锡球、1-线路面、2-晶圆片的背面、3-划片槽、4-粘附孔、5-切割槽、10-单晶硅层、20-二氧化硅层、30-焊盘、40-覆盖层、50-绝缘层、60-金属层、70-保护层、80-锡球、100-单晶硅层、200-二氧化硅层、300-焊盘、400-重布线层、500-覆盖层、600-绝缘层、700-金属层、800-保护层、900-锡球。
具体实施方式
为了便于理解本申请，下面将参照相关附图对本申请进行更全面的描述。附图中给出了本申请的较佳实施例。但是，本申请可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请的公开内容的理解更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请。
本申请实施例中的晶圆级芯片的封装方法包括三个阶段，其中第一阶段主要完成晶圆片与支持载体的贴合以及减小晶圆片的厚度。
本申请实施例中的晶圆级芯片的封装方法的第一阶段包括但不限于以下内容：
参考图1，为本申请一实施例中晶圆级芯片的封装方法步骤101的示意图。
步骤101：在晶圆片的线路面1粘附覆盖层201。
其中，所述晶圆片包括单晶硅层101和二氧化硅层102，所述覆盖层201粘附在所述二氧化硅层102上。
在本申请的一些实施例中，所述在晶圆片的线路面粘附覆盖层201包括：使用晶圆级塑封或者涂布或者喷涂所述覆盖层201；对所述覆盖层201进行烘烤和去应力处理。
所述覆盖层201使用具有高介电常数和高机械结构强度的材质制成，例如二氧化硅、三氧化二铝以及陶瓷类氧化锆等。制作所述覆盖层201的材质的颗粒度可以为个位数微米的等级。由于所述覆盖层201使用具有高介电常数和高机械结构强度的材质制成，所以所述覆盖层201在增强晶圆级芯片的封装体的机械结构强度的同时，也能很好的满足晶圆级芯片本身的性能需求。
参考图2，为本申请一实施例中晶圆级芯片的封装方法步骤102的示意图。
步骤102：在所述覆盖层201粘附支撑载体202。
在本申请的一些实施例中，在所述覆盖层201粘附支撑载体202包括：在所述支撑载体202和/或所述覆盖层201上涂布有机胶体类的粘合剂；将所述支撑载体202与所述覆盖层202贴合。其中，所述支撑载体202可以是玻璃片或硅片或金属板。
参考图3，为本申请一实施例中晶圆级芯片的封装方法步骤103的示意图。
步骤103：研磨所述晶圆片的背面。
所述晶圆片在研磨之前，整体厚度一般达到700μm。研磨所述晶圆片的背面(也即研磨所述单晶硅层101)后，所述单晶硅层101的厚度减小至100～300μm。研磨所述晶圆片的背面有利于减小晶圆片的整体厚度。
本申请实施例中的晶圆级芯片的封装方法的第二阶段主要完成以金属层、锡球为主要结构的导电线路的制作，使得晶圆级芯片的焊盘或者重布线层能够接入外部电路。
本申请实施例中的晶圆级芯片的封装方法的第二阶段包括但不限于以下内容：
参考图4，为本申请一实施例中晶圆级芯片的封装方法步骤104的示意图。
步骤104：在所述晶圆片的背面蚀刻划片槽3。
在本申请的一些实施例中，在所述晶圆片的背面蚀刻划片槽3之前，所述方法还包括：对所述晶圆片的背面进行光刻显影和干法蚀刻。
在本申请的一些实施例中，所述划片槽3为梯形槽。在所述晶圆片的背面蚀刻划片槽3时，可以预先给定划片槽的区域，该区域应当包含焊盘103或者重布线层104所在的部分区域。步骤104主要蚀刻所述单晶硅层101。
参考图5，为本申请一实施例中晶圆级芯片的封装方法步骤105的示意图。
步骤105：在所述晶圆片的背面以及所述划片槽3内粘附绝缘层203。
在本申请的一些实施例中，所述绝缘层203的材质可以是无机类绝缘材料或有机类绝缘材料，其厚度控制在10～100μm。
参考图6，为本申请一实施例中晶圆级芯片的封装方法步骤106的示意图。
步骤106：对所述划片槽3的底部进行加工，去除其底部的所述绝缘层203和所述晶圆片的二氧化硅层102，使得焊盘103或者重布线层104露出。
在本申请的一些实施例中，所述对所述划片槽3的底部进行加工包括进行光刻显影和干法蚀刻，或者直接对所述划片槽3的底部进行切割。为了使得所述焊盘103或者所述重布线层104的露出部分不超过必要的范围，可以去除部分的所述焊盘103或者所述重布线层104。对所述划片槽3的底部进行加工的过程中还可以去除部分的所述覆盖层201。
参考图7，为本申请一实施例中晶圆级芯片的封装方法步骤107的示意图。
步骤107：在所述绝缘层203以及所述划片槽3的底部添加金属层204。
在所述绝缘层203以及所述划片槽3的底部增加金属层204具体为：在所述绝缘层203以及所述划片槽3的底部沉积或者电镀金属层204。
所述金属层204应当与所述焊盘103或者所述重布线层104有效接触。
参考图8，为本申请一实施例中晶圆级芯片的封装方法步骤108的示意图。
步骤108：去除所述划片槽3底部的所述金属层204。
去除所述划片槽3底部的所述金属层204，不仅可以定义出所述金属层204的金属线路，而且可以形成所述金属层204的中断区域，使得步骤109中的所述保护层205能够覆盖到所述金属层204的中断区域，对所述金属层204起到绝缘保护的作用。去除所述划片槽3底部的所述金属层204的加工工艺包括但不限于光刻和蚀刻。
参考图9，为本申请一实施例中晶圆级芯片的封装方法步骤109的示意图。
步骤109：在剩余的所述金属层204上以及所述划片槽3的底部粘附保护层205。
在本申请的一些实施例中，保护层205使用的材料与绝缘层203使用的材料一致。
在另一些实施例中，保护层205使用的材料与绝缘层203使用的材料不一致，但二者的热收缩性能一致。据此，能够防止晶圆级芯片的封装体因收缩不均而开裂。
参考图10，为本申请一实施例中晶圆级芯片的封装方法步骤110的示意图。
步骤110：对所述保护层205进行加工得到粘附孔4，所述粘附孔4的底部为外露的所述金属层204。对所述保护层205进行加工得到粘附孔4的加工工艺包括但不限于光刻和显影。
参考图11，为本申请一实施例中晶圆级芯片的封装方法步骤111的示意图。
步骤111：在所述粘附孔4的底部的所述金属层204上粘附锡球206。
在本申请的一些实施例中，在所述粘附孔4的底部的所述金属层204上粘附锡球206包括：使用焊锡印刷工艺或锡球落球工艺将所述锡球206嵌入至所述粘附孔4的底部的所述金属层204；使用260℃高温回流焊接工艺焊接所述锡球206与所述粘附孔4的底部的所述金属层204。所述锡球206与所述金属层204以及所述焊盘103或者所述重布线层104形成电路，作为晶圆级芯片的封装体与外界的电气互联点。
本申请实施例中的晶圆级芯片的封装方法的第三阶段主要完成晶圆级芯片封装体的单体切割。
本申请实施例中的晶圆级芯片的封装方法的第三阶段包括但不限于以下内容：
参考图12，为本申请一实施例中晶圆级芯片的封装方法步骤112的示意图。
步骤112：对所述划片槽3所在的区域进行切割；去除所述支撑载体202后得到单颗的晶圆级芯片的封装体。对所述划片槽3所在的区域进行切割时，需贯穿所述保护层205和所述覆盖层201，并部分切割所述支撑载体202。
上述晶圆级芯片的封装方法，兼容了部分的单体TSV封装方法【在单体TSV封装方法中的焊盘采用BGA(Ball Grid Array，焊球阵列封装)或者LGA(Land grid Array，触点阵列封装)布局】，因而在单体TSV封装方法的工艺设备条件下就可以进行应用。相对于在单体TSV封装方法的基础上增加基板封装步骤和塑封步骤而言，上述任意一种晶圆级芯片的封装方法能够节省因基板封装步骤和塑封步骤增加的生产成本，同时提高了生成的效率。通过上述任意一种晶圆级芯片的封装方法获得的晶圆级芯片的封装体在厚度维持在0.2～0.25mm的前提下，增加了其机械结构强度，平衡了封装体积和封装强度的要求，能够充分满足晶圆级芯片应用领域的需求。
参考图13，为本申请的另一实施例中晶圆级芯片的封装体的示意图。所述晶圆级芯片的封装体通过上述任意一种晶圆级芯片的封装方法获得，其可以但不限于是指纹识别芯片的封装体。
所述晶圆级芯片的封装体包括：单晶硅层10、二氧化硅层20、焊盘30、覆盖层40、绝缘层50、金属层60、保护层70以及至少一个锡球80；其中，所述二氧化硅层20与所述单晶硅层10相邻；所述焊盘30设置在所述二氧化硅层20内，与所述金属层60接触；所述覆盖层40与所述二氧化硅层20粘附在一起；所述绝缘层50与所述单晶硅层10粘附在一起；所述金属层60粘附在所述绝缘层50与所述二氧化硅层20外；所述保护层70粘附在所述金属层60外；所述至少一个锡球80穿过所述保护层70与所述金属层60焊接在一起。
在本申请的一些实施例中，所述单晶硅层10的厚度为100～300μm；所述覆盖层40的厚度为10～40μm。所述覆盖层40的材质具有高介电常数和高机械结构强度。所述覆盖层40的材质为二氧化硅或三氧化二铝或陶瓷类氧化锆。
所述锡球80与所述金属层60以及所述焊盘30形成电路，作为所述晶圆级芯片的封装体与外界的电气互联点。
上述实施例中，所述覆盖层40采用高介电常数和高机械结构强度的材质制成，因而所述覆盖层40在增强晶圆级芯片的封装体的机械结构强度的同时，也能很好的满足晶圆级芯片本身的性能需求。
参考图14，为本申请的又一实施例中晶圆级芯片的封装体的示意图。所述晶圆级芯片的封装体通过上述任意一种晶圆级芯片的封装方法获得，其可以但不限于是指纹识别芯片的封装体。
所述晶圆级芯片的封装体包括：单晶硅层100、二氧化硅层200、焊盘300、重布线层400、覆盖层500、绝缘层600、金属层700、保护层800以及至少一个锡球900；其中，所述二氧化硅层200与所述单晶硅层100相邻；所述焊盘300设置在所述二氧化硅层20内，与所述重布线层400形成电路；所述重布线层400设置在所述覆盖层500内，且与所述焊盘300以及所述金属层700接触；所述覆盖层500与所述二氧化硅层200粘附在一起；所述绝缘层600与所述单晶硅层100粘附在一起；所述金属层700粘附在所述绝缘层600与所述二氧化硅层200外；所述保护层800粘附在所述金属层700外；所述至少一个锡球900穿过所述保护层800与所述金属层700焊接在一起。
所述锡球900与所述金属层700以及所述重布线层400形成电路，作为所述晶圆级芯片的封装体的电气互联点。
上述实施例中的所述焊盘300通过所述重布线层400与所述金属层700形成电路。所述重布线层400与所述金属层700的接触更为可靠，同时也有利于在晶圆级芯片的封装过程中保护所述焊盘300。
最后应说明的是：以上实施例仅用以说明本申请的技术方案，而非对其限制。尽管参照前述实施例对本申请进行了详细的说明，本领域的普通技术人员应当理解，其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例技术方案的精神和范围。
Claims (18)
1.一种晶圆级芯片的封装方法，其特征在于，包括：
将晶圆片与支撑载体贴合；
减小所述晶圆片的厚度；
在所述晶圆片的背面蚀刻划片槽；
在所述晶圆片的背面以及所述划片槽内粘附绝缘层；
在所述绝缘层以及所述划片槽的底部添加金属层；
去除所述划片槽的底部的所述金属层；
在剩余的所述金属层上以及所述划片槽的底部粘附保护层；
对所述保护层进行加工得到粘附孔，所述粘附孔的底部为外露的所述金属层；
在所述粘附孔的底部的所述金属层上粘附锡球。
2.根据权利要求1所述晶圆级芯片的封装方法，其特征在于，所述将晶圆片与支撑载体贴合包括：
在晶圆片的线路面粘附覆盖层；
在所述覆盖层粘附支撑载体。
3.根据权利要求2所述晶圆级芯片的封装方法，其特征在于，在晶圆片的线路面粘附覆盖层包括：
使用晶圆级塑封或者涂布或者喷涂所述覆盖层；
对所述覆盖层进行烘烤和去应力处理。
4.根据权利要求2所述晶圆级芯片的封装方法，其特征在于，在所述覆盖层粘附支撑载体包括：
在所述支撑载体和/或所述覆盖层上涂布有机胶体类的粘合剂；
将所述支撑载体与所述覆盖层贴合。
5.根据权利要求1所述晶圆级芯片的封装方法，其特征在于，所述减小所述晶圆片的厚度具体为：研磨所述晶圆片的背面。
6.根据权利要求1所述晶圆级芯片的封装方法，其特征在于，在所述绝缘层以及所述划片槽的底部增加金属层之前，所述方法还包括：对所述划片槽的底部进行加工，去除其底部的所述绝缘层和所述晶圆片的二氧化硅层，使得焊盘或者重布线层露出。
7.根据权利要求1所述晶圆级芯片的封装方法，其特征在于，在所述绝缘层以及所述划片槽的底部增加金属层具体为：在所述绝缘层以及所述划片槽的底部沉积或者电镀金属层。
8.根据权利要求1所述晶圆级芯片的封装方法，其特征在于，在所述晶圆片的背面蚀刻划片槽之前，所述方法还包括：
对所述晶圆片的背面进行光刻显影和干法蚀刻。
9.根据权利要求1所述晶圆级芯片的封装方法，其特征在于，所述划片槽为梯形槽。
10.根据权利要求1所述晶圆级芯片的封装方法，其特征在于，所述对所述划片槽的底部进行加工包括进行光刻显影和干法蚀刻。
11.根据权利要求1所述晶圆级芯片的封装方法，其特征在于，所述绝缘层的热收缩性能与所述保护层的热收缩性能一致。
12.根据权利要求1所述晶圆级芯片的封装方法，其特征在于，在所述粘附孔的底部的所述金属层上粘附锡球包括：
使用焊锡印刷工艺或锡球落球工艺将所述锡球嵌入至所述粘附孔的底部的所述金属层；
使用260℃高温回流焊接工艺焊接所述锡球与所述粘附孔的底部的所述金属层。
13.根据权利要求1-12任意一项所述晶圆级芯片的封装方法，其特征在于，所述方法还包括：
对所述划片槽所在的区域进行切割；
去除所述支撑载体后得到单颗的晶圆级芯片的封装体。
14.一种晶圆级芯片的封装体，其特征在于，包括：
单晶硅层(10)、二氧化硅层(20)、焊盘(30)、覆盖层(40)、绝缘层(50)、金属层(60)、保护层(70)以及至少一个锡球(80)；
其中，所述二氧化硅层(20)与所述单晶硅层(10)相邻；
所述焊盘(30)设置在所述二氧化硅层(20)内，与所述金属层(60)接触；
所述覆盖层(40)与所述二氧化硅层(20)粘附在一起；
所述绝缘层(50)与所述单晶硅层(10)粘附在一起；
所述金属层(60)粘附在所述绝缘层(50)与所述二氧化硅层(20)外；
所述保护层(70)粘附在所述金属层(60)外；
所述至少一个锡球(80)穿过所述保护层(70)与所述金属层(60)焊接在一起。
15.根据权利要求14所述晶圆级芯片的封装体，其特征在于：
所述单晶硅层(10)的厚度为100～300μm；
所述覆盖层(40)的厚度为10～40μm。
16.根据权利要求14所述晶圆级芯片的封装体，其特征在于，所述覆盖层(40)的材质具有高介电常数。
17.根据权利要求16所述晶圆级芯片的封装体，其特征在于，所述覆盖层(40)的材质为二氧化硅或三氧化二铝或陶瓷类氧化锆。
18.根据权利要求14-17任意一项所述晶圆级芯片的封装体，其特征在于，还包括重布线层(400)；
所述重布线层(400)设置在所述覆盖层(500)内，且与所述焊盘(300)以及金属层(700)接触。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2017/072039 WO2018133057A1 (zh) | 2017-01-22 | 2017-01-22 | 晶圆级芯片的封装方法及封装体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107078068A true CN107078068A (zh) | 2017-08-18 |
| CN107078068B CN107078068B (zh) | 2019-11-08 |
Family
ID=59613882
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201780000046.5A Active CN107078068B (zh) | 2017-01-22 | 2017-01-22 | 晶圆级芯片的封装方法及封装体 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN107078068B (zh) |
| WO (1) | WO2018133057A1 (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106960829A (zh) * | 2017-05-11 | 2017-07-18 | 北京工业大学 | 一种缓解芯片封装应力的结构及其制作方法 |
| CN108963035A (zh) * | 2018-07-30 | 2018-12-07 | 安徽科技学院 | 一种带侧面保护的cob封装光电芯片的制作方法 |
| CN110211885A (zh) * | 2019-05-30 | 2019-09-06 | 全球能源互联网研究院有限公司 | 功率芯片预封装、封装方法及其结构、晶圆预封装结构 |
| CN111370319A (zh) * | 2018-12-26 | 2020-07-03 | 无锡华润安盛科技有限公司 | 芯片的晶圆级封装方法和封装体 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034778A (zh) * | 2009-10-07 | 2011-04-27 | 精材科技股份有限公司 | 芯片封装体及其制造方法 |
| CN104979301A (zh) * | 2014-04-02 | 2015-10-14 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN105975114A (zh) * | 2015-03-10 | 2016-09-28 | 精材科技股份有限公司 | 晶片尺寸等级的感测晶片封装体及其制造方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101710581B (zh) * | 2009-10-16 | 2012-12-26 | 苏州晶方半导体科技股份有限公司 | 半导体芯片的封装结构及其制造工艺 |
| CN101789414B (zh) * | 2010-02-26 | 2011-08-17 | 苏州晶方半导体科技股份有限公司 | 超薄半导体芯片封装结构及其制造工艺 |
| US8507316B2 (en) * | 2010-12-22 | 2013-08-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Protecting T-contacts of chip scale packages from moisture |
| TWI525673B (zh) * | 2013-10-08 | 2016-03-11 | 精材科技股份有限公司 | 晶圓級晶片封裝體的製造方法 |
-
2017
- 2017-01-22 CN CN201780000046.5A patent/CN107078068B/zh active Active
- 2017-01-22 WO PCT/CN2017/072039 patent/WO2018133057A1/zh active Application Filing
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102034778A (zh) * | 2009-10-07 | 2011-04-27 | 精材科技股份有限公司 | 芯片封装体及其制造方法 |
| CN104979301A (zh) * | 2014-04-02 | 2015-10-14 | 精材科技股份有限公司 | 晶片封装体及其制造方法 |
| CN105975114A (zh) * | 2015-03-10 | 2016-09-28 | 精材科技股份有限公司 | 晶片尺寸等级的感测晶片封装体及其制造方法 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106960829A (zh) * | 2017-05-11 | 2017-07-18 | 北京工业大学 | 一种缓解芯片封装应力的结构及其制作方法 |
| CN106960829B (zh) * | 2017-05-11 | 2019-07-12 | 北京工业大学 | 一种缓解芯片封装应力的结构及其制作方法 |
| CN108963035A (zh) * | 2018-07-30 | 2018-12-07 | 安徽科技学院 | 一种带侧面保护的cob封装光电芯片的制作方法 |
| CN111370319A (zh) * | 2018-12-26 | 2020-07-03 | 无锡华润安盛科技有限公司 | 芯片的晶圆级封装方法和封装体 |
| CN110211885A (zh) * | 2019-05-30 | 2019-09-06 | 全球能源互联网研究院有限公司 | 功率芯片预封装、封装方法及其结构、晶圆预封装结构 |
| CN110211885B (zh) * | 2019-05-30 | 2021-08-06 | 全球能源互联网研究院有限公司 | 功率芯片预封装、封装方法及其结构、晶圆预封装结构 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2018133057A1 (zh) | 2018-07-26 |
| CN107078068B (zh) | 2019-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN206657808U (zh) | 电子装置 | |
| CN106653703B (zh) | 封装上封装构件 | |
| CN107845625A (zh) | 芯片封装结构 | |
| CN105849891B (zh) | 减少具有电路的结构中的翘曲 | |
| CN106531700B (zh) | 一种芯片封装结构及其封装方法 | |
| CN103247587B (zh) | 互连止裂器结构及方法 | |
| CN107078068A (zh) | 晶圆级芯片的封装方法及封装体 | |
| CN104615979A (zh) | 指纹识别模块及封装方法、指纹识别模组及封装方法 | |
| JP5942823B2 (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
| CN101728348B (zh) | 半导体装置及其制造方法 | |
| CN206225349U (zh) | 指纹识别模组及指纹识别芯片封装结构 | |
| JP2002368160A (ja) | ウェーハレベルパッケージ及びその製造方法 | |
| US6420208B1 (en) | Method of forming an alternative ground contact for a semiconductor die | |
| CN106653628B (zh) | 一种半导体存储器及其制作方法 | |
| TW201110247A (en) | Method of forming package structure | |
| CN204179102U (zh) | 一种高可靠性的倒装led芯片及其led器件 | |
| CN108511401A (zh) | 一种半导体芯片的封装结构及其封装方法 | |
| JP6380946B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN108962764A (zh) | 半导体结构的形成方法、半导体芯片、封装方法及结构 | |
| TWI567894B (zh) | 晶片封裝 | |
| TWI566339B (zh) | 電子封裝件及其製法 | |
| CN103420322B (zh) | 晶片封装体及其形成方法 | |
| CN104701192A (zh) | 保护超薄硅基板的结构和制备工艺 | |
| CN110021562A (zh) | 半导体封装测试结构及形成方法、半导体封装结构 | |
| US20170278810A1 (en) | Embedded die in panel method and structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240606 Address after: No. 1, 2nd Floor, Building 1, No. 2688 Nianfeng West Road, Nanxun Economic Development Zone, Huzhou City, Zhejiang Province, 313000 (self declared) Patentee after: Exeter Intelligent Technology Co.,Ltd. Country or region after: China Address before: 13 / F, block B, Tengfei Industrial Building, Futian Free Trade Zone, Shenzhen, Guangdong 518045 Patentee before: SHENZHEN GOODIX TECHNOLOGY Co.,Ltd. Country or region before: China |