CN101789414B - 超薄半导体芯片封装结构及其制造工艺 - Google Patents
超薄半导体芯片封装结构及其制造工艺 Download PDFInfo
- Publication number
- CN101789414B CN101789414B CN 201010116257 CN201010116257A CN101789414B CN 101789414 B CN101789414 B CN 101789414B CN 201010116257 CN201010116257 CN 201010116257 CN 201010116257 A CN201010116257 A CN 201010116257A CN 101789414 B CN101789414 B CN 101789414B
- Authority
- CN
- China
- Prior art keywords
- trace layer
- insulating barrier
- weld pad
- chip
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
Landscapes
- Dicing (AREA)
Abstract
本发明公开了一种超薄半导体芯片封装结构，采用双层引线对焊垫呈双列式排布的芯片进行了封装，两路引线互不干涉，进一步提高了电连接可靠性；与此同时，相比现有技术，其采用单面聚合物代替原本芯片背面的玻璃，采用玻璃-硅-聚合物的结构，将封装厚度进一步减薄，实际运用时能将厚度从原来的0.9mm减少至0.5mm，从而大大减小了半导体芯片封装体积。
Description
技术领域
本发明涉及一种超薄半导体芯片封装结构及其制造工艺。
背景技术
目前的晶圆级芯片尺寸封装技术是对整片晶圆进行封装测试后，再进行切割得到单颗芯片的技术，采用的是玻璃-硅-玻璃的三明治结构，封装后的产品尺寸达到1∶1.3，是业界公认的世界领先的半导体封装技术。
常规的晶圆级芯片尺寸封装技术制造的芯片封装结构中通常仅使用单层引线，由于焊接凸起面的空间有限，使得所封装芯片的焊垫数量受到限制。当前已有的设想是采用双层引线封装结构，以便在封装芯片的焊接凸起面节约更多的空间用于引线布局，从而允许单位面积上更多焊垫(例如焊垫采用双列式排布的芯片)的运用，然而存在的技术问题是双层引线的采用势必会进一步增大封装结构的整体厚度和体积；且过厚的封装厚度，不利于芯片间切割道宽度的减小，从而无法在使得相同尺寸的晶圆上制造更多的芯片，导致的结果是晶圆的利用率大大降低，封装成本提高。总之，现有的晶圆级芯片尺寸封装技术还无法针对多焊垫芯片(例如焊垫双列式排布的芯片)实施有效的封装，局限性较大。
发明内容
本发明目的是：提供一种既确保了电连通可靠性，又进一步降低了封装厚度的超薄半导体芯片封装结构及其制造工艺。
本发明的所述超薄半导体芯片封装结构的技术方案如下：
一种超薄半导体芯片封装结构，包括芯片和与芯片正面压合的玻璃基板，所述芯片带有焊垫，所述焊垫通过线路同芯片电连通；其特征在于所述芯片的背面直接沉积第一绝缘层，所述第一绝缘层的背面沉积第一引线层，第一引线层的背面沉积第二绝缘层，该第二绝缘层上设有若干开孔，所述第一引线层的部分表面从所述开孔内暴露；而所述第二绝缘层的背面沉积第二引线层，该第二引线层与第一引线层电隔离，并且所述第二引线层的背面与所述第一引线层暴露的表面上共同沉积有保护层；所述第一引线层暴露的表面上设有若干第一焊接凸起，而第二引线层上则设有若干第二焊接凸起，这些焊接凸起均从保护层上布有的开孔内突出；同时所述焊垫呈双列式排布于芯片四周，其中位于内侧的第一列焊垫通过第一引线层与第一焊接凸起相连，而位于外侧的第二列焊垫则通过第二引线层与第二焊接凸起相连。
本发明超薄半导体芯片封装结构中，所述第一绝缘层和第二绝缘层的厚度则都优选为1～3um。
更进一步的，本发明超薄半导体芯片封装结构中，所述第一列焊垫与第一引线层之间通过L型连接方式实现电连通，而第二列焊垫与第二引线层之间则通过T型连接方式实现电连通。
更进一步的，本发明超薄半导体芯片封装结构中，所述玻璃基板上设有呈闭环结构的空腔壁，所述芯片的正面与玻璃基板上的空腔壁压合形成空腔包围设于芯片上的感光器件。
更进一步的，本发明超薄半导体芯片封装结构中，所述第一引线层的中央设有开孔，第二绝缘层有部分通过该开孔沉积于第一绝缘层表面；同时所述第二引线层的中央也设有开孔，所述保护层有部分通过该开孔沉积于第二绝缘层的表面。
本发明还提供上述超薄半导体芯片封装结构的制造方法，该制造方法包括下述工艺步骤：
1)提供一个包含多个芯片的晶圆，晶圆的正面上设有焊垫，这些焊垫呈双列式对应排布于每个芯片的四周，并都通过线路与芯片实现电连通；
2)提供一玻璃基板，将所述晶圆的正面与玻璃基板进行压合；
3)对晶圆背面进行减薄；
4)对晶圆上芯片与芯片之间的切割道区域进行等离子刻蚀形成沟槽，使得焊垫的部分或全部暴露于晶圆背面；
5)利用等离子体化学气相沉积方法在形成沟槽后的整片晶圆背面沉积形成第一绝缘层；
6)在整片晶圆背面涂覆光刻胶，再利用光刻技术将形成的光刻胶层图案化，进行等离子体刻蚀，将位于沟槽底部的第一绝缘层去除，再将光刻胶层去除；
7)通过溅射技术在第一绝缘层的背面沉积金属，再通过光刻技术形成仅与第一列焊垫电连通的第一引线层；
8)利用等离子体化学气相沉积方法在第一引线层的背面沉积第二绝缘层，并在第二绝缘层的相应位置处设置若干开孔暴露第一引线层的部分表面；
9)在沟槽处进行机械切割，并将第二列焊垫的部分切除；
10)利用溅射技术在第二绝缘层的背面沉积金属形成与第二列焊垫电连通的第二引线层，再通过光刻技术将第一引线层和第二引线层进行电隔离；
11)采用旋涂法或喷涂法在第二引线层的背面和第一引线层暴露的表面上共同沉积保护层，并在保护层上露出开口便于后续形成焊接凸起；
12)利用钢板印刷技术和回流焊技术分别在第一引线层暴露的表面和第二引线层表面形成若干第一焊接凸起和若干第二焊接凸起；
13)沿切割道进行机械全切，将封装后的晶圆分离成单颗芯片封装结构。
进一步的，上述制造方法中所述第一绝缘层和第二绝缘层的材料均为氧化硅或者氮化硅，而第一绝缘层和第二绝缘层的沉积厚度则均控制在1～3um。
进一步的，上述制造方法中所述第一列焊垫与第一引线层之间通过L型连接方式实现电连通，而第二列焊垫与第二引线层之间通过T型连接方式实现电连通。
进一步的，上述制造方法中所述玻璃基板上设有多个呈闭环结构的空腔壁，所述晶圆的正面与玻璃基板上的空腔壁压合从而形成多个空腔，对应包围并保护设于每个芯片上的感光器件。
进一步的，上述制造方法中，所述步骤7)中还通过光刻技术在第一引线层中央形成用于电隔离的开孔，步骤8)中的第二绝缘层有部分通过前述形成于第一引线层中央的开孔沉积于第一绝缘层表面；而步骤10)中还通过光刻技术在第二引线层中央形成用于电隔离的开孔，步骤11)中的所述保护层有部分通过前述形成于第二引线层中央的开孔沉积于第二绝缘层的表面。
本发明的上述制造方法中所述第二引线层的背面包覆的保护层，其材料为绝缘的聚合物，例如阻焊油墨。
本发明的优点是：
本发明所述超薄半导体芯片封装结构，相比现有技术，其采用单面聚合物代替原本芯片背面的玻璃，采用玻璃-硅-聚合物的结构，将封装厚度进一步减薄，实际运用时能将厚度从原来的0.9mm减少至0.5mm，从而大大减小了半导体芯片封装体积。与此同时，本发明的封装结构采用双层引线对焊垫呈双列式排布的芯片进行了封装，两路引线互不干涉，进一步提高了电连接可靠性。
附图说明
下面结合附图及实施例对本发明作进一步描述：
图1为本发明的超薄半导体芯片封装结构的截面示意图；
图2～16为本发明的超薄半导体芯片封装结构的制造工艺流程图。
具体实施方式
实施例：如图1所示，本实施例提供的这种超薄半导体芯片封装结构，其芯片102的正面设有焊垫和感光器件100，所述焊垫呈双列式排布于芯片102四周，位于内侧的为第一列焊垫104，而位于外侧的是第二列焊垫111，且两列焊垫均通过线路(图中未画出)同芯片102电连通；而本实施例中所述玻璃基板101上设有呈闭环结构的空腔壁103，所述芯片102的正面与玻璃基板101上的空腔壁103压合形成空腔包围所述感光器件100。所述芯片102的背面直接沉积第一绝缘层105，所述第一绝缘层105的背面沉积第一引线层106，第一引线层106的背面沉积第二绝缘层107，该第二绝缘层107上设有若干开孔，所述第一引线层106的部分表面从所述开孔内暴露。而所述第二绝缘层107的背面沉积第二引线层108，该第二引线层108与第一引线层106电隔离，并且所述第二引线层108的背面与所述第一引线层106暴露的表面上共同沉积有保护层109。所述第一引线层106暴露的表面上设有若干第一焊接凸起110，而第二引线层108上则设有若干第二焊接凸起112，所述第一焊接凸起110和第二焊接凸起112均从保护层109上布有的开孔内突出。所述第一列焊垫104与第一引线层106之间通过L型连接方式实现电连通，且第一列焊垫104通过第一引线层106与第一焊接凸起110相连；而所述第二列焊垫111与第二引线层108之间通过T型连接方式实现电连通，且第二列焊垫111通过第二引线层108与第二焊接凸起112相连。
并且本实施例中所述第一引线层106的中央设有开孔，第二绝缘层107有部分通过该开孔沉积于第一绝缘层105表面；同时所述第二引线层108的中央也设有开孔，所述保护层109有部分通过该开孔沉积于第二绝缘层107的表面。
同时需要说明的是，本实施例中所述第一绝缘层105和第二绝缘层107的厚度均为2um。
结合图2～图16所示，上述超薄半导体芯片封装结构的优选制造工艺流程具体说明如下：
1)结合图2、图3所示，首先提供一个包含多个芯片的晶圆，晶圆的正面上设有焊垫，这些焊垫呈双列式对应排布于每个芯片102的四周，并都通过线路(图中未画出)与芯片102实现电连通；双列排布的焊垫中，位于内侧的为第一列焊垫104，而位于外侧的为第二列焊垫111。需要说明的是，第一列焊垫104和第二列焊垫111之间通过位于晶圆表面的钝化层(图中未标出)进行电隔离。图3为图2晶圆表面的局部放大图。
2)结合图4、图5、图6所示，提供一与上述晶圆尺寸相同的玻璃基板101，该玻璃基板101上设有与晶圆上的芯片数量相同且呈闭环结构的空腔壁103；再将所述晶圆的正面与玻璃基板101上的空腔壁103采用常规的硅胶键合方式压合，从而形成多个空腔对应包围并保护设于每个芯片上的感光器件100。
3)如图7所示，对晶圆背面进行减薄至合适的厚度，此厚度同常规技术一样，根据晶圆功能和需求而定，而减薄的方法则采用常规的机械或化学方法对晶圆背面进行研磨。
4)如图8所示，对晶圆上芯片与芯片之间的切割道区域进行等离子刻蚀形成沟槽，使得两列焊垫全部暴露于晶圆背面；
5)如图9所示，利用等离子体化学气相沉积方法在形成沟槽后的整片晶圆背面沉积形成第一绝缘层105，本步骤中，该第一绝缘层105的材料为氧化硅，而沉积厚度则控制在2um。
6)如图10所示，在整片晶圆背面涂覆光刻胶，再利用光刻技术将形成的光刻胶层图案化，进行等离子体刻蚀，将位于沟槽底部的第一绝缘层105去除，再将光刻胶层去除；
7)如图11所示，通过溅射技术在第一绝缘层105的背面沉积金属，再通过光刻技术形成仅与第一列焊垫104通过L型连接方式实现电连通的第一引线层106；且本步骤中还通过光刻技术在第一引线层106中央形成用于电隔离的开孔。
8)如图12所示，利用等离子体化学气相沉积方法在第一引线层106的背面沉积第二绝缘层107，并在第二绝缘层107的相应位置处设置若干开孔暴露第一引线层106的部分表面；本步骤中所述第二绝缘层107有部分通过前述步骤中形成于第一引线层106中央的开孔而沉积于第一绝缘层105表面。并且本步骤中所述第二绝缘层107的材料为氧化硅，而第二绝缘层107的沉积厚度则控制在2um。
9)如图13所示，在沟槽处进行机械切割，并将第二列焊垫111的部分切除；
10)如图14所示，利用溅射技术在第二绝缘层107的背面沉积金属形成与第二列焊垫111通过T型连接方式实现电连通的第二引线层108，再通过光刻技术将第一引线层106和第二引线层108进行电隔离。且本步骤中还通过光刻技术在第二引线层108中央形成用于电隔离的开孔。
11)如图15所示，采用旋涂法在第二引线层108的背面和第一引线层106暴露的表面上共同沉积保护层109，并在保护层109上露出开口便于后续形成焊接凸起；本步骤中的所述保护层109有部分通过前述步骤中形成于第二引线层108中央的开孔沉积于第二绝缘层107的表面。且本步骤中保护层109的材料为阻焊油墨。
12)如图16所示，利用钢板印刷技术和回流焊技术分别在第一引线层106暴露的表面和第二引线层108表面形成若干第一焊接凸起110和若干第二焊接凸起112，所述第一焊接凸起110和第二焊接凸起112共面。
13)沿切割道进行机械全切，将封装后的晶圆分离成如图1所示的单颗芯片封装结构。
以上仅是本发明的具体应用范例，对本发明的保护范围不构成任何限制。除上述实施例外，本发明还可以有其它实施方式。凡采用等同替换或等效变换形成的技术方案，均落在本发明所要求保护的范围之内。
Claims (10)
1.一种超薄半导体芯片封装结构，包括芯片(102)和与芯片(102)正面压合的玻璃基板(101)，所述芯片(102)带有焊垫，所述焊垫通过线路同芯片(102)电连通；其特征在于所述芯片(102)的背面直接沉积第一绝缘层(105)，所述第一绝缘层(105)的背面沉积第一引线层(106)，第一引线层(106)的背面沉积第二绝缘层(107)，该第二绝缘层(107)上设有若干开孔，所述第一引线层(106)的部分表面从所述开孔内暴露；而所述第二绝缘层(107)的背面沉积第二引线层(108)，该第二引线层(108)与第一引线层(106)电隔离，并且所述第二引线层(108)的背面与所述第一引线层(106)暴露的表面上共同沉积有保护层(109)；所述第一引线层(106)暴露的表面上设有若干第一焊接凸起(110)，而第二引线层(108)上则设有若干第二焊接凸起(112)，这些焊接凸起均从保护层(109)上布有的开孔内突出；同时所述焊垫呈双列式排布于芯片(102)四周，其中位于内侧的第一列焊垫(104)通过第一引线层(106)与第一焊接凸起(110)相连，而位于外侧的第二列焊垫(111)则通过第二引线层(108)与第二焊接凸起(112)相连。
2.根据权利要求1所述的超薄半导体芯片封装结构，其特征在于所述第一绝缘层(105)和第二绝缘层(107)的厚度均为1～3um。
3.根据权利要求1或2所述的超薄半导体芯片封装结构，其特征在于所述第一列焊垫(104)与第一引线层(106)之间通过L型连接方式实现电连通，而第二列焊垫(111)与第二引线层(108)之间通过T型连接方式实现电连通。
4.根据权利要求1或2所述的超薄半导体芯片封装结构，其特征在于所述玻璃基板(101)上设有呈闭环结构的空腔壁(103)，所述芯片(102)的正面与玻璃基板(101)上的空腔壁(103)压合形成空腔包围设于芯片上的感光器件(100)。
5.根据权利要求1或2所述的超薄半导体芯片封装结构，其特征在于所述第一引线层(106)的中央设有开孔，第二绝缘层(107)有部分通过该开孔沉积于第一绝缘层(105)表面；同时所述第二引线层(108)的中央也设有开孔，所述保护层(109)有部分通过该开孔沉积于第二绝缘层(107)的表面。
6.超薄半导体芯片封装结构的制造方法，其特征在于包括下述工艺步骤：
1)提供一个包含多个芯片的晶圆，晶圆的正面上设有焊垫，这些焊垫呈双列式对应排布于每个芯片(102)的四周，并都通过线路与芯片(102)实现电连通；
2)提供一玻璃基板，将所述晶圆的正面与玻璃基板(101)进行压合；
3)对晶圆背面进行减薄；
4)对晶圆上芯片与芯片之间的切割道区域进行等离子刻蚀形成沟槽，使得焊垫的部分或全部暴露于晶圆背面；
5)利用等离子体化学气相沉积方法在形成沟槽后的整片晶圆背面沉积形成第一绝缘层(105)；
6)在整片晶圆背面涂覆光刻胶，再利用光刻技术将形成的光刻胶层图案化，进行等离子体刻蚀，将位于沟槽底部的第一绝缘层(105)去除，再将光刻胶层去除；
7)通过溅射技术在第一绝缘层(105)的背面沉积金属，再通过光刻技术形成仅与第一列焊垫(104)电连通的第一引线层(106)；
8)利用等离子体化学气相沉积方法在第一引线层(106)的背面沉积第二绝缘层(107)，并在第二绝缘层(107)的相应位置处设置若干开孔暴露第一引线层(106)的部分表面；
9)在沟槽处进行机械切割，并将第二列焊垫(111)的部分切除；
10)利用溅射技术在第二绝缘层(107)的背面沉积金属形成与第二列焊垫(111)电连通的第二引线层(108)，再通过光刻技术将第一引线层(106)和第二引线层(108)进行电隔离；
11)采用旋涂法或喷涂法在第二引线层(108)的背面和第一引线层(106)暴露的表面上共同沉积保护层(109)，并在保护层(109)上露出开口便于后续形成焊接凸起；
12)利用钢板印刷技术和回流焊技术分别在第一引线层(106)暴露的表面和第二引线层(108)表面形成若干第一焊接凸起(110)和若干第二焊接凸起(112)；
13)沿切割道进行机械全切，将封装后的晶圆分离成单颗芯片封装结构。
7.根据权利要求6所述的超薄半导体芯片封装结构的制造方法，其特征在于所述第一绝缘层(105)和第二绝缘层(107)的材料均为氧化硅或者氮化硅，而第一绝缘层(105)和第二绝缘层(107)的沉积厚度则均控制在1～3um。
8.根据权利要求6所述的超薄半导体芯片封装结构的制造方法，其特征在于所述第一列焊垫(104)与第一引线层(106)之间通过L型连接方式实现电连通，而第二列焊垫(111)与第二引线层(108)之间通过T型连接方式实现电连通。
9.根据权利要求6所述的超薄半导体芯片封装结构的制造方法，其特征在于所述玻璃基板(101)上设有多个呈闭环结构的空腔壁(103)，所述晶圆的正面与玻璃基板(101)上的空腔壁(103)压合从而形成多个空腔，对应包围并保护设于每个芯片上的感光器件(100)。
10.根据权利要求6所述的超薄半导体芯片封装结构的制造方法，其特征在于步骤7)中还通过光刻技术在第一引线层(106)中央形成用于电隔离的开孔，步骤8)中的第二绝缘层(107)有部分通过前述形成于第一引线层(106)中央的开孔沉积于第一绝缘层(105)表面；而步骤10)中还通过光刻技术在第二引线层(108)中央形成用于电隔离的开孔，步骤11)中的所述保护层(109)有部分通过前述形成于第二引线层(108)中央的开孔沉积于第二绝缘层(107)的表面。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010116257 CN101789414B (zh) | 2010-02-26 | 2010-02-26 | 超薄半导体芯片封装结构及其制造工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 201010116257 CN101789414B (zh) | 2010-02-26 | 2010-02-26 | 超薄半导体芯片封装结构及其制造工艺 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101789414A CN101789414A (zh) | 2010-07-28 |
| CN101789414B true CN101789414B (zh) | 2011-08-17 |
Family
ID=42532562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 201010116257 Active CN101789414B (zh) | 2010-02-26 | 2010-02-26 | 超薄半导体芯片封装结构及其制造工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101789414B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101964313B (zh) * | 2010-08-16 | 2014-02-12 | 苏州晶方半导体科技股份有限公司 | 封装结构以及封装方法 |
| CN102184903B (zh) * | 2011-03-09 | 2013-06-19 | 格科微电子（上海）有限公司 | 一种封装的半导体芯片及其通孔的制造方法 |
| CN103633038B (zh) * | 2013-11-29 | 2016-08-17 | 苏州晶方半导体科技股份有限公司 | 封装结构及其形成方法 |
| CN103904039B (zh) * | 2014-03-31 | 2016-07-06 | 华进半导体封装先导技术研发中心有限公司 | 超薄凹式玻璃基板的封装结构及方法 |
| WO2018133057A1 (zh) * | 2017-01-22 | 2018-07-26 | 深圳市汇顶科技股份有限公司 | 晶圆级芯片的封装方法及封装体 |
| CN109155281A (zh) * | 2018-08-03 | 2019-01-04 | 深圳市为通博科技有限责任公司 | 芯片封装的方法 |
| CN116598199B (zh) * | 2022-12-26 | 2023-12-05 | 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） | 一种正装封装芯片的背面减薄方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925931A (en) * | 1996-10-31 | 1999-07-20 | Casio Computer Co., Ltd. | Semiconductor device having interconnect lines and connection electrodes formed in groove portions of an insulating layer |
| JP2003142616A (ja) * | 2001-11-08 | 2003-05-16 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5010244B2 (ja) * | 2005-12-15 | 2012-08-29 | オンセミコンダクター・トレーディング・リミテッド | 半導体装置 |
-
2010
- 2010-02-26 CN CN 201010116257 patent/CN101789414B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5925931A (en) * | 1996-10-31 | 1999-07-20 | Casio Computer Co., Ltd. | Semiconductor device having interconnect lines and connection electrodes formed in groove portions of an insulating layer |
| JP2003142616A (ja) * | 2001-11-08 | 2003-05-16 | Sanyo Electric Co Ltd | 半導体装置およびその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101789414A (zh) | 2010-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101789414B (zh) | 超薄半导体芯片封装结构及其制造工艺 | |
| CN103681367B (zh) | 封装方法和封装器件 | |
| TWI419283B (zh) | 封裝結構 | |
| CN101419952B (zh) | 晶圆级芯片封装方法及封装结构 | |
| CN104882417B (zh) | 集成无源倒装芯片封装 | |
| CN101800207B (zh) | 半导体器件的封装结构及其制造方法 | |
| CN102280433B (zh) | 晶圆级芯片尺寸封装结构及其封装方法 | |
| US20100258950A1 (en) | Package with semiconductor device and integrated circuit mounted therein and method for manufacturing such package | |
| CN102157393B (zh) | 扇出高密度封装方法 | |
| CN101964313B (zh) | 封装结构以及封装方法 | |
| US8222080B2 (en) | Fabrication method of package structure | |
| CN104576579B (zh) | 一种三维叠层封装结构及其封装方法 | |
| CN101710581A (zh) | 半导体芯片的封装结构及其制造工艺 | |
| CN102496606A (zh) | 一种高可靠圆片级柱状凸点封装结构 | |
| CN101807560A (zh) | 半导体器件的封装结构及其制造方法 | |
| CN103579171B (zh) | 半导体封装件及其制造方法 | |
| CN100423250C (zh) | 双层引线封装结构及其制造方法 | |
| CN103872004B (zh) | 芯片结构及多芯片堆迭封装 | |
| CN102779767B (zh) | 半导体封装结构及其制造方法 | |
| CN104518066A (zh) | 一种具有过渡基板的led器件及其封装方法 | |
| CN104425287A (zh) | 封装结构及制造方法 | |
| CN101290929B (zh) | 堆栈式芯片封装结构 | |
| CN103165561B (zh) | 一种硅基转接板的封装结构 | |
| CN105575917A (zh) | 封装结构及其制法 | |
| CN103985684A (zh) | 晶片封装结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |