CN101710581B - 半导体芯片的封装结构及其制造工艺 - Google Patents
半导体芯片的封装结构及其制造工艺 Download PDFInfo
- Publication number
- CN101710581B CN101710581B CN 200910186275 CN200910186275A CN101710581B CN 101710581 B CN101710581 B CN 101710581B CN 200910186275 CN200910186275 CN 200910186275 CN 200910186275 A CN200910186275 A CN 200910186275A CN 101710581 B CN101710581 B CN 101710581B
- Authority
- CN
- China
- Prior art keywords
- wafer
- chip
- glass
- metal level
- protective layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Dicing (AREA)
Abstract
本发明提供了一种半导体芯片的封装结构,包括封装体、封装在封装体内并包含感光元件的芯片、与芯片连接的焊垫、与焊垫侧面暴露处以T型连接方式相连且同时沿封装体侧壁延伸至封装体背部并与焊接凸起相连的引线金属层,以及覆于引线金属层外表面的保护层;其特征在于所述保护层还包覆引线金属层上位于封装体侧壁的端面。本发明增强了半导体芯片的封装结构中焊垫侧面与引线金属层连接点的稳定性,确保了该连接点处的电性能,使得半导体芯片封装产品的质量得到进一步提高。
Description
技术领域
本发明涉及一种半导体芯片的封装结构及其制造工艺。
背景技术
目前半导体芯片封装工艺领域中的晶圆级芯片尺寸封装技术主要通过侧面电极引出方式将芯片208上的焊垫206引到封装体的背部,有别于传统封装如陶瓷无引线芯片载具(Ceramic Leadless Chip Carrier)、有机无引线芯片载具(Organic Leadless Chip Carrier)和数码相机模块式的打金钱方式,其引出结构具体如图1中A所示,焊垫206侧面暴露处与引线金属层214以T型的连接方式相连接,而引线金属层214进而从芯片208的封装体侧壁延伸至其背部与焊接凸起202相连,且引线金属层214的外表面上还覆有保护层218。该引出结构中,焊垫206侧面与引线金属层214连接的连接点是否具备完好的结合力是决定封装结构电性能的关键,而引线金属层214本身的一些特性如具备良好的耐腐蚀性、不易氧化等也对封装结构的电性能产生影响。
然而现有上述半导体芯片的封装结构中,引线金属层214的外表面上虽覆有保护层218,但其位于封装体侧壁的端面b(如图1中A处所示)仍直接暴露于空气中,未对其进行保护,故存在的缺点如下:
引线金属层214上位于封装体侧壁的端面b易受到外力的作用而导致引线开裂,继而使引线金属层214与焊垫206侧面的连接点断开,造成线路断路。
引线金属层214上位于封装体侧壁的端面b易氧化或被腐蚀,从而可能导致氧化或腐蚀向上延伸到引线金属层214与焊垫206的连接点处,使得此处结合力变弱,电性能变差,可靠性测试易失效,也可能直接导致线路断路。
由此可见现有的晶圆级芯片尺寸封装结构,其稳定性和可靠性较差,而造成这种缺陷的原因则必须从现有的晶圆级芯片尺寸封装封装工艺中来寻求。
现有的晶圆级芯片尺寸封装工艺是对整片晶圆进行封装测试后,再进行切割得到单颗芯片的工艺,一般来讲,其具体的生产步骤如下:首先将晶圆与同样尺寸的无碱玻璃(即图1中所示的基底202)压合粘接起来。这样,在封装的初始阶段,晶圆就被玻璃盖住保护,尽可能地减少了芯片被外界的污染。其中玻璃上的空腔,通过旋涂光刻胶(又称光阻),利用光刻技术形成。其次,对与玻璃压合后的晶圆背面减薄;随后利用光刻技术在晶圆背面以切割道中心为对称轴,形成开口,开口周围仍旧是光刻胶。在随后的等离子体干法蚀刻技术,以光刻胶作掩模,沿着开口处纵向和横向刻蚀硅,形成符合要求的V形槽,并暴露与芯片208相连的焊垫206(有时又叫芯片电极)一部分。这些V形槽的角度和深度可以通过调节等离子体工作参数控制。V形槽形成后,去掉作掩模用的光刻胶。在随后用电绝缘材料填充整个V形槽,并第二块玻璃压合212。至此,形成了玻璃/晶圆/玻璃的三明治结构。接着在第二块玻璃212背面涂布机械缓冲用的电热绝缘焊料,以切割道中心机械半切填充后的V形槽,使焊垫206在侧面暴露,而V形槽侧面硅仍旧被上述电热绝缘焊料电隔离。然后采用溅射技术在整片晶圆上沉积金属,通过光刻技术,形成部分金属覆盖和部分金属暴露的图案,随后通过电镀在暴露金属处产生UBM(under ball metal)层,接着蚀刻去覆盖的金属,至此形成了一个从焊垫侧面到芯片背部的接触,并完成布线,得到了自顶至底环绕芯片的引线金属层214。随后在引线金属层214的表面涂覆焊接保护涂料,形成保护层218,所述焊接保护涂料主要是热塑性感光型树脂。其后是在晶圆背部通过丝网印刷技术印刷焊球锡膏,并回流焊形成焊接凸起220。然后将晶圆沿切割道中心切割开来,得到带有球栅阵列的芯片尺寸封装(CSP)芯片。这些封装后的成品芯片通过焊接凸起220回流焊到PCB板上相连接,实现信号的输入和输出。
如图3所示,上述工艺步骤可概括如下:玻璃/晶圆压合-晶圆背面减薄-开口形成-V形槽获取-V形槽填充-第二块玻璃压合-焊料涂布-机械半切-溅射沉积金属-线路形成-电镀形成UBM-形成保护层-形成焊接凸起-切割形成单颗芯片。该工艺中造成图1所示封装结构的缺陷的原因主要存在于两个方面,下面分开阐述:
一方面,所述缺陷产生于线路形成步骤。具体来说,所述线路形成的工艺步骤可进一步细分为制作线路掩膜板和光刻蚀两个步骤。现有的线路掩膜板设计图案通常如图4所示,其上相邻芯片上相对线路(所述相对线路即图4中所示的12与22、32与42及13与33、23与43)的尾部呈方形,并在切割道中心Y1和X1对接形成直线。这种线路掩膜板设计图案通过光刻蚀技术反应到晶圆上,再通过最终的切割形成单颗芯片后便会形成如图1中A所示的金属引线层214上位于封装体侧壁的端面b暴露于空气中的缺陷。
另一方面,目前上述晶圆级芯片尺寸封装工艺中,由于在电镀形成UBM层后直接进行焊接保护涂料的涂覆,使得焊接保护涂料无法充分渗透进入相邻芯片的切割道中心,因此也就使得相邻芯片在沿切割道中心切开后,保护层218无法有效包覆引线金属层214上位于封装体侧壁的端面b,最终导致图1中A处缺陷的产生。
发明内容
本发明目的是:针对现有技术的不足,提供一种能够大大提高焊垫侧面与引线金属层连接点稳定性的半导体芯片的封装结构及其制造工艺。
本发明的技术方案是:本发明首先提供一种半导体芯片的封装结构,包括封装体、封装在封装体内并包含感光元件的芯片、与芯片连接的焊垫、与焊垫侧面暴露处以T型连接方式相连且同时沿封装体侧壁延伸至封装体背部并与焊接凸起相连的引线金属层,以及覆于引线金属层外表面的保护层;其特征在于所述保护层还包覆引线金属层上位于封装体侧壁的端面。
本发明中所述封装体包括基底、设于基底上呈闭环结构的空腔壁、树脂层和玻璃层,所述芯片的正面通过焊垫与基底上的空腔壁压合形成空腔包围所述感光元件;所述树脂层包覆所述芯片四周及背面,所述玻璃层则覆于树脂层的背面。
本发明中所述玻璃层背面与引线金属层之间还设有绝缘层。
本发明另一方面提供一种上述半导体芯片的封装结构的制造工艺,具体的讲该工艺是一种晶圆级芯片尺寸封装工艺,其包括如下工艺步骤:玻璃/晶圆压合、晶圆背面减薄、开口形成、V形槽获取、V形槽填充、第二块玻璃压合、焊料涂布、机械半切、溅射沉积金属、线路形成、电镀形成UBM、形成保护层、形成焊接凸起、切割形成单颗芯片;其改进之处是在所述线路形成步骤中,使线路掩膜板的设计图案上相邻芯片的相对线路的尾部在切割道中呈圆弧状,并以圆弧相切于切割道中心,进而采用该线路掩膜板对晶圆进行光刻蚀形成图案。
本发明同时提供另一种所述半导体芯片的封装结构的制造工艺,具体的讲该工艺是一种晶圆级芯片尺寸封装工艺,其包括如下工艺步骤:玻璃/晶圆压合、晶圆背面减薄、开口形成、V形槽获取、V形槽填充、第二块玻璃压合、焊料涂布、机械半切、溅射沉积金属、线路形成、电镀形成UBM、形成保护层、形成焊接凸起、切割形成单颗芯片;其改进之处是在电镀形成UBM之后,先沿切割道对晶圆进行机械半切,再形成保护层,也即在电镀形成UBM步骤和形成保护层步骤之间增加机械半切步骤。并且本发明中进一步限定该机械半切步骤的切割宽度为晶圆切割道宽度的50%~100%,切割深度则是切进玻璃10μm-50μm。
本发明中对上述两种制造工艺中所涉及的同现有技术相同的工艺步骤解释如下:
其中所述玻璃/晶圆压合步骤,即将晶圆与同样尺寸的无碱玻璃(该无碱玻璃最终形成基底)压合粘接起来。这样,在封装的初始阶段,晶圆就被玻璃盖住保护,尽可能地减少了芯片被外界的污染。其中玻璃上的空腔,通过旋涂光刻胶(又称光阻),利用光刻技术形成。
所述晶圆背面减薄步骤,即对与玻璃压合后的晶圆背面减薄。
所述开口形成步骤,即利用光刻技术在晶圆背面以切割道中心为对称轴,形成开口,开口周围仍旧是光刻胶。
所述V形槽获取步骤,即通过等离子体干法蚀刻技术,以光刻胶作掩模,沿着开口处纵向和横向刻蚀硅,形成符合要求的V形槽,并暴露芯片焊垫(有时又叫芯片电极)一部分。同现有技术一样,这些V形槽的角度和深度可以通过调节等离子体工作参数控制。V形槽形成后,去掉作掩模用的光刻胶。
所述V形槽填充步骤,即用电绝缘材料(环氧类聚合物或丙烯酸)填充整个V形槽。
所述第二块玻璃压合步骤,即在晶圆的另一面压合第二块玻璃的过程,至此,形成了玻璃/晶圆/玻璃的三明治结构。
所述焊料涂布步骤即在第二块玻璃背面涂布机械缓冲用的电热绝缘焊料。
所述机械半切步骤,即以切割道中心机械半切填充后的V形槽,使与芯片相连的焊垫在侧面暴露,而V形槽侧面硅仍旧被上述电热绝缘焊料电隔离。
所述溅射沉积金属步骤,即采用溅射技术在整片晶圆上沉积金属。
所述线路形成步骤即采用预先制成的线路掩膜板在整片晶圆上通过光刻技术形成部分金属覆盖和部分金属暴露的图案。
所述电镀形成UBM步骤,即通过电镀在暴露金属处产生UBM(underball metal)层,接着蚀刻去覆盖的金属,至此形成了一个从焊垫侧面到芯片背部的接触,并完成布线,得到了自顶至底环绕芯片的引线金属层。
所述形成保护层步骤,即在前一步骤形成的引线金属层表面涂覆焊接保护涂料的过程,该焊接保护涂料主要是热塑性感光型树脂。
所述形成焊接凸起步骤,即在晶圆背部通过丝网印刷技术印刷焊球锡膏,并回流焊形成焊接凸起。
所述切割形成单颗芯片步骤,即将晶圆沿切割道中心切割开来,得到带有球栅阵列的芯片尺寸封装(CSP)芯片。
最终封装后的成品芯片通过焊接凸起回流焊到PCB板上相连接,实现信号的输入和输出。
本发明的优点是:
本发明增强了半导体芯片的封装结构中焊垫侧面与引线金属层连接点的稳定性,确保了该连接点处的电性能,使得半导体芯片封装产品的质量得到进一步提高。
附图说明
下面结合附图及实施例对本发明作进一步描述:
图1为现有的晶圆级芯片尺寸封装结构示意图;
图2为本发明的晶圆级芯片尺寸封装结构示意图;
图3为目前晶圆级芯片尺寸封装工艺步骤流程图;
图4为目前晶圆级芯片尺寸封装工艺中采用的线路掩膜板设计图案;
图5为本发明改进的线路掩膜板设计图案;
图6为本发明改进的工艺步骤流程图。
其中:201、感光元件;202、基底;204、空腔壁;206、焊垫;208、芯片;210、树脂层;212、玻璃层;214、引线金属层;216、绝缘层;218、保护层;220、焊接凸起;b、端面。
具体实施方式
实施例:首先结合图2所示,本发明提供的这种半导体芯片的封装结构是一种晶圆级芯片尺寸封装结构,其包括封装体、封装在封装体内并包含感光元件201的芯片208、与芯片208连接的焊垫206、与焊垫206侧面暴露处以T型连接方式相连且同时沿封装体侧壁延伸至封装体背部并与焊接凸起220相连的引线金属层214,以及覆于引线金属层214外表面的保护层218。本实施例中所述的封装体具体由基底202、设于基底202上呈闭环结构的空腔壁204、树脂层210、绝缘层216和玻璃层212共同组成,芯片208的正面通过焊垫206与基底202上的空腔壁204压合形成空腔包围所述感光元件201;所述树脂层210包覆所述芯片208四周及背面,所述玻璃层212则覆于树脂层210的背面。所述绝缘层216设于所述玻璃层212背面与引线金属层214之间。具体如图2中A′所示的那样,本实施例与图1所示的现有技术所不同的是所述保护层218还包覆引线金属层214上位于封装体侧壁的端面b,这种结构有效的消除了引线金属层214上位于封装体侧壁的端面b易受到外力的作用而导致引线开裂,以及易氧化或被腐蚀的缺陷,增强及确保了引线金属层214与焊垫206侧面连接点的稳定性和电性能,大大提高了产品质量。
本发明另一方面提供一种上述半导体芯片的封装结构的制造工艺,具体的讲该工艺是一种晶圆级芯片尺寸封装工艺,其工艺步骤如下:
1.玻璃/晶圆压合步骤,即将晶圆与同样尺寸的无碱玻璃(该无碱玻璃最终形成基底202)压合粘接起来。这样,在封装的初始阶段,晶圆就被玻璃盖住保护,尽可能地减少了芯片被外界的污染。其中玻璃上的空腔,通过旋涂光刻胶(又称光阻),利用光刻技术形成。
2.晶圆背面减薄步骤,即对与玻璃压合后的晶圆背面减薄。
3.开口形成步骤,即利用光刻技术在晶圆背面以切割道中心为对称轴,形成开口,开口周围仍旧是光刻胶。
4.V形槽获取步骤,即通过等离子体干法蚀刻技术,以光刻胶作掩模,沿着开口处纵向和横向刻蚀硅,形成符合要求的V形槽,并暴露与芯片208相连的焊垫206(有时又叫芯片电极)一部分。同现有技术一样,这些V形槽的角度和深度可以通过调节等离子体工作参数控制。V形槽形成后,去掉作掩模用的光刻胶。
5.V形槽填充步骤,即用电绝缘材料(环氧类聚合物或丙烯酸)填充整个V形槽。
6.第二块玻璃压合步骤,即在晶圆的另一面压合第二块玻璃的过程,至此,形成了玻璃/晶圆/玻璃的三明治结构。
7.焊料涂布步骤,即在第二块玻璃背面涂布机械缓冲用的电热绝缘焊料。
8.机械半切步骤,即以切割道中心机械半切填充后的V形槽,使与芯片208相连的焊垫206在侧面暴露,而V形槽侧面硅仍旧被上述电热绝缘焊料电隔离。
9.溅射沉积金属步骤,即采用溅射技术在整片晶圆上沉积金属。
10.线路形成步骤,即采用预先制成的线路掩膜板在整片晶圆上通过光刻技术形成部分金属覆盖和部分金属暴露的图案。结合图5所示,本工艺方案的改进之处是使得线路掩膜板设计图案上相邻芯片的相对线路A03与C03,B03与D03,以及A02与B02,C02与D02的尾部在切割道中呈圆弧状,并以圆弧相切于切割道中心X1及Y1,进而采用该线路掩膜板对晶圆进行光刻蚀形成图案。
11.电镀形成UBM步骤,即通过电镀在暴露金属处产生UBM(underball metal)层,接着蚀刻去覆盖的金属,至此形成了一个从焊垫侧面到芯片背部的接触,并完成布线,得到了自顶至底环绕芯片的引线金属层214。
12.形成保护层步骤,即在前一步骤形成的引线金属层214表面涂覆焊接保护涂料形成保护层218的过程,所采用的焊接保护涂料主要是热塑性感光型树脂。
13.形成焊接凸起步骤,即在晶圆背部通过丝网印刷技术印刷焊球锡膏,并回流焊形成焊接凸起220。
14.切割形成单颗芯片步骤,即将晶圆沿切割道中心切割开来,得到带有球栅阵列的芯片尺寸封装(CSP)芯片。由于之前的步骤9中,采用如图5所示的线路掩膜板对晶圆进行光刻蚀,经过此步骤后,线路掩膜板上的设计图案反应到晶圆上即使得相邻芯片上的引线金属层214的连接端分离于切割道中心X1、Y1的两侧,在经过步骤11后,保护层218将引线金属层214上位于封装体侧壁的端面b完全覆盖,这样当沿切割道中心切割开晶圆后,引线金属层214上位于封装体侧壁的端面b必将形成如图2中A′所示的被保护层218所包覆的结构。
本发明同时提供另一种图2所示半导体芯片的封装结构的制造工艺,如图6所示,具体的讲该工艺是一种晶圆级芯片尺寸封装工艺,其工艺步骤如下:
1.玻璃/晶圆压合步骤,即将晶圆与同样尺寸的无碱玻璃(该无碱玻璃最终形成基底202)压合粘接起来。这样,在封装的初始阶段,晶圆就被玻璃盖住保护,尽可能地减少了芯片被外界的污染。其中玻璃上的空腔,通过旋涂光刻胶(又称光阻),利用光刻技术形成。
2.晶圆背面减薄步骤,即对与玻璃压合后的晶圆背面减薄。
3.开口形成步骤,即利用光刻技术在晶圆背面以切割道中心为对称轴,形成开口,开口周围仍旧是光刻胶。
4.V形槽获取步骤,即通过等离子体干法蚀刻技术,以光刻胶作掩模,沿着开口处纵向和横向刻蚀硅,形成符合要求的V形槽,并暴露与芯片208相连的焊垫206(有时又叫芯片电极)一部分。同现有技术一样,这些V形槽的角度和深度可以通过调节等离子体工作参数控制。V形槽形成后,去掉作掩模用的光刻胶。
5.V形槽填充步骤,即用电绝缘材料(环氧类聚合物或丙烯酸)填充整个V形槽。
6.第二块玻璃压合步骤,即在晶圆的另一面压合第二块玻璃的过程,至此,形成了玻璃/晶圆/玻璃的三明治结构。
7.焊料涂布步骤,即在第二块玻璃背面涂布机械缓冲用的电热绝缘焊料。
8.机械半切步骤,即以切割道中心机械半切填充后的V形槽,使与芯片208相连的焊垫206在侧面暴露,而V形槽侧面硅仍旧被上述电热绝缘焊料电隔离。
9.溅射沉积金属步骤,即采用溅射技术在整片晶圆上沉积金属。
10.线路形成步骤,即采用预先制成的线路掩膜板在整片晶圆上通过光刻技术形成部分金属覆盖和部分金属暴露的图案。
11.电镀形成UBM步骤,即通过电镀在暴露金属处产生UBM(underball metal)层,接着蚀刻去覆盖的金属,至此形成了一个从焊垫侧面到芯片背部的接触,并完成布线,得到了自顶至底环绕芯片的引线金属层214。
12.机械半切步骤,沿切割道对晶圆进行机械半切,切割宽度为晶圆切割道宽度的50%~100%,切割深度则是切进玻璃10μm-50μm。
13.形成保护层步骤,即在引线金属层214表面涂覆焊接保护涂料形成保护层218的过程,所采用的焊接保护涂料主要是热塑性感光型树脂。由于前一步骤对晶圆进行了机械半切,故此步骤中涂覆的焊接保护涂料能够充分渗入相邻两个芯片之间的切割道中心,对引线金属层214表面及其上位于封装体侧壁的端面b进行完全的覆盖。
14.形成焊接凸起步骤,即在晶圆背部通过丝网印刷技术印刷焊球锡膏,并回流焊形成焊接凸起220。
15.切割形成单颗芯片步骤,即将晶圆沿切割道中心切割开来,得到带有球栅阵列的芯片尺寸封装(CSP)芯片。
本工艺方案相比如图3所示现有工艺步骤的改进之处即在电镀形成UBM步骤和形成保护层步骤之间增加了机械半切步骤,该步骤中涂覆的焊接保护涂料能够充分渗入相邻两个芯片之间的切割道中心,对引线金属层214表面及其上位于封装体侧壁的端面b进行完全的覆盖。这样当沿切割道中心切割开晶圆后,每个芯片的引线金属层214上位于封装体侧壁的端面b必将形成如图2中A′所示的被保护层218所包覆的结构。
Claims (3)
1.一种半导体芯片封装结构的制造工艺,包括如下工艺步骤:玻璃/晶圆压合、晶圆背面减薄、开口形成、V形槽获取、V形槽填充、第二块玻璃压合、焊料涂布、机械半切、溅射沉积金属、线路形成、电镀形成UBM并蚀刻得到引线金属层、形成保护层、形成焊接凸起、切割形成单颗芯片;其特征在于所述线路形成步骤中使线路掩膜板的设计图案上相邻芯片的相对线路的尾部在切割道中呈圆弧状,并以圆弧相切于切割道中心,进而采用该线路掩膜板对晶圆进行光刻蚀形成图案,使保护层包覆引线金属层上位于封装体侧壁的端面。
2.一种半导体芯片封装结构的制造工艺,包括如下工艺步骤:玻璃/晶圆压合、晶圆背面减薄、开口形成、V形槽获取、V形槽填充、第二块玻璃压合、焊料涂布、机械半切、溅射沉积金属、线路形成、电镀形成UBM并蚀刻得到引线金属层、形成保护层、形成焊接凸起、切割形成单颗芯片;其特征在于在电镀形成UBM并蚀刻得到引线金属层之后,先沿切割道对晶圆进行机械半切,再形成保护层,使保护层包覆引线金属层上位于封装体侧壁的端面。
3.根据权利要求2所述的半导体芯片封装结构的制造工艺,其特征在于所述电镀形成UBM并蚀刻得到引线金属层步骤之后的机械半切,其切割宽度为晶圆切割道宽度的50%~100%,切割深度则是切进玻璃10μm-50μm。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910186275 CN101710581B (zh) | 2009-10-16 | 2009-10-16 | 半导体芯片的封装结构及其制造工艺 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN 200910186275 CN101710581B (zh) | 2009-10-16 | 2009-10-16 | 半导体芯片的封装结构及其制造工艺 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101710581A CN101710581A (zh) | 2010-05-19 |
CN101710581B true CN101710581B (zh) | 2012-12-26 |
Family
ID=42403358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200910186275 Active CN101710581B (zh) | 2009-10-16 | 2009-10-16 | 半导体芯片的封装结构及其制造工艺 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101710581B (zh) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102738131B (zh) * | 2012-03-07 | 2016-02-24 | 苏州晶方半导体科技股份有限公司 | 半导体模组、封装结构及其封装方法 |
CN103342338B (zh) * | 2013-07-22 | 2016-08-10 | 苏州晶方半导体科技股份有限公司 | 微电子机械系统芯片的晶圆级封装方法及封装结构 |
CN104409464A (zh) * | 2014-11-23 | 2015-03-11 | 北京工业大学 | 带应力保护结构的高可靠性影像传感器封装 |
CN104392958A (zh) * | 2014-11-23 | 2015-03-04 | 北京工业大学 | 晶圆级含硅通孔的半导体封装方法 |
CN104409422A (zh) * | 2014-11-23 | 2015-03-11 | 北京工业大学 | 一种含腔体的低厚度低成本芯片尺寸封装 |
CN104465581A (zh) * | 2014-11-23 | 2015-03-25 | 北京工业大学 | 一种低成本高可靠性芯片尺寸cis封装 |
CN106129027B (zh) * | 2016-06-24 | 2019-03-05 | 华进半导体封装先导技术研发中心有限公司 | 生物识别封装结构与制作方法 |
CN106098625B (zh) * | 2016-08-08 | 2023-05-02 | 华天科技(昆山)电子有限公司 | 等离子划片的芯片包封结构及制作方法 |
WO2018133057A1 (zh) * | 2017-01-22 | 2018-07-26 | 深圳市汇顶科技股份有限公司 | 晶圆级芯片的封装方法及封装体 |
US10714403B2 (en) | 2017-11-03 | 2020-07-14 | Advanced Semiconductor Engineering, Inc. | Semiconductor device package with patterned conductive layers and an interconnecting structure |
CN109692828B (zh) * | 2019-02-18 | 2024-01-23 | 成都泰美克晶体技术有限公司 | 一种适用于1210封装尺寸的晶片挑选治具 |
CN110534441B (zh) * | 2019-07-25 | 2022-04-12 | 南通通富微电子有限公司 | 封装结构及其形成方法 |
CN110702381A (zh) * | 2019-09-27 | 2020-01-17 | 深圳市安思疆科技有限公司 | 一种用于doe完整性监测的封装方法及监测装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1996563A (zh) * | 2006-01-06 | 2007-07-11 | 日月光半导体制造股份有限公司 | 具有光学组件的半导体封装结构及其封装方法 |
CN101369568A (zh) * | 2008-09-12 | 2009-02-18 | 晶方半导体科技(苏州)有限公司 | 封装结构、封装方法及感光装置 |
-
2009
- 2009-10-16 CN CN 200910186275 patent/CN101710581B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1996563A (zh) * | 2006-01-06 | 2007-07-11 | 日月光半导体制造股份有限公司 | 具有光学组件的半导体封装结构及其封装方法 |
CN101369568A (zh) * | 2008-09-12 | 2009-02-18 | 晶方半导体科技(苏州)有限公司 | 封装结构、封装方法及感光装置 |
Also Published As
Publication number | Publication date |
---|---|
CN101710581A (zh) | 2010-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101710581B (zh) | 半导体芯片的封装结构及其制造工艺 | |
CN101419952B (zh) | 晶圆级芯片封装方法及封装结构 | |
CN103515362B (zh) | 堆叠式封装器件和封装半导体管芯的方法 | |
CN102005432B (zh) | 四面无引脚封装结构及其封装方法 | |
CN101964313B (zh) | 封装结构以及封装方法 | |
CN109817769B (zh) | 一种新型led芯片封装制作方法 | |
US20090085224A1 (en) | Stack-type semiconductor package | |
TWI404175B (zh) | 具電性連接結構之半導體封裝件及其製法 | |
KR20150009668A (ko) | 반도체 패키지 및 그 제조 방법 | |
CN102386104A (zh) | 四边扁平无接脚封装方法 | |
CN100501986C (zh) | 半导体装置及其制造方法 | |
US20150050782A1 (en) | Fabrication method of packaging substrate | |
CN101998213A (zh) | 一种mems麦克风的封装结构及晶圆级封装方法 | |
US12074137B2 (en) | Multi-chip package and manufacturing method thereof | |
CN105304605A (zh) | 一种芯片嵌入式封装结构及其封装方法 | |
CN107958882A (zh) | 芯片的封装结构及其制作方法 | |
CN105355641A (zh) | 高像素影像传感芯片的封装结构及封装方法 | |
CN106898625A (zh) | 图像传感器芯片的封装结构及封装方法 | |
CN103779245A (zh) | 芯片封装方法及封装结构 | |
CN103065975B (zh) | 一种再布线qfn封装器件的制造方法 | |
CN202473869U (zh) | 一种柱状凸点封装结构 | |
CN101110378A (zh) | 晶圆级封装方法 | |
CN203787410U (zh) | 一种高散热芯片嵌入式电磁屏蔽封装结构 | |
CN208580738U (zh) | 堆叠式芯片封装结构 | |
CN207651470U (zh) | 芯片的封装结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |