CN104465570B - 一种TSV Interposer结构及其封装方法 - Google Patents
一种TSV Interposer结构及其封装方法 Download PDFInfo
- Publication number
- CN104465570B CN104465570B CN201410846204.7A CN201410846204A CN104465570B CN 104465570 B CN104465570 B CN 104465570B CN 201410846204 A CN201410846204 A CN 201410846204A CN 104465570 B CN104465570 B CN 104465570B
- Authority
- CN
- China
- Prior art keywords
- blind hole
- layer
- wafer
- metal layer
- interconnection metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本发明公开了一种TSV Interposer结构及其封装方法,属于半导体封装技术领域。其封装方法如下:取晶圆并在晶圆的一面开设盲孔Ⅰ,通过同时抽真空、加热、加压的方式将绝缘层压合在晶圆的表面和盲孔Ⅰ内,通过定位、激光开孔工艺在盲孔Ⅰ内开设盲孔Ⅱ,通过再布线工艺在绝缘层的表面和盲孔Ⅱ内形成再布线金属层Ⅰ,再布线金属层Ⅰ于晶圆的上方设置输入/输出端Ⅰ和保护层,通过机械抛磨的方法减薄晶圆的另一面,形成减薄面,通过再布线工艺在减薄面上形成再布线金属层Ⅱ,该再布线金属层Ⅱ于绝缘层开口处与再布线金属层Ⅰ连接,将采用晶圆级封装工艺完成的TSV Interposer结构切割、裂片。本发明有效地降低了工艺难度,提高了Interposer的良率。
Description
技术领域
本发明涉及一种TSV Interposer结构及其封装方法,属于半导体封装技术领域。
背景技术
Interposer 中的Silicon Interposer是用硅片做的类似电路板的器件,但其线宽、节点间距等都比电路板小。不同功能的芯片,比如CPU、 DRAM等可以连到同一siliconinterposer 上面,通过Silicon Interposer完成很多运算和数据交流,这样做比较省电,增加带宽。 类似于PCB, Silicon Interposer一般都有灌铜的通孔(TSV),不同芯片之间联合运算的结果,通过TSV传到与之连接的电路板。 所以Silicon Interposer 相当于连接多个芯片和同一电路板之间的桥梁。Silicon Interposer的TSV制作,传统工艺复杂,硅孔的直径受到限制,通常控制在30微米以内;如果将硅孔做得比较大,硅孔内填充的金属在后期使用时受热膨胀,导致硅孔或绝缘层破裂。因此,只能将硅孔做得较小;但小硅孔内的绝缘物质沉积、阻挡层/种子层沉积、以及填充金属又会变得很困难。因此,工艺控制比较难,良率也比较低。
发明内容
本发明的目的在于克服当前Interposer工艺制作的不足,提供一种降低工艺难度、提高良率的TSV Interposer结构及其封装方法。
本发明的目的是这样实现的:
本发明一种TSV Interposer结构,其包括硅基本体和硅通孔,所述硅通孔上下贯穿该硅基本体,所述硅基本体的一表面设置绝缘层,所述绝缘层延伸至硅通孔并布满硅通孔的内壁、且于所述硅通孔的底部开设绝缘层开口,
所述绝缘层的表面选择地设置再布线金属层Ⅰ,所述再布线金属层Ⅰ的表面沿绝缘层进入并填充实硅通孔,所述再布线金属层Ⅰ于硅基本体的上方的最外层设置输入/输出端Ⅰ,所述再布线金属层Ⅰ的表面覆盖保护层,并形成保护层开口,露出输入/输出端Ⅰ,
硅基本体的另一表面设置再布线金属层Ⅱ,所述再布线金属层Ⅱ于绝缘层开口处与再布线金属层Ⅰ连接,所述再布线金属层Ⅱ的最外层设有输入/输出端Ⅱ,所述再布线金属层Ⅱ的最内层与硅基本体的另一表面之间设置介电层,所述输入/输出端Ⅱ设置连接件。
所述硅通孔的横截面呈圆形,其直径为60~150微米,其深度为50~150微米。
所述再布线金属层Ⅰ和/或再布线金属层Ⅱ为复数层结构。
所述连接件为焊球或焊块或顶端为焊球的金属微柱。
所述绝缘层呈薄膜状。
于硅通孔内的所述绝缘层的厚度范围为10~30微米。
所述再布线金属层Ⅱ的最外层为介电层,并形成介电层开口,露出输入/输出端Ⅱ。
本发明一种TSV Interposer结构的封装方法,包括步骤:
取晶圆,并在晶圆的一面通过刻蚀的方法开设盲孔Ⅰ;
通过同时抽真空、加热、加压的方式将绝缘层压合在晶圆的表面和盲孔Ⅰ内;
通过定位、激光开孔工艺在盲孔Ⅰ内开设盲孔Ⅱ,盲孔Ⅱ的底部开设绝缘层开口;
通过再布线工艺在绝缘层的表面选择地形成再布线金属层Ⅰ,该再布线金属层Ⅰ按设计规划沿绝缘层进入临近的盲孔Ⅱ,并填充实盲孔Ⅱ,再布线金属层Ⅰ于晶圆的上方设置输入/输出端Ⅰ。
保护层覆盖于再布线金属层Ⅰ,并形成保护层开口,露出输入/输出端Ⅰ;
通过机械抛磨的方法减薄晶圆的另一面,直至露出再布线金属层Ⅰ在盲孔Ⅱ的末端,形成减薄面,并使盲孔Ⅰ成为硅通孔;
通过再布线工艺在减薄面上形成再布线金属层Ⅱ,该再布线金属层Ⅱ于绝缘层开口处与再布线金属层Ⅰ连接,再布线金属层Ⅱ的最外层设有输入/输出端Ⅱ,该再布线金属层Ⅱ的最内层与晶圆的另一表面之间设置介电层,其最外层为介电层,并形成介电层开口,露出输入/输出端Ⅱ;
在输入/输出端Ⅱ设置连接件;
将采用晶圆级封装工艺完成的TSV Interposer结构切割、裂片,形成单体。
所示绝缘层压合在晶圆的表面和盲孔Ⅰ内的条件:真空度为200Pa±10 Pa,加热温度设定在材料软化点附近,压力需要达到5kgf/cm2±0.2 kgf/cm2。
所述加热温度为120~150℃。
TSV Interposer是在硅上做成双面布线层及焊点,通过硅通孔实现垂直方向的互联;TSV Interposer利用半导体工艺可以做得比较精细。
相比与现有方案,本发明的有益效果是:
1、本发明利用硅通孔内填充绝缘层,然后再通过激光工艺形成贯穿绝缘层的微孔,微孔内填充再布线金属;微孔内绝缘层可以吸收金属膨胀时的应力,因此可以适当放大微孔的口些,以更好地进行孔内填充,有效地降低了工艺难度,提升了Interposer的良率;
2、本发明通过同时控制绝缘层贴合的真空、加热、加压的条件,有效地形成均匀的、充足的绝缘层厚度,提升了Interposer的良率。
附图说明
图1为本发明一种TSV Interposer结构的封装方法的流程图;
图2为本发明一种TSV Interposer结构的实施例的剖面示意图;
图3图2的变形;
图4~15为图3的一种TSV Interposer结构的封装方法的流程图;
图16为盲孔Ⅰ的另一种填充方法的示意图;
图中:
硅基本体11
硅通孔111
绝缘层2
绝缘层开口211
介电层31
介电层33
介电层开口331
再布线金属层Ⅰ41
输入/输出端Ⅰ411
再布线金属层Ⅱ42
输入/输出端Ⅱ421
保护层5
保护层开口51
连接件7
金属微柱71
焊球72;
晶圆10
盲孔Ⅰ101
盲孔Ⅱ210
毛细孔102。
具体实施方式
参见图1,本发明一种TSV Interposer结构的封装方法的工艺流程如下:
S1:取晶圆并在晶圆的一面开设盲孔Ⅰ;
S2:通过同时抽真空、加热、加压的方式将绝缘层压合在晶圆的表面和盲孔Ⅰ内;
S3:通过激光定位、开孔工艺在盲孔Ⅰ内开设盲孔Ⅱ;
S4:通过再布线工艺在绝缘层的表面和盲孔Ⅱ内形成再布线金属层Ⅰ,再布线金属层Ⅰ于晶圆的上方设置输入/输出端Ⅰ和保护层;
S5:通过机械抛磨的方法减薄晶圆的另一面,直至露出再布线金属层Ⅰ在盲孔Ⅱ的末端,形成减薄面;
S6:通过再布线工艺在减薄面上形成再布线金属层Ⅱ,该再布线金属层Ⅱ于绝缘层开口处与再布线金属层Ⅰ连接,再布线金属层Ⅱ的最外层设有输入/输出端Ⅱ;
S7:将采用晶圆级封装工艺完成的TSV Interposer结构切割、裂片,形成单体。
现在将在下文中参照附图更加充分地描述本发明,在附图中示出了本发明的示例性实施例,从而本公开将本发明的范围充分地传达给本领域的技术人员。然而,本发明可以以许多不同的形式实现,并且不应被解释为限制于这里阐述的实施例。
实施例,参见图2至图3
本发明一种TSV Interposer结构,其硅基本体11设置若干个上下贯穿硅基本体11的硅通孔111。硅通孔111的横截面可以呈圆形或四边形、六边形等多边形,图中所示的硅通孔111的横截面呈圆形,其直径为60~150微米,其深度为50~150微米。
硅基本体11的一表面设置绝缘层2,该绝缘层2延伸至硅通孔111并布满硅通孔111的内壁、且于硅通孔111的底部开设绝缘层开口211,该绝缘层2呈薄膜状。该绝缘层2的材质为环氧树脂与填料形成的复合材料,填料可以是颗粒状的氧化硅或者氧化铝等材料。绝缘层2于硅通孔111的厚度范围一般在10~30微米,以保证使具有半导体性质的硅基本体11绝缘。绝缘层2的表面选择地设置再布线金属层Ⅰ41,该再布线金属层Ⅰ41的表面沿绝缘层2进入并填充实硅通孔111(再布线金属层Ⅰ41与绝缘层2之间有金属种子层,图中未示出)。该再布线金属层Ⅰ41可以是单层,也可以是多层。再布线金属层Ⅰ41于硅基本体11的上方的最外层设置输入/输出端Ⅰ411,保护层5覆盖再布线金属层Ⅰ41,并形成保护层开口51,露出输入/输出端Ⅰ411。保护层开口51的形状由实际需要确定。
硅基本体11的另一表面设置再布线金属层Ⅱ42,该再布线金属层Ⅱ42于绝缘层开口211处与再布线金属层Ⅰ41连接,该再布线金属层Ⅱ42可以是单层,也可以是复数层,以满足多重信息输入/输出的需要,再布线金属层Ⅱ42的最外层设有输入/输出端Ⅱ421。该再布线金属层Ⅱ42的最内层与硅基本体11的另一表面之间设置介电层31(再布线金属层Ⅱ42与介电层31之间有金属种子层,图中未示出)。输入/输出端Ⅱ421设置连接件7。连接件7包括但不限于焊球或焊块,也可以是顶端为焊球的金属微柱。
图3中,再布线金属层Ⅱ42的最外层也可以为介电层33,并形成介电层开口331,露出输入/输出端Ⅱ421。输入/输出端Ⅱ421设置连接件7。连接件7包括但不限于焊球或焊块,也可以是顶端为焊球的金属微柱。
使用时,TSV Interposer结构位于芯片与封装基板(如PCB板)之间,在半导体芯片与封装基板的之间进行引脚节距的密和疏的转换,起到转接作用。
本发明图3所示实施例的一种TSV Interposer结构的封装方法,参见图4至图15,包括如下步骤:
参见图4,取晶圆10,并在晶圆10的一面通过刻蚀的方法开设盲孔Ⅰ101,盲孔Ⅰ101的位置根据实际需要的硅通孔111的参数设计确定,其深度需要为后续成形的硅通孔111留足够余量。
参见图5,在晶圆10开设盲孔Ⅰ101的表面贴合呈薄膜状的绝缘层2,该绝缘层2延伸至盲孔Ⅰ101并通过压合的方法进行盲孔Ⅰ101的填充。该绝缘层2的材质为环氧树脂与填料形成的复合材料,填料可以是颗粒状的氧化硅或者氧化铝等材料。该绝缘层2通过同时抽真空、加热、加压的方式进行压合,使其贴合于晶圆10的表面,并且渗入盲孔Ⅰ101的内部。具体地,绝缘层2在贴合晶圆10的表面和填充盲孔Ⅰ101过程中采用真空压膜设备,选择用低压,一般降压至真空度为200Pa左右,加热温度设定在材料软化点附近,压力需要达到5kgf/cm2左右,以将孔内部的残留气体排出,保证绝缘层能够填充盲孔Ⅰ101的内部。上述参数根据绝缘层2的实际掺合比例决定,优选真空度为200Pa±10 Pa,加热温度为120~150℃°,压力为5kgf/cm2±0.2 kgf/cm2。
参见图6,通过定位、激光烧蚀开孔工艺在盲孔Ⅰ101内开设盲孔Ⅱ210,盲孔Ⅱ210的开口尺寸小于盲孔Ⅰ101的开口尺寸,使盲孔Ⅱ210的内壁留有一定厚度的绝缘层2,通常绝缘层厚度需要在10微米以上,以保证使具有半导体性质的硅基本体11绝缘。盲孔Ⅱ210的底部开设绝缘层开口211。
参见图7,通过再布线工艺在绝缘层2的表面选择地形成再布线金属层Ⅰ41,该再布线金属层Ⅰ41按设计规划沿绝缘层2进入临近的盲孔Ⅱ210,并填充实盲孔Ⅱ210,再布线金属层Ⅰ41于晶圆10的上方设置输入/输出端Ⅰ411。具体地,该再布线金属层Ⅰ41的制作方法为:先通过化学镀铜工艺在绝缘层2的表面形成厚度0.5微米左右的金属种子层,然后依次通过光刻开口图案、电镀金属、去光刻胶、腐蚀无效金属种子层,最终形成绝缘层2表面的金属线路和盲孔Ⅱ210内的金属填充。
参见图8,保护层5覆盖再布线金属层Ⅰ41,并形成保护层开口51,露出输入/输出端Ⅰ411。保护层开口51的形状由实际需要确定。
参见图9和图10,硅基本体11的上方通过粘合胶91临时键合载体圆片9,并整体上下翻转180°,使晶圆10的另一面朝上。
参见图11,通过机械抛磨的方法减薄晶圆10的另一面,可以去除部分露出再布线金属层Ⅰ41在盲孔Ⅱ210的末端,形成光滑、平坦的减薄面120,并使盲孔Ⅰ101成为硅通孔111。
参见图12,再次通过再布线工艺在减薄面120上形成再布线金属层Ⅱ42,该再布线金属层Ⅱ42于绝缘层开口211处与再布线金属层Ⅰ41连接,该再布线金属层Ⅱ42可以是单层,也可以是复数层,以满足多重信息输入/输出的需要,再布线金属层Ⅱ42的最外层设有输入/输出端Ⅱ421。该再布线金属层Ⅱ42的最内层与晶圆10的另一表面之间设置介电层31,其最外层为介电层33,并形成介电层开口331,露出输入/输出端Ⅱ421。
参见图13,在输入/输出端Ⅱ421设置连接件7。连接件7包括但不限于焊球或焊块,或者是顶端为焊球的金属微柱。
参见图14,通过拆键合工艺去除粘合胶91和载体圆片9。
参见图15,将采用晶圆级封装工艺完成的TSV Interposer结构沿切割线19切割、裂片,形成单体。
本发明一种圆片级TSV Interposer结构及其封装方法不限于上述优选实施例,如在盲孔Ⅰ101的底部通过激光开孔工艺可以开设尽可能多的毛细孔102,该毛细孔102的深度越深越好,最好穿透晶圆10的剩余深度。由于众多毛细孔102的存在,残存的气体可以暂时寄居于毛细孔102,绝缘层2也可以有效地填满盲孔Ⅰ101,如图16所示。
因此,任何本领域技术人员在不脱离本发明的精神和范围内,依据本发明的技术实质对以上实施例所作的任何修改、等同变化及修饰,均落入本发明权利要求所界定的保护范围内。
Claims (3)
1.一种TSV Interposer结构的封装方法,包括步骤:
步骤一、取晶圆(10),并在晶圆(10)的一面通过刻蚀的方法开设盲孔Ⅰ(101);
步骤二、通过同时抽真空、加热、加压的方式将绝缘层(2)压合在晶圆(10)的表面和盲孔Ⅰ(101)内;
步骤三、通过定位、激光开孔工艺在盲孔Ⅰ(101)内开设盲孔Ⅱ(210),盲孔Ⅱ(210)的底部开设绝缘层开口(211);
步骤四、通过再布线工艺在绝缘层(2)的表面选择地形成再布线金属层Ⅰ(41),该再布线金属层Ⅰ(41)按设计规划沿绝缘层(2)进入临近的盲孔Ⅱ(210),并填充实盲孔Ⅱ(210),再布线金属层Ⅰ(41)于晶圆(10)的上方设置输入/输出端Ⅰ(411);
步骤五、保护层(5)覆盖于再布线金属层Ⅰ(41),并形成保护层开口(51),露出输入/输出端Ⅰ(411);
步骤六、通过机械抛磨的方法减薄晶圆(10)的另一面,直至露出再布线金属层Ⅰ(41)在盲孔Ⅱ(210)的末端,形成减薄面(120),并使盲孔Ⅰ(101)成为硅通孔(111);
步骤七、通过再布线工艺在减薄面(120)上形成再布线金属层Ⅱ(42),该再布线金属层Ⅱ(42)于绝缘层开口(211)处与再布线金属层Ⅰ(41)连接,再布线金属层Ⅱ(42)的最外层设有输入/输出端Ⅱ(421),该再布线金属层Ⅱ(42)的最内层与晶圆(10)的另一表面之间设置介电层(31),其最外层为介电层(33),并形成介电层开口(331),露出输入/输出端Ⅱ(421);
步骤八、在输入/输出端Ⅱ(421)设置连接件(7);
步骤九、将采用晶圆级封装工艺完成的TSV Interposer结构切割、裂片,形成单体。
2.根据权利要求1所述的一种TSV Interposer结构的封装方法,其特征在于:所示绝缘层(2)压合在晶圆(10)的表面和盲孔Ⅰ(101)内的条件:真空度为200Pa±10 Pa,加热温度设定在材料软化点附近,压力需要达到5kgf/cm2±0.2 kgf/cm2。
3.根据权利要求2所述的一种TSV Interposer结构的封装方法,其特征在于:所述加热温度为120~150℃。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410846204.7A CN104465570B (zh) | 2014-12-31 | 2014-12-31 | 一种TSV Interposer结构及其封装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410846204.7A CN104465570B (zh) | 2014-12-31 | 2014-12-31 | 一种TSV Interposer结构及其封装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN104465570A CN104465570A (zh) | 2015-03-25 |
CN104465570B true CN104465570B (zh) | 2017-06-23 |
Family
ID=52911388
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410846204.7A Active CN104465570B (zh) | 2014-12-31 | 2014-12-31 | 一种TSV Interposer结构及其封装方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN104465570B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104992923B (zh) * | 2015-07-28 | 2017-11-28 | 江阴长电先进封装有限公司 | 一种硅通孔互连结构的成形方法 |
CN105679734B (zh) * | 2016-03-07 | 2018-05-25 | 中国科学院上海微系统与信息技术研究所 | 集成无源元件转接板及其制备方法 |
US10679941B2 (en) | 2017-08-31 | 2020-06-09 | Yangtze Memory Technologies Co., Ltd. | Method for forming three-dimensional integrated wiring structure and semiconductor structure thereof |
CN107644839B (zh) | 2017-08-31 | 2018-10-02 | 长江存储科技有限责任公司 | 用于三维存储器的晶圆三维集成引线工艺及其结构 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102157438A (zh) * | 2011-01-31 | 2011-08-17 | 江阴长电先进封装有限公司 | 晶圆级转接板的制备方法 |
CN103165561A (zh) * | 2013-02-28 | 2013-06-19 | 江阴长电先进封装有限公司 | 一种硅基转接板的封装结构 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080017407A1 (en) * | 2006-07-24 | 2008-01-24 | Ibiden Co., Ltd. | Interposer and electronic device using the same |
TWI528876B (zh) * | 2012-03-22 | 2016-04-01 | 矽品精密工業股份有限公司 | 中介板及其電性測試方法 |
-
2014
- 2014-12-31 CN CN201410846204.7A patent/CN104465570B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102157438A (zh) * | 2011-01-31 | 2011-08-17 | 江阴长电先进封装有限公司 | 晶圆级转接板的制备方法 |
CN103165561A (zh) * | 2013-02-28 | 2013-06-19 | 江阴长电先进封装有限公司 | 一种硅基转接板的封装结构 |
Also Published As
Publication number | Publication date |
---|---|
CN104465570A (zh) | 2015-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10832942B2 (en) | Non-embedded silicon bridge chip for multi-chip module | |
CN103119711B (zh) | 形成完全嵌入式非凹凸内建层封装件的方法和由此形成的结构 | |
TWI460845B (zh) | 具有區域陣列單元連接器之可堆疊模製微電子封裝 | |
TWI536519B (zh) | 半導體封裝結構以及其製造方法 | |
TWI389291B (zh) | 三維堆疊晶粒封裝結構 | |
KR101690549B1 (ko) | 내장 칩 패키지 | |
TWI801531B (zh) | 半導體結構與其形成方法 | |
US8916481B2 (en) | Embedded wafer level package for 3D and package-on-package applications, and method of manufacture | |
TWI393240B (zh) | 組裝堆疊晶粒之半導體封裝的方法 | |
TWI427753B (zh) | 封裝結構以及封裝製程 | |
US7829987B2 (en) | Carrier structure embedded with semiconductor chips and method for manufacturing the same | |
US8114708B2 (en) | System and method for pre-patterned embedded chip build-up | |
CN107123605A (zh) | 半导体封装件及其返工工艺 | |
CN104465570B (zh) | 一种TSV Interposer结构及其封装方法 | |
CN101290889A (zh) | 布线板制造方法、半导体器件制造方法和布线板 | |
US9496154B2 (en) | Use of underfill tape in microelectronic components, and microelectronic components with cavities coupled to through-substrate vias | |
TWI550737B (zh) | 晶片封裝體及其製造方法 | |
TWI590398B (zh) | 製造包含高可靠性晶粒底膠之積體電路系統的方法 | |
JP2014007228A (ja) | 半導体装置及びその製造方法 | |
CN103426871B (zh) | 一种高密度混合叠层封装结构及其制作方法 | |
TW201209987A (en) | Chip structure having TSV connections and its stacking application | |
CN105489550B (zh) | 低成本晶圆级芯片尺寸硅通孔互连结构及其制备方法 | |
TW201606948A (zh) | 晶片封裝體及其製造方法 | |
TWI426588B (zh) | 封裝結構以及封裝製程 | |
JP2015115387A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |