CN102456828A - 具有凸块/基座的散热座及半导体芯片组 - Google Patents

具有凸块/基座的散热座及半导体芯片组 Download PDF

Info

Publication number
CN102456828A
CN102456828A CN2011102543545A CN201110254354A CN102456828A CN 102456828 A CN102456828 A CN 102456828A CN 2011102543545 A CN2011102543545 A CN 2011102543545A CN 201110254354 A CN201110254354 A CN 201110254354A CN 102456828 A CN102456828 A CN 102456828A
Authority
CN
China
Prior art keywords
projection
lid
pedestal
vertical direction
depression
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011102543545A
Other languages
English (en)
Inventor
林文强
王家忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yuqiao Semiconductor Co Ltd
Bridge Semiconductor Corp
Original Assignee
Yuqiao Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US12/911,729 external-priority patent/US8314438B2/en
Priority claimed from US13/050,934 external-priority patent/US20110163348A1/en
Application filed by Yuqiao Semiconductor Co Ltd filed Critical Yuqiao Semiconductor Co Ltd
Publication of CN102456828A publication Critical patent/CN102456828A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12041LED

Abstract

本发明公开了具有凸块/基座的散热座及凸块内含倒置凹穴的半导体芯片组。该半导体芯片组至少包含一半导体元件、一散热座、一导线及一黏着层。该散热座至少包含一凸块及一基座。该导线包含一焊垫及一端子。该半导体元件是设置于该凸块上,且位于该凸块内的一凹穴的相反侧,同时电性连结至该导线,并与该凸块热连结。该凸块自该基座延伸进入该黏着层的一开口,而该基座则自该凸块侧伸而出。该导线位于该凹穴外,并在该焊垫与该端子之间提供信号路由。

Description

具有凸块/基座的散热座及半导体芯片组
本申请案为2010年10月26日提出申请的第12/911,729号美国专利申请案的部分延续案,该申请案的内容在此以引用的方式并入本文。本申请案还主张2011年1月4日提出申请的第61/429,455号美国临时专利申请案的优先权,该申请案的内容也以引用的方式并入本文。
该在2010年10月26日提出申请的第12/911,729号美国专利申请案为2009年11月11日提出申请的第12/616,773号美国专利申请案的部分延续案,也为2009年11月11日提出申请的第12/616,775号美国专利申请案的部分延续案,后两案的内容在此以引用的方式并入本文。该在2010年10月26日提出申请的第12/911,729号美国专利申请案另主张2010年6月1日提出申请的第61/350,036号美国临时专利申请案及2010年5月1日提出申请的第61/330,318号美国临时专利申请案的优先权,后两案的内容也以引用的方式并入本文。
该在2009年11月11日提出申请的第12/616,773号美国专利申请案及该在2009年11月11日提出申请的第12/616,775号美国专利申请案均为2009年9月11日提出申请的第12/557,540号美国专利申请案的部分延续案,且也均为2009年9月11日提出申请的第12/557,541号美国专利申请案的部分延续案。
该在2009年9月11日提出申请的第12/557,540号美国专利申请案及该在2009年9月11日提出申请的第12/557,541号美国专利申请案均为2009年3月18日提出申请的第12/406,510号美国专利申请案的部分延续案。该第12/406,510号美国专利申请案主张2008年5月7日提出申请的第61/071,589号美国临时专利申请案、2008年5月7日提出申请的第61/071,588号美国临时专利申请案、2008年4月11日提出申请的第61/071,072号美国临时专利申请案及2008年3月25日提出申请的第61/064,748号美国临时专利申请案的优先权,上述各案的内容均以引用的方式并入本文。该在2009年9月11日提出申请的第12/557,540号美国专利申请案及该在2009年9月11日提出申请的第12/557,541号美国专利申请案也主张2009年2月9日提出申请的第61/150,980号美国临时专利申请案的优先权,其内容也以引用的方式并入本文。
技术领域
本发明是关于半导体芯片组,具体来讲,是关于一种由半导体元件、导线、黏着层及散热座组成的半导体芯片组及其制造方法。
背景技术
例如经封装与未经封装的半导体芯片等半导体元件可提供高电压、高频率及高效能的应用;该些应用为执行特定功能,所需消耗的功率很高,但是功率越高则半导体元件生热越多。此外,在封装密度提高及尺寸缩减后,可供散热的表面积缩小,更导致生热加剧。
半导体元件在高温操作下易产生效能衰退及使用寿命缩短等问题,甚至可能立即故障。高热不仅影响芯片效能,也可能因热膨胀不匹配而对芯片及其周遭元件产生热应力作用。因此,必须使芯片迅速有效散热方能确保其操作的效率与可靠度。一条高导热性路径通常是将热能传导并发散至一表面积较芯片或芯片所在的芯片座(die pad)更大的区域。
发光二极管(LED)近来已普遍成为白炽光源、荧光光源与卤素光源的替代光源。LED可为医疗、军事、招牌、信号、航空、航海、车辆、可携式设备、商用与住家照明等应用领域提供高能源效率及低成本的长时间照明。例如,LED可为灯具、手电筒、车头灯、探照灯、交通信号灯及显示器等设备提供光源。
LED中的高功率芯片在提供高亮度输出的同时也产生大量热能。然而,在高温操作下,LED会发生色偏、亮度降低、使用寿命缩短及立即故障等问题。此外,LED在散热方面有其限制,进而影响其光输出与可靠度。因此,LED格外突显市场对于具有良好散热效果的高功率芯片的需求。
LED封装体通常包含一LED芯片、一基座、电接点及一热接点。所述基座热连结至LED芯片并用以支撑该LED芯片。电接点则电性连结至LED芯片的阳极与阴极。热接点经由该基座热连结至LED芯片,其下方载具可充分散热以预防LED芯片过热。
业界积极以各种设计及制造技术投入高功率芯片封装体与导热板的研发,以期在此极度成本竞争的环境中满足效能需求。
塑料球栅阵列(PBGA)封装是将一芯片与一层压衬底包裹于一塑料外壳中,然后再以锡球黏附于一印刷电路板(PCB)之上。所述层压衬底包含一通常由玻璃纤维构成的介电层。芯片产生的热能可经由塑料及介电层传至锡球,进而传至印刷电路板。然而,由于塑料与介电层的导热性低,PBGA的散热效果不佳。
方形扁平无引脚(QFN)封装是将芯片设置在一焊接于印刷电路板的铜质芯片座上。芯片产生的热能可经由芯片座传至印刷电路板。然而,由于其导线架中介层的路由能力有限,使得QFN封装无法适用于高输入/输出(I/O)芯片或被动元件。
导热板为半导体元件提供电性路由、热管理与机械性支撑等功能。导热板通常包含一用于信号路由的衬底、一提供热去除功能的散热座或散热装置、一可供电性连结至半导体元件的焊垫,以及一可供电性连结至下一层芯片组的端子。该衬底可为一具有单层或多层路由电路系统及一或多层介电层的层压结构。该散热座可为一金属基座、金属块或埋设金属层。
导热板接合下一层芯片组。例如,下一层芯片组可为一具有印刷电路板及散热装置的灯座。在此范例中,一LED封装体是安设于导热板上,该导热板则安设于散热装置上,导热板/散热装置次芯片组与印刷电路板又安设于灯座中。此外,导热板经由导线电性连结至该印刷电路板。该衬底将电信号自该印刷电路板导向LED封装体,而该散热座则将LED封装体的热能发散并传递至该散热装置。因此,该导热板可为LED芯片提供一重要的热路径。
授予Juskey等人的第6,507,102号美国专利公开了一种芯片组,其中一由玻璃纤维与固化的热固性树脂所构成的复合衬底包含一中央开口。一具有类似前述中央开口正方或长方形状的散热块是黏附于该中央开口侧壁因而与该衬底结合。上、下导电层分别黏附于该衬底的顶部及底部,并通过贯穿该衬底的电镀导孔互为电性连结。一芯片设置于散热块上并打线接合(wire bonded)至上导电层,一封装材料模设成形于芯片上,而下导电层则设有锡球。
制造时,该衬底原为一置于下导电层上的乙阶(B-stage)树脂胶片。散热块是插设于中央开口,因而位于下导电层上,并与该衬底以一间隙相隔。上导电层则设于该衬底上。上、下导电层经加热及彼此压合后,使树脂熔化并流入前述间隙中固化。上、下导电层形成图案,因而在该衬底上形成电路布线,并使树脂溢料显露于散热块上。然后去除树脂溢料,使散热块露出。最后再将芯片安置于散热块上并进行打线接合与封装。
因此,芯片产生的热能可经由散热块传至印刷电路板。然而在量产时,以手工方式将散热块放置于中央开口内的作业极为费工,且成本高昂。此外,由于侧向的安装容差小,散热块不易精确定位于中央开口中,导致衬底与散热块之间易出现间隙以及打线不均的情形。如此一来,该衬底仅部分黏附于散热块,无法从散热块获得足够支撑力,且容易脱层。此外,用于去除部分导电层以显露树脂溢料的化学刻蚀液也将去除部分未被树脂溢料覆盖的散热块,使散热块不平且不易结合,最终导致芯片组的合格率偏低、可靠度不足且成本过高。
授予Ding等人的第6,528,882号美国专利公开一种高散热球栅阵列封装体,其衬底包含一金属芯层,而芯片则安置于金属芯层顶面的芯片座区域。一绝缘层是形成于金属芯层的底面。盲孔贯穿绝缘层直通金属芯层,且孔内填有散热锡球,另在该衬底上设有与散热锡球相对应的锡球。芯片产生的热能可经由金属芯层流向散热锡球,再流向印刷电路板。然而,夹设于金属芯层与印刷电路板间的绝缘层却对流向印刷电路板的热流造成限制。
授予Lee等人的第6,670,219号美国专利提出一种凹槽向下球栅阵列(CDBGA)封装体,其中一具有中央开口的接地板是设置于一散热座上以构成一散热衬底。一具有中央开口的衬底通过一具有中央开口的黏着层设置于该接地板上。一芯片是安装于该散热座上由接地板中央开口所形成的一凹槽内,且该衬底上设有锡球。然而,由于锡球是位于衬底上,散热座并无法接触印刷电路板,导致该散热座的散热作用仅限热对流而非热传导,因而大幅限制了其散热效果。
授予Woodall等人的第7,038,311号美国专利提供一种高散热BGA封装体,其散热装置为倒T形且包含一柱部与一宽基底。一设有窗型开口的衬底是安置于宽基底上,一黏着层则将柱部与宽基底黏附于该衬底。一芯片是安置于柱部上并打线接合至该衬底,一封装材料是模制成形于芯片上,该衬底上则设有锡球。柱部延伸穿过该窗型开口,并由宽基底支撑该衬底,至于锡球则位于宽基底与衬底周缘之间。芯片产生的热能可经由柱部传至宽基底,再传至印刷电路板。然而,由于宽基底上必须留有容纳锡球的空间,宽基底仅在对应于中央窗口与最内部锡球之间的位置突伸于该衬底下方。如此一来,该衬底在制造过程中便不平衡,且容易晃动及弯曲,进而导致芯片的安装、打线接合以及封装材料的模制成形均十分困难。此外,该宽基底可能因封装材料的模制成形而弯折,且一旦锡球崩塌,便可能使该封装体无法焊接至下一层芯片组。是以,此封装体的合格率偏低、可靠度不足且成本过高。
Erchak等人的美国专利申请公开案第2007/0267642号提出一种发光装置芯片组,其中一倒T形的基座包含一衬底、一突出部及一具有通孔的绝缘层,绝缘层上并设有电接点。一具有通孔与透明上盖的封装体是设置于电接点上。一LED芯片是设置于突出部并以打线连接该衬底。该突出部是邻接该衬底并延伸穿过绝缘层与封装体上的通孔,进入封装体内。绝缘层是设置于该衬底上,且绝缘层上设有电接点。封装体是设置于这些电接点上并与绝缘层保持间距。该芯片产生的热能可经由突出部传至该衬底,进而到达一散热装置。然而,这些电接点不易设置于绝缘层上,难以与下一层芯片组电性连结,且无法提供多层路由。
现有封装体与导热板具有重大缺点。举例而言,例如环氧树脂等低导热性的电绝缘材料对散热效果造成限制,然而,以陶瓷或碳化硅填充的环氧树脂等具有较高导热性的电绝缘材料则具有黏着性低且量产成本过高的缺点。该电绝缘材料可能在制作过程中或在操作初期即因受热而脱层。该衬底若为单层电路系统则路由能力有限,但若该衬底为多层电路系统,则其过厚的介电层将降低散热效果。此外,前述技术尚有散热座效能不足、体积过大或不易热连结至下一层芯片组等问题。前述技术的制造工艺也不适于低成本的量产作业。
有鉴于现有高功率半导体元件封装体及导热板的种种发展情形及相关限制,业界确实需要一种具成本效益、效能可靠、适于量产、多功能、可灵活调整信号路由且具有优异散热性的半导体芯片组。
发明内容
本发明提供一种半导体芯片组,其至少包含一半导体元件、一散热座、一导线及一黏着层。该散热座至少包含一凸块及一基座。该导线包含一焊垫及一端子。该半导体元件是设置于该凸块上,且位于该凸块内的一凹穴的相反侧,同时电性连结至该导线,并与该凸块热连结。该凸块自该基座延伸进入该黏着层的一开口,而该基座则自该凸块侧伸而出。该导线位于该凹穴外,并提供该焊垫与该端子间的信号路由。
根据本发明的一样式,一半导体芯片组至少包含一半导体元件、一黏着层、一散热座与一导线。该黏着层至少具有一开口。该散热座至少包含一凸块与一基座,其中(i)该凸块邻接该基座且与该基座形成一体,并自该基座沿一第一垂直方向伸出;(ii)该基座自该凸块沿着垂直于该第一垂直方向的侧面方向侧伸而出;(iii)该凸块具有一凹穴,该凹穴在该第一垂直方向上由该凸块覆盖,但该凹穴在一与该第一垂直方向相反的第二垂直方向上并未被该凸块覆盖。该导线包含一焊垫与一端子。
该半导体元件设置在该凸块上,延伸于该凸块沿该第一垂直方向的外侧,且位于该凹穴外,并在该凹穴的一周缘内侧向延伸。该半导体元件电性连结至该焊垫,从而电性连结至该端子。该半导体元件也热连结至该凸块,从而热连结至该基座。该黏着层接触该凸块与该基座,并自该凸块侧向延伸至该端子或越过该端子。该导线位于该凹穴外。该凸块与该凹穴均延伸进入该开口。
根据本发明的另一样式,一半导体芯片组至少包含一半导体元件、一黏着层、一散热座与一导线。该黏着层至少具有一开口。该散热座至少包含一凸块、一基座与一盖体,其中(i)该凸块邻接该基座且与该基座形成一体,并自该基座沿一第一垂直方向伸出,该凸块也邻接该盖体,并自该盖体沿一与该第一垂直方向相反的第二垂直方向伸出;(ii)该基座自该凸块沿着垂直于这些垂直方向的侧面方向侧伸而出;(iii)该盖体在该第一垂直方向覆盖该凸块,并自该凸块侧伸而出;且(iv)该凸块具有一凹穴,该凹穴在该第一垂直方向上由该凸块覆盖,但该凹穴在该第二垂直方向上并未被该凸块覆盖,该凸块将该凹穴与该盖体隔开,且该凹穴沿这些垂直方向及这些侧面方向延伸跨越该凸块的大部分。该导线包含一焊垫及一端子。
该半导体元件设置于该盖体上,延伸于该盖体沿该第一垂直方向的外侧,且位于该凹穴外,并在该凹穴的一周缘内侧向延伸。该半导体元件电性连结至该焊垫,从而电性连结至该端子。该半导体元件也热连结至该盖体,从而热连结至该基座。该黏着层接触该凸块、该基座与该盖体,且位于该基座与该焊垫之间以及该基座与该盖体之间,并自该凸块侧向延伸至该端子或越过该端子。该导线位于该凹穴外。该凸块与该凹穴均延伸进入该开口。
根据本发明的另一样式,一半导体芯片组至少包含一半导体元件、一黏着层、一散热座、一衬底与一导线。该黏着层至少具有一开口。该散热座至少包含一凸块、一基座与一盖体,其中(i)该凸块邻接该基座且与该基座形成一体,并自该基座沿一第一垂直方向伸出,该凸块也邻接该盖体,并自该盖体沿一与该第一垂直方向相反的第二垂直方向伸出;(ii)该基座自该凸块沿着垂直于这些垂直方向的侧面方向侧伸而出;(iii)该盖体在该第一垂直方向覆盖该凸块,并自该凸块侧伸而出;且(iv)该凸块具有一凹穴,该凹穴在该第一垂直方向上由该凸块覆盖,但该凹穴在该第二垂直方向上并未被该凸块覆盖,该凸块将该凹穴与该盖体隔开,且该凹穴沿这些垂直方向及这些侧面方向延伸跨越该凸块的大部分。该衬底包含一介电层,其中一通孔延伸穿过该衬底。该导线包含一焊垫及一端子。
该半导体元件设置于该盖体上,延伸于该盖体沿该第一垂直方向的外侧,且位于该凹穴外,并在该凹穴的一周缘内侧向延伸。该半导体元件电性连结至该焊垫,从而电性连结至该端子。该半导体元件也热连结至该盖体,从而热连结至该基座。该黏着层接触该凸块、该基座、该盖体与该介电层,但与该焊垫保持距离。该黏着层位于该凸块与该介电层之间、该基座与该焊垫之间、该基座与该盖体之间,以及该基座与该介电层之间,并自该凸块侧向延伸至该端子或越过该端子。该衬底设置于该黏着层上。该介电层接触该焊垫与该盖体,但与该凸块及该基座保持距离。该导线位于该凹穴外。该凸块与该凹穴均延伸进入该开口与该通孔,且该凸块沿这些垂直方向延伸至该通孔外。该盖体在该第一垂直方向覆盖该开口及该通孔。
该半导体元件可设置于该凸块上,位于该凹穴外,并在该凸块与该凹穴的周缘内侧向延伸。例如,该半导体元件可设置于该焊垫与该盖体上,延伸于该焊垫与该盖体沿该第一垂直方向的外侧,同时利用一第一焊锡电性连结至该焊垫,并利用一第二焊锡热连结至该盖体。在此例中,该半导体元件可侧向延伸于该导线的周缘内及周缘外,并且侧向延伸于该凸块与该凹穴的周缘内及周缘外。或者,该半导体元件可设置于该盖体而未设置于该焊垫上,并且延伸于该焊垫与该盖体沿该第一垂直方向的外侧,同时利用一打线电性连结至该焊垫,并利用一固晶材料热连结至该盖体。在此例中,该半导体元件可位于该导线的周缘外以及该凸块与该凹穴的周缘内,并在该第二垂直方向上由该凸块与该凹穴覆盖。在此例中,该半导体元件也可位于该导线的周缘外,侧向延伸于该凸块与该凹穴的周缘内及周缘外,并于该第一垂直方向覆盖或不覆盖该凸块与该凹穴。在此例中,该半导体元件也可位于该导线的周缘外以及该凸块的周缘内,侧向延伸于该凹穴的周缘内及周缘外,并在该第一垂直方向覆盖该凹穴,且在该第二垂直方向由该凸块覆盖。无论采用任一设置方式,该半导体元件均设置于该凸块上,位于该凹穴外,并在该凹穴的周缘内侧向延伸。
该半导体元件可为一经封装或未经封装的半导体芯片。例如,该半导体元件可为一包含LED芯片的LED封装体,且设置于该焊垫与该盖体上,并且延伸于该焊垫与该盖体沿该第一垂直方向的外侧,其中该半导体元件利用一第一焊锡电性连结至该焊垫,并利用一第二焊锡热连结至该盖体。或者,该半导体元件可为一例如LED芯片的半导体芯片,且设置于该盖体而未设置于该焊垫上,并且延伸于该焊垫与该盖体沿该第一垂直方向的外侧,其中该半导体元件利用一打线(wire bond)电性连结至该焊垫,并利用一固晶材料热连结至该盖体。
该黏着层可在该通孔内一位于该凸块与该衬底间的缺口中接触该凸块与该介电层,并在该缺口的外接触该基座、该盖体与该介电层。该黏着层也可接触并位于该凸块与该基座之间、该凸块与该盖体之间、该凸块与该介电层之间,以及该基座与该介电层之间。该黏着层也可在该第一垂直方向覆盖该基座位于该凸块以外的部分,并在该第二垂直方向覆盖该衬底,同时在这些侧面方向覆盖且环绕该凸块的一侧壁。该黏着层也可同形被覆于该凸块的该侧壁、该基座的一表面部分以及该介电层的一表面,其中该基座的该表面部分邻接该凸块,且自该凸块侧向伸出,同时面朝该第一垂直方向,该介电层的该表面则面朝该第二垂直方向。该黏着层也可填满该凸块与该介电层间的空间、该基座与该盖体间的空间,以及该基座与该衬底间的空间。
该黏着层可自该凸块侧向延伸至该端子或越过该端子。例如,该黏着层与该端子可延伸至该芯片组的外围边缘。在此例中,该黏着层从该凸块侧向延伸至该端子。或者,该黏着层可延伸至该芯片组的外围边缘,而该端子则与该芯片组的外围边缘保持距离。在此例中,该黏着层从该凸块侧向延伸且越过该端子。
该黏着层可单独穿过该凸块与该盖体间的一假想水平线、该凸块与该介电层间的一假想水平线、该凸块与一被覆穿孔间的一假想水平线、该凸块与该芯片组的一外围边缘间的一假想水平线、该基座与该盖体间的一假想垂直线,以及该基座与该介电层间的一假想垂直线。若省略该介电层,该黏着层也可单独穿过该基座与该焊垫间的一假想垂直线,以及该基座与该端子间的一假想垂直线。
该凸块可与该基座一体成型。例如,该凸块与该基座可为单一金属体,或于其接口包含单一金属体,其中该单一金属体可为铜。该凸块与该黏着层可于该盖体处共平面。该凸块也可接触该黏着层但与该介电层保持距离,并且延伸进入该开口及该通孔,同时沿这些垂直方向延伸至该通孔外。
该凸块延伸至该基座的部分可包含一第一弯折角落,该凸块延伸至该盖体的部分可包含一第二弯折角落。该凸块邻接该基座处可以约90度的角度沿侧向向外弯折,而该凸块邻接该盖体处可以约90度的角度沿侧向向内弯折。该凸块也可具有冲压而成的特有不规则厚度。此外,该凸块在该基座处的直径可大于该凸块在该盖体处的直径。例如,该凸块可为平顶圆锥或角锥形,其直径是自该基座沿着该第一垂直方向朝该盖体递减。或者,该凸块可为圆柱或矩形棱柱形,其直径在该凸块从该基座沿着该第一垂直方向延伸至该盖体的过程中固定不变。
该凹穴可为平顶圆锥或角锥形,其直径是沿着该第一垂直方向朝该盖体递减。或者,该凹穴可为圆柱或矩形棱柱形,其直径在该凹穴沿着该第一垂直方向朝该盖体延伸的过程中乃固定不变。该凹穴也可具有圆形、正方形或矩形的周缘,以及圆形、正方形或矩形的入口。该凹穴也可具有与该凸块相符的形状,并且延伸进入该开口及该通孔,同时沿这些垂直及侧面方向延伸跨越该凸块的大部分。
该凹穴可朝该第二垂直方向外露,或在该第二垂直方向被覆盖。例如,该凹穴可呈中空且非密闭的状态。在此例中,该凹穴可朝该第二垂直方向外露,并使该凸块也朝该第二垂直方向外露。或者,该凹穴内可装有一例如环氧树脂、聚酰亚胺或焊锡的填充物,其中该填充物接触该凸块,并沿这些垂直及侧面方向延伸跨越该凸块的大部分,此外,该填充物乃受限于该凹穴,并填满该凹穴的大部分或全部。例如,该凹穴可呈未密封的状态,且该填充物可与该基座大致共平面,并朝该第二垂直方向外露。又例如,该凹穴可由该基座加以密封,且该填充物可接触该凸块与该基座,同时被该两者包围在内,并在该第二垂直方向上由该基座覆盖。
该基座可支撑该凸块、该衬底与该黏着层,侧向延伸至该盖体外,并且延伸至该芯片组的外围边缘或与该芯片组的外围边缘保持距离。该基座也可接触该黏着层并与该衬底保持距离,同时延伸于该黏着层与该衬底沿该第二垂直方向的外侧。该基座也可在该第二垂直方向覆盖该导线与该衬底。
该盖体可具有均匀或不均匀的厚度。例如,该盖体可具有均匀的厚度,且与该导电层及该介电层保持距离。在此例中,该盖体可自该凸块侧向延伸至该黏着层而未延伸至该导电层或该介电层,并在该第一垂直方向覆盖该开口而未覆盖该通孔。或者,该盖体可于邻接该凸块处具有一第一厚度,且于邻接该介电层处具有一大于该第一厚度的第二厚度,此外另具有一面朝该第一垂直方向的平坦表面。在此例中,该盖体可接触该黏着层与该介电层,其中该盖体邻接该黏着层且与该介电层保持距离的部分可具有该第一厚度,而该盖体接触该介电层、邻近该焊垫并于该第一垂直方向覆盖该开口与该通孔的部分则具有该第二厚度。该盖体也可与该芯片组的外围边缘保持距离,并为该半导体元件提供一芯片座。
该盖体可为矩形或正方形,该凸块则可为圆形。在此例中,该盖体的尺寸及形状可配合该半导体元件的一热接触表面而设计,而该凸块的尺寸及形状则并非依照该半导体元件的该热接触表面而设计。但无论如何,该盖体均通过该凸块而与该基座热连结。
该散热座可由该凸块、该基座与该盖体组成。该散热座也可实际上由铜、铝或铜/镍/铝合金组成。该散热座也可由一内部铜、铝或铜/镍/铝合金核心及表层的被覆接点组成,其中这些被覆接点是由金、银和/或镍组成。无论采用任一组成方式,该散热座都可提供散热作用,将该半导体元件的热能扩散至下一层芯片组。
该衬底可接触该盖体,且与该凸块及该基座保持距离。该衬底也可为一层压结构。该衬底也可包含该焊垫,并且包含或不包含该端子。
该焊垫与该盖体彼此相邻处可具有相同的厚度,但该盖体邻接该凸块处的厚度可与该焊垫不同。此外,该焊垫与该盖体可共同位于一面朝该第一垂直方向的表面。
该焊垫与该端子可具有相同的厚度,且共同位于一面朝该第一垂直方向的表面。或者,该基座与该端子可具有相同的厚度,且共同位于一面朝该第二垂直方向的表面。
该导线可接触该黏着层或与该黏着层保持距离。例如,该焊垫与该端子可接触该黏着层,并延伸于该黏着层沿该第一垂直方向的外侧。在此例中,该焊垫与该端子可具有相同的厚度,且彼此共平面。同样地,该焊垫可接触该黏着层并延伸于该黏着层沿该第一垂直方向的外侧,而该端子则接触该黏着层并延伸于该黏着层沿该第二垂直方向的外侧。在此例中,该基座与该端子可具有相同的厚度,且彼此共平面。或者,该焊垫与该端子可接触该介电层,并与该黏着层保持距离,同时延伸于该黏着层与该介电层沿该第一垂直方向的外侧。在此例中,该焊垫与该端子可具有相同的厚度,且彼此共平面。又例如,该焊垫可接触该介电层但与该黏着层保持距离,并且延伸于该黏着层与该介电层沿该第一垂直方向的外侧,至于该端子则接触该黏着层且与该介电层保持距离,并延伸于该黏着层与该介电层沿该第二垂直方向的外侧。在此例中,该基座与该端子可具有相同的厚度,且彼此共平面。
该导线可包含一路由线,该路由线延伸于该黏着层与该介电层沿该第一垂直方向的外侧,且位于该焊垫与该端子间的一导电路径上。例如,该焊垫、该端子与该路由线可延伸于该黏着层与该介电层沿该第一垂直方向的外侧。在此例中,该路由线可在该焊垫与该端子之间提供水平路由。同样地,该导线可包含一被覆穿孔,该被覆穿孔延伸穿过该黏着层与该介电层,且位于该焊垫与该端子间的一导电路径上。例如,该焊垫可延伸于该黏着层与该介电层沿该第一垂直方向的外侧,该端子可延伸于该黏着层与该介电层沿该第二垂直方向的外侧,该被覆穿孔可贯穿该黏着层与该介电层。在此例中,该被覆穿孔可在该焊垫与该端子之间提供垂直路由。同样地,该焊垫与该路由线可延伸于该黏着层与该介电层沿该第一垂直方向的外侧,该端子可延伸于该黏着层与该介电层沿该第二垂直方向的外侧,该被覆穿孔可贯穿该黏着层与该介电层,并电性连结该路由线与该端子。在此例中,该路由线可在该焊垫与该被覆穿孔之间提供水平路由,该被覆穿孔可在该路由线与该端子之间提供垂直路由。此外,该被覆穿孔可延伸至该芯片组的一外围边缘,或与该芯片组的外围边缘保持距离。
该导线可实际上由铜组成。该导线也可由一内部铜核心与表层的被覆接点组成,其中这些被覆接点是由金、银和/或镍组成。无论采用任一组成方式,该导线都可提供该焊垫与该端子间的信号路由。
该焊垫可作为该半导体元件的一电接点,该端子可作为下一层芯片组的一电接点,且该焊垫与该端子可在该半导体元件与该下一层芯片组之间提供信号路由。
该基座、该盖体、该焊垫与该端子可采用相同的金属。例如,该基座、该盖体、该焊垫与该端子可包含一金、银或镍质表面层及一内部铜核心,但主要为铜,至于该凸块、该路由线与该被覆穿孔可主要为铜或全部为铜。在此例中,一被覆接点可包含一金或银质表面层及一内部镍层,其中该内部镍层接触且位于该表面层与该内部铜核心之间;或者,该被覆接点可包含一接触该内部铜核心的镍质表面层。
该散热座可包含一由该凸块、该基座与该盖体共享的铜核心,该导线可包含一由该焊垫与该端子共享的铜核心。例如,该散热座可包含一设于该基座与该盖体的金、银或镍质表面层,以及一设于该凸块、该基座与该盖体的内部铜核心,且该散热座主要为铜。在此例中,该基座可包含一被覆接点以作为其表面层,该盖体也可包含一被覆接点以作为其表面层,该凸块可为铜,或者包含一被覆接点以作为该凸块于该凹穴处的表面层。同样地,该导线可包含一设于该焊垫与该端子的金、银或镍质表面层,以及一设于该焊垫与该端子的内部铜核心,且该导线主要为铜。在此例中,该焊垫可包含一被覆接点以作为其表面层,该端子也可包含一被覆接点以作为其表面层。
该芯片组可包含一封装材料,该封装材料是在该第一垂直方向覆盖该半导体元件。例如,该封装材料可为一用以转换颜色的封装材料,其接触一LED芯片、一打线及一固晶材料,且可将该LED芯片所发出的蓝光转换为白光。在此例中,该芯片组可包含一透明封装材料,其接触该用以转换颜色的封装材料,并在该第一垂直方向覆盖该用以转换颜色的封装材料。此外,该用以转换颜色的封装材料可包含硅氧树脂及磷光体,该透明封装材料可包含硅氧树脂但不包含磷光体。
该芯片组可为一第一级或第二级单晶或多晶装置。例如,该芯片组可为一包含单一芯片或多枚芯片的第一级封装体。或者,该芯片组可为一包含单一LED封装体或多个LED封装体的第二级模块,其中各该LED封装体可包含单一LED芯片或多枚LED芯片。
本发明提供一种制作一半导体芯片组的方法,其包含:提供一凸块与一外伸平台;设置一黏着层于该外伸平台上,此步骤包含将该凸块插入该黏着层的一开口;设置一导电层于该黏着层上,此步骤包含将该凸块对准该导电层的一通孔;使该黏着层在该凸块与该导电层之间流动;固化该黏着层;提供一导线,该导线包含一焊垫、一端子与该导电层的一选定部分;设置一半导体元件于该凸块上,并使该半导体元件位于该凸块内的一凹穴的相反侧,其中一散热座包含该凸块与一基座,该基座包含该外伸平台邻接该凸块的部分;电性连结该半导体元件至该导线;以及热连结该半导体元件至该散热座。
根据本发明的一样式,一种制作一半导体芯片组的方法包含:(1)提供一凸块、一外伸平台、一黏着层及一导电层,其中(a)该凸块邻接该外伸平台并与之形成一体,此外,该凸块是沿一第一垂直方向自该外伸平台垂直伸出,同时延伸进入该黏着层的一开口,并对准该导电层的一通孔,(b)该外伸平台是沿垂直于该第一垂直方向的侧面方向自该凸块侧伸而出,(c)该凸块具有一凹穴,该凹穴是面朝一与该第一垂直方向相反的第二垂直方向,并在该第一垂直方向上由该凸块覆盖,(d)该黏着层是设置于该外伸平台上,介于该外伸平台与该导电层之间,且未固化,此外,(e)该导电层是设置于该黏着层上;(2)使该黏着层沿该第一垂直方向流入该通孔内一介于该凸块与该导电层间的缺口;(3)固化该黏着层;(4)提供一导线,该导线包含一焊垫、一端子与该导电层的一选定部分;(5)设置一半导体元件于该凸块上,其中(a)一散热座包含该凸块与一基座,(b)该凸块邻接该基座,并沿该第一垂直方向自该基座垂直伸出,(c)该基座包含该外伸平台的一部分,该部分是邻接该凸块且与之形成一体,并自该凸块侧伸而出,且(d)该半导体元件是延伸于该凸块沿该第一垂直方向的外侧,位于该凹穴外,并在该凹穴的一周缘内侧向延伸;(6)电性连结该半导体元件至该焊垫,藉此电性连结该半导体元件至该端子;以及(7)热连结该半导体元件至该凸块,藉此热连结该半导体元件至该基座。
根据本发明的另一样式,一种制作一半导体芯片组的方法包含:(1)提供一凸块及一外伸平台,其中(a)该凸块邻接该外伸平台并与之形成一体,此外,该凸块是沿一第一垂直方向自该外伸平台垂直伸出,(b)该外伸平台沿着垂直于该第一垂直方向的侧面方向自该凸块侧伸而出,且(c)该凸块具有一凹穴,其中(i)该凹穴是面朝一与该第一垂直方向相反的第二垂直方向,(ii)该凹穴在该第一垂直方向上是由该凸块覆盖,且(iii)该凹穴沿这些垂直及侧面方向延伸跨越该凸块的大部分;(2)提供一黏着层,其中一开口延伸贯穿该黏着层;(3)提供一导电层,其中一通孔延伸贯穿该导电层;(4)设置该黏着层于该外伸平台上,此步骤包含将该凸块插入该开口中,其中该凸块与该凹穴均延伸进入该开口;(5)设置该导电层于该黏着层上,此步骤包含将该凸块对准该通孔,其中该黏着层是位于该外伸平台与该导电层之间且未固化;(6)加热熔化该黏着层;(7)使该外伸平台与该导电层彼此靠合,藉此使该凸块在该通孔内沿该第一垂直方向移动,同时对该外伸平台与该导电层间的熔化黏着层施加压力,该压力迫使该熔化黏着层沿该第一垂直方向流入该通孔内一介于该凸块与该导电层间的缺口;(8)加热固化该熔化黏着层,藉此将该凸块与该外伸平台机械性黏附至该导电层;(9)提供一导线,该导线包含一焊垫、一端子及该导电层的一选定部分;(10)设置一半导体元件于该凸块上,其中(a)一散热座包含该凸块与一基座,(b)该凸块邻接该基座,并沿该第一垂直方向自该基座垂直伸出,(c)该基座包含该外伸平台的一部分,该部分是邻接该凸块且与之形成一体,并自该凸块侧伸而出,且(d)该半导体元件是延伸于该凸块沿该第一垂直方向的外侧,位于该凹穴外,并在该凹穴的一周缘内侧向延伸;(11)电性连结该半导体元件至该焊垫,藉此电性连结该半导体元件至该端子;以及(12)热连结该半导体元件至该凸块,藉此热连结该半导体元件至该基座。
设置该导电层可包含:将该导电层单独设置于该黏着层上。或者,设置该导电层可包含:将该导电层与一载体一同设置于该黏着层上,以使该导电层接触且位于该黏着层与该载体之间,接着在该黏着层固化后,先去除该载体,再提供该导线。又或者,设置该导电层可包含:将该导电层与一介电层一同设置于该黏着层上,以使该导电层与该黏着层保持距离,并使该介电层接触且位于该导电层与该黏着层之间。
根据本发明的另一样式,一种制作一半导体芯片组的方法包含:(1)提供一凸块、一外伸平台、一黏着层及一导电层,其中(a)该凸块邻接该外伸平台并与之形成一体,此外,该凸块是沿一第一垂直方向自该外伸平台垂直伸出,同时延伸进入该黏着层的一开口,并对准该导电层的一通孔,(b)该外伸平台是沿着垂直于该第一垂直方向的侧面方向自该凸块侧伸而出,(c)该凸块具有一凹穴,其中(i)该凹穴是面朝一与该第一垂直方向相反的第二垂直方向,(ii)该凹穴在该第一垂直方向上是由该凸块覆盖,且(iii)该凹穴沿这些垂直及侧面方向延伸跨越该凸块的大部分,(d)该黏着层是设置于该外伸平台上,介于该外伸平台与该导电层之间,且未固化,此外,(e)该导电层是设置于该黏着层上;(2)使该黏着层沿该第一垂直方向流入该通孔内一介于该凸块与该导电层间的缺口;(3)固化该黏着层;(4)提供一导线,该导线包含一焊垫与一端子,其中该焊垫包含该导电层的一选定部分;(5)提供一散热座,该散热座包含该凸块、一基座与一盖体,其中(a)该凸块邻接该基座,并沿该第一垂直方向自该基座垂直伸出,(b)该基座包含该外伸平台的一部分,该部分是邻接该凸块且与之形成一体,并自该凸块侧伸而出,此外,(c)该盖体邻接该凸块,并于该第一垂直方向覆盖该凸块,同时从该凸块侧伸而出,且包含该导电层的一选定部分;(6)设置一半导体元件于该盖体上,其中该半导体元件是延伸于该盖体沿该第一垂直方向的外侧,位于该凹穴外,并在该凹穴的一周缘内侧向延伸;(7)电性连结该半导体元件至该焊垫,藉此电性连结该半导体元件至该端子;以及(8)热连结该半导体元件至该盖体,藉此热连结该半导体元件至该基座。
根据本发明的又一样式,一种制作一半导体芯片组的方法包含:(1)提供一凸块与一外伸平台,其中(a)该凸块邻接该外伸平台并与之形成一体,此外,该凸块是沿一第一垂直方向自该外伸平台垂直伸出,(b)该外伸平台是沿着垂直于该第一垂直方向的侧面方向自该凸块侧伸而出,且(c)该凸块具有一凹穴,其中(i)该凹穴是面朝一与该第一垂直方向相反的第二垂直方向,(ii)该凹穴在该第一垂直方向上是由该凸块覆盖,(iii)该凹穴沿这些垂直及侧面方向延伸跨越该凸块的大部分,且(iv)该凹穴具有一位于该外伸平台的入口;(2)提供一黏着层,其中一开口延伸贯穿该黏着层;(3)提供一导电层,其中一通孔延伸贯穿该导电层;(4)设置该黏着层于该外伸平台上,此步骤包含将该凸块插入该开口,其中该凸块与该凹穴均延伸进入该开口;(5)设置该导电层于该黏着层上,此步骤包含将该凸块对准该通孔,其中该黏着层是位于该外伸平台与该导电层之间且未固化;(6)加热熔化该黏着层;(7)使该外伸平台与该导电层彼此靠合,藉此使该凸块在该通孔内沿该第一垂直方向移动,同时对该外伸平台与该导电层间的熔化黏着层施加压力,该压力迫使该熔化黏着层沿该第一垂直方向流入该通孔内一介于该凸块与该导电层间的缺口;(8)加热固化该熔化黏着层,藉此将该凸块与该外伸平台机械性黏附至该导电层;(9)提供一导线,该导线包含一焊垫与一端子,其中该焊垫包含该导电层的一选定部分;(10)提供一散热座,该散热座包含该凸块、一基座与一盖体,其中(a)该凸块邻接该基座,并沿该第一垂直方向自该基座垂直伸出,(b)该基座包含该外伸平台的一部分,该部分是邻接该凸块且与之形成一体,并自该凸块侧伸而出,此外,(c)该盖体邻接该凸块,并在该第一垂方向覆盖该凸块,同时从该凸块侧伸而出,且包含该导电层的一选定部分;(11)设置一半导体元件于该盖体上,其中该半导体元件是延伸于该盖体沿该第一垂直方向的外侧,位于该凹穴外,并在该凹穴的一周缘内侧向延伸;(12)电性连结该半导体元件至该焊垫,藉此电性连结该半导体元件至该端子;以及(13)热连结该半导体元件至该盖体,藉此热连结该半导体元件至该基座。
提供该凸块可包含:以机械方式冲压一金属板,藉以在该金属板上形成该凸块并在该凸块中形成该凹穴。在此例中,该凸块是该金属板上一受冲压的部分,而该外伸平台则为该金属板上一未受冲压的部分。
提供该黏着层可包含:提供一未固化环氧树脂的胶片。使该黏着层流动可包含:熔化该未固化环氧树脂,并挤压该外伸平台与该导电层间的该未固化环氧树脂。固化该黏着层可包含:固化该熔化的未固化环氧树脂。
提供该焊垫可包含:在固化该黏着层之后,去除该导电层的选定部分。所述去除可包含:利用一可定义该焊垫的图案化刻蚀掩模层对该导电层进行湿式化学刻蚀,以使该焊垫包含该导电层的一选定部分。
提供该盖体可包含:在固化该黏着层之后,去除该导电层的选定部分。所述去除可包含:利用一可定义该盖体的图案化刻蚀掩模层对该导电层进行湿式化学刻蚀,以使该盖体包含该导电层的一选定部分。
提供该端子可包含:在固化该黏着层之后,去除该导电层的选定部分。所述去除可包含:利用一可定义该端子的图案化刻蚀掩模层对该导电层进行湿式化学刻蚀,以使该端子包含该导电层的一选定部分。
提供该端子可包含:在固化该黏着层之后,去除该外伸平台的选定部分。所述去除可包含:利用一可定义该端子的图案化刻蚀掩模层对该外伸平台进行湿式化学刻蚀,以使该端子包含该外伸平台的一选定部分。
提供该基座可包含:在固化该黏着层之后,去除该外伸平台的选定部分。所述去除可包含:利用一可定义该基座的图案化刻蚀掩模层对该外伸平台进行湿式化学刻蚀,以使该基座包含该外伸平台的一选定部分。
提供该焊垫与该盖体可包含:利用一可定义该焊垫与该盖体的图案化刻蚀掩模层移除该导电层的选定部分。如此一来,该焊垫与该盖体便可在同一湿式化学刻蚀步骤中利用相同的图案化刻蚀掩模层同时形成。同样地,提供该焊垫与该端子可包含:利用一可定义该焊垫与该端子的图案化刻蚀掩模层移除该导电层的选定部分。如此一来,该焊垫与该端子便可在同一湿式化学刻蚀步骤中利用相同的图案化刻蚀掩模层同时形成。同样地,提供该焊垫、该端子与该盖体可包含:利用一可定义该焊垫、该端子与该盖体的图案化刻蚀掩模层移除该导电层的选定部分。如此一来,该焊垫、该端子与该盖体便可在同一湿式化学刻蚀步骤中利用相同的图案化刻蚀掩模层同时形成。
提供该基座与该端子可包含:利用一可定义该基座与该端子的图案化刻蚀掩模层(etch mask)移除该外伸平台的选定部分。如此一来,该基座与该端子便可在同一湿式化学刻蚀步骤中利用相同的图案化刻蚀掩模层同时形成。
我们可在该端子形成前、形成后、或在该端子的形成过程中形成该焊垫。因此,该焊垫与该端子可在同一湿式化学刻蚀步骤中利用不同的图案化刻蚀掩模层同时形成或先后形成。同样地,我们可在该盖体形成前、形成后、或在该盖体的形成过程中形成该基座。因此,该基座与该盖体可在同一湿式化学刻蚀步骤中利用不同的图案化刻蚀掩模层同时形成或先后形成,或者利用一可定义该盖体而非该基座的图案化刻蚀掩模层先后形成该基座与该盖体。同样地,该焊垫、该端子、该基座与该盖体可同时形成或陆续形成。
提供该焊垫可包含:在固化该黏着层之后,研磨该凸块、该黏着层及该导电层,以使该凸块、该黏着层及该导电层在一面朝该第一垂直方向的侧向表面上彼此侧向齐平;然后利用一可定义该焊垫的图案化刻蚀掩模层去除该导电层的选定部分,以使该焊垫包含该导电层的一选定部分。所述研磨可包含:研磨该黏着层而不研磨该凸块,而后研磨该凸块、该黏着层以及该导电层。所述去除可包含:利用一可定义该焊垫的图案化刻蚀掩模层对该导电层进行湿式化学刻蚀。
提供该焊垫可包含:在研磨完成后,在该凸块、该黏着层及该导电层上沉积导电金属以形成一被覆层,然后去除该导电层与该被覆层两者的选定部分,以使该焊垫包含该导电层与该被覆层两者的选定部分。沉积导电金属以形成该被覆层可包含:将一薄被覆层以无电镀被覆的方式设于该凸块、该黏着层及该导电层上,然后将一厚被覆层电镀于该薄被覆层上。所述去除可包含:利用一可定义该焊垫的图案化刻蚀掩模层对该导电层与该被覆层进行湿式化学刻蚀。
提供该盖体可包含:在研磨完成后,在该凸块、该黏着层及该导电层上沉积导电金属以形成一被覆层,然后去除该导电层与该被覆层两者的选定部分,以使该盖体包含该导电层与该被覆层两者的选定部分。沉积导电金属以形成该被覆层可包含:将一薄被覆层以无电镀被覆的方式设于该凸块、该黏着层与该导电层上,然后将一厚被覆层电镀于该薄被覆层上。所述去除可包含:利用一可定义该盖体的图案化刻蚀掩模层对该导电层与该被覆层进行湿式化学刻蚀。
提供该端子可包含:在研磨完成后,在该凸块、该黏着层及该导电层上沉积导电金属以形成一被覆层,然后去除该导电层与该被覆层两者的选定部分,以使该端子包含该导电层与该被覆层两者的选定部分。沉积导电金属以形成该被覆层可包含:将一薄被覆层以无电镀被覆的方式设于该凸块、该黏着层与该导电层上,然后将一厚被覆层电镀于该薄被覆层上。所述去除可包含:利用一可定义该端子的图案化刻蚀掩模层对该导电层与该被覆层进行湿式化学刻蚀。
提供该端子可包含:在研磨完成后,在该外伸平台上沉积导电金属以形成一被覆层,然后去除该外伸平台与该被覆层两者的选定部分,以使该端子包含该外伸平台与该被覆层两者的选定部分。沉积导电金属以形成该被覆层可包含:将一薄被覆层以无电镀被覆的方式设于该外伸平台上,然后将一厚被覆层电镀于该薄被覆层上。所述去除可包含:利用一可定义该端子的图案化刻蚀掩模层对该外伸平台与该被覆层进行湿式化学刻蚀。
提供该基座可包含:在研磨完成后,在该外伸平台上沉积导电金属以形成一被覆层,然后去除该外伸平台与该被覆层两者的选定部分,以使该基座包含该外伸平台与该被覆层两者的选定部分。沉积导电金属以形成该被覆层可包含:将一薄被覆层以无电镀被覆的方式设于该外伸平台上,然后将一厚被覆层电镀于该薄被覆层上。所述去除可包含:利用一可定义该基座的图案化刻蚀掩模层对该外伸平台与该被覆层进行湿式化学刻蚀。
提供该基座可包含:在研磨完成后,在该外伸平台以及该凹穴内的一填充物上沉积导电金属以形成一被覆层。沉积导电金属以形成该被覆层可包含:将一薄被覆层以无电镀被覆的方式设于该外伸平台与该填充物上,然后将一厚被覆层电镀于该薄被覆层上。此外,该基座可封闭该凹穴,并在该第二垂直方向覆盖该凸块、该凹穴与该填充物。
提供该导线可包含:提供该焊垫、该端子及一路由线,其中该路由线位于该焊垫与该端子间的一导电路径上。该路由线可包含该导电层的一选定部分,并延伸于该黏着层与该介电层沿该第一垂直方向的外侧。
提供该焊垫与该路由线可包含:利用一可定义该焊垫与该路由线的图案化刻蚀掩模层移除该导电层的选定部分。如此一来,该焊垫与该路由线便可在同一湿式化学刻蚀步骤中利用相同的图案化刻蚀掩模层同时形成。
提供该导线可包含:提供该焊垫、该端子及一被覆穿孔,其中该被覆穿孔位于该焊垫与该端子间的一导电路径上。我们可先形成该被覆穿孔,再形成该焊垫与该端子,其中该被覆穿孔延伸穿过该导电层、该黏着层、该介电层与该外伸平台。
提供该基座、该盖体、该焊垫、该端子与该被覆穿孔可包含:在固化该黏着层之后,钻透该导电层、该黏着层、该介电层与该外伸平台以形成一孔洞;继而在该凸块、该黏着层、该介电层、该导电层与该外伸平台上以及该孔洞内沉积导电金属以形成一被覆层,其中该被覆层在该凸块、该黏着层及该导电层上形成一第一被覆层,并在该外伸平台上形成一第二被覆层,同时在该孔洞内形成该被覆穿孔;接着在该第一被覆层上形成一可定义该焊垫与该盖体的第一图案化刻蚀掩模层,并在该第二被覆层上形成一可定义该基座与该端子的第二图案化刻蚀掩模层;利用该第一图案化刻蚀掩模层刻蚀该导电层与该第一被覆层,使其形成该第一图案化刻蚀掩模层所定义的图案;利用该第二图案化刻蚀掩模层刻蚀该外伸平台与该第二被覆层,使其形成该第二图案化刻蚀掩模层所定义的图案;最后去除这些图案化刻蚀掩模层。
位于该凸块、该黏着层及该导电层上的第一被覆层可接触该凸块、该黏着层与该导电层,并在该第一垂直方向覆盖该凸块,同时分别形成该焊垫、该端子、该路由线与该盖体此四者的一部分。同样地,位于该外伸平台上的第二被覆层可接触该外伸平台,接触该凸块和/或该凹穴内的一填充物,并在该第二垂直方向覆盖该凸块,同时分别形成该基座的一部分与该端子的一部分。该路由线可接触该介电层但与该黏着层保持距离。该被覆穿孔可在该孔洞内接触该黏着层与该介电层。此外,刻蚀该导电层与该第一被覆层可包含:使该介电层朝该第一垂直方向外露,但不使该黏着层朝该第一垂直方向外露。刻蚀该外伸平台与该第二被覆层可包含:使该黏着层朝该第二垂直方向外露,但不使该介电层朝该第二垂直方向外露。
该凹穴可中空或内含一填充物。例如,在设置该半导体元件之后,该凹穴可具有一中空空间,且该中空空间是沿这些垂直及侧面方向延伸跨越该凸块的大部分。在此例中,该凹穴在该半导体元件设置完成后可朝该第二垂直方向外露,并使该凸块也朝该第二垂直方向外露。或者,在设置该半导体元件之前,该凹穴内可装有一例如环氧树脂、聚酰亚胺或焊锡的填充物,且该填充物是沿这些垂直及侧面方向延伸跨越该凸块的大部分,并填满该凹穴的大部分或全部。例如,可先将该填充物填入该凹穴中,再设置该黏着层。又例如,在该凹穴中填装该填充物的步骤可在固化该黏着层之后以及提供该导线之前进行。在此例中,可先将该填充物填入该凹穴内,再将该第二被覆层设于该外伸平台及该填充物上;或者,可先将该第二被覆层设于该凸块及该外伸平台上,再将该填充物填入该凹穴中。此外,该填充物在填充完成后可接受研磨,使该填充物不仅容置于该凹穴内,更与该外伸平台或该第二被覆层在一面朝该第二垂直方向的侧向平面上侧向切齐。
使该黏着层流动可包含:以该黏着层填满该缺口。使该黏着层流动也可包含:挤压该黏着层,使其通过该缺口并沿该第一垂直方向延伸至该凸块与该导电层之外,最后到达该凸块与该导电层两者的表面部分,其中这些表面部分均邻接该缺口且面向该第一垂直方向,因此,该黏着层是延伸至该凸块与该导电层沿该第一垂直方向的外侧。
固化该黏着层可包含:将该凸块与该外伸平台机械性结合于该导电层。
设置该半导体元件在该凸块上可包含:设置该半导体元件在该盖体上,因而将该半导体元件设置于该凸块上。设置该半导体元件也可包含:将该半导体元件定位于该盖体的周缘内以及该焊垫的周缘外,或者将该半导体元件定位于该盖体与该焊垫的周缘内及周缘外。该半导体元件也可位于该凸块与该凹穴的周缘内或延伸于该两者的周缘内及周缘外,并且位于该导线的周缘外或延伸于该导线的周缘内及周缘外。此外,该半导体元件可位于该基座的周缘内。无论采用何种设置方式,该半导体元件均侧向延伸于该凹穴的周缘内。
设置该半导体元件可包含:提供一第一焊锡与一第二焊锡,其中该第一焊锡位于一包含LED芯片的LED封装体与该焊垫之间,该第二焊锡则位于该LED封装体与该盖体之间。电性连结该半导体元件可包含:在该LED封装体与该焊垫之间提供该第一焊锡。热连结该半导体元件可包含:在该LED封装体与该盖体之间提供该第二焊锡。
设置该半导体元件可包含:在一半导体芯片(如LED芯片)与该盖体之间提供一固晶材料。电性连结该半导体元件可包含:在该芯片与该焊垫之间提供一打线。热连结该半导体元件可包含:在该芯片与该盖体之间提供该固晶材料。
该黏着层可接触该凸块、该基座、该盖体及该介电层,并在该第二垂直方向覆盖该导线与该衬底,并在这些侧面方向覆盖且环绕该凸块的一侧壁,同时延伸至该芯片组制造完成后与同批生产的其它芯片组分离所形成的外围边缘。
该基座可支撑该凸块、该衬底与该黏着层,侧向延伸至该盖体外,并在该芯片组制造完成且与同批生产的其它芯片组分离后,延伸至该芯片组的外围边缘或与该芯片组的外围边缘保持距离。
本发明具有多项优点。该散热座可提供优异的散热效果,并使热能不流经该黏着层,因此,该黏着层可为低导热性的低成本电介质且不易脱层。该散热座可利用相对较薄的金属提供相对较大的表面积,故有助于降低重量及成本。该凸块与该凹穴可以机械方式冲压而成,藉此提高精密度,且该凸块与该基座可一体成型以提高可靠度。该盖体可为该半导体元件量身订做以提升热连结的效果。该填充物可为该凸块提供机械性支撑以增加强度。该焊垫与该盖体可包含迭合于该黏着层或迭合于该介电层上的该导电层的一选定部分,藉以提高可靠度。该黏着层可位于该凸块与该衬底之间、该基座与该衬底之间,以及该盖体与该衬底之间,藉以在该散热座与该衬底之间提供坚固的机械性连结。该导线可形成简单的电路图案以提供信号路由,或形成复杂的电路图案以实现具弹性的多层信号路由。该导线也可利用一延伸贯穿该黏着层与该介电层的被覆穿孔,在该焊垫与该端子之间提供垂直信号路由。此外,该被覆穿孔可在该黏着层固化之后形成,并维持中空管状,或在该芯片组的外围边缘处被劈开,使后续回焊至该端子表面的焊锡得以湿润并流入该被覆穿孔内,从而避免因为该被覆穿孔被该黏着层或其它非可湿性绝缘材料填满而导致该焊锡内形成空洞,此一设计有助于提高可靠度。该基座可为该衬底提供机械性支撑,防止其弯曲变形。该芯片组可利用低温工序制造,不仅降低应力,也可提高可靠度。该芯片组也可利用电路板、导线架与卷带式衬底制造厂可轻易实施的高控制工序加以制造。
本发明的上述及其它特征与优点将在下文中通过各种实施例进一步加以说明。
附图说明
图1A与图1B为剖视图,说明本发明一实施例中用以制作一凸块及一外伸平台的方法。
图1C、图1D及图1E分别为图1B的放大剖视图、俯视图及仰视图。
图2A与图2B为剖视图,说明本发明一实施例中用以制作一黏着层的方法。
图2C与图2D分别为图2B的俯视图及仰视图。
图3A与图3B为剖视图,说明本发明一实施例中用以制作一衬底的方法。
图3C与图3D分别为图3B的俯视图及仰视图。
图4A至图4L为剖视图,说明本发明一实施例中用以制作一导热板的方法。
图4M与图4N分别为图4L的俯视图及仰视图。
图5A、图5B及图5C分别为本发明一实施例中一导热板的剖视图、俯视图及仰视图,该导热板具有与黏着层相接触的导线。
图6A、图6B及图6C分别为本发明一实施例中一导热板的剖视图、俯视图及仰视图,该导热板可提供垂直信号路由。
图7A、图7B及图7C分别为本发明一实施例中一导热板的剖视图、俯视图及仰视图,该导热板可提供垂直信号路由。
图8A、图8B及图8C分别为本发明一实施例中一导热板的剖视图、俯视图及仰视图,该导热板具有一内含填充物的密闭凹穴。
图9A、图9B及图9C分别为本发明一实施例中一导热板的剖视图、俯视图及仰视图,该导热板具有一内含填充物的密闭凹穴。
图10A、图10B及图10C分别为本发明一实施例中一导热板的剖视图、俯视图及仰视图,该导热板具有一内含填充物的非密闭凹穴。
图11A、图11B及图11C分别为本发明一实施例中一导热板的剖视图、俯视图及仰视图,该导热板具有一隆起边缘。
图12A、图12B及图12C分别为本发明一实施例中一半导体芯片组的剖视图、俯视图及仰视图,该半导体芯片组包含一导热板、一半导体元件及一封装材料。
图13A、图13B及图13C分别为本发明一实施例中一半导体芯片组的剖视图、俯视图及仰视图,该半导体芯片组包含一可提供垂直信号路由的导热板、一半导体元件及一封装材料。
图14A、图14B及图14C分别为本发明一实施例中一半导体芯片组的剖视图、俯视图及仰视图,该半导体芯片组包含一具有隆起边缘的导热板、一半导体元件及一上盖。
图15A、图15B及图15C分别为本发明一实施例中一半导体芯片组的剖视图、俯视图及仰视图,该半导体芯片组包含一导热板及一具有背面接点的半导体元件。
【主要元件符号说明】
10    金属板;
12、14表面;
16    凸块;
18    外伸平台;
20    凹穴;
22、24弯折角落;
26    侧壁;
28    顶板;
θ1、θ2角度;
30    黏着层;
32    开口;
34    衬底;
36    导电层;
38    介电层;
40    通孔;
42    缺口;
44、46被覆层;
48    填充物;
50、52刻蚀掩模层;
54    焊垫;
56    路由线;
58    端子;
60    被覆穿孔;
62    基座;
64    盖体;
68    隆起边缘;
70    导线;
72    散热座;
74、76防焊绿漆;
78    被覆接点;
80、82、84、86、88、90、92、94  导热板;
100、200、300、400  半导体芯片组;
102、202、302、408  LED芯片;
104、204、304、412  打线;
106、206、306  固晶材料(die attach);
108、208、418 封装材料;
110、210、310 顶面;
112、212、312 底面;
114、214、314 打线接垫;
316  上盖;
402  LED封装体;
404、406焊锡;
410 基座;
414 电接点;
416 热接点;
具体实施方式
图1A及图1B为剖视图,绘示本发明的一实施例中一种制作凸块及外伸平台的方法,图1C为图1B的放大剖视图,图1D及图1E则分别为图1B的俯视图及仰视图。
图1A为金属板10的剖视图,金属板10包含相背的主要表面12及14。图示的金属板10是一厚度为150微米的铜板。铜具有导热性高、结合性良好与低成本等优点。金属板10可由多种金属制成,如铜、铝、铁镍合金42、铁、镍、银、金、其混合物及其合金。
图1B、图1C、图1D及图1E分别为金属板10形成凸块16、外伸平台18及凹穴20后的剖视图、放大剖视图、俯视图及仰视图。凸块16、凹穴20及弯折角落22、24是由金属板10以机械方式冲压而成,其中凸块16为金属板10受冲压的部分,外伸平台18为金属板10未受冲压的部分,而弯折角落22与24则为金属板10的弯折部分。
凸块16邻接外伸平台18,与外伸平台18形成一体,且自外伸平台18沿一向上方向伸出,而外伸平台18则沿着垂直于向上及向下方向的侧面方向(如左、右)自凸块16侧伸而出。
凸块16包含弯折角落22及24、侧壁26与顶板28。弯折角落22及24是因冲压而弯折,并导致侧壁26也具有冲压而成的形状及斜度。弯折角落22邻接顶板28沿侧向向内延伸,弯折角落24则邻接外伸平台18并沿侧向向外延伸。侧壁26是沿向上及向下方向垂直延伸于弯折角落22与24之间,而顶板28则自弯折角落22沿侧向向内延伸。此外,弯折角落22具有一角度θ1,其值为90度,弯折角落24具有一角度θ2,其值同为90度(参见图1C)。因此,侧壁26相对于顶板28的角度θ1为90度,侧壁26相对于外伸平台18的角度θ2也为90度。
凸块16为圆柱形,其直径在弯折角落22与24间的垂直方向上是固定不变。凸块16的高度(相对于外伸平台18)为600微米,直径为1000微米。此外,凸块16因冲压而具有不规则的厚度。例如,因冲压而拉长的侧壁26较顶板28为薄。但为便于图示,凸块16在图中具有均一的厚度。
凹穴20延伸进入凸块16,并由凸块16从上方覆盖,同时面朝向下方向,此外,凹穴20是朝向下方向外露,并使凸块16构成凹穴20的部分也朝向下方向外露。因此,凹穴20是呈中空状,其位于外伸平台18的入口并未封闭,且凸块16并未从下方覆盖凹穴20。由于凹穴20的形状与凸块16相符,凹穴20也呈直径固定的圆柱形。此外,凹穴20沿垂直及侧面方向延伸跨越凸块16的大部分。
图2A及图2B为剖视图,说明本发明的一实施例中一种制作黏着层的方法。图2C及图2D分别为根据图2B所绘制的俯视图及仰视图。
图2A为黏着层30的剖视图,其中黏着层30为乙阶(B-stage)未固化环氧树脂的胶片,其为一未经固化且无图案的片体,厚250微米。
黏着层30可为多种有机或无机电性绝缘体制成的各种介电膜或胶片。例如,黏着层30起初可为一胶片,其中树脂型态的热固性环氧树脂浸入一加强材料后部分固化至中期。所述环氧树脂可为FR-4,但也可使用例如多官能与双马来酰亚胺-三氮杂苯(BT)树脂等其它环氧树脂。在特定应用中,氰酸酯、聚酰亚胺及聚四氟乙烯(PTFE)也为适用的材料。所述加强材料可为电子级玻璃,也可为其它加强材料,如高强度玻璃、低诱电率玻璃(D-glass)、石英、克维拉纤维(kevlar aramid)及纸等。所述加强材料也可为织物、不织布或无方向性微纤维。可将例如硅(研粉熔融石英)等填充物加入胶片中以提升导热性、热冲击阻抗力与热膨胀匹配性。可利用市售的预浸渍体,如美国威斯康星州奥克莱W.L.Gore & Associates的SPEEDBOARD C胶片即为一例。
图2B、图2C及图2D分别为具有开口32的黏着层30的剖视图、俯视图及仰视图。开口32为一窗口,其贯穿黏着层30且直径为1050微米。开口32是以机械方式钻透该胶片而形成,但也可以其它技术制作,如冲制及冲压等。
图3A及图3B为剖视图,说明本发明的一实施例中一种制作衬底的方法,而图3C及图3D则分别为根据图3B绘制的俯视图及仰视图。
图3A是衬底34的剖视图。衬底34包含导电层36与介电层38。导电层36为电性导体,其接触介电层38且延伸于介电层38上方。介电层38则为电性绝缘体。例如,导电层36是一无图案且厚度为50微米的铜板,而介电层38则为厚度350微米的环氧树脂。
图3B、图3C及图3D分别为具有通孔40的衬底34的剖视图、俯视图及仰视图。通孔40为一窗口,其贯穿衬底34且直径为1050微米。通孔40是以机械方式钻透导电层36与介电层38而形成,但也可以其它技术制作,如冲制及冲压等。开口32与通孔40具有相同直径。此外,开口32与通孔40可以相同的钻头在同一钻台上通过相同方式形成,或以相同的冲头在同一冲床上通过相同方式形成。
衬底34在此绘示为一层压结构,但衬底34也可为其它电性互连结构,如陶瓷板或印刷电路板。同样地,衬底34可另包含多个内嵌电路的层体。
图4A至图4L为剖视图,说明本发明的一实施例中一种制作导热板的方法,该导热板包含凸块16、黏着层30及衬底34。图4M及图4N分别为图4L的俯视图及仰视图。
图4A及图4B中的结构是呈凹穴向下的状态,以便利用重力将黏着层30及衬底34设置于外伸平台18上。图4C至图4L中的结构依旧维持凹穴向下的状态。换句话说,凹穴20是面朝下方,并由凸块16从上方覆盖。然而,无论凹穴20面向何方,该结构体的相对方位均未改变。详细来说,无论该结构体是否倒置、旋转或倾斜,凹穴20在一第一垂直方向上始终由凸块16所覆盖。同样地,无论该结构体是否倒置、旋转或倾斜,凸块16始终沿该第一垂直方向延伸至外伸平台18之外,并沿一第二垂直方向延伸至衬底34之外。该第一与第二垂直方向是相对于该结构体的方向,彼此始终相反,且始终垂直于前述的侧面方向。
图4A为黏着层30设置于外伸平台18上的剖视图。黏着层30是下降至外伸平台18上,使凸块16向上插入并贯穿开口32,最终则使黏着层30接触并定位于外伸平台18。优选地,凸块16在插入及贯穿开口32后是对准开口32且位于开口32内的中央位置而不接触黏着层30。
在图4B所示结构中,衬底34已设置于黏着层30上。衬底34是下降至黏着层30上,使凸块16向上插入通孔40,最终则使衬底34接触并定位于黏着层30。
凸块16在插入(但并未贯穿)通孔40后是对准通孔40且位于通孔40内的中央位置而不接触衬底34。因此,缺口42是位于通孔40内且位于凸块16与衬底34之间。缺口42侧向环绕凸块16,同时被衬底34侧向包围。此外,开口32与通孔40是相互对齐且具有相同直径。
此时,衬底34是设置于黏着层30上并与的接触,且延伸于黏着层30上方。凸块16延伸通过开口32后,进入通孔40并到达介电层38。凸块16较导电层36的顶面低50微米,且通过通孔40朝向上方向外露。黏着层30接触外伸平台18与衬底34且位于该两者之间。黏着层30接触介电层38但与导电层36保持距离。在此阶段,黏着层30仍为乙阶(B-stage)未固化环氧树脂的胶片,而缺口42中则为空气。
图4C绘示黏着层30经加热加压后流入缺口42。在此图中,迫使黏着层30流入缺口42的方法是对导电层36施以向下压力和/或对外伸平台18施以向上压力,也即将外伸平台18与衬底34相对压合,藉以对黏着层30施压;在此同时也对黏着层30加热。受热的黏着层30可在压力下任意成形。因此,位于外伸平台18与衬底34间的黏着层30受到挤压后,改变其原始形状并向上流入缺口42。外伸平台18与衬底34持续朝彼此压合,直到黏着层30填满缺口42为止。此外,在外伸平台18与衬底34间之间隙缩小后,黏着层30仍旧填满此一缩小的间隙。
例如,可将外伸平台18及导电层36设置于一压合机的上、下压台(图未示)之间。此外,可将一上挡板及上缓冲纸(图未示)夹置于导电层36与上压台之间,并将一下挡板及下缓冲纸(图未示)夹置于外伸平台18与下压台之间。以此构成的迭合体由上到下依次为上压台、上挡板、上缓冲纸、衬底34、黏着层30、外伸平台18、下缓冲纸、下挡板及下压台。此外,可利用从下压台向上延伸且穿过金属板10对位孔(图未示)的工具接脚(图未示)将此迭合体定位于下压台上。
而后将上、下压台加热并相互推进,藉此对黏着层30加热并施压。挡板可将压台的热分散,使热均匀施加于外伸平台18与衬底34乃至于黏着层30。缓冲纸则将压台的压力分散,使压力均匀施加于外伸平台18与衬底34乃至于黏着层30。起初,介电层38接触并压合于黏着层30。随着压台持续动作与持续加热,外伸平台18与衬底34间的黏着层30受到挤压并开始熔化,因而向上流入缺口42,并通过介电层38与导电层36。例如,未固化环氧树脂遇热熔化后,被压力挤入缺口42中,但加强材料及填充物仍留在外伸平台18与衬底34之间。黏着层30在通孔40内上升的速度大于凸块16,终至填满缺口42。黏着层30也上升至稍高于缺口42的位置,并在压台停止动作前,溢流至凸块16顶面及导电层36顶面邻接缺口42处。若胶片厚度略大于实际所需便可能发生此一情形。如此一来,黏着层30便在凸块16顶面及导电层36顶面形成一覆盖薄层。压台在触及凸块16后停止动作,但仍持续对黏着层30加热。
黏着层30在缺口42内向上流动的方向如图中向上粗箭号所示,凸块16与外伸平台18相对于衬底34的向上移动如向上细箭号所示,而衬底34相对于凸块16与外伸平台18的向下移动则如向下细箭号所示。
图4D中的黏着层30已固化。
例如,压台停止移动后仍持续夹合凸块16与外伸平台18并供热,藉此将已熔化的乙阶(B-stage)环氧树脂转换为丙阶(C-stage)固化或硬化的环氧树脂。因此,环氧树脂是以类似已知多层压合的方式固化。环氧树脂固化后,压台分离,以便将结构体从压合机中取出。
固化的黏着层30可在凸块16与衬底34之间以及外伸平台18与衬底34之间提供牢固的机械性连结。黏着层30可承受一般操作压力而不致变形损毁,遇过大压力时则仅暂时扭曲。此外,黏着层30可吸收凸块16与衬底34之间以及外伸平台18与衬底34之间的热膨胀不匹配。
在此阶段,凸块16与导电层36大致共平面,而黏着层30与导电层36则延伸至一面朝向上方向的顶面。例如,外伸平台18与介电层38间的黏着层30厚200微米,较其初始厚度250微米减少50微米;也即凸块16在通孔40中升高50微米,而衬底34则相对于凸块16下降50微米。凸块16的高度600微米基本上等同于导电层36(50微米)、介电层38(350微米)与下方黏着层30(200微米)的结合高度。此外,凸块16仍位于开口32与通孔40内的中央位置并与衬底34保持距离,而黏着层30则填满外伸平台18与衬底34间的空间并填满缺口42。例如,缺口42(以及凸块16与衬底34间的黏着层30)的宽度为25微米((1050-1000)/2)。黏着层30在缺口42内延伸跨越介电层38。换句话说,缺口42中的黏着层30是沿向上方向及向下方向延伸并跨越缺口42外侧壁的介电层38厚度。黏着层30也包含缺口42上方的薄顶部分,其接触凸块16的顶面与导电层36的顶面,并在凸块16上方延伸10微米。
在图4E所示结构中,凸块16、黏着层30及导电层36的顶部都已去除。
凸块16、黏着层30及导电层36的顶部是以研磨方式去除,例如以旋转钻石砂轮及蒸馏水处理结构体的顶部。起初,钻石砂轮仅磨去黏着层30。持续研磨,则黏着层30因受磨表面下移而变薄。钻石砂轮终将接触凸块16与导电层36(不必然同时),因而开始研磨凸块16与导电层36。持续研磨后,凸块16、黏着层30及导电层36均因受磨表面下移而变薄。研磨持续至去除所需厚度为止,然后以蒸馏水冲洗结构体去除污物。
上述研磨步骤将黏着层30的顶部磨去25微米,将凸块16的顶部磨去15微米,并将导电层36的顶部磨去15微米。厚度减少对凸块16或黏着层30并无明显影响,但导电层36的厚度却从50微米大幅缩减至35微米。
至此,凸块16、黏着层30及导电层36是共同位于介电层38上方一面朝向上方向的平滑拼接侧向顶面。
图4F所示的结构具有被覆层44及46。被覆层44是形成于凸块16、黏着层30及导电层36上,被覆层46则形成于凸块16及外伸平台18上。
被覆层44是沉积于凸块16、黏着层30及导电层36朝向上方向外露的侧向顶面上,同时接触并从上方覆盖此三者。被覆层44是一无图案的铜层,其厚度为25微米。
被覆层46是沉积于凸块16及外伸平台18朝向下方向外露的底面上,同时接触并从下方覆盖此二者。被覆层46是一无图案的铜层,其厚度为25微米。
举例而言,可将结构体浸入一活化剂溶液中,使黏着层30可与无电镀铜产生催化剂反应。接着将一上部无电镀铜层以无电镀被覆的方式设于凸块16、黏着层30及导电层36上,并将一下部无电镀铜层以无电镀被覆方式设于凸块16及外伸平台18上。然后在该上部无电镀铜层上电镀一上部电镀铜层以形成被覆层44,并在该下部无电镀铜层上电镀一下部电镀铜层以形成被覆层46。其中,无电镀铜层的厚度约为2微米,电镀铜层的厚度约为23微米,故被覆层44、46的厚度均约为25微米。如此一来,凸块16与外伸平台18的厚度便沿向下方向实质增加,而导电层36的厚度则沿向上方向实质增加。此外,凹穴20依旧呈中空状,依旧朝向下方向外露,依旧使凸块16朝向下方向外露,且依旧沿垂直及侧面方向延伸跨越凸块16的大部分。
被覆层44是作为凸块16的一覆盖层、导电层36的一加厚层,以及凸块16与导电层36间的一桥接结构。被覆层46是作为凸块16与外伸平台18的一加厚层。
为便于图示,凸块16、导电层36与被覆层44是以单层显示。同样地,为便于图示,凸块16、外伸平台18与被覆层46也以单层显示。由于铜为同质被覆,凸块16与被覆层44间的界线、导电层36与被覆层44间的界线、凸块16与被覆层46间的界线以及外伸平台18与被覆层46间的界线(均以虚线绘示)可能不易察觉甚至无法察觉。然而,黏着层30与被覆层44间的界线则清楚可见。
图4G所示结构体的被覆层44、46上分别设有刻蚀掩模层50及52。
图示的刻蚀掩模层50、52是分别沉积于被覆层44、46上的光刻胶层,其制作方式是利用干式压模技术以热滚轮同时将光刻胶层分别压合于被覆层44、46。湿性旋涂法及淋幕涂布法也为适用的光刻胶形成技术。刻蚀掩模层50为一图案化的光刻胶层,而刻蚀掩模层52则为一无图案的光刻胶层,可作为一全面覆盖的刻蚀掩模层。
将一掩模(图未示)靠合于光刻胶层50,然后依照现有技术,令光线选择性通过该掩模,使受光的光刻胶部分变为不可溶解,之后再以显影液去除未受光且仍可溶解的光刻胶部分,使光刻胶层50形成图案。因此,光刻胶层50具有一可使被覆层44的选定部分朝向上方向外露的图案,而光刻胶层52则维持无图案的状态,并从下方覆盖被覆层46。此外,光刻胶层50与52分别从下方及从下方覆盖凸块16。
在图4H所示的结构体中,导电层36及被覆层44已经由刻蚀去除其选定部分而形成刻蚀掩模层50所定义的图案。
所述刻蚀为正面湿式化学刻蚀。例如,可将结构体倒置,使刻蚀掩模层50朝下,而刻蚀掩模层52朝上,然后利用一朝上且面向刻蚀掩模层50的底部喷嘴(图未示)将化学刻蚀液喷洒于被覆层44及刻蚀掩模层50上。在此同时,一面向刻蚀掩模层52的顶部喷嘴(图未示)则不予启动。如此一来便可藉助重力去除刻蚀的副产物。或者,利用刻蚀掩模层52提供背面保护,也可将结构体浸入化学刻蚀液中。化学刻蚀液可蚀透被覆层44及导电层36,使介电层38朝向上方向外露,因而将原本无图案的导电层36及被覆层44转变为图案层。然而,凸块16、外伸平台18及被覆层46并不受化学刻蚀液的影响,外伸平台18及被覆层46仍为无图案层。因此,黏着层30仍维持从上方被覆盖及从下方被覆盖的状态,而介电层38则仅朝向上方向外露而未朝向下方向外露。
适用于上述刻蚀作业且对铜具有高度选择性的化学刻蚀液可为含碱氨的溶液或硝酸与盐酸的稀释混合物。换句话说,所述化学刻蚀液可为酸性或碱性。足以形成图案而不致使导电层36及被覆层44过度曝露于化学刻蚀液的理想刻蚀时间可由试误法决定。
在图4I中,结构体上的刻蚀掩模层50及52均已去除。这些光刻胶层是经溶剂处理去除。例如,所用溶剂可为pH为14的强碱性氢氧化钾溶液。
刻蚀后的导电层36及被覆层44包含焊垫54、路由线56、端子58与盖体64。因此,导电层36及被覆层44是一包含焊垫54、路由线56、端子58与盖体64的图案层。同样地,焊垫54、路由线56、端子58与盖体64是刻蚀掩模层50在导电层36与被覆层44上所定义的选定部分。
焊垫54是导电层36与被覆层44受刻蚀掩模层50保护而未被刻蚀的部分,其邻接路由线56但与端子58保持距离。路由线56是导电层36与被覆层44受刻蚀掩模层50保护而未被刻蚀的部分,其邻接焊垫54与端子58,并自焊垫54与端子58侧向延伸,同时电性连结焊垫54与端子58。端子58是导电层36与被覆层44受刻蚀掩模层50保护而未被刻蚀的部分,其邻接路由线56但与焊垫54保持距离。盖体64也为导电层36与被覆层44受刻蚀掩模层50保护而未被刻蚀的部分,其邻接凸块16并自凸块16侧伸而出,且与凸块16热连结,同时从上方覆盖凸块16,但与焊垫54、路由线56及端子58保持距离。
焊垫54、路由线56及端子58的厚度均为60微米(35+25)。盖体64的厚度于邻接凸块16处(其不含导电层36)为25微米,在邻接介电层38处(其包含导电层36的一选定部分)则为60微米(35+25)。盖体64的厚度在接触黏着层30处(此部分是与介电层38保持距离,且从上方覆盖开口32及通孔40)也为25微米,在接触介电层38处则同样为60微米(35+25)。
因被覆层46而增厚的凸块16包含被覆层46位于凹穴20内的部分。同样地,因被覆层46而增厚的外伸平台18包含被覆层46位于凹穴20外的部分。
基座62包含由金属板10制成的外伸平台18的一部分,此部分是邻接凸块16,与凸块16形成一体且自凸块16侧伸而出。基座62也包含被覆层46的一部分,此部分是从下方覆盖外伸平台18的上述部分。因此,基座62是邻接凸块16,且与凸块16形成一体,同时自凸块16侧伸而出,厚度为175微米(150+25)。
焊垫54、路由线56及端子58共同构成导线70。因此,导线70包含导电层36与被覆层44两者的选定部分,且这些选定部分均与凸块16、基座62及盖体64保持距离。导线70位于凹穴20外。此外,路由线56形成焊垫54与端子58间的一导电路径。
导线70通过路由线56提供从焊垫54至端子58的水平(侧向)路由。导线70并不限于此一构型。举例而言,上述导电路径可包含贯穿黏着层30和/或介电层38的导电孔、额外的路由线(其位于黏着层30和/或介电层38的上方和/或下方)及被动元件(例如设置于其它焊垫上的电阻与电容)。
凸块16、基座62及盖体64共同形成散热座72。因此,散热座72包含金属板10、导电层36及被覆层44、46四者的选定部分,且这些选定部分均与导线70保持距离。此外,凸块16形成基座62与盖体64间的一导热路径。
散热座72实际上为一倒T形的散热块,其包含一柱部(凸块16)、一相对较大的下翼部(基座62)及一相对较小的上翼部(盖体64)。
图4J所示的结构体在衬底34、导线70及散热座72上设有防焊绿漆74。
防焊绿漆74为一电性绝缘层,其具有一选定的图案,故可使焊垫54、端子58及盖体64朝向上方向外露,并从上方覆盖路由线56,同时覆盖介电层38原本朝向上方向外露的部分。防焊绿漆74在焊垫54、路由线56、端子58与盖体64上方的厚度为25微米,防焊绿漆74在介电层38上方则延伸85微米(60+25)。
防焊绿漆74起初为涂布于结构体上的一光显像型液态树脂。之后再在防焊绿漆74上形成图案,其作法是令光线选择性穿透掩模(图未示),使受光的部分防焊绿漆变为不可溶解,然后利用一显影溶液去除未受光且仍可溶解的部分防焊绿漆,最后再进行硬烤,以上步骤乃已知工艺。
图4K所示结构体的导线70及散热座72上设有被覆接点78。
被覆接点78为一接触外露铜质表面的多层金属镀层。因此,被覆接点78接触焊垫54、端子58与盖体64,并从上方覆盖此三者的外露部分。被覆接点78也接触凸块16与基座62,并从下方覆盖此二者的外露部分。例如,一镍层是以无电镀被覆的方式设于外露的铜质表面上,而后再将一银层以无电镀被覆的方式设于该镍层上,其中内部镍层厚约3微米,银质表面层厚约0.5微米,故被覆接点78的厚度约为3.5微米。
以被覆接点78作为凸块16、焊垫54、端子58、基座62与盖体64的表面处理具有多项优点。内部镍层提供主要的机械性与电性连结和/或热连结,而银质表面层则提供一可湿性表面以利于焊料回焊,藉以搭配焊锡及打线。被覆接点78也可保护导线70与散热座72不受腐蚀。被覆接点78可包含多种金属以符合外部连结媒介的需要。例如,可在内部镍层上被覆一金层,或单独使用一镍质表面层。
为便于图示,设有被覆接点78的凸块16、焊垫54、端子58、基座62与盖体64是以单一层体表示。被覆接点78与凸块16、焊垫54、端子58、基座62及盖体64间的界线均为铜/镍界面。
至此完成导热板80的制作。
图4L、图4M及图4N分别为导热板80的剖视图、俯视图及仰视图,图中导热板80的边缘已沿切割线而与支撑架和/或同批生产的相邻导热板分离。
导热板80包含黏着层30、衬底34、导线70、散热座72及防焊绿漆74。衬底34包含介电层38。导线70包含焊垫54、路由线56及端子58。散热座72包含凸块16、基座62及盖体64。
凸块16在弯折角落24处邻接基座62,并在弯折角落22及顶板28处邻接盖体64。凸块16一方面从基座62朝向上方向延伸,一方面则从盖体64朝向下方向延伸,且与基座62形成一体。凸块16延伸进入开口32与通孔40后,仍位于开口32与通孔40内的中央位置。此外,凸块16延伸至介电层38与通孔40的上方及下方,并在盖体64处与黏着层30共平面。凸块16依旧形成凹穴20,并从上方覆盖凹穴20,且具有冲压而成的特有不规则厚度。凸块16也接触黏着层30,且与介电层38保持距离,同时维持圆柱形,也即凸块16自基座62向上延伸至盖体64的过程中,其直径固定不变。此外,弯折角落22在邻接盖体64处仍旧以约90度的角度沿侧向向内弯折,而弯折角落24在邻接基座62处仍旧以约90度的角度沿侧向向外弯折,且侧壁26仍旧将弯折角落22与24垂直隔开。
凹穴20延伸进入凸块16,并由凸块16从上方覆盖。凹穴20面朝下方且朝向下方向外露,致使凸块16构成凹穴20的部分也朝向下方向外露。因此,凹穴20呈中空状,其入口并未封闭,且并未由凸块16从下方覆盖。凹穴20也延伸进入开口32与通孔40,并由凸块16将凹穴20与盖体64隔开。凹穴20的形状与凸块16相符,也即两者均为直径固定的圆柱形。此外,凹穴20沿垂直及侧面方向延伸跨越凸块16的大部分。
基座62位于黏着层30、衬底34与导线70的下方。基座62接触黏着层30,但与衬底34及盖体64保持距离。基座62自凸块16侧伸而出且超出盖体64与导线70之外,同时延伸于黏着层30与衬底34沿向下方向的外侧,并从下方覆盖导线70,进而支撑凸块16、黏着层30、衬底34与导线70。
盖体64接触黏着层30与介电层38,且延伸于该两者上方。盖体64邻接凸块16处具有一第一厚度,盖体64邻接介电层38处则具有一大于该第一厚度的第二厚度。盖体64尚具有一面朝向上方向的平坦表面。此外,盖体64邻接黏着层30且与介电层38保持距离的部分具有该第一厚度,盖体64邻接介电层38且与黏着层30保持距离的部分具有该第二厚度。
黏着层30是设置于基座62上,且延伸于基座62上方。黏着层30在缺口42内接触且位于凸块16与介电层38之间,并填满凸块16与介电层38间的空间。黏着层30在缺口42外则接触且位于基座62与介电层38之间,并填满基座62与介电层38间的空间。黏着层30也接触且位于基座62与盖体64之间,但与导线70保持距离。黏着层30不仅在缺口42内延伸跨越介电层38,也位于基座62与焊垫54之间、基座62与路由线56之间,以及基座62与端子58之间。黏着层30也从凸块16侧向延伸并越过导线70。此时黏着层30已固化。
黏着层30沿侧面方向覆盖且包围凸块16的侧壁26,从上方覆盖基座62位于凸块16周缘外的部分,从下方覆盖盖体64位于凸块16周缘外的部分,并从下方覆盖衬底34。黏着层30也同形被覆于凸块16的侧壁26、介电层38的一底面、基座62顶面位于凸块16周缘外的部分,以及盖体64底面位于凸块16周缘外的部分。
黏着层30可单独穿过凸块16与介电层38间的一假想水平线、凸块16与盖体64间的一假想水平线、基座62与介电层38间的一假想垂直线,以及基座62与盖体64间的一假想垂直线。然而,黏着层30并未单独穿过基座62与导线70间的一假想线。因此,虽有一条从凸块16延伸至介电层38的假想水平线仅穿过黏着层30,但在基座62与导线70之间并无任何一条水平、垂直或其它走向的假想线仅穿过黏着层30,因为此假想线在基座62与导线70之间除穿过黏着层30外,势必穿过介电层38。
衬底34是设置于黏着层30上,延伸于基座62上方,且包含导线70。介电层38接触且位于黏着层30与焊垫54之间、黏着层30与路由线56之间,以及黏着层30与端子58之间。介电层38也接触盖体64,但与凸块16及基座62保持距离。
焊垫54、路由线56及端子58均接触介电层38,且均与黏着层30保持距离,同时均延伸于黏着层30与介电层38上方。焊垫54与端子58具有相同的厚度,且共同位于一面朝向上方向的顶面。此外,焊垫54与盖体64在彼此相邻处具有相同的厚度,但盖体64邻接凸块16处的厚度则与焊垫54不同。焊垫54与盖体64共同位于一面朝向上方向的顶面。
同批制作的导热板80经裁切后,其黏着层30、介电层38、基座62与防焊绿漆74均延伸至裁切而成的垂直边缘。
焊垫54是一专为LED芯片等半导体元件量身订做的电性接口,该半导体元件将在后续工艺中设置于盖体64上。端子58是一专为下一层芯片组(例如来自一印刷电路板的可焊接线或接点)量身订做的电性界面。盖体64是一专为该半导体元件量身订做的热接口。基座62是一专为该下一层芯片组(例如前述印刷电路板或一电子设备的散热装置)量身订做的热接口。
焊垫54与端子58在水平方向上彼此错位,且均外露于导热板80的顶面,以便在该半导体元件与该下一层芯片组之间提供水平信号路由。
为便于图标,导线70在剖视图中是绘示为一连续电路迹线。然而,导线70可同时提供X与Y方向的水平信号路由,也即焊垫54与端子58可在X与Y方向形成侧向错位。
导线70与散热座72彼此保持距离,因此,导线70与散热座72是机械性连接且彼此电性隔离。
散热座72可将随后设置于盖体64上的半导体元件所产生的热能扩散至导热板80所连接的下一层芯片组。该半导体元件所产生的热能流入盖体64后,从盖体64流入凸块16,并经由凸块16进入基座62,最后从基座62沿向下方向散出,例如扩散至一下方散热装置。
凸块16、焊垫54、端子58、基座62与盖体64均为相同的金属,也即铜/镍/银。凸块16、焊垫54、端子58、基座62与盖体64是由一银质表面层、一内部铜核心及一内部镍层组成,其中该内部镍层接触且位于该银质表面层与该内部铜核心之间。凸块16、焊垫54、端子58、基座62与盖体64的内部铜核心主要为铜。该银质表面层与该内部镍层是由被覆接点78提供,而该内部铜核心则由金属板10、导电层36与被覆层44、46的多种组合提供。
导线70包含一由焊垫54、路由线56与端子58共享的内部铜核心,而散热座72则包含一由凸块16、基座62与盖体64共享的内部铜核心。此外,导线70包含设于焊垫54上的被覆接点78,以及设于端子58上的另一被覆接点,而散热座72则包含设于凸块16与基座62上的被覆接点(其与盖体64保持距离),以及设于盖体64上的另一被覆接点78(其与凸块16及基座62保持距离)。此外,导线70及散热座72是由铜/镍/银组成,且其内部铜核心主要为铜。
导热板80的凸块16与路由线56均未朝向上方向外露。为便于图示,凸块16与路由线56在第4M图中是以虚线绘示。
导热板80可包含多条由焊垫54、路由线56及端子58所构成的导线70。为便于说明,在此仅描述并标示单一导线70。在这些导线70中,焊垫54与端子58通常具有类似的形状及尺寸,而路由线56则可能(但未必)具有不同的路由构型。例如,部分导线70设有间距,彼此分离,且为电性隔离,而部分导线70则彼此交错或导向同一焊垫54、路由线56或端子58且彼此电性连结。同样地,部分焊垫54可用以接收独立信号,而部分焊垫54则共享一信号、电源或接地端。
导热板80适用于具有蓝、绿及红光LED芯片的LED封装体,其中各LED芯片包含一阳极与一阴极,且各LED封装体包含对应的阳极端子与阴极端子。在此例中,导热板80可包含六个焊垫54与四个端子58,以便将每一阳极从一独立焊垫54导向一独立端子58,并将每一阴极从一独立焊垫54导向一共同的接地端子58。
在各制造阶段均可利用一简易清洁步骤去除外露金属上的氧化物与残留物,例如可对本发明结构体施行一短暂的氧等离子体清洁步骤。或者,可利用一过锰酸钾溶液对本发明结构体进行一短暂的湿式化学清洁步骤。同样地,也可利用蒸馏水淋洗本发明结构体以去除污物。此清洁步骤可清洁所需表面而不对结构体造成明显的影响或破坏。
本方案的优点在于,导线70形成后不需从中分离或分割出汇流点或相关电路系统。汇流点可在形成导线70的湿式化学刻蚀步骤中分离。
导热板80可包含钻透或切通黏着层30、介电层38、基座62与防焊绿漆74所形成的对位孔(图未示)。如此一来,当导热板80需在后续工艺中设置于一下方载体上时,便可将工具接脚插入对位孔中,藉以将导热板80置于定位。
导热板80可容纳多个半导体元件,而非单一凸块或多个凸块仅可容纳单一半导体元件。因此,我们可将多个半导体元件设置于单一凸块上,或将多个半导体元件分别设置于不同凸块上。
若欲使导热板80的单一凸块可容纳多个半导体元件,可调整刻蚀掩模层50以定义更多导线70。这些导线70的侧向位置可重新调整,以便为四个半导体元件提供一2x2阵列。此外,导线70的剖面形状及高低(即侧面形状)也可有所调整。
若欲在导热板80上形成多个凸块以容纳多个半导体元件,可在金属板10上冲压出额外的凸块16,调整黏着层30以包含更多开口32,调整衬底34以包含更多通孔40,同时调整刻蚀掩模层50以定义更多盖体64及导线70。凸块16、盖体64及导线70的侧向位置可重新调整,以便为四个半导体元件提供一2x2阵列。此外,凸块16、盖体64及导线70的剖面形状及高低(即侧面形状)也可有所调整。此外,多个凸块16可分别具有独立的基座62或共享一基座62,端视刻蚀掩模层52的设计而定。
图5A、图5B及图5C分别为本发明一实施例中一导热板的剖视图、俯视图及仰视图,该导热板的导线是与黏着层相接触。
在本实施例中,衬底仅由导电层提供,且未设介电层。为求简明,凡导热板80的相关说明适用于此实施例者均并入此处,相同的说明不予重复。同样地,本实施例导热板的元件与导热板80的元件相类似的,均采对应的参考标号。
导热板82包含黏着层30、导线70、散热座72及防焊绿漆74。导线70包含焊垫54、路由线56与端子58。散热座72包含凸块16、基座62与盖体64。
本实施例中的导电层36较上一实施例中的导电层36为厚。例如,导电层36的厚度由50微米增为150微米,如此一来便可防止导电层36在搬运时弯曲或晃动,而焊垫54、路由线56、端子58与盖体64也因此增厚。此外,由于本实施例省略介电层38,导致焊垫54、路由线56与端子58均接触黏着层30。
黏着层30接触且位于基座62与导线70之间,同时填满基座62与导线70间的空间。因此,黏着层30可单独穿过基座62与焊垫54间的一假想垂直线、基座62与路由线56间的一假想垂直线,以及基座62与端子58间的一假想垂直线。此外,黏着层30已增厚以填补介电层38的空缺,另为因应焊垫54、路由线56、端子58与盖体64的厚度增加,防焊绿漆74也配合增厚。
导热板82的制作方式与导热板80类似,但必须为导电层36进行适当调整。例如,冲压金属板10以形成凸块16、外伸平台18及凹穴20,然后将黏着层30设置于外伸平台18上,并将导电层36单独设置于黏着层30上。继而对黏着层30加热及加压,使黏着层30流动并固化。然后研磨凸块16、黏着层30及导电层36的顶面,使其平面化。接着将被覆层44与46设于结构体上。以上步骤在前文中均已有所说明。然后刻蚀导电层36与被覆层44以形成焊垫54、路由线56、端子58与盖体64,同时使外伸平台18与被覆层46保持无图案状态。接着,在前述顶面形成防焊绿漆74,再以披覆接点78为凸块16、焊垫54、端子58、基座62及盖体64进行表面处理。最后,在导热板82的外围边缘处切割或劈裂黏着层30、基座62及防焊绿漆74,使导热板82与同批制作的其它导热板分离。
图6A、图6B及图6C分别为本发明一实施例中一导热板的剖视图、俯视图及仰视图,该导热板可提供垂直信号路由。
在本实施例中,端子是延伸于黏着层的下方,并由被覆穿孔电性连结路由线与端子。为求简明,凡导热板80的相关说明适用于此实施例者均并入此处,相同的说明不予重复。同样地,本实施例导热板的元件与导热板80的元件相类似的,均采对应的参考标号。
导热板84包含黏着层30、导线70、散热座72及防焊绿漆74与76。导线70包含焊垫54、路由线56、端子58与被覆穿孔60。散热座72包含凸块16、基座62与盖体64。
导线70不仅可通过路由线56提供从焊垫54至被覆穿孔60的水平(侧向)路由,也可通过被覆穿孔60提供从路由线56至端子58的垂直(由上至下)路由。因此,路由线56形成焊垫54与被覆穿孔60间的一导电路径,被覆穿孔60形成路由线56与端子58间的一导电路径,而路由线56与被覆穿孔60则共同形成焊垫54与端子58间的一导电路径。
焊垫54与路由线56均接触介电层38,均与黏着层30保持距离,且均延伸于黏着层30与介电层38的上方。端子58接触黏着层30,与介电层38保持距离,并且延伸于黏着层30与介电层38的下方。被覆穿孔60接触且延伸穿过黏着层30与介电层38。基座62是与导热板84的外围边缘保持距离,且未从下方覆盖黏着层30、衬底34、路由线56、端子58、被覆穿孔60或防焊绿漆74。此外,端子58与基座62包含外伸平台18的选定部分,具有相同厚度,且共同位于结构体的底面。
防焊绿漆74为一电性绝缘层,其具有一选定的图案,故可使焊垫54、被覆穿孔60及盖体64朝向上方向外露,并覆盖介电层38原本朝向上方向外露的部分。防焊绿漆76同为一电性绝缘层,其具有一选定的图案,故可使凸块16、端子58及基座62朝向下方向外露,并覆盖黏着层30原本朝向下方向外露的部分。
导热板84的制作方式与导热板80类似,但必须为导线70、散热座72及防焊绿漆74与76进行适当调整。例如,冲压金属板10以形成凸块16、外伸平台18及凹穴20,然后将黏着层30设置于外伸平台18上,并将衬底34设置于黏着层30上。继而对黏着层30加热及加压,使黏着层30流动并固化。然后研磨凸块16、黏着层30及导电层36的顶面,使其平面化。以上步骤在前文中均已有所说明。
接着,钻透外伸平台18、黏着层30、导电层36及介电层38以形成孔洞,再将导电金属沉积于结构体上,因而在结构体的顶面形成被覆层44,在结构体的底面形成被覆层46,并在该孔洞内形成被覆穿孔60。
然后,在被覆层44上形成刻蚀掩模层50,使其形成可定义焊垫54、路由线56及盖体64的图案,从而露出被覆层44的选定部分。另在被覆层46上形成刻蚀掩模层52,使其形成可定义端子58及基座62的图案,从而露出被覆层46的选定部分。接着刻蚀导电层36与被覆层44以形成刻蚀掩模层50所定义的焊垫54、路由线56及盖体64,进而使介电层38朝向上方向外露但不使黏着层30朝向上方向外露。另刻蚀外伸平台18与被覆层46以形成刻蚀掩模层52所定义的端子58及基座62,进而使黏着层30朝向下方向外露但不使介电层38朝向下方向外露。端子58与基座62包含外伸平台18与被覆层46两者受刻蚀掩模层52保护而未被刻蚀的选定部分,这些选定部分相互隔开且彼此保持距离。详细来说,端子58包含外伸平台18的一部分,此部分是与凸块16分开且保持距离;基座62也包含外伸平台18的一部分,但此部分是邻接凸块16,与凸块16形成一体,且自凸块16侧伸而出。
而后,在结构体的顶面形成防焊绿漆74,并在结构体的底面形成防焊绿漆76。防焊绿漆74与76起初是分别涂布于结构体顶面与底面的光显像型液态树脂,之后才形成图案,其形成图案的方式是令光线选择性通过掩模(图未示),使受光的部分防焊绿漆变为不可溶解,然后利用一显影溶液去除未受光且仍可溶解的部分防焊绿漆,最后再进行硬烤,以上步骤乃已知工艺。
接着再以披覆接点78为凸块16、焊垫54、端子58、被覆穿孔60、基座62与盖体64进行表面处理。最后,在导热板84的外围边缘处切割或劈裂黏着层30、介电层38及防焊绿漆74与76,使导热板84与同批制作的其它导热板分离。
图7A、图7B及图7C分别为本发明一实施例中一导热板的剖视图、俯视图及仰视图,该导热板可提供垂直信号路由。
在本实施例中,端子是延伸于黏着层下方,并省略路由线,但另设有被覆穿孔以提供焊垫与端子间的电性连结。为求简明,凡导热板80的相关说明适用于此实施例者均并入此处,相同的说明不予重复。同样地,本实施例导热板的元件与导热板80的元件相类似的,均采对应的参考标号。
导热板86包含黏着层30、导线70与散热座72。导线70包含焊垫54、端子58与被覆穿孔60。散热座72包含凸块16、基座62与盖体64。
导线70不仅可提供从焊垫54至被覆穿孔60的水平(侧向)路由,也可通过被覆穿孔60提供从焊垫54至端子58的垂直(由上至下)路由。因此,被覆穿孔60形成焊垫54与端子58间的一导电路径。
焊垫54接触介电层38,与黏着层30保持距离,并延伸于黏着层30与介电层38的上方。端子58接触黏着层30,与介电层38保持距离,并延伸于黏着层30与介电层38的下方。被覆穿孔60接触且延伸穿过黏着层30与介电层38。基座62是与导热板86的外围边缘保持距离,且未从下方覆盖黏着层30、衬底34、焊垫54、端子58或被覆穿孔60。此外,端子58与基座62包含外伸平台18的选定部分,具有相同厚度,且共同位于结构体的底面。
由于本实施例未设防焊绿漆74,被覆接点78占据导热板86顶面的85%至95%。被覆接点78也提供一高反射性的顶面,可反射后续设置于盖体64上的一LED芯片所发出的光线。
导热板86的制作方式与导热板80类似,但必须为导线70及散热座72进行适当调整。例如,冲压金属板10以形成凸块16、外伸平台18及凹穴20,然后将黏着层30设置于外伸平台18上,并将衬底34设置于黏着层30上。继而对黏着层30加热及加压,使黏着层30流动并固化。然后研磨凸块16、黏着层30及导电层36的顶面,使其平面化。以上步骤在前文中均已有所说明。
接着,钻透外伸平台18、黏着层30、导电层36及介电层38以形成孔洞,再将导电金属沉积于结构体上,因而在结构体的顶面形成被覆层44,在结构体的底面形成被覆层46,并在该孔洞内形成被覆穿孔60。
然后,在被覆层44上形成刻蚀掩模层50,使其形成可定义焊垫54与盖体64的图案,从而露出被覆层44的选定部分。另在被覆层46上形成刻蚀掩模层52,使其形成可定义端子58与基座62的图案,从而露出被覆层46的选定部分。接着刻蚀导电层36与被覆层44以形成刻蚀掩模层50所定义的焊垫54与盖体64,进而使介电层38朝向上方向外露但不使黏着层30朝向上方向外露。另刻蚀外伸平台18与被覆层46以形成刻蚀掩模层52所定义的端子58与基座62,进而使黏着层30朝向下方向外露但不使介电层38朝向下方向外露。端子58与基座62包含外伸平台18与被覆层46两者受刻蚀掩模层52保护而未被刻蚀的选定部分,这些选定部分是相互隔开且彼此保持距离。详细来说,端子58包含外伸平台18的一部分,此部分是与凸块16分开且保持距离;基座62也包含外伸平台18的一部分,但此部分是邻接凸块16,与凸块16形成一体,且自凸块16侧伸而出。
接着再以披覆接点78为凸块16、焊垫54、端子58、被覆穿孔60、基座62与盖体64进行表面处理。最后,在导热板86的外围边缘处切割或劈裂黏着层30与介电层38,使导热板86与同批制作的其它导热板分离。
图8A、图8B及图8C分别为本发明一实施例中一导热板的剖视图、俯视图及仰视图,该导热板具有一内含填充物的密闭凹穴。
本实施例先将一填充物填入凹穴中,再将黏着层设置于外伸平台上并以基座封闭凹穴。为求简明,凡导热板80的相关说明适用于此实施例者均并入此处,相同的说明不予重复。同样地,本实施例导热板的元件与导热板80的元件相类似的,均采对应的参考标号。
导热板88包含黏着层30、衬底34、填充物48、导线70、散热座72及防焊绿漆74。衬底34包含介电层38。导线70包含焊垫54、路由线56与端子58。散热座72包含凸块16、基座62与盖体64。
填充物48为一电性绝缘环氧树脂,其位于凹穴20内且填满凹穴20,而凹穴20一旦装入填充物48后便不再中空。填充物48在凹穴20内接触凸块16,并沿垂直及侧面方向延伸跨越凸块16的大部分。填充物48也从下方覆盖凹穴20,并与黏着层30、衬底34、盖体64及导线70保持距离,同时为凸块16提供机械性支撑。此外,基座62将凹穴20密封。因此,填充物48接触凸块16与基座62,并由凸块16与基座62将其包围在内。基座62更从下方覆盖凸块16、凹穴20、填充物48及盖体64。
导热板88的制作方式与导热板80类似,但必须为填充物48进行适当调整。例如,先冲压金属板10以形成凸块16、外伸平台18及凹穴20。
然后,使填充物48在凹穴20内成形。填充物48原为一环氧树脂膏,并以网版印刷的方式选择性印刷于凹穴20内。接着加热该环氧树脂膏,使其于相对低温(如190℃)下硬化。继而研磨填充物48,使其形成一平面。例如以旋转钻石砂轮及蒸馏水处理结构体的底部。起初,钻石砂轮仅磨去填充物48。持续研磨,则填充物48因受磨表面上移而变薄。钻石砂轮终将接触外伸平台18,并也开始研磨外伸平台18。持续研磨后,外伸平台18与填充物48均因受磨表面上移而变薄。研磨持续至去除所需厚度为止,然后以蒸馏水冲洗结构体去除污物。此时,外伸平台18与填充物48是共同位于一面朝向下方向的平滑拼接侧向底面。
然后将黏着层30设置于外伸平台18上,并将衬底34设置于黏着层30上。继而对黏着层30加热及加压,使黏着层30流动并固化。然后研磨凸块16、黏着层30及导电层36的顶面,使其平面化。接着在结构体上沉积导电金属以形成被覆层44与46,其中被覆层46是设于填充物48上,并从下方覆盖填充物48。如此一来,被覆层46(乃至于基座62)便将凹穴20封闭,并将填充物48密封于凹穴20内。
然后刻蚀导电层36与被覆层44,使其形成焊垫54、路由线56、端子58与盖体64,在此同时,外伸平台18与被覆层46则保持无图案的状态。接着在结构体的顶面形成防焊绿漆74,再以被覆接点78为焊垫54、端子58、基座62与盖体64进行表面处理。最后,在导热板88的外围边缘处切割或劈裂黏着层30、介电层38、基座62与防焊绿漆74,使导热板88与同批制作的其它导热板分离。
图9A、图9B及图9C分别为本发明一实施例中一导热板的剖视图、俯视图及仰视图,该导热板具有一内含填充物的密闭凹穴。
本实施例是于黏着层固化后才将一填充物填入凹穴内,并以基座封闭凹穴。为求简明,凡导热板80的相关说明适用于此实施例者均并入此处,相同的说明不予重复。同样地,本实施例导热板的元件与导热板80的元件相类似的,均采对应的参考标号。
导热板90包含黏着层30、衬底34、填充物48、导线70、散热座72及防焊绿漆74。衬底34包含介电层38。导线70包含焊垫54、路由线56与端子58。散热座72包含凸块16、基座62与盖体64。
填充物48为一电性绝缘环氧树脂,其位于凹穴20内且填满凹穴20,而凹穴20一旦装入填充物48后便不再中空。填充物48在凹穴20内接触凸块16,并沿垂直及侧面方向延伸跨越凸块16的大部分。填充物48也从下方覆盖凹穴20,并与黏着层30、衬底34、盖体64及导线70保持距离,同时为凸块16提供机械性支撑。此外,基座62将凹穴20密封。因此,填充物48接触凸块16与基座62,并由凸块16与基座62将其包围在内。基座62更从下方覆盖凸块16、凹穴20、填充物48及盖体64。
导热板90的制作方式与导热板80类似,但必须为填充物48进行适当调整。例如,冲压金属板10以形成凸块16、外伸平台18及凹穴20,然后将黏着层30设置于外伸平台18上,并将衬底34设置于黏着层30上,继而对黏着层30加热及加压,使黏着层30流动并固化。
然后,使填充物48在凹穴20内成形。填充物48原为一环氧树脂膏,并以网版印刷的方式选择性印刷于凹穴20内。接着加热该环氧树脂膏,使其于相对低温(如190℃)下硬化。而后研磨填充物48,使其形成一平面。例如以旋转钻石砂轮及蒸馏水处理结构体的底部。起初,钻石砂轮仅磨去填充物48。持续研磨,则填充物48因受磨表面上移而变薄。钻石砂轮终将接触外伸平台18,并也开始研磨外伸平台18。持续研磨后,外伸平台18与填充物48均因受磨表面上移而变薄。研磨持续至去除所需厚度为止,然后以蒸馏水冲洗结构体去除污物。此时,外伸平台18与填充物48是共同位于一面朝向下方向的平滑拼接侧向底面。
研磨作业也施用于凸块16、黏着层30及导电层36的顶面,以使其平面化。
接着在结构体上沉积导电金属以形成被覆层44与46,其中被覆层46是设于填充物48上,并从下方覆盖填充物48。如此一来,被覆层46(乃至于基座62)便将凹穴20封闭,并将填充物48密封于凹穴20内。
然后刻蚀导电层36与被覆层44,使其形成焊垫54、路由线56、端子58及盖体64,在此同时,外伸平台18及被覆层46则保持无图案的状态。接着在结构体的顶面形成防焊绿漆74,再以被覆接点78为焊垫54、端子58、基座62及盖体64进行表面处理。最后,在导热板90的外围边缘处切割或劈裂黏着层30、介电层38、基座62与防焊绿漆74,使导热板90与同批制作的其它导热板分离。
图10A、图10B及图10C分别为本发明一实施例中一导热板的剖视图、俯视图及仰视图,该导热板具有一内含填充物的非密闭凹穴。
本实施例先在结构体上沉积导电金属以形成被覆层,再将一填充物填入凹穴内,且凹穴保持未封闭的状态。为求简明,凡导热板80的相关说明适用于此实施例者均并入此处,相同的说明不予重复。同样地,本实施例导热板的元件与导热板80的元件相类似的,均采对应的参考标号。
导热板92包含黏着层30、衬底34、填充物48、导线70、散热座72及防焊绿漆74。衬底34包含介电层38。导线70包含焊垫54、路由线56与端子58。散热座72包含凸块16、基座62与盖体64。
填充物48为一电性绝缘环氧树脂,其位于凹穴20内且填满凹穴20,而凹穴20一旦装入填充物48后便不再中空。填充物48在凹穴20内接触凸块16,并沿垂直及侧面方向延伸跨越凸块16的大部分。填充物48也从下方覆盖凹穴20,并与黏着层30、衬底34、盖体64及导线70保持距离,同时为凸块16提供机械性支撑。此外,凹穴20保持未封闭的状态,使填充物48朝向下方向外露。
导热板92的制作方式与导热板80类似,但必须为填充物48进行适当调整。例如,冲压金属板10以形成凸块16、外伸平台18及凹穴20,然后将黏着层30设置于外伸平台18上,并将衬底34设置于黏着层30上。继而对黏着层30加热及加压,使黏着层30流动并固化。然后研磨凸块16、黏着层30及导电层36的顶面,使其平面化。接着在结构体上沉积导电金属以形成被覆层44与46。以上步骤在前文中均已有所说明。
然后,使填充物48在凹穴20内成形。填充物48原为一环氧树脂膏,且是以网版印刷的方式选择性印刷于凹穴20内。接着加热该环氧树脂膏,使其于相对低温(如190℃)下硬化。而后研磨填充物48,使其形成一平面。例如以旋转钻石砂轮及蒸馏水处理结构体的底部。起初,钻石砂轮仅磨去填充物48。持续研磨,则填充物48因受磨表面上移而变薄。钻石砂轮终将接触被覆层46,并也开始研磨被覆层46。持续研磨后,被覆层46与填充物48均因受磨表面上移而变薄。研磨持续至去除所需厚度为止,然后以蒸馏水冲洗结构体去除污物。此时,被覆层46与填充物48是共同位于一面朝向下方向的平滑拼接侧向底面。
然后刻蚀导电层36与被覆层44,使其形成焊垫54、路由线56、端子58及盖体64,在此同时,外伸平台18及被覆层46则保持无图案的状态。接着在结构体的顶面形成防焊绿漆74,再以被覆接点78为焊垫54、端子58、基座62及盖体64进行表面处理。最后,在导热板92的外围边缘处切割或劈裂黏着层30、介电层38、基座62与防焊绿漆74,使导热板92与同批制作的其它导热板分离。
图11A、图11B及图11C分别为本发明一实施例中一导热板的剖视图、俯视图及仰视图,该导热板具有一隆起边缘。
在本实施例中,一隆起边缘是设置于防焊绿漆上。为求简明,凡导热板80的相关说明适用于此实施例者均并入此处,相同的说明不予重复。同样地,本实施例导热板的元件与导热板80的元件相类似的,均采对应的参考标号。
导热板94包含黏着层30、衬底34、隆起边缘68、导线70、散热座72及防焊绿漆74。衬底34包含介电层38。导线70包含焊垫54、路由线56与端子58。散热座72包含凸块16、基座62与盖体64。
隆起边缘68为一正方形框,其接触防焊绿漆74且延伸于防焊绿漆74上方。凸块16与盖体64均位于隆起边缘68周缘内的中央位置,而端子58则位于隆起边缘68的周缘外。例如,隆起边缘68的高度为600微米,宽度(内侧壁与外侧壁间的距离)为500微米,隆起边缘68与焊垫54的侧向间距也为500微米。
隆起边缘68包含一防焊绿漆、一迭合体及一膜状黏胶;但为便于图示,隆起边缘68在图中仅以单一层体表示。该防焊绿漆接触该迭合体且延伸于其上方,因而形成一顶面。该膜状黏胶接触该迭合体且延伸于其下方,因而形成一底面。该迭合体接触且是压合于该防焊绿漆与该膜状黏胶之间。该防焊绿漆、该迭合体及该膜状黏胶均为电性绝缘体。例如,该防焊绿漆厚50微米,该迭合体厚500微米,该膜状黏胶厚50微米,因此,隆起边缘68的高度为600微米(50+500+50)。
该迭合体可为多种有机及无机电性绝缘体制成的各种介电膜。例如,该迭合体可为聚酰亚胺或FR-4环氧树脂,但也可使用例如多官能与双马来酰亚胺-三氮杂苯(BT)等其它环氧树脂。或者,隆起边缘68可包含一设于该膜状黏胶上的金属环。
导热板94的制作方式与导热板80类似,但必须为隆起边缘68进行适当调整。例如,冲压金属板10以形成凸块16、外伸平台18及凹穴20,然后将黏着层30设置于外伸平台18上,并将衬底34设置于黏着层30上。继而对黏着层30加热及加压,使黏着层30流动并固化。然后研磨凸块16、黏着层30及导电层36的顶面,使其平面化。接着在结构体上沉积导电金属以形成被覆层44与46。以上步骤均在前文中有所说明。然后刻蚀导电层36与被覆层44,使其形成焊垫54、路由线56、端子58及盖体64,在此同时,外伸平台18及被覆层46则保持无图案的状态。接着在结构体的顶面形成防焊绿漆74,并在防焊绿漆74上设置隆起边缘68,之后再以被覆接点78为凸块16、焊垫54、端子58、基座62及盖体64进行表面处理。最后,在导热板94的外围边缘处切割或劈裂黏着层30、介电层38、基座62与防焊绿漆74,使导热板94与同批制作的其它导热板分离。
图12A、图12B及图12C分别为本发明一实施例中一半导体芯片组的剖视图、俯视图及仰视图,该半导体芯片组包含一导热板、一半导体元件及一封装材料。
在此实施例中,该半导体元件为一发蓝光的LED芯片,其是设置于盖体上,利用一打线电性连结至焊垫,并利用一固晶材料(die attach)热连结至盖体。该LED芯片是由一可将蓝光转换为白光的封装材料加以覆盖。
半导体芯片组100包含导热板80、LED芯片102、打线104、固晶材料106及封装材料108。LED芯片102包含顶面110、底面112与打线接垫114。顶面110为活性表面且包含打线接垫114,底面112则为热接触表面。
LED芯片102是设置于散热座72上,电性连结至导线70,并且热连结至散热座72。详细来说,LED芯片102是设置于盖体64(乃至于凸块16)上,位于凹穴20的相反侧,同时延伸于盖体64(乃至于凸块16及凹穴20)的上方,并重迭于凸块16、凹穴20及盖体64(也即侧向延伸于凸块16、凹穴20及盖体64的周缘内),但并未重迭于衬底34与导线70(也即LED芯片102是位于衬底34与导线70的周缘外)。LED芯片102经由打线104电性连结至焊垫54,并经由固晶材料106热连结且机械性黏附于盖体64。此外,盖体64从下方覆盖LED芯片102,并为LED芯片102提供一凹形芯片座以及一反射器。
例如,打线104是连接于并电性连结焊垫54及打线接垫114,藉此将LED芯片102电性连结至端子58。固晶材料106接触且位于盖体64与热接触表面112之间,同时热连结且机械性黏合盖体64与热接触表面112,藉此将LED芯片102热连结至凸块16,进而将LED芯片102热连结至基座62。
封装材料108是一用以转换颜色的固态电性绝缘保护性包覆体,其可为LED芯片102及打线104提供抗潮湿及防微粒等环境保护。封装材料108接触焊垫54、路由线56、盖体64、防焊绿漆74、LED芯片102、打线104及固晶材料106,但与凸块16、黏着层30、介电层38、端子58及基座62保持距离。此外,封装材料108从上方覆盖凸块16、焊垫54、盖体64、LED芯片102、打线104及固晶材料106。封装材料108在图中呈透明状是为方便图示说明。
焊垫54上设有镍/银的被覆金属接垫以利于与打线104稳固接合,藉此改善自导线70至LED芯片102的信号传送。盖体64上也设有镍/银的被覆金属接垫以利于与固晶材料106稳固接合,藉此改善自LED芯片102至散热座72的热传递。盖体64也提供一高反射性表面,其可反射LED芯片102射向银质表面层的光线,进而提高沿向上方向的出光量。此外,由于盖体64的形状及尺寸是与热接触表面112配适,凸块16的形状及尺寸不需配合热接触表面112而设计。
LED芯片102是一可发出蓝光、具有高发光效率且形成p-n接面的化合物半导体。适用的化合物半导体包括氮化镓(GaN)、砷化镓(GaAs)、磷化镓(GaP)、磷砷化镓(GaAsP)、磷化铝镓(GaAlP)、砷铝化镓(GaAlAs)、磷化铟(InP)与磷化铟镓(InGaP)。此外,LED芯片102的出光量高但也产生可观的热能。
封装材料108包含透明硅氧树脂及黄色磷光体(在图12A中以黑点表示)。举例而言,该硅氧树脂可为聚硅氧烷树脂,而该黄色磷光体可为掺杂铈的钇铝石榴石(Ce:YAG)荧光粉末。该黄色磷光体受蓝光照射时发出黄光,而蓝、黄光混合即成白光。因此,封装材料108可将LED芯片102所发出的蓝光转为白光,使芯片组100成为一白光光源。此外,封装材料108是呈半球圆顶形,可提供一凸折射面,使白光朝向上方向集中。
若欲制造半导体芯片组100,可利用固晶材料106将LED芯片102设置于盖体64上,然后打线接合焊垫54与打线接垫114,最后再使封装材料108成形。
例如,固晶材料106原为一具有高导热性的含银环氧树脂膏,并以网版印刷的方式选择性印刷于盖体64上。然后利用一抓取头及一自动化图案辨识系统,以步进重复的方式将LED芯片102放置于该环氧树脂银膏上。继而加热该环氧树脂银膏,使其于相对低温(如190℃)下硬化以完成固晶106。打线104为金线,其随即以热超音波连接焊垫54与打线接垫114。最后再将封装材料108模制于结构体上。
LED芯片102可通过多种连结媒介电性连结至焊垫54,利用多种热黏着剂热连结并机械性黏附于散热座72,并以多种封装材料封装。
该半导体芯片组100为一第一级单晶封装体。
图13A、图13B及图13C分别为本发明一实施例中一半导体芯片组的剖视图、俯视图及仰视图,该半导体芯片组包含一可提供垂直信号路由的导热板、一半导体元件及一封装材料。
在此实施例中,端子是延伸于黏着层下方,并省略路由线,但另设有被覆穿孔以提供焊垫与端子间的电性连结。为求简明,凡芯片组100的相关说明适用于此实施例者均并入此处,相同的说明不予重复。同样地,本实施例芯片组的元件与芯片组100的元件相类似的,均采对应的参考标号,但其编码的基数由100改为200。例如,LED芯片202对应于LED芯片102,打线204对应于打线104,以此类推。
半导体芯片组200包含导热板86、LED芯片202、打线204、固晶材料206及封装材料208。LED芯片202包含顶面210、底面212与打线接垫214。顶面210为活性表面且包含打线接垫214,底面212则为热接触表面。
LED芯片202是设置于散热座72上,电性连结至导线70,并且热连结至散热座72。详细来说,LED芯片202是设置于盖体64上,经由打线204电性连结至焊垫54,并经由固晶材料206热连结且机械性黏附于盖体64。
封装材料208接触介电层38、焊垫54、盖体64、LED芯片202、打线204及固晶材料206,但与凸块16、黏着层30、端子58、被覆穿孔60及基座62保持距离。此外,封装材料208从上方覆盖凸块16、盖体64、LED芯片202、打线204及固晶材料206。
LED芯片202可发出蓝光,而封装材料208则可将此蓝光转为白光,使芯片组200成为一白光光源。
若欲制造半导体芯片组200,可利用固晶材料206将LED芯片202设置于盖体64上,然后打线接合焊垫54与打线接垫214,最后再使封装材料208成形。
该半导体芯片组200为一第一级单晶封装体。
图14A、图14B及图14C分别为本发明一实施例中一半导体芯片组的剖视图、俯视图及仰视图,该半导体芯片组包含一具有隆起边缘的导热板、一半导体元件及一上盖。
在此实施例中是将上盖设置于隆起边缘上,同时省略封装材料。为求简明,凡芯片组100的相关说明适用于此实施例者均并入此处,相同的说明不予重复。同样地,本实施例芯片组的元件与芯片组100的元件相类似的,均采对应的参考标号,但其编码的基数由100改为300。例如,LED芯片302对应于LED芯片102,打线304对应于打线104,以此类推。
半导体芯片组300包含导热板94、LED芯片302、打线304、固晶材料306及上盖316。LED芯片302包含顶面310、底面312与打线接垫314。顶面310为活性表面且包含打线接垫314,底面312则为热接触表面。
LED芯片302是设置于散热座72上,电性连结至导线70,并且热连结至散热座72。详言的,LED芯片302是设置于盖体64上,经由打线304电性连结至焊垫54,并经由固晶材料306热连结且机械性黏附于盖体64。
上盖316为一玻璃板,且是设置于隆起边缘68上,藉此在凹穴20的相反侧形成一可将LED芯片302及打线304包围在内的密封包围体,使为LED芯片302及打线304提供抗潮湿及防微粒等环境保护。此外,上盖316呈透明状且无法转换光色。
LED芯片302发出白光,此白光可穿过上盖316而出光,使芯片组300成为一白光光源。
若欲制造半导体芯片组300,可利用固晶材料306将LED芯片302设置于盖体64上,然后打线接合焊垫54与打线接垫314,最后再将上盖316设置于隆起边缘68上。
此半导体芯片组300为一第一级单晶封装体。
图15A、图15B及图15C分别为本发明一实施例中一半导体芯片组的剖视图、俯视图及仰视图,该半导体芯片组包含一导热板及一具有背面接点的半导体元件。
本实施例中的半导体元件为一LED封装体而非LED芯片。此外,该半导体元件是设置于散热座及导线上,重迭于散热座及导线,同时通过焊锡电性连结至焊垫,并通过另一焊锡热连结至盖体。
半导体芯片组400包含导热板80、LED封装体402及焊锡404、406。LED封装体402包含LED芯片408、基座410、打线412、电接点414、热接点416及封装材料418。LED芯片408包含一打线接垫(图未示),该打线接垫经由打线412电性连结至基座410中的一导电孔(图未示),藉以将LED芯片408电性连结至电接点414。LED芯片408是通过一固晶材料(图未示)设置于基座410上,同时热连结且机械性黏附于基座410,藉以将LED芯片408热连结至热接点416。基座410是一具有低导电性及高导热性的陶瓷块,而接点414及416则是被覆于基座410的背面,并自基座410的背面向下突伸。此外,LED芯片408与LED芯片102类似,打线412与打线104类似,封装材料418则与封装材料108类似。
LED封装体402是设置于导线70及散热座72上,电性连结至导线70,并且热连结至散热座72。详细来说,LED封装体402是设置于焊垫54(乃至于衬底34)及盖体64(乃至于凸块16)上,延伸于焊垫54(乃至于衬底34)及盖体64(乃至于凸块16及凹穴20)之上方,并从上方覆盖凸块16、凹穴20、焊垫54及盖体64(也即侧向延伸于凸块16、凹穴20、焊垫54及盖体64的周缘内),但并未重迭于端子58(也即LED封装体402是位于端子58的周缘外)。LED封装体402是经由焊锡404电性连结至焊垫54,并经由焊锡406热连结至盖体64。
例如,焊锡404接触且位于焊垫54与电接点414之间,同时电性连结且机械性黏合焊垫54与电接点414,藉此将LED芯片408电性连结至端子58。同样地,焊锡406接触且位于盖体64与热接点416之间,同时热连结且机械性黏合盖体64与热接点416,藉此将LED芯片408热连结至凸块16,进而将LED芯片408热连结至基座62。
焊垫54上设有镍/银的被覆金属接垫以利于与焊锡404稳固结合,藉此改善自导线70至LED芯片408的信号传送。盖体64上也设有镍/银的被覆金属接垫以利于与焊锡406稳固结合,并藉此改善自LED芯片408至散热座72的热传递。此外,由于盖体64的形状及尺寸均配合热接点416而设计,凸块16的形状及尺寸不需配合热接点416而设计。
若欲制造半导体芯片组400,可将焊料沉积于焊垫54及盖体64上,然后将接点414与416分别放置于焊垫54及盖体64上方的焊料上,继而使焊料回焊,以形成接着的焊锡404与406。
例如,先以网版印刷的方式将锡膏选择性印刷于焊垫54及盖体64上,然后利用一抓取头与一自动化图案辨识系统,以步进重复的方式将LED封装体402放置于导热板80上。回焊机的抓取头将接点414与416分别放置于焊垫54及盖体64上方的锡膏上。接着加热锡膏,使其以相对较低的温度(如190℃)回焊,然后移除热源,静待锡膏冷却固化以形成硬化的焊锡404与406。或者,可在焊垫54与盖体64上放置锡球,然后将接点414与416分别放置于焊垫54与盖体64上方的锡球上,接着加热锡球使其回焊,以形成接着的焊锡404与406。
焊料起初可经由被覆、印刷或布置技术沉积于导热板80或LED封装体402上,使其位于导热板80与LED封装体402之间,然后再使焊料回焊。若有需要,也可将焊料置于端子58及基座62上以供下一层芯片组使用。此外尚可利用一导电黏着剂(例如含银的环氧树脂)或其它连结媒介取代焊料,且焊垫54、端子58、基座62与盖体64上的连结媒介不必相同。
此半导体芯片组400为一第二级单晶模块。
上述的半导体芯片组与导热板仅为说明范例,本发明尚可通过其它多种实施例实现。此外,上述实施例可依设计及可靠度的考虑,彼此混合搭配使用或与其它实施例混合搭配使用。例如,衬底可包含多组单层导线与多组多层导线。导热板可包含多个凸块,其中该些凸块是排成一阵列以供多个半导体元件使用;另为配合额外的半导体元件,导热板可包含更多导线。导热板也可包含一仅接触黏着层且可提供垂直信号路由的导线。导热板也可包含一仅接触黏着层的导线,并于凹穴内设有填充物。导热板也可包含一可提供垂直信号路由的导线,并于凹穴内设有填充物。导热板也可包含一导线,其可通过设于导热板外围边缘的被覆穿孔提供垂直信号路由。导热板也可包含一设置于防焊绿漆上的隆起边缘,并在凹穴内设有填充物。本发明的半导体元件在第一垂直方向上可由一透明、半透明或不透明的封装材料所覆盖,和/或由一透明、半透明或不透明的上盖所覆盖。例如,本发明的半导体元件可为一发蓝光的LED芯片,且由一透明的封装材料或上盖加以覆盖,使该芯片组成为一蓝光光源;或者,该LED芯片是由一用以转换颜色的封装材料或上盖加以覆盖,使该芯片组成为一绿光、红光或白光光源。同样地,本发明的半导体元件可为一具有多枚LED芯片的LED封装体,且导热板可包含更多导线以配合额外的LED芯片。
本发明的半导体元件可独自使用一散热座,或与其它半导体元件共享一散热座。例如,可将单一半导体元件设置于一散热座上,或将多个半导体元件设置于同一散热座上。举例而言,可将四枚排列成2x2阵列的小型芯片黏附于盖体,并在导热板上设置额外的导线以配合该些芯片的电性连接。此一作法远比为每一芯片设置一微小凸块更具经济效益。
本发明的半导体芯片可为光学性或非光学性。例如,该芯片可为LED、红外线(IR)侦测器、太阳能电池、微处理器、控制器、动态随机存取存储器(DRAM)或射频(RF)功率放大器。同样地,本发明的半导体封装体可为LED封装体或射频模块。因此,本发明的半导体元件可为已封装或未经封装的光学或非光学芯片。此外,我们可利用多种连结媒介将半导体元件机械性连结、电性连结及热连结至导热板,包括利用焊接及使用导电和/或导热黏着剂等方式达成。
本发明的散热座可将半导体元件所产生的热能迅速、有效且均匀散发至下一层芯片组,且不使热流通过黏着层、衬底或导热板的他处。如此一来便可使用导热性较低的黏着层,进而大幅降低成本。散热座可包含一体成型的凸块与基座,以及与该凸块为冶金连结及热连结的盖体,藉此提高可靠度并降低成本。盖体可与焊垫共平面,以便与半导体元件进行电性连结、热连结及机械性连结。
盖体可依半导体元件量身订做,基座则可依下一层芯片组量身订做,藉以加强自半导体元件至下一层芯片组的热连结。例如,盖体可在一侧向平面上呈正方形或矩形,且与半导体元件的热接点具有相同或相似的侧面形状;基座可在一侧向平面上呈正方形或矩形,且与一散热装置具有相同或相似的侧面形状。此外,若本发明的开口与通孔并非钻孔产生而是冲制而成,且为正方形或矩形而非圆形,则凸块可在一侧向平面上呈正方形或矩形,并具有与该开口及通孔类似的侧面形状,以及与半导体元件的热接点相同或相似的侧面形状。在上述任一设计中,散热座均可采用多种不同的导热结构。
散热座可与导线为电性连结或电性隔离。例如,一延伸于黏着层与介电层沿第一垂直方向的外侧的路由线可电性连结焊垫与盖体,一延伸于黏着层与介电层沿第二垂直方向的外侧的路由线可电性连结基座与端子,或者也可将焊垫与盖体结为一体。端子可进一步电性接地,藉以将盖体电性接地。
凸块可与基座一体成型,因而成为单一金属体(如铜或铝)。凸块也可与基座一体成型,并使两者的接口包含单一金属体(例如铜),至于他处则包含其它金属(例如一被覆接点)。凸块也可与基座一体成型,并使两者的接口包含多层单一金属体(例如在一铝核心外设有一镍缓冲层,而该镍缓冲层上则设有一铜层)。
基座可为凸块、衬底与黏着层提供机械性支撑。例如,基座可防止衬底在金属研磨、芯片设置、打线接合及模制封装材料的过程中弯曲变形。此外,基座的背面可包含朝第二垂直方向突伸的鳍片。例如,可利用一钻板机切削基座的外露侧向表面以形成侧向沟槽,而此等侧向沟槽即可形成鳍片以增加基座的表面积。因此,若这些鳍片是曝露于空气中而非设置于一散热装置上,将可提升基座经由热对流的导热性。
盖体可于黏着层固化后,以多种沉积技术制成,包括以电镀、无电镀被覆、蒸发及喷溅等技术形成单层或多层结构。盖体可采用与凸块相同或不同的金属材质。此外,盖体可跨越通孔并延伸至衬底,或坐落于通孔的周缘内。因此,盖体可接触衬底或与衬底保持距离。无论采用上述任一设计,盖体均邻接凸块,并自凸块垂直延伸于凹穴的相反侧,同时从凸块侧伸而出。
黏着层可在散热座与衬底之间提供坚固的机械性连结。例如,黏着层可自凸块侧向延伸,越过导线,并到达芯片组的外围边缘。黏着层可填满散热座与衬底间的空间,且为一具有均匀分布的结合线的无孔洞结构。黏着层也可吸收散热座与衬底之间因热膨胀所产生的不匹配现象。黏着层的材料可与介电层相同或不同。此外,黏着层可为一低成本的电介质,且不需具备高导热性。此外,本发明的黏着层不易脱层。
我们可调整黏着层的厚度,使黏着层实质填满所述缺口,并使几乎所有黏着剂在固化和/或研磨完成后均位于结构体内。例如,理想的胶片厚度可由试误法决定。同样地,我们也可调整介电层的厚度以达此一效果。
衬底可为一低成本的层压结构,且不需具备高导热性。此外,衬底可包含单一导电层或多层导电层。此外,衬底可包含导电层或由导电层组成。
导电层可单独设置于黏着层上。例如,可先在导电层上形成通孔,再将导电层设置于黏着层上,使导电层接触黏着层并朝第一垂直方向外露,在此同时,凸块则延伸进入通孔,并通过通孔朝第一垂直方向外露。在此例中,导电层的厚度可为100至200微米,例如150微米,此厚度一方面够厚,故搬运时不致弯曲晃动,一方面则够薄,故不需过度刻蚀即可形成图案。
也可将导电层与介电层一同设置于黏着层上。例如,可先将导电层设置于介电层上,然后在导电层与介电层上形成通孔,接着将导电层与介电层设置于黏着层上,使导电层朝第一垂直方向外露,并使介电层接触且位于导电层与黏着层之间,因而将导电层与黏着层隔开,在此同时,凸块则延伸进入通孔,并通过通孔朝第一垂直方向外露。在此例中,导电层的厚度可为10至70微米,例如50微米,此厚度一方面够厚,可提供可靠的信号传导,一方面则够薄,故可降低重量及成本。此外,介电层恒为导热板的一部分。
也可将导电层与一载体同时设置于黏着层上。例如,可先利用一薄膜将导电层黏附于一例如双定向聚对苯二甲酸乙二酯胶膜(Mylar)的载体,然后仅在导电层上而未在载体上形成通孔,接着将导电层与载体设置于黏着层上,使载体覆盖导电层且朝第一垂直方向外露,并使薄膜接触且位于载体与导电层之间,至于导电层则接触且位于薄膜与黏着层之间,在此同时,凸块则对准通孔,并由载体于第一垂直方向覆盖凸块。待黏着层固化后,可利用紫外光分解薄膜,以便将载体从导电层上剥除,从而使导电层朝第一垂直方向外露,之后便可研磨及图案化导电层以形成焊垫与盖体。在此例中,导电层的厚度可为10至70微米,例如50微米,此厚度一方面够厚,可提供可靠的信号传导,一方面则够薄,故可降低重量及成本;载体的厚度可为300至500微米,此厚度一方面够厚,故搬运时不致弯曲晃动,一方面又够薄,有助于减少重量及成本。载体仅为一暂时固定物,并非永久属于导热板的一部分。
焊垫与端子可视半导体元件与下一层芯片组的需要而采用多种封装形式。
焊垫与端子可在衬底尚未或已然设置于黏着层上时,以多种沉积技术制成,包括以电镀、无电镀被覆、蒸发及喷溅等技术形成单层或多层结构。例如,可在衬底尚未设置于黏着层上时、或在衬底已通过黏着层而黏附于凸块与外伸平台之后,在衬底上形成导电层的图案,从而形成导线。同样地,可在形成被覆穿孔前便将外伸平台图案化以形成基座与端子。
以被覆接点进行表面处理的工序可在焊垫与端子形成之前或之后为之。例如,可先刻蚀导电层以形成焊垫与端子,再将被覆接点沉积于结构体上;或者先将被覆接点沉积于结构体上,再刻蚀导电层以形成焊垫与端子。
焊垫与盖体可共同位于一面朝第一垂直方向的第一表面,如此一来便可通过控制锡球的崩塌程度,强化半导体元件与导热板间的焊接。同样地,基座与端子可共同位于一面朝第二垂直方向的第二表面,以便通过控制锡球的崩塌程度,强化导热板与下一层芯片组间的焊接。
本发明的隆起边缘可具有或不具有反射性,可透明或不透明。例如,隆起边缘可包含银、铝等高反射性金属,且具有一倾斜的内侧表面,藉以将照射至该内侧表面的光朝第一垂直方向反射,因而增加沿第一垂直方向的出光量。同样地,隆起边缘可包含例如玻璃等透明材料,或例如环氧树脂等非反射性、不透明且低成本的材料。此外,无论隆起边缘是否接触封装材料或限制封装材料的范围,我们均可使用具反射性的隆起边缘。
本发明的封装材料可为多种透明、半透明或不透明材料,且可具有不同的形状及尺寸。例如,封装材料可为透明的硅氧树脂、环氧树脂或其组合。就导热及转换颜色的稳定度而言,硅氧树脂均优于环氧树脂,但硅氧树脂的成本较高、硬度较低且黏着性较差。
本发明的上盖可覆盖或取代封装材料。上盖可为一密闭空间内的芯片及打线提供例如抗潮湿及防微粒等环境保护。上盖可由多种透明、半透明或不透明材料制成,且可具有不同的形状及尺寸。例如,上盖可为透明的玻璃或二氧化硅。
我们也可利用一透镜覆盖或取代封装材料。此透镜可为一密闭空间内的芯片及打线提供例如抗潮湿及防微粒等环境保护。此透镜也可提供一凸折射面,藉以使光线朝第一垂直方向集中。该透镜可由多种透明、半透明或不透明材料制成,且可具有不同的形状及尺寸。例如,可将一中空半球圆顶形的玻璃透镜设置于导热板上,并使该透镜与封装材料保持距离。或者,可将一实心半球圆顶形的塑料透镜设置于封装材料上,并使该透镜与导热板保持距离。
本发明的导线可包含额外的焊垫、端子、路由线、被覆穿孔、导电孔及被动元件,且可采用不同构型。导线可作为信号层、功率层或接地层,端视其相应半导体元件焊垫的目的而定。导线也可包含各种导电金属,例如铜、金、镍、银、钯、锡、其混合物及其合金。理想的组成既取决于外部连结媒介的性质,也取决于设计及可靠度方面的考虑。此外,本领域的技术人员应可了解,本发明半导体芯片组所使用的铜可为纯铜,但通常是以铜为主的合金,如铜-锆(99.9%铜)、铜-银-磷-镁(99.7%铜)及铜-锡-铁-磷(99.7%铜),藉以提高例如抗张强度与延展性等机械性能。
在一般情况下,最好设有所述的盖体、路由线、被覆穿孔、介电层、填充物、被覆层、被覆接点、防焊绿漆及封装材料,但在某些实施例中则可省略。例如,若使用一大型焊垫,则可省略路由线。若仅使用单层信号路由,则可省略被覆穿孔。若使用一较厚的黏着层,则可省略介电层。若凸块的形状及尺寸均是根据半导体元件的热接触表面而设计,则可省略盖体。
本发明的导热板可包含导热孔,该导热孔是与凸块保持距离,并在所述开口及通孔外延伸穿过黏着层与介电层,同时邻接且热连结基座与盖体,藉此提升自盖体至基座的散热效果,并促进热能在基座内扩散。
本发明的芯片组可提供水平或垂直的单层或多层信号路由。
林文强等人在2009年11月11日提出申请的第12/616,773号美国专利申请案:「具有凸柱/基座的散热座及衬底的半导体芯片组」即公开一种具有水平单层信号路由的结构,其中焊垫、端子与路由线均位于介电层上方,此一美国专利申请案的内容在此以引用的方式并入本文。
林文强等人在2009年11月11日提出申请的第12/616,775号美国专利申请案:「具有凸柱/基座的散热座及导线的半导体芯片组」则公开另一种具有水平单层信号路由的结构,其中焊垫、端子与路由线是位于黏着层上方,且该结构未设置介电层,此一美国专利申请案的内容在此以引用的方式并入本文。
王家忠等人在2009年9月11日提出申请的第12/557,540号美国专利申请案:「具有凸柱/基座的散热座及水平信号路由的半导体芯片组」公开一种具有水平多层信号路由的结构,其中介电层上方的焊垫与端子是利用穿过该介电层的第一及第二导电孔以及该介电层下方的路由线达成电性连结,此一美国专利申请案的内容在此以引用的方式并入本文。
王家忠等人在2009年9月11日提出申请的第12/557,541号美国专利申请案:「具有凸柱/基座的散热座及垂直信号路由的半导体芯片组」则公开一种具有垂直多层信号路由的结构,其中介电层上方的焊垫与黏着层下方的端子是利用穿过该介电层的第一导电孔、该介电层下方的路由线以及穿过该黏着层的第二导电孔达成电性连结,此一美国专利申请案的内容在此以引用的方式并入本文。
本发明导热板的作业格式可为单一或多个导热板,视制造设计而定。例如,可单独制作单一导热板。或者,可利用单一金属板、单一黏着层、单一衬底及单一防焊绿漆同时批次制造多个导热板,而后再行分离。同样地,针对同一批次中的各导热板,我们也可利用单一金属板、单一黏着层、单一衬底及单一防焊绿漆同时批次制造多组分别供单一半导体元件使用的散热座与导线。
例如,可在一金属板上冲压出多个凸块,然后将一具有对应这些凸块的开口的未固化黏着层设置于外伸平台上,使每一凸块均延伸贯穿一对应开口;然后将一衬底(其具有单一导电层、单一介电层,以及对应这些凸块的通孔)设置于该黏着层上,使每一凸块均延伸穿过一对应开口并进入一对应通孔;而后利用压台使该外伸平台与该衬底彼此靠合,迫使该黏着层进入这些通孔内介于各凸块与该衬底间的缺口;然后固化该黏着层,继而研磨这些凸块、该黏着层及该导电层以形成一侧向表面;然后将被覆层被覆于该结构体上,接着刻蚀该导电层及其上的被覆层以形成多个分别对应这些凸块的焊垫、路由线、端子与盖体;然后将防焊绿漆沉积于该结构体上,使该防焊绿漆形成图案,从而使这些焊垫、这些端子与这些盖体外露;然后以被覆接点为这些凸块、该基座、这些焊垫、这些端子与这些盖体进行表面处理;最后,在各导热板外围边缘的适当位置切割或劈裂该基座、该黏着层、该介电层与该防焊绿漆,使个别的导热板彼此分离。
本发明半导体芯片组的作业格式可为单一芯片组或多个芯片组,取决于制造设计。例如,可单独制造单一芯片组,或者,可同时批次制造多个芯片组,之后再将各导热板一一分离。同样地,也可将多个半导体元件电性连结、热连结及机械性连结至批次量产中的每一导热板。
例如,可将多个固晶材料分别沉积于多个盖体上,再将多枚芯片分别放置于这些固晶材料上,然后同时加热这些固晶材料以使其硬化并形成多个固晶。接着将这些芯片打线接合至对应的焊垫,再将多个封装材料同时模制于这些芯片与打在线,之后便可将各导热板一一分离。
我们可通过单一步骤或多道步骤使各导热板彼此分离。例如,可将多个导热板批次制成一平板,接着将多个半导体元件设置于该平板上,然后再将该平板所构成的多个半导体芯片组一一分离。或者,可将多个导热板批次制成一平板,而后将该平板所构成的多个导热板分切为多个导热板条,接着将多个半导体元件分别设置于这些导热板条上,最后再将各导热板条所构成的多个半导体芯片组分离为个体。此外,在分割导热板时可利用机械切割、雷射切割、分劈或其它适用技术。
在本文中,「邻接」一词的含义为:元件是一体成型(形成单一个体)或相互接触(彼此无间隔或未隔开)。例如,凸块邻接基座与盖体,但并未邻接介电层。
「重迭」一词的含义为:位于上方并延伸于一下方元件的周缘内。「重迭」包含延伸于该周缘之内、外或坐落于该周缘内。例如,在凹穴朝下的状态下,本发明的半导体元件是重迭于凸块,此因一假想垂直线可同时贯穿该半导体元件与该凸块,不论该半导体元件与该凸块之间是否存在有另一同为该假想垂直线贯穿的元件(如固晶材料),且也不论是否有另一假想垂直线仅贯穿该凸块而未贯穿该半导体元件(也即位于该半导体元件的周缘外)。同样地,盖体重迭于凸块,而焊垫则重迭于黏着层。此外,「重迭」与「位于上方」同义,「被重迭」则与「位于下方」同义。
「接触」一词的含义为:直接接触。例如,介电层接触焊垫但并未接触凸块。
「覆盖」一词的含义为:在一垂直和/或侧面方向上完全覆盖。例如,在凹穴朝下的状态下,盖体是从上方覆盖凸块,但凸块并未从下方覆盖盖体。
「层」字包含设有图案或未设图案的层体。例如,当衬底设置于黏着层上时,导电层可为介电层上一空白无图案的平板;而当半导体元件设置于散热座上之后,导电层可为介电层上一具有间隔导线的电路图案。此外,「层」可包含多迭合层。
「焊垫」一词与导线搭配使用时,是指一用于连接和/或接合外部连结媒介(如焊料或打线)的连结区域,而该外部连结媒介则可将导线电性连结至半导体元件。
「端子」一词与导线搭配使用时是指一连结区域,其可接触和/或接合外部连结媒介(如焊料或打线),而该外部连结媒介则可将导线电性连结至与下一层芯片组相关的一外部设备(例如一印刷电路板或与其连接的一导线)。
「被覆穿孔」一词与导线搭配使用时,是指一以被覆方式形成于一孔洞内的电性互连结构。例如,一被覆穿孔可在其对应孔洞内保持完整无缺的状态并与芯片组的外围边缘保持距离,抑或在后续工艺中被劈开或经修整为一沟槽,致使该被覆穿孔的剩余部分位于芯片组外围边缘的沟槽中。然而,该被覆穿孔的存在与采用上述何种构型无关。
「凹穴」一词与凸块搭配使用时,是指凸块内的一密闭或非密闭空间。例如,凸块内的凹穴在第二垂直方向上可由基座覆盖,因而形成一密闭空间;或者,凸块内的凹穴可朝第二垂直方向外露,因而形成一非密闭空间。同样地,凸块内的凹穴可为中空,或内含一例如环氧树脂、聚酰亚胺或焊锡的填充物。
「约」字与角度搭配使用时,是指±2度的范围内。
「开口」、「通孔」与「孔洞」等词同指贯穿孔洞。例如,凸块以凹穴朝下的状态插入黏着层的开口后,是朝向上方向从黏着层中露出。同样地,凸块插入衬底的通孔后,是朝向上方向从衬底中露出。
「插入」一词的含义为:元件间的相对移动。例如,「将凸块插入通孔中」包含:衬底固定不动而由外伸平台朝衬底移动;外伸平台固定不动而由衬底朝外伸平台移动;以及衬底与外伸平台彼此靠合。又例如,「将凸块插入(或延伸至)通孔内」包含:凸块贯穿(穿入并穿出)通孔,以及凸块插入但未贯穿(穿入但未穿出)通孔。
「彼此靠合」一词也指元件间的相对移动。例如,「衬底与外伸平台彼此靠合」包含:衬底固定不动而由外伸平台朝衬底移动;外伸平台固定不动而由衬底朝外伸平台移动;以及衬底与外伸平台相互靠近。
「对准」一词的含义为:元件间的相对位置。例如,在凹穴朝下的情况下,当黏着层已设置于基座上、衬底已设置于黏着层上、凸块已插入并对准开口且通孔已对准开口时,无论凸块是插入通孔或位于通孔下方且与其保持距离,凸块均已对准通孔。
「设置于」一语包含与单一或多个支撑元件间的接触与非接触。例如,一半导体元件是设置于盖体上,不论此半导体元件是实际接触盖体或与盖体以一固晶材料相隔。
「黏着层...于缺口之中」一词的含义为:位于缺口中的黏着层。例如,「黏着层在缺口中延伸跨越介电层」意指缺口内的黏着层延伸跨越介电层。同样地,「黏着层于缺口之中接触且位于凸块与介电层之间」意指缺口中的黏着层接触且位于缺口内侧壁的凸块与缺口外侧壁的介电层之间。
「上方」一词的含义为:向上延伸,且包含邻接与非邻接元件以及重迭与非重迭元件。例如,在凹穴朝下的状态下,盖体是延伸于凸块上方,同时邻接、重迭于凸块并自凸块突伸而出。同样地,凸块即使并未邻接或重迭于介电层,仍可延伸于介电层上方。
「下方」一词的含义为:向下延伸,且包含邻接与非邻接元件以及重迭与非重迭元件。例如,在凹穴朝下的状态下,凸块是延伸于盖体下方,邻接盖体,被盖体重迭,并自盖体朝向下方向突伸而出。同样地,凸块即使并未邻接焊垫或被焊垫重迭,仍可延伸于焊垫下方。
「第一垂直方向」及「第二垂直方向」并非取决于半导体芯片组(或导热板)的定向,本领域的普通技术人员可轻易了解其实际所指的方向。例如,凸块是垂直延伸于基座沿第一垂直方向的外侧,且是垂直延伸于盖体沿第二垂直方向的外侧,此与芯片组是否倒置和/或芯片组是否是设置于一散热装置上无关。同样地,盖体是沿一侧向平面自凸块「侧向」伸出,此与芯片组是否倒置、旋转或倾斜无关。因此,该第一与第二垂直方向是彼此相反,且垂直于侧面方向。此外,侧向对齐的元件是在一垂直于该第一与第二垂直方向的侧向平面上彼此共平面。此外,当凹穴向下时,第一垂直方向为向上方向,第二垂直方向为向下方向;当凹穴向上时,第一垂直方向为向下方向,第二垂直方向为向上方向。
本发明的半导体芯片组具有多项优点。该芯片组的可靠度高、价格平实且极适合量产。该芯片组尤其适用于易产生高热且需优异散热效果方可有效及可靠运作的高功率半导体元件(例如LED芯片与大型半导体芯片)以及多个同时使用的半导体元件(例如以阵列方式排列的多枚小形半导体芯片)。
本发明的制造工艺具有高度适用性,且是以独特、进步的方式结合运用各种成熟的电性连结、热连结及机械性连结技术。此外,本发明的制造工艺不需昂贵工具即可实施。因此,此制造工艺可大幅提升传统封装技术的产量、合格率、效能与成本效益。此外,本发明的芯片组极适合于铜芯片及无铅的环保要求。
在此所述的实施例是为例示之用,其中所涉及的本发明已知元件或步骤可能经简化或有所省略以免模糊本发明的特点。同样地,为使附图清晰,附图中重复或非必要的元件及参考标号可能有所省略。
本领域的普通技术人员针对本文所述的实施例应当可以容易的想出各种变化及修改的方式。例如,前述的材料、尺寸、形状、大小、步骤的内容与步骤的顺序都仅为范例。上述人员可在不脱离本发明的精神与范围的条件下从事这些改变、调整与等同手段。本发明的范围是由权利要求加以界定。

Claims (85)

1.一种半导体芯片组,其特征在于,至少包含:
一半导体元件;
一黏着层,其至少具有一开口;
一散热座,其至少包含一凸块及一基座,其中(i)该凸块邻接该基座且与该基座形成一体,并自该基座沿一第一垂直方向伸出;(ii)该基座自该凸块沿着垂直于该第一垂直方向的侧面方向侧伸而出;且(iii)该凸块具有一凹穴,该凹穴在该第一垂直方向上由该凸块覆盖,但该凹穴在一与该第一垂直方向相反的第二垂直方向上并未被该凸块覆盖;及
一导线,其包含一焊垫及一端子;
其中该半导体元件设置于该凸块上,延伸于该凸块沿该第一垂直方向的外侧,位于该凹穴外,并且侧向延伸于该凹穴的一周缘内,该半导体元件电性连结至该焊垫,从而电性连结至该端子,该半导体元件也热连结至该凸块,从而热连结至该基座;
其中该黏着层接触该凸块与该基座,并自该凸块侧向延伸至该端子或越过该端子;
其中该导线位于该凹穴外;且
其中该凸块与该凹穴延伸进入该开口。
2.根据权利要求1所述的芯片组,其特征在于,该半导体元件为一LED芯片。
3.根据权利要求1所述的芯片组,其特征在于,该半导体元件利用一打线电性连结至该焊垫,并利用一固晶材料热连结至该凸块。
4.根据权利要求1所述的芯片组,其特征在于,该半导体元件利用一第一焊锡电性连结至该焊垫,并利用一第二焊锡热连结至该凸块。
5.根据权利要求1所述的芯片组,其特征在于,该黏着层接触该焊垫与该端子。
6.根据权利要求1所述的芯片组,其特征在于,该黏着层与该焊垫及该端子保持距离,一介电层接触且位于该焊垫与该黏着层之间以及该端子与该黏着层之间,但与该凸块及该基座保持距离。
7.根据权利要求1所述的芯片组,其特征在于,该黏着层侧向覆盖、环绕且同形被覆于该凸块之一侧壁。
8.根据权利要求1所述的芯片组,其特征在于,该黏着层延伸至该芯片组的外围边缘。
9.根据权利要求1所述的芯片组,其特征在于,该凸块包含一延伸至该基座的弯折角落。
10.根据权利要求1所述的芯片组,其特征在于,该凸块邻接该基座处沿侧向向外弯折。
11.根据权利要求1所述的芯片组,其特征在于,该凸块具有一冲压而成的特有不规则厚度。
12.根据权利要求1所述的芯片组,其特征在于,该凹穴朝该第二垂直方向外露。
13.根据权利要求1所述的芯片组,其特征在于,该凹穴于该第二垂直方向被覆盖。
14.根据权利要求1所述的芯片组,其特征在于,该凹穴并未密封,且内含一填充物,该填充物填满该凹穴的大部分或全部。
15.根据权利要求1所述的芯片组,其特征在于,该凹穴为密封状态,且内含一填充物,该填充物填满该凹穴的大部分或全部。
16.根据权利要求1所述的芯片组,其特征在于,该凹穴沿这些垂直方向及这些侧面方向延伸跨越该凸块的大部分。
17.根据权利要求1所述的芯片组,其特征在于,该基座延伸至该芯片组的外围边缘。
18.根据权利要求1所述的芯片组,其特征在于,该焊垫与该端子延伸于该黏着层沿该第一垂直方向的外侧。
19.根据权利要求1所述的芯片组,其特征在于,该焊垫延伸于该黏着层沿该第一垂直方向的外侧,该端子延伸于该黏着层沿该第二垂直方向的外侧。
20.根据权利要求1所述的芯片组,其特征在于,该焊垫与该端子共平面。
21.根据权利要求1所述的芯片组,其特征在于,该基座与该端子共平面。
22.根据权利要求1所述的芯片组,其特征在于,该基座、该焊垫与该端子为相同的金属。
23.根据权利要求1所述的芯片组,其特征在于,该基座、该焊垫与该端子均包含一金、银或镍质表面层及一内部铜核心,但主要为铜,该凸块主要为铜或全部为铜。
24.根据权利要求1所述的芯片组,其特征在于,该散热座包含一由该凸块与该基座共享的铜核心。
25.根据权利要求1所述的芯片组,其特征在于,该导线包含一由该焊垫与该端子共享的铜核心。
26.一种半导体芯片组,其特征在于,至少包含:
一半导体元件;
一黏着层,其至少具有一开口;
一散热座,其至少包含一凸块、一基座及一盖体,其中(i)该凸块邻接该基座且与该基座形成一体,并自该基座沿一第一垂直方向伸出,该凸块也邻接该盖体,并自该盖体沿一与该第一垂直方向相反的第二垂直方向伸出;(ii)该基座自该凸块沿着垂直于这些垂直方向的侧面方向侧伸而出;(iii)该盖体于该第一垂直方向覆盖该凸块,并自该凸块侧伸而出;且(iv)该凸块具有一凹穴,该凹穴在该第一垂直方向上由该凸块覆盖,但该凹穴在该第二垂直方向上并未被该凸块覆盖,该凸块将该凹穴与该盖体隔开,且该凹穴沿这些垂直方向及这些侧面方向延伸跨越该凸块的大部分;及
一导线,其包含一焊垫及一端子;
其中该半导体元件设置于该盖体上,延伸于该盖体沿该第一垂直方向的外侧,位于该凹穴外,并且侧向延伸于该凹穴的一周缘内,该半导体元件电性连结至该焊垫,从而电性连结至该端子,该半导体元件也热连结至该盖体,从而热连结至该基座;
其中该黏着层接触该凸块、该基座与该盖体,且位于该基座与该焊垫之间以及该基座与该盖体之间,并自该凸块侧向延伸至该端子或越过该端子;
其中该导线位于该凹穴外;且
其中该凸块与该凹穴延伸进入该开口。
27.根据权利要求26所述的芯片组,其特征在于,该半导体元件为一LED芯片。
28.根据权利要求26所述的芯片组,其特征在于,该半导体元件利用一打线电性连结至该焊垫,并利用一固晶材料热连结至该盖体。
29.根据权利要求26所述的芯片组,其特征在于,该半导体元件利用一第一焊锡电性连结至该焊垫,并利用一第二焊锡热连结至该盖体。
30.根据权利要求26所述的芯片组,其特征在于,该黏着层接触该焊垫与该端子。
31.根据权利要求26所述的芯片组,其特征在于,该黏着层与该焊垫及该端子保持距离,一介电层接触且位于该焊垫与该黏着层之间以及该端子与该黏着层之间,但与该凸块及该基座保持距离。
32.根据权利要求26所述的芯片组,其特征在于,该黏着层侧向覆盖、环绕且同形被覆于该凸块的一侧壁,同时延伸至该芯片组的外围边缘。
33.根据权利要求26所述的芯片组,其特征在于,该凸块与该黏着层于该盖体处共平面。
34.根据权利要求26所述的芯片组,其特征在于,该凸块包含一延伸至该基座的第一弯折角落,以及一延伸至该盖体的第二弯折角落,这些弯折角落彼此垂直分开。
35.根据权利要求26所述的芯片组,其特征在于,该凸块邻接该基座处沿侧向向外弯折,该凸块邻接该盖体处沿侧向向内弯折。
36.根据权利要求26所述的芯片组,其特征在于,该凸块邻接该基座处以约90度的角度沿侧向向外弯折,该凸块邻接该盖体处以约90度的角度沿侧向向内弯折。
37.根据权利要求26所述的芯片组,其特征在于,该凸块具有一冲压而成的特有不规则厚度。
38.根据权利要求26所述的芯片组,其特征在于,该凹穴为中空,且朝该第二垂直方向外露,并使该凸块朝该第二垂直方向外露。
39.根据权利要求26所述的芯片组,其特征在于,该凹穴并未密封,且内含一填充物,该填充物接触该凸块,受限于该凹穴,填满该凹穴的大部分或全部,并朝该第二垂直方向外露。
40.根据权利要求26所述的芯片组,其特征在于,该凹穴为密封状态,且内含一填充物,该填充物接触该凸块,受限于该凹穴,填满该凹穴的大部分或全部,且在该第二垂直方向被覆盖。
41.根据权利要求26所述的芯片组,其特征在于,该凹穴内含一填充物,该填充物接触该凸块,并沿这些垂直方向及这些侧面方向延伸跨越该凸块的大部分,该填充物受限于该凹穴,填满该凹穴的大部分或全部,并朝该第二垂直方向外露。
42.根据权利要求26所述的芯片组,其特征在于,该凹穴内含一填充物,该填充物接触该凸块与该基座,并沿这些垂直方向及这些侧面方向延伸跨越该凸块的大部分,该填充物受限于该凹穴,填满该凹穴的大部分或全部,且在该第二垂直方向被该基座覆盖。
43.根据权利要求26所述的芯片组,其特征在于,该基座在该第二垂直方向覆盖该导线,并且侧向延伸至该盖体外,直到该芯片组的外围边缘。
44.根据权利要求26所述的芯片组,其特征在于,该焊垫与该端子延伸于该黏着层沿该第一垂直方向的外侧,且共同位于一面朝该第一垂直方向的表面,该导线尚包含一路由线,该路由线位于该焊垫与该端子间的一导电路径上。
45.根据权利要求26所述的芯片组,其特征在于,该焊垫延伸于该黏着层沿该第一垂直方向的外侧,该端子延伸于该黏着层沿该第二垂直方向的外侧,该基座与该端子共同位于一面朝该第二垂直方向的表面,该导线尚包含一被覆穿孔,该被覆穿孔延伸穿过该黏着层,且位于该焊垫与该端子间的一导电路径上。
46.根据权利要求26所述的芯片组,其特征在于,该焊垫与该盖体在彼此相邻处具有相同的厚度,但该盖体邻接该凸块处的厚度则与该焊垫不同,该焊垫与该盖体共同位于一面朝该第一垂直方向的表面。
47.根据权利要求26所述的芯片组,其特征在于,该基座、该盖体、该焊垫与该端子为相同的金属。
48.根据权利要求26所述的芯片组,其特征在于,该基座、该盖体、该焊垫与该端子均包含一金、银或镍质表面层及一内部铜核心,但主要为铜,该凸块主要为铜或全部为铜。
49.根据权利要求26所述的芯片组,其特征在于,该散热座包含一由该凸块、该基座与该盖体共享的铜核心。
50.根据权利要求26所述的芯片组,其特征在于,该导线包含一由该焊垫与该端子共享的铜核心。
51.一种半导体芯片组,其特征在于,至少包含:
一半导体元件;
一黏着层,其至少具有一开口;
一散热座,其至少包含一凸块、一基座及一盖体,其中(i)该凸块邻接该基座且与该基座形成一体,并自该基座沿一第一垂直方向伸出,该凸块也邻接该盖体,并自该盖体沿一与该第一垂直方向相反的第二垂直方向伸出;(ii)该基座自该凸块沿着垂直于这些垂直方向的侧面方向侧伸而出;(iii)该盖体于该第一垂直方向覆盖该凸块,并自该凸块侧伸而出;且(iv)该凸块具有一凹穴,该凹穴在该第一垂直方向上由该凸块覆盖,但该凹穴在该第二垂直方向上并未被该凸块覆盖,该凸块将该凹穴与该盖体隔开,且该凹穴沿这些垂直方向及这些侧面方向延伸跨越该凸块的大部分;
一衬底,其包含一介电层,其中一通孔延伸穿过该衬底;及
一导线,其包含一焊垫及一端子;
其中该半导体元件设置于该盖体上,延伸于该盖体沿该第一垂直方向的外侧,位于该凹穴外,并且侧向延伸于该凹穴的一周缘内,该半导体元件电性连结至该焊垫,从而电性连结至该端子,该半导体元件也热连结至该盖体,从而热连结至该基座;
其中该黏着层接触该凸块、该基座、该盖体与该介电层,但与该焊垫保持距离,该黏着层位于该凸块与该介电层之间、该基座与该焊垫之间、该基座与该盖体之间,以及该基座与该介电层之间,并自该凸块侧向延伸至该端子或越过该端子;
其中该衬底设置于该黏着层上,该介电层接触该焊垫与该盖体,但与该凸块及该基座保持距离;
其中该导线位于该凹穴外;且
其中该凸块与该凹穴延伸进入该开口与该通孔,该凸块沿这些垂直方向延伸至该通孔外,该盖体于该第一垂直方向覆盖该开口与该通孔。
52.根据权利要求51所述的芯片组,其特征在于,该半导体元件为一LED芯片。
53.根据权利要求51所述的芯片组,其特征在于,该半导体元件利用一打线电性连结至该焊垫,并利用一固晶材料热连结至该盖体。
54.根据权利要求51所述的芯片组,其特征在于,该半导体元件利用一第一焊锡电性连结至该焊垫,并利用一第二焊锡热连结至该盖体。
55.根据权利要求51所述的芯片组,其特征在于,该介电层接触且位于该端子与该黏着层之间。
56.根据权利要求51所述的芯片组,其特征在于,该黏着层接触且位于该端子与该介电层之间。
57.根据权利要求51所述的芯片组,其特征在于,该黏着层侧向覆盖、环绕且同形被覆于该凸块的一侧壁,同时延伸至该芯片组的外围边缘。
58.根据权利要求51所述的芯片组,其特征在于,该凸块与该黏着层于该盖体处共平面。
59.根据权利要求51所述的芯片组,其特征在于,该凸块包含一延伸至该基座的第一弯折角落,以及一延伸至该盖体的第二弯折角落,这些弯折角落彼此垂直分开。
60.根据权利要求51所述的芯片组,其特征在于,该凸块延伸至该基座的部分沿侧向向外弯折,该凸块延伸至该盖体的部分沿侧向向内弯折。
61.根据权利要求51所述的芯片组,其特征在于,该凸块延伸至该基座的部分以约90度的角度沿侧向向外弯折,该凸块延伸至该盖体的部分以约90度的角度沿侧向向内弯折。
62.根据权利要求51所述的芯片组,其特征在于,该凸块具有一冲压而成的特有不规则厚度。
63.根据权利要求51所述的芯片组,其特征在于,该凹穴为中空,且朝该第二垂直方向外露,并使该凸块朝该第二垂直方向外露。
64.根据权利要求51所述的芯片组,其特征在于,该凹穴并未密封,且内含一填充物,该填充物接触该凸块,受限于该凹穴,填满该凹穴的大部分或全部,并朝该第二垂直方向外露。
65.根据权利要求51所述的芯片组,其特征在于,该凹穴为密封状态,且内含一填充物,该填充物接触该凸块,受限于该凹穴,填满该凹穴的大部分或全部,且在该第二垂直方向被覆盖。
66.根据权利要求51所述的芯片组,其特征在于,该凹穴内含一填充物,该填充物接触该凸块,并沿这些垂直方向及这些侧面方向延伸跨越该凸块的大部分,该填充物受限于该凹穴,填满该凹穴的大部分或全部,并朝该第二垂直方向外露。
67.根据权利要求51所述的芯片组,其特征在于,该凹穴内含一填充物,该填充物接触该凸块与该基座,并沿这些垂直方向及这些侧面方向延伸跨越该凸块的大部分,该填充物受限于该凹穴,填满该凹穴的大部分或全部,且在该第二垂直方向被该基座覆盖。
68.根据权利要求51所述的芯片组,其特征在于,该基座支撑该衬底与该黏着层,并在该第二垂直方向覆盖该导线与该衬底,同时侧向延伸至该盖体外,直到该芯片组的外围边缘。
69.根据权利要求51所述的芯片组,其特征在于,该焊垫与该端子延伸于该黏着层沿该第一垂直方向的外侧,且共同位于一面朝该第一垂直方向的表面,该导线尚包含一路由线,该路由线位于该焊垫与该端子间的一导电路径上。
70.根据权利要求51所述的芯片组,其特征在于,该焊垫延伸于该黏着层与该介电层沿该第一垂直方向的外侧,该端子延伸于该黏着层与该介电层沿该第二垂直方向的外侧,该基座与该端子共同位于一面朝该第二垂直方向的表面,该导线尚包含一被覆穿孔,该被覆穿孔延伸穿过该黏着层与该介电层,且位于该焊垫与该端子间的一导电路径上。
71.根据权利要求51所述的芯片组,其特征在于,该焊垫与该盖体在彼此相邻处具有相同的厚度,但该盖体邻接该凸块处的厚度则与该焊垫不同,该焊垫与该盖体共同位于一面朝该第一垂直方向的表面。
72.根据权利要求51所述的芯片组,其特征在于,该基座、该盖体、该焊垫与该端子为相同的金属。
73.根据权利要求51所述的芯片组,其特征在于,该基座、该盖体、该焊垫与该端子均包含一金、银或镍质表面层及一内部铜核心,但主要为铜,该凸块主要为铜或全部为铜。
74.根据权利要求51所述的芯片组,其特征在于,该散热座包含一由该凸块、该基座与该盖体共享的铜核心。
75.根据权利要求51所述的芯片组,其特征在于,该导线包含一由该焊垫与该端子共享的铜核心。
76.一种半导体芯片组,其特征在于,至少包含:
一半导体元件;
一黏着层,其至少具有一开口;
一散热座,其至少包含一凸块、一基座及一盖体,其中(i)该凸块邻接该基座且与该基座形成一体,并自该基座沿一第一垂直方向伸出,该凸块也邻接该盖体,并自该盖体沿一与该第一垂直方向相反的第二垂直方向伸出,该凸块包含彼此垂直分开的第一与第二弯折角落;(ii)该基座自该凸块沿着垂直于这些垂直方向的侧面方向侧伸而出;(iii)该盖体于该第一垂直方向覆盖该凸块,并自该凸块侧伸而出;且(iv)该凸块具有一凹穴,该凹穴在该第一垂直方向上由该凸块覆盖,但该凹穴在该第二垂直方向上并未被该凸块覆盖,该凸块将该凹穴与该盖体隔开,且该凹穴沿这些垂直方向及这些侧面方向延伸跨越该凸块的大部分;及
一导线,其包含一焊垫及一端子;
其中该半导体元件设置于该盖体上,延伸于该盖体沿该第一垂直方向的外侧,位于该凹穴外,并且侧向延伸于该凹穴的一周缘内,该半导体元件电性连结至该焊垫,从而电性连结至该端子,该半导体元件也热连结至该盖体,从而热连结至该基座;
其中该黏着层接触该凸块、该基座与该盖体,且位于该基座与该焊垫之间以及该基座与该盖体之间,同时自该凸块侧向延伸至该端子或越过该端子,并延伸至该芯片组的外围边缘;
其中该导线位于该凹穴外;
其中该焊垫与该盖体共同位于一面朝该第一垂直方向的表面;且
其中该凸块与该凹穴延伸进入该开口,且该盖体于该第一垂直方向覆盖该开口。
77.根据权利要求76所述的芯片组,其特征在于,该半导体元件为一LED装置,且利用一打线电性连结至该焊垫,并利用一固晶材料热连结至该盖体。
78.根据权利要求76所述的芯片组,其特征在于,该凸块与该黏着层于该盖体处共平面。
79.根据权利要求76所述的芯片组,其特征在于,该焊垫、该端子与该盖体共同位于一面朝该第一垂直方向的表面,且均延伸于该黏着层沿该第一垂直方向的外侧,该基座于该第二垂直方向覆盖该导线,并且侧向延伸至该盖体外,直到该芯片组的外围边缘。
80.根据权利要求76所述的芯片组,其特征在于,该基座、该盖体、该焊垫与该端子为相同的金属,且均包含一金、银或镍质表面层,但主要为铜,该凸块主要为铜或全部为铜,该散热座包含一由该凸块、该基座与该盖体共享的铜核心,该导线则包含一由该焊垫与该端子共享的铜核心。
81.一种半导体芯片组,其特征在于,至少包含:
一半导体元件;
一黏着层,其至少具有一开口;
一散热座,其至少包含一凸块、一基座及一盖体,其中(i)该凸块邻接该基座且与该基座形成一体,并自该基座沿一第一垂直方向伸出,该凸块也邻接该盖体,并自该盖体沿一与该第一垂直方向相反的第二垂直方向伸出,该凸块包含彼此垂直分开的第一与第二弯折角落;(ii)该基座自该凸块沿着垂直于这些垂直方向的侧面方向侧伸而出;(iii)该盖体于该第一垂直方向覆盖该凸块,并自该凸块侧伸而出;且(iv)该凸块具有一凹穴,该凹穴在该第一垂直方向上由该凸块覆盖,在该第二垂直方向上则外露,该凸块并将该凹穴与该盖体隔开,该凹穴沿这些垂直方向及这些侧面方向延伸跨越该凸块的大部分,且为中空,并使该凸块构成该凹穴的部分也朝该第二垂直方向外露;及
一导线,其包含一焊垫及一端子;
其中该半导体元件设置于该盖体上,延伸于该盖体沿该第一垂直方向的外侧,位于该凹穴外,并且侧向延伸于该凹穴的一周缘内,该半导体元件电性连结至该焊垫,从而电性连结至该端子,该半导体元件也热连结至该盖体,从而热连结至该基座;
其中该黏着层接触该凸块、该基座与该盖体,且位于该基座与该焊垫之间以及该基座与该盖体之间,同时自该凸块侧向延伸至该端子或越过该端子,并延伸至该芯片组的外围边缘;
其中该导线位于该凹穴外;
其中该焊垫与该盖体共同位于一面朝该第一垂直方向的表面;且
其中该凸块与该凹穴延伸进入该开口,且该盖体在该第一垂直方向覆盖该开口。
82.根据权利要求81所述的芯片组,其特征在于,该半导体元件为一LED装置,且利用一打线电性连结至该焊垫,并利用一固晶材料热连结至该盖体。
83.根据权利要求81所述的芯片组,其特征在于,该凸块与该黏着层在该盖体处共平面。
84.根据权利要求81所述的芯片组,其特征在于,该焊垫、该端子与该盖体共同位于一面朝该第一垂直方向的表面,且均延伸于该黏着层沿该第一垂直方向的外侧,该基座在该第二垂直方向覆盖该导线,并且侧向延伸至该盖体外,直到该芯片组的外围边缘。
85.根据权利要求81所述的芯片组,其特征在于,该凸块、该基座、该盖体、该焊垫与该端子为相同的金属,且均包含一金、银或镍质表面层,但主要为铜,该散热座包含一由该凸块、该基座与该盖体共享的铜核心,该导线则包含一由该焊垫与该端子共享的铜核心。
CN2011102543545A 2010-10-26 2011-08-31 具有凸块/基座的散热座及半导体芯片组 Pending CN102456828A (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US12/911,729 US8314438B2 (en) 2008-03-25 2010-10-26 Semiconductor chip assembly with bump/base heat spreader and cavity in bump
US12/911,729 2010-10-26
US201161429455P 2011-01-04 2011-01-04
US61/429,455 2011-01-04
US13/050,934 2011-03-18
US13/050,934 US20110163348A1 (en) 2008-03-25 2011-03-18 Semiconductor chip assembly with bump/base heat spreader and inverted cavity in bump

Publications (1)

Publication Number Publication Date
CN102456828A true CN102456828A (zh) 2012-05-16

Family

ID=46039731

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011102543545A Pending CN102456828A (zh) 2010-10-26 2011-08-31 具有凸块/基座的散热座及半导体芯片组

Country Status (2)

Country Link
CN (1) CN102456828A (zh)
TW (1) TWI445222B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104821306A (zh) * 2015-04-28 2015-08-05 上海凯虹科技电子有限公司 超小型封装方法及封装体
CN112216780A (zh) * 2020-10-13 2021-01-12 深圳市中顺半导体照明有限公司 一种加强型led支架加工方法
CN114554729A (zh) * 2020-11-27 2022-05-27 鹏鼎控股(深圳)股份有限公司 电路板的制作方法以及电路板

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI563620B (en) * 2015-05-12 2016-12-21 Taiwan Green Point Entpr Co Electronic device and method for making the same
TWI631681B (zh) * 2017-12-15 2018-08-01 來揚科技股份有限公司 雙晶片封裝結構

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513082A (en) * 1994-12-16 1996-04-30 Oshino Electric Lamp Works, Ltd. Small lamp socket device for panel/printed board
WO2007075143A1 (en) * 2005-12-29 2007-07-05 Lam Chiang Lim High power led housing removably fixed to a heat sink
US20080032456A1 (en) * 2006-08-03 2008-02-07 Stats Chippac Ltd. Integrated circuit package system with down-set die pad

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5513082A (en) * 1994-12-16 1996-04-30 Oshino Electric Lamp Works, Ltd. Small lamp socket device for panel/printed board
WO2007075143A1 (en) * 2005-12-29 2007-07-05 Lam Chiang Lim High power led housing removably fixed to a heat sink
US20080032456A1 (en) * 2006-08-03 2008-02-07 Stats Chippac Ltd. Integrated circuit package system with down-set die pad

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104821306A (zh) * 2015-04-28 2015-08-05 上海凯虹科技电子有限公司 超小型封装方法及封装体
CN112216780A (zh) * 2020-10-13 2021-01-12 深圳市中顺半导体照明有限公司 一种加强型led支架加工方法
CN114554729A (zh) * 2020-11-27 2022-05-27 鹏鼎控股(深圳)股份有限公司 电路板的制作方法以及电路板

Also Published As

Publication number Publication date
TWI445222B (zh) 2014-07-11
TW201218469A (en) 2012-05-01

Similar Documents

Publication Publication Date Title
CN102456637A (zh) 具有凸块/基座的散热座及凸块内含凹穴的半导体芯片组体
US8288792B2 (en) Semiconductor chip assembly with post/base/post heat spreader
CN102130084B (zh) 具有凸柱/基座的散热座及讯号凸柱的半导体芯片组体
US8531024B2 (en) Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace
CN102064265B (zh) 具有凸柱/基座的散热座及基板的半导体晶片组体
US8324723B2 (en) Semiconductor chip assembly with bump/base heat spreader and dual-angle cavity in bump
US8207019B2 (en) Method of making a semiconductor chip assembly with a post/base/post heat spreader and asymmetric posts
US8525214B2 (en) Semiconductor chip assembly with post/base heat spreader with thermal via
US8129742B2 (en) Semiconductor chip assembly with post/base heat spreader and plated through-hole
US8310043B2 (en) Semiconductor chip assembly with post/base heat spreader with ESD protection layer
US8354688B2 (en) Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump
US8153477B2 (en) Method of making a semiconductor chip assembly with a post/dielectric/post heat spreader
CN102646646A (zh) 具有非对称凸柱/基座/凸柱散热座的半导体芯片组体
US8535985B2 (en) Method of making a semiconductor chip assembly with a bump/base heat spreader and an inverted cavity in the bump
US8314438B2 (en) Semiconductor chip assembly with bump/base heat spreader and cavity in bump
CN102074518A (zh) 具有凸柱/基座的散热座及导线的半导体芯片组体
US8329510B2 (en) Method of making a semiconductor chip assembly with a post/base heat spreader with an ESD protection layer
CN102456828A (zh) 具有凸块/基座的散热座及半导体芯片组
CN102104102B (zh) 半导体芯片组体
CN102117877B (zh) 半导体芯片组体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120516