CN102104102B - 半导体芯片组体 - Google Patents
半导体芯片组体 Download PDFInfo
- Publication number
- CN102104102B CN102104102B CN2009103119079A CN200910311907A CN102104102B CN 102104102 B CN102104102 B CN 102104102B CN 2009103119079 A CN2009103119079 A CN 2009103119079A CN 200910311907 A CN200910311907 A CN 200910311907A CN 102104102 B CN102104102 B CN 102104102B
- Authority
- CN
- China
- Prior art keywords
- projection
- pedestal
- substrate
- layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
一种半导体芯片组体,至少包含半导体组件、散热座、基板及黏着层。该半导体组件电性连结于该基板且热连结于该散热座;该散热座至少包含凸柱及基座,且该凸柱向上延伸通过该黏着层的开口并进入该基板的通孔,该基座则从该凸柱侧向延伸而出;该黏着层延伸于该凸柱与该基板之间以及该基座与该基板之间;以及该基板至少包含第一与第二导电层及位于其间的介电层,且提供该第一导电层上一焊垫与一端子间的水平讯号路由,该组体可靠度高、价格平实且极适合量产,尤其适用于易产生高热且需优异散热效果的高功率半导体芯片组体。
Description
技术领域:
本发明涉及一种半导体芯片组体,尤指涉及一种适用于高功率半导体组件,特别指由半导体组件、基板、黏着层及散热座组成的半导体芯片组体及其制造方法。
背景技术:
诸如经封装与未经封装的半导体芯片等半导体组件可提供高电压、高频率及高效能的应用;该些应用为执行特定功能,故所需消耗的功率甚高,然而功率愈高则半导体组件产热愈多。此外,在封装密度提高及尺寸缩减后,可供散热的表面积亦缩小,更导致产热加剧。
半导体组件在高温操作下易产生效能衰退及使用寿命缩短等问题,甚至可能立即故障。高热不仅影响芯片效能,亦可能因热膨胀不匹配而对芯片及其周遭组件产生热应力作用。因此,必须使芯片迅速有效散热方能确保其操作的效率与可靠度。一条高导热性路径通常是将热能传导并发散至表面积较芯片或芯片所在的晶粒座更大的区域。
发光二极管(LightEmittingDiode,LED)近来已普遍成为白炽光源、荧光光源及卤素光源的替代光源。LED可为医疗、军事、招牌、讯号、航空、航海、车辆、可携式设备、商用及住家照明等应用领域提供高能源效率及低成本的长时间照明。例如,LED可为灯具、手电筒、车头灯、探照灯、交通号志灯及显示器等设备提供光源。
LED中的高功率芯片在提供高亮度输出的同时亦产生大量热能。然而,在高温操作下,LED会发生色偏、亮度降低、使用寿命缩短及立即故障等问题。此外,LED在散热方面有其限制,进而影响其光输出与可靠度。因此,LED格外突显出市场对于具有良好散热效果的高功率芯片的需求。
LED封装体通常包含一LED芯片、一基座、一电接点及一热接点。其中该基座热连结至该LED芯片并用以支撑该LED芯片;该电接点则电性连结至该LED芯片的阳极与阴极;以及该热接点经由该基座热连结至该LED芯片,其下方载具可充分散热以预防该LED芯片过热。
业界积极以各种设计及制造技术投入高功率芯片封装体与导热板的研发,以期在此极度成本竞争的环境中满足效能需求。
塑料球栅数组(PlasticBallGridArray,PBGA)封装是将一芯片与一层压基板包裹于一塑料外壳中,然后再以锡球黏附于一印刷电路板(PrintedCircuitBoard,PCB)之上。其中该层压基板包含通常由玻璃纤维构成的介电层,且该芯片产生的热能可经由此塑料及介电层传至锡球,进而传至该印刷电路板。然而,由于塑料与介电层的导热性低,因此PBGA的散热效果不佳。
方形扁平无引脚(QuadFlatNo-lead,QFN)封装是将芯片设置在一焊接于印刷电路板的铜质晶粒座上。该芯片产生的热能可经由此晶粒座传至该印刷电路板。然而,由于其引脚框架式中介层的路由能力有限,使得QFN封装无法适用于高输入/输出(I/O)芯片或被动组件。
导热板为半导体组件提供电性路由、热管理与机械性支撑等功能。导热板通常包含一用于讯号路由的基板、一提供热去除功能的散热座或散热装置、一可供电性连结至半导体组件的焊垫,以及一可供电性连结至下一层组体的端子。其中该基板可为一具有单层或多层路由电路系统及一层或多层介电层的层压结构;该散热座可为一金属基座、金属块或埋设金属层。
导热板接合下一层组体。例如,下一层组体可为一具有印刷电路板及散热装置的灯座。在此范例中,一LED封装体安设于导热板上,该导热板则安设于散热装置上,导热板/散热装置次组体与印刷电路板又安设于灯座中。其中,该导热板经由导线电性连结至该印刷电路板。藉此,该基板可将电讯号自该印刷电路板导向该LED封装体,而该散热座则将该LED封装体的热能发散并传递至该散热装置。因此,该导热板可为LED芯片提供重要的热路径。
授予Juskey等人的第6,507,102号美国专利揭示一种组体,其中一由玻璃纤维与固化的热固性树脂所构成的复合基板包含一中央开口,并具有一类似该中央开口正方或长方形状的散热块黏附于该中央开口侧壁因而与该基板结合,且于该基板的顶部及底部分别黏附有上、下导电层,并透过贯穿该基板的电镀导孔互为电性连结。再者,另有一芯片设置于该散热块上并打线接合至上导电层,且具有一封装材料模设成形于该芯片上,而下导电层则设有锡球。
当上述专利案于制造时,该基板原为一置于下导电层上的乙阶(B-stage)树脂胶片。该散热块插设于该中央开口,因而位于下导电层上,并与该基板以一间隙相隔,而该上导电层则设于该基板上。待该上、下导电层经加热及彼此压合后,使树脂熔化并流入前述间隙中固化,该上、下导电层即形成图案,因而在该基板上形成电路布线,并使树脂溢料显露于该散热块上。接着去除树脂溢料,以使该散热块露出,最后再将芯片安置于该散热块上并进行打线接合与封装。
因此,上述芯片产生的热能可经由该散热块传至该印刷电路板。然而,当在量产时,以手工方式将该散热块放置于该中央开口内的作业极为费工,且成本高昂。再者,由于侧向的安装容差小,该散热块不易精确定位于该中央开口中,导致该基板与该散热块之间易出现间隙以及打线不均的情形。如此一来,该基板仅部分黏附于该散热块,既无法自散热块获得足够的支撑力,并且容易脱层。此外,用于去除部分导电层以显露树脂溢料的化学蚀刻液亦将去除部分未被树脂溢料覆盖的散热块,致使散热块不平且不易结合,最终导致组体的良率降偏低、可靠度不足且成本过高等缺点。
授予Ding等人的第6,528,882号美国专利所揭露的一种高散热球栅数组封装体,其基板包含一金属芯层,而芯片则安置于该金属芯层顶面的晶粒座区域。其中,于该金属芯层的底面形成有一绝缘层,并有盲孔贯穿该绝缘层直通该金属芯层,且孔内填有散热锡球,而在该基板上并另设有与该散热锡球相对应的锡球。藉此使芯片产生的热能可经由该金属芯层流向该散热锡球,再流向印刷电路板;然而,夹设于该金属芯层与该印刷电路板间的绝缘层却对流向该印刷电路板的热流造成限制。
授予Lee等人的第6,670,219号美国专利乃教示一种凹槽向下球栅数组(CavityDownBallGridArray,CDBGA)封装体,其中一具有中央开口的接地板设置于一散热座上以构成一散热基板,且于该散热座上由该接地板的中央开口所形成的一凹槽内安装有一芯片,并透过一具有中央开口的黏着层设置一具有中央开口的基板于该接地板上,而该基板上则设有锡球。然而,由于该锡球位于该基板上,该散热座并无法接触印刷电路板,导致该散热座的散热作用仅限热对流而非热传导,因而大幅限缩其散热效果。
授予Woodall等人的第7,038,311号美国专利提供一种高散热BGA封装体,其散热装置为倒T形且包含一柱部与一宽基底。其中一设有窗型开口的基板安置于该宽基底上,一黏着层则将该柱部与该宽基底黏附于该基板;一芯片安置于该柱部上并打线接合至该基板,一封装材料模制成形于该芯片上,该基板上则设有锡球。于其中,该柱部延伸穿过该窗型开口,并由该宽基底支撑该基板,至于该锡球则位于该宽基底与该基板周缘之间。藉此,上述芯片产生的热能可经由该柱部传至该宽基底,再传至印刷电路板;然而,由于该宽基底上必须留有容纳该锡球之空间,该宽基底仅在对应于中央窗口与最内部锡球之间的位置突伸于该基板下方。如此一来,该基板在制造过程中便不平衡,且容易晃动及弯曲,进而导致该芯片的安装、打线接合以及封装材料的模制成形均十分困难。此外,该宽基底可能因封装材料的模制成形而弯折,且一旦锡球崩塌,便可能使该封装体无法焊接至下一层组体。是以,此封装体的良率偏低、可靠度不足且成本过高。
授予Erchak等人的美国专利申请公开案第2007/0267642号乃提出一种发光装置组体,其中一倒T形的基座包含一基板、一突出部及一具有通孔的绝缘层,该绝缘层上设有电接点。其中一具有通孔与透明上盖的封装体设置于该电接点上;一LED芯片设置于该突出部并以打线连接该基板,且该突出部邻接该基板并延伸穿过该绝缘层与该封装体上的通孔,进入封装体内。并且,该绝缘层设置于该基板上,且该绝缘层上设有电接点,而该封装体设置于该等电接点上并与该绝缘层保持间距。藉此,该芯片产生的热能可经由该突出部传至该基板,进而到达一散热装置;然而,该等电接点不易设置于该绝缘层上,难以与下一层组体电性连结,且无法提供多层路由。
已知封装体与导热板具有重大缺点。举例而言,诸如环氧树脂等低导热性的电绝缘材料对散热效果造成限制;然而,以陶瓷或碳化硅填充的环氧树脂等具有较高导热性的电绝缘材料则具有黏着性低且量产成本过高的缺点,致使该电绝缘材料可能在制作过程中或在操作初期即因受热而脱层。该基板若为单层电路系统则路由能力有限,但若该基板为多层电路系统,则其过厚的介电层将降低散热效果。此外,前案技术尚有散热座效能不足、体积过大或不易热连结至下一层组体等问题,且前案技术的制造工序亦不适于低成本的量产作业。
有鉴于现有高功率半导体组件封装体及导热板的种种发展情形及相关限制,故,一般无法符合使用者于实际使用时供业界所需的一种具成本效益、效能可靠、适于量产、多功能、可灵活调整讯号路由且具有优异散热性的半导体芯片组体。
发明内容:
本发明所要解决的技术问题是:针对上述现有技术的不足,提供一种可靠度高、价格平实且极适合量产,尤其适用于诸如LED封装体与大型半导体芯片等易产生高热且需优异散热效果方可有效及可靠运作的高功率半导体芯片组体。
为了解决上述技术问题,本发明所采用的技术方案是:一种半导体芯片组体,包括黏着层、散热座、基板及半导体组件,其特点是:
所述黏着层至少具有一开口;
所述散热座至少包含凸柱及基座,其中该凸柱邻接该基座并沿一向上方向延伸于该基座上方,而该基座沿一与该向上方向相反的向下方向延伸于该凸柱下方,并沿垂直于该向上及向下方向的侧面方向从该凸柱侧向延伸;
所述基板设置于该黏着层上并延伸于该基座上方,其至少包含焊垫、端子、路由线、第一与第二导电孔及介电层,其中该焊垫及该端子延伸于该介电层上方,该路由线延伸于该介电层下方并埋设于该黏着层中,各导电孔延伸通过该介电层至该路由线,并由该第一导电孔、该路由线及该第二导电孔构成位于该焊垫与该端子间的导电路径,且一通孔延伸贯穿该基板;
所述半导体组件位于该凸柱上方,重迭于该凸柱,并电性连结于该焊垫,从而电性连结至该端子,且该半导体组件热连结于该凸柱,从而热连结至该基座;以及
上述凸柱延伸贯穿该开口进入该通孔以达该介电层上方,该基座则延伸于该半导体组件、该黏着层及该基板下方,其中该黏着层设置于该基座上,并于该基座上方延伸进入该通孔内一位于该凸柱与该基板间的缺口,于该缺口中延伸跨越该介电层,并介于该凸柱与该介电层之间、该基座与该介电层之间、以及该基座与该路由线之间。
本发明所采用的另一种技术方案是:一种半导体芯片组体,包括黏着层、散热座、基板、及半导体组件,其特点是:
所述黏着层至少具有一开口;
所述散热座至少包含凸柱、基座及盖体,其中该凸柱邻接该基座并与该基座一体成形,且该凸柱沿一向上方向延伸于该基座上方,并使该基座与该盖体形成热连结,该基座沿一与该向上方向相反的向下方向延伸于该凸柱下方,并沿垂直于该向上及向下方向的侧面方向从该凸柱侧向延伸,该盖体位于该凸柱的顶部上方,邻接该凸柱的顶部并从上方覆盖,同时沿该等侧面方向自该凸柱的顶部侧向延伸;
所述基板设置于该黏着层上并延伸于该基座上方,其至少包含第一与第二导电层、第一与第二导电孔及一介电层,其中该第一导电层接触该介电层且延伸于该介电层上方,该第二导电层接触该介电层且延伸于该介电层下方并埋设于该黏着层中,且具有焊垫与端子包含在该第一导电层的选定部分,该焊垫及该端子接触该介电层并延伸于该介电层上方,以及具有路由线包含在该第二导电层的选定部分,该路由线接触该介电层并延伸于该介电层下方,而各导电孔则接触且延伸贯穿该第一导电层与该路由线间的介电层,并依序由该第一导电孔、该路由线及该第二导电孔构成一位于该焊垫与该端子间的导电路径,且一通孔延伸贯穿该基板;
所述半导体组件位置于该盖体上,重迭于该凸柱,并电性连结于该焊垫,从而电性连结至该端子,且该半导体组件热连结于该盖体,从而热连结至该基座;
上述凸柱延伸贯穿该开口进入该通孔以达该介电层上方,该基座则延伸于该半导体组件、该黏着层及该基板下方,且从下方覆盖该半导体组件、该凸柱、该盖体、该基板及该黏着层,其中该黏着层设置于该基座上,并于该基座上方延伸进入该通孔内一位于该凸柱与该基板间的缺口,于该缺口中延伸跨越该介电层,并于该缺口内介于该凸柱与该介电层之间,于该缺口外则介于该基座与该介电层之间以及该基座与该第二导电层之间,且该黏着层从下方覆盖该基板,并沿该等侧面方向覆盖并环绕该凸柱。
本发明所采用的再一种技术方案是:一种半导体芯片组体,包括黏着层、散热座、基板及半导体组件,其特点是:
所述黏着层至少具有一开口;
所述散热座至少包含凸柱、基座及盖体,其中该凸柱邻接该基座并与该基座一体成形,且该凸柱沿一向上方向延伸于该基座上方,并使该基座与该盖体形成热连结,该基座沿一与该向上方向相反的向下方向延伸于该凸柱下方,并沿垂直于该向上及向下方向的侧面方向从该凸柱侧向延伸,该盖体位于该凸柱的顶部上方,邻接该凸柱的顶部并从上方覆盖,同时沿该等侧面方向自该凸柱的顶部侧向延伸;
所述基板设置于该黏着层上且延伸于该基座上方,并与该凸柱及该基座隔开,其至少包含第一与第二导电层、第一与第二导电孔及介电层,其中该第一导电层接触该介电层且延伸于该介电层上方,该第二导电层接触该介电层且延伸于该介电层下方并埋设于该黏着层中,且具有焊垫与端子包含在该第一导电层的选定部分,该焊垫及该端子接触该介电层且延伸于该介电层上方,以及具有路由线包含在该第二导电层的选定部分,该路由线接触该介电层且延伸于该介电层下方,而各导电孔则接触且延伸贯穿该第一导电层与该路由线间的介电层,并依序由该第一导电孔、该路由线及该第二导电孔构成位于该焊垫与该端子间的导电路径,且一通孔延伸贯穿该基板;
所述半导体组件位置于该盖体上,重迭于该凸柱,并电性连结于该焊垫,从而电性连结至该端子,且该半导体组件热连结于该盖体,从而热连结至该基座;
上述凸柱延伸贯穿该开口进入该通孔以达该介电层上方,且该凸柱与该黏着层于该介电层上方为共平面,该基座则延伸于该半导体组件、该黏着层及该基板下方,且从下方覆盖该半导体组件、该凸柱、该盖体、该基板及该黏着层,同时支撑该基板并延伸至该组体的外围边缘,其中该黏着层设置于该基座上,接触该基座并于该基座上方延伸进入该通孔内一位于该凸柱与该基板间的缺口,并于该缺口中延伸跨越该介电层,于该缺口内接触且介于该凸柱与该介电层之间,于该缺口外则接触且介于该基座与该介电层之间以及该基座与该第二导电层之间,且该黏着层从下方覆盖该基板,并沿该等侧面方向覆盖并环绕该凸柱,同时延伸至该组体的外围边缘。
如此,本发明的优点是:该散热座可提供优异的散热效果,并使热能不流经该黏着层,因此,该黏着层可为低导热性的低成本电介质且不易脱层;该凸柱与该基座可一体成形可提高可靠度;该盖体可为该半导体组件量身订做以提升热连结的效果;该黏着层可介于该凸柱与该基板之间以及该基座与该基板之间,藉以在该散热座与该基板之间提供坚固的机械性连结;该基板可提供复杂的电路系统图案以实现具弹性的多层讯号路由;以及该基座可为该基板提供机械性支撑,防止其弯曲变形。藉此,本组体可利用低温工序制造,不仅可降低应力,亦能提高可靠度,此外,本组体亦可利用以电路板、引脚框架与导线带制造厂可轻易实施的高控制工序加以制造,可大幅提升产量、良率、效能与成本效益,并极适合于铜芯片及无铅的环保要求。
附图说明:
图1a是本发明一较佳实施例中制作凸柱与基座的结构剖视示意图一。
图1b是本发明一较佳实施例中制作凸柱与基座的结构剖视示意图二。
图1c是本发明一较佳实施例中制作凸柱与基座的结构剖视示意图三。
图1d是本发明一较佳实施例中制作凸柱与基座的结构剖视示意图四。
图1e是图1d的俯视示意图。
图1f是图1d的仰视示意图。
图2a是本发明一较佳实施例中制作黏着层的结构剖视示意图一。
图2b是本发明一较佳实施例中制作黏着层的结构剖视示意图二。
图2c是图2b的俯视示意图。
图2d是图2b的仰视示意图。
图3a是本发明一较佳实施例中制作基板的结构剖视示意图一。
图3b是本发明一较佳实施例中制作基板的结构剖视示意图二。
图3c是本发明一较佳实施例中制作基板的结构剖视示意图三。
图3d是本发明一较佳实施例中制作基板的结构剖视示意图四。
图3e是本发明一较佳实施例中制作基板的结构剖视示意图五。
图3f是本发明一较佳实施例中制作基板的结构剖视示意图六。
图3g是本发明一较佳实施例中制作基板的结构剖视示意图七。
图3h是图3g的俯视示意图。
图3i是图3g的仰视示意图。
图4a是本发明一较佳实施例中制作导热板的结构剖视示意图一。
图4b是本发明一较佳实施例中制作导热板的结构剖视示意图二。
图4c是本发明一较佳实施例中制作导热板的结构剖视示意图三。
图4d是本发明一较佳实施例中制作导热板的结构剖视示意图四。
图4e是本发明一较佳实施例中制作导热板的结构剖视示意图五。
图4f是本发明一较佳实施例中制作导热板的结构剖视示意图六。
图4g是本发明一较佳实施例中制作导热板的结构剖视示意图七。
图4h是本发明一较佳实施例中制作导热板的结构剖视示意图八。
图4i是本发明一较佳实施例中制作导热板的结构剖视示意图九。
图4j是本发明一较佳实施例中制作导热板的结构剖视示意图十。
图4k是本发明一较佳实施例中制作导热板的结构剖视示意图十一。
图4l是本发明一较佳实施例中制作导热板的结构剖视示意图十二。
图4m是图4l的俯视示意图。
图4n是图4l的仰视示意图。
图5a是本发明一较佳实施例的半导体芯片组体剖视示意图。
图5b是本发明一较佳实施例的半导体芯片组体俯视示意图。
图5c是本发明一较佳实施例的半导体芯片组体仰视示意图。
图6a是本发明另一较佳实施例的半导体芯片组体剖视示意图。
图6b是本发明另一较佳实施例的半导体芯片组体俯视示意图。
图6c是本发明另一较佳实施例的半导体芯片组体仰视示意图。
图7a是本发明再一较佳实施例的半导体芯片组体剖视示意图。
图7b是本发明再一较佳实施例的半导体芯片组体俯视示意图。
图7c是本发明再一较佳实施例的半导体芯片组体仰视示意图。
图8a是本发明一较佳实施例的光源次组体剖视示意图。
图8b是本发明一较佳实施例的光源次组体俯视示意图。
图8c是本发明一较佳实施例的光源次组体仰视示意图。
标号说明:
金属板10 表面12、14
图案化之蚀刻阻层16、48、58 全面覆盖之蚀刻阻层18、46、60
凹槽20 凸柱22
基座24 黏着层26
开口28 基板30
第一导电层32 介电层34
第二导电层36 孔洞38、40
导电孔42、44 路由线50、64、66
通孔52 缺口54
第三导电层56 焊垫62
端子68 盖体70
导线72 散热座74
防焊绿漆76 被覆接点78
导热板80 半导体芯片组体100、200、300
LED封装体102、202 焊锡104、106、204、206
LED芯片108、208、302 基座110、210
打线112、212、304 电接点114
热接点116 透明封装材料118、218、308
引脚214 热接触表面216、404
固晶材料306 顶面310
底面312 打线接垫314
光源次组体400 散热装置402
鳍片406 风扇408
具体实施方式:
本发明为一种半导体芯片组体,至少包括一半导体组件、一散热座、一基板及一黏着层。该半导体组件电性连结于该基板且热连结于该散热座,且该散热座至少包含一凸柱及一基座。其中该凸柱向上延伸通过该黏着层的一开口并进入该基板的一通孔,该基座则自该凸柱侧向延伸而出,且该黏着层延伸于该凸柱与该基板之间以及该基座与该基板之间。该基板至少包含第一与第二导电层及位于其间的介电层。藉此,该基板可利用该第二导电层上的一路由线以及贯穿该位于导电层间的介电层的第一及第二导电孔,提供该第一导电层上一焊垫与一端子间的水平讯号路由。
根据本发明的一实施例中,一半导体芯片组体至少包含一半导体组件、一黏着层、一散热座及一基板。其中该黏着层至少具有一开口;该散热座至少包含一凸柱及一基座,且该凸柱邻接该基座并沿一向上方向延伸于该基座上方,该基座则沿一与该向上方向相反的向下方向延伸于该凸柱下方,并沿垂直于该向上及向下方向的侧面方向从该凸柱侧向延伸而出;该基板设置于该黏着层上并延伸于该基座上方,其至少包含一焊垫、一端子、一路由线、第一与第二导电孔及一介电层,其中该焊垫及该端子延伸于该介电层上方,该路由线则延伸于该介电层下方并埋设于该黏着层中,各导电孔分别延伸贯穿该介电层至该路由线,并由该第一导电孔、该路由线及该第二导电孔构成一位于该焊垫与该端子间的导电路径。此外,一通孔延伸贯穿该基板;该半导体组件位于该凸柱上方,重叠于该凸柱,并电性连结于该焊垫,从而电性连结至该端子,且该半导体组件热连结于该凸柱,从而热连结至该基座。
上述凸柱延伸贯穿该开口进入该通孔以达该介电层上方,该基座则延伸于该半导体组件、该黏着层及该基板下方,其中该黏着层设置于该基座上,并于该基座上方延伸进入该通孔内一位于该凸柱与该基板间的缺口,于该缺口中延伸跨越该介电层,并介于该凸柱与该介电层之间、该基座与该介电层之间、以及该基座与该路由线之间。
该散热座可包含一盖体,该盖体位于该凸柱的一顶部上方,邻接该凸柱之顶部并从上方覆盖,同时沿该等侧面方向自该凸柱的顶部侧向延伸而出。例如,该盖体可为矩形或正方形,而该凸柱的顶部可为圆形;该盖体亦可接触并覆盖该黏着层一邻接该凸柱并与该凸柱共平面的部分;该盖体也可与该焊垫及该端子于该介电层上方共平面。此外,该凸柱可热连结该基座与该盖体。该散热座可为铜质,并由该凸柱、该基座及该盖体组成。或者,该散热座可由该凸柱及该基座组成。两种配置的散热座皆可提供散热作用,将该半导体组件的热能扩散至下一层组体。
该半导体组件可设置于该散热座上。例如,该半导体组件可设置于该散热座及该基板上,重迭于该凸柱与该焊垫,透过一第一焊锡电性连结至该焊垫,并透过一第二焊锡热连结至该盖体。或者,该半导体组件可设置于该散热座而非该基板上,重迭于该凸柱而非该基板,透过一打线电性连结至该焊垫,并透过一固晶材料热连结至该盖体。
该半导体组件可为一经封装或未经封装的半导体芯片。例如,该半导体组件可为一包含LED芯片的LED封装体,其设置于该散热座及该基板上,重迭于该凸柱与该焊垫,经由一第一焊锡电性连结至该焊垫,且经由一第二焊锡热连结至该凸柱。或者,该半导体组件可为一半导体芯片,其设置于该散热座而非该基板上,重迭于该凸柱而非该基板,经由一打线电性连结至该焊垫,且经由一固晶材料热连结至该盖体。
该黏着层可在该缺口中接触该凸柱与该介电层,并在该缺口之外接触该基座、该介电层及该路由线。该黏着层亦可从下方覆盖该基板,并于该等侧面方向覆盖且环绕该凸柱,同时延伸至该组体的外围边缘。该黏着层也可与该凸柱的一顶部共平面。该黏着层亦可填满该缺口以及该基座与该基板间的一空间,且被限制于该散热座与该基板间的一空间内。
该凸柱可与该基座一体成形。例如,该凸柱与该基座可为一单一金属体或于其接口包含一单一金属体。该凸柱亦可延伸贯穿该通孔。该凸柱也可在该介电层上方与该黏着层共平面。该凸柱亦可为平顶锥柱形,其直径是从该基座处朝其邻接该盖体的一平坦顶部向上递减。
该基座可从下方覆盖该半导体组件、该凸柱、该基板及该黏着层,同时支撑该基板,并延伸至该组体的外围边缘。
该基板可与该凸柱及该基座隔开。该基板亦可为一层压结构。该焊垫可为一用以连接该半导体组件的电接点,该端子可为一用以连接下一层组体的电接点,且该焊垫与该端子可在该半导体组件与该下一层组体间提供水平讯号路由。
本实施组体可为一第一级或第二级单晶或多晶装置。例如,该组体可为一包含单一芯片或多个芯片的第一级封装体。或该组体可为一包含单一LED封装体或多个LED封装体的第二级模块,其中各该LED封装体可包含单一LED芯片或多个LED芯片。
本发明提供一种制作一半导体芯片组体的方法,其包含:提供一凸柱及一基座;设置一黏着层于该基座上,并将该凸柱插入该黏着层的一开口;设置一基板于该黏着层上,并将该凸柱插入该基板的一通孔,因而在该通孔内形成一介于该凸柱与该基板间的缺口;使该黏着层向上流入该缺口;固化该黏着层;设置一半导体组件于一散热座上,其中该散热座至少包含该凸柱及该基座;电性连结该半导体组件至该基板;以及热连结该半导体组件至该散热座。上述基板至少包含第一及第二导电层与位于其间的一介电层,可提供水平讯号路由。
根据本发明的一实施例中,一种制作一半导体芯片组体的方法,包含下列步骤:
(A1)提供一凸柱、一基座、一黏着层以及一基板,其中该基板至少包含一第一导电层、一第二导电层及一位于其间的介电层;该凸柱邻接该基座,沿一向上方向延伸于该基座上方,延伸贯通该黏着层的一开口,并延伸进入该基板的一通孔;该基座沿一与该向上方向相反的向下方向延伸于该凸柱下方,并沿垂直于该向上及向下方向的侧面方向自该凸柱侧向延伸而出;该黏着层设置该基座上,延伸于该基座上方,并位于该基座与该基板之间,且未固化;该基板设置于该黏着层上,延伸于该黏着层上方,该第一导电层延伸于该介电层上方,该介电层延伸于该第二导电层上方;以及一缺口位于该通孔内且介于该凸柱与该基板之间;
(B1)使该黏着层向上流入该缺口;
(C1)固化该黏着层;
(D1)设置一半导体组件于一至少包含该凸柱及该基座的散热座上,其中该半导体组件重迭于该凸柱,该基板至少包含一焊垫、一端子、一路由线及第一与第二导电孔,该焊垫与该端子包含该第一导电层的选定部分,该路由线包含该第二导电层的一选定部分,且各该导电孔延伸贯穿该介电层;
(E1)电性连结该半导体组件至该焊垫,藉此电性连结该半导体组件至该端子,其中一位于该焊垫与该端子间的导电路径包含该第一导电孔、该路由线及该第二导电孔;以及
(F1)热连结该半导体组件至该凸柱,藉此热连结该半导体组件至该基座。
根据本发明的另一实施样式中,一种制作半导体芯片组体的方法,包含下列步骤:
(A2)提供一凸柱及一基座,其中该凸柱邻接且一体成形于该基座,并沿一向上方向延伸于该基座上方,且该基座沿一与该向上方向相反的向下方向延伸于该凸柱下方,并自该凸柱沿垂直于该向上及向下方向的侧面方向侧向延伸而出;
(B2)提供一黏着层,其中一开口延伸贯穿该黏着层,该黏着层并可为一未固化环氧树脂的胶片;
(C2)提供一基板,该基板至少包含第一及第二导电层、第一及第二导电孔与一介电层,其中该介电层位于该等导电层之间,一路由线包含该第二导电层之一选定部分,各该导电孔延伸贯穿该第一导电层与该路由线间的该介电层,且一通孔延伸贯穿该基板;
(D2)设置该黏着层于该基座上,并将该凸柱插入该开口,其中该黏着层延伸于该基座上方,且该凸柱延伸贯穿该开口;
(E2)设置该基板于该黏着层上,并将该凸柱插入该通孔,其中该基板延伸于该黏着层上方,该第一导电层延伸于该介电层上方,该介电层延伸于该第二导电层上方,该凸柱延伸贯穿该开口进入该通孔,该黏着层位于该基座与该基板之间且未固化,一缺口位于该通孔中且介于该凸柱与该基板之间;
(F2)加热熔化该黏着层;
(G2)将该基座与该基板彼此靠合,藉此使该凸柱在该通孔内向上移动,并对该基座与该基板间的熔化黏着层(即熔化的未固化环氧树脂)施加压力,该压力迫使该熔化黏着层向上流入该缺口,而该凸柱与该熔化黏着层则延伸于该介电层上方;
(H2)加热固化该熔化黏着层(即熔化的未固化环氧树脂),藉此将该凸柱及该基座机械性黏附至该基板;
(I2)研磨该凸柱、该黏着层及该第一导电层,致使该凸柱、该黏着层及该第一导电层在一面向该向上方向的上侧表面系侧向相互齐平,其中,该研磨可包含研磨该黏着层而不研磨该凸柱,而后研磨该凸柱、该黏着层及该第一导电层;
(J2)提供一焊垫及一端子,该焊垫及该端子包含该第一导电层的选定部分,并去除该第一导电层的选定部分;
(K2)提供一盖体于该凸柱上,该盖体位于该凸柱的一顶部上方,邻接该凸柱的顶部,同时从上方覆盖该凸柱的顶部,并沿该等侧面方向从该凸柱的顶部侧向延伸而出;
(L2)设置一半导体组件于该盖体上,其中一散热座至少包含该凸柱、该基座及该盖体,且该半导体组件重迭于该凸柱;
(M2)电性连结该半导体组件至该焊垫,藉此电性连结该半导体组件至该端子,其中一位于该焊垫与该端子间的导电路径依序包含该第一导电孔、该路由线以及该第二导电孔;以及
(N2)热连结该半导体组件至该盖体,藉此热连结该半导体组件至该基座。
上述步骤(A2)提供该凸柱与该基座可包含:提供一金属板;于该金属板上形成一图案化的蚀刻阻层,其选择性曝露该金属板;蚀刻该金属板,使其形成该图案化的蚀刻阻层所定义的图案,藉此于该金属板中形成一凹槽,其延伸进入但未贯穿该金属板;而后去除该图案化的蚀刻阻层,其中该凸柱为该金属板的一未受蚀刻部分,突出于该基座上方,且被该凹槽侧向环绕,该基座亦为该金属板的一未受蚀刻部分,且位于该凸柱与该凹槽下方。
上述步骤(C2)提供该基板可包含:形成第一及第二孔洞,其贯穿该第一及第二导电层与该介电层;分别在该第一及第二孔洞内沉积导电金属以形成该第一及第二导电孔;提供该路由线,此步骤包含去除该第二导电层的选定部分;之后形成该通孔。
上述步骤(J2)提供该焊垫及该端子亦可包含:于研磨后将一第三导电层沉积于该凸柱、该黏着层与该第一导电层上;而后去除该第一及第三导电层的选定部分,其中该焊垫及该端子包含该第一及第三导电层的选定部分。所述沉积该第三导电层可包含无电镀被覆一第一被覆层于该凸柱、该黏着层与该第一导电层上,之后电镀一第二被覆层于该第一被覆层,且所述去除该第三导电层的选定部分,可包含去除该第一及第二被覆层的选定部分。
上述提供该散热座可包含:在固化该黏着层之后与设置该半导体组件之前,于该凸柱上提供一盖体,该盖体位于该凸柱的一顶部上方,邻接该凸柱的顶部,同时从上方覆盖该凸柱的顶部,且自该凸柱顶部沿该等侧面方向侧向延伸而出。
上述步骤(K2)提供该盖体可包含:在研磨并去除该第三导电层的选定部分之后,沉积一第三导电层于该凸柱上。例如,提供该盖体可包含:于该第三导电层上形成一图案化的蚀刻阻层;利用该图案化的蚀刻阻层蚀刻该第三导电层以定义该盖体;而后去除该图案化的蚀刻阻层。同样,在形成该焊垫与该端子时,亦可利用该图案化的蚀刻阻层蚀刻该第一及该第三导电层以定义该焊垫及该端子。
上述步骤(G2)使该黏着层流动包含以该黏着层填满该缺口,亦可包含挤压该黏着层,使其通过该缺口,到达该凸柱与该基板上方,并及于该凸柱顶面与该基板顶面邻接该缺口的部分。
上述步骤(L2)设置该半导体组件亦可包含:将该半导体组件定位于该凸柱、该盖体、该开口与该通孔的上方,并使该半导体组件重迭于该凸柱、该盖体、该开口与该通孔。
上述步骤(L2)设置该半导体组件可包含:提供一第一焊锡与一第二焊锡,其中该第一焊锡位于一具有LED芯片的LED封装体与该焊垫之间,该第二焊锡位于该LED封装体与该盖体之间。步骤(M2)电性连结该半导体组件包含:提供位于该LED封装体与该焊垫间的该第一焊锡。步骤(N2)热连结该半导体组件包含:提供位于该LED封装体与该盖体间的该第二焊锡。
上述步骤(L2)设置该半导体组件亦可包含:在一半导体芯片与该盖体之间提供一固晶材料。步骤(M2)电性连结该半导体组件亦可包含:在该芯片与该焊垫之间提供一打线。步骤(N2)热连结该半导体组件亦可包含:在该芯片与该盖体之间提供该固晶材料。
上述黏着层可接触该凸柱、该基座、该盖体、该介电层及该路由线,从下方覆盖该基板,于该等侧面方向覆盖并环绕该凸柱,并延伸至该组体制造完成后与同批生产的其它组体分离所形成的外围边缘。
上述基座可从下方覆盖该半导体组件、该凸柱、该盖体、该基板及该黏着层,同时支撑该基板,并延伸至该组体制造完成后与同批生产的其它组体分离所形成的外围边缘。
本发明具有多项优点。包含该散热座可提供优异的散热效果,并使热能不流经该黏着层,因此,该黏着层可为低导热性的低成本电介质且不易脱层;该凸柱与该基座可一体成形以提高可靠度;该盖体可为该半导体组件量身订做以提升热连结的效果;该黏着层可介于该凸柱与该基板之间以及该基座与该基板之间,藉以在该散热座与该基板之间提供坚固的机械性连结;该基板可提供复杂的电路系统图案以实现具弹性的多层讯号路由;以及该基座可为该基板提供机械性支撑,防止其弯曲变形。藉此,本组体可利用低温工序制造,不仅可降低应力,亦能提高可靠度,此外,本组体亦可利用以电路板、引脚框架与导线带制造厂可轻易实施的高控制工序加以制造。
本发明的上述及其它特征与优点将于下文中藉由各种实施例进一步加以说明。
请参阅图1a至图1f所示,如图所示:提供一金属板10,其包含相对的主要表面12、14,如图1a所示。该金属板10可由多种金属制成,如铜、铝、铁镍合金、铁、镍、银、金、其混合物及其合金。其中尤以铜具有导热性高、结合性良好与低成本等优点,因此本实施例的金属板10为使用一厚度为500微米的铜板。
于该金属板10上形成有一图案化的蚀刻阻层16以及一全面覆盖的蚀刻阻层18,如图1b所示。该图案化的蚀刻阻层16与该全面覆盖的蚀刻阻层18沉积于该金属板10上的光阻层,其制作方式是利用压模技术以热滚轮同时将光阻层分别压合于该表面12、14,于其中湿性旋涂法及淋幕涂布法亦为适用的光阻形成技术。继之,将一光罩(图中未示)靠合于光阻层,然后依照已知技术,令光线选择性通过该光罩,再以显影液去除可溶解的光阻部分以使光阻层形成图案。因此,在该表面12上的光阻层为具有一可选择性曝露图案从而形成图案化的蚀刻阻层16,在该表面14上的光阻层则为无图案并维持覆盖从而形成全面覆盖的蚀刻阻层18。
于该金属板10上形成有一掘入但未穿透该金属板10的凹槽20,如图1c所示。该凹槽20以蚀刻该金属板10的方式形成,以使该金属板10形成由图案化的蚀刻阻层16所定义的图案。于本实施例中,该蚀刻方式为湿式化学蚀刻,可利用一顶部喷嘴(图中未示)将化学蚀刻液喷洒于该金属板10;亦或,利用全面覆盖的蚀刻阻层18提供背面保护,将结构体浸入化学蚀刻液中以形成该凹槽20。其中,该化学蚀刻液可对铜具有高度针对性,能刻入该金属板10达300微米。因此,该凹槽20自该表面12延伸进入但未穿透该金属板10,可与该表面14距离200微米,深度则为300微米;另外,此化学蚀刻液亦对图案化的蚀刻阻层16下方的金属板10造成侧向蚀入。据此,能适用的化学蚀刻液可为含碱氨的溶液或硝酸与盐酸的稀释混合物,换言之,上述化学蚀刻液可为酸性或碱性。于其中,足以形成该凹槽20而不致使该金属板10过度曝露于化学蚀刻液的理想蚀刻时间则可由试误法决定。
移除图案化的蚀刻阻层16及全面覆盖的蚀刻阻层18后的金属板10,如图1d、图1e、图1f所示。其中该等光阻层已经溶剂处理去除,所用溶剂可为pH为14的氢氧化钠/氢氧化钾溶液。如是,经蚀刻后的金属板10因此包含凸柱22及基座24的结构。
上述凸柱22为该金属板10上一受图案化的蚀刻阻层16保护而未被蚀刻的部分。该凸柱22邻接该基座24,与该基座24形成一体,且突伸于基座24上方,于侧向则由该凹槽20所包围。其中该凸柱22高300微米(等于该凹槽20的深度),其顶面(即该表面12的圆形部分)的直径为1000微米,而底部(即邻接该基座24的圆形部分)的直径则为1100微米。因此,该凸柱22呈平顶锥柱形(即类似一平截头体),其侧壁渐缩,直径则自该基座24处朝其平坦圆形顶面向上递减。于其中,该渐缩侧壁是因化学蚀刻液侧向蚀入图案化的蚀刻阻层16下方而形成,故该顶面与该底部的圆周乃同心,如图1e所示。
该基座24为该金属板10在该凸柱22下方的一未受蚀刻部分,自该凸柱22沿一侧向平面侧向延伸,如左、右等侧面方向,厚度为200微米(即500~300)。
该凸柱22与基座24可经处理以加强与环氧树脂及焊料的结合度。例如,该凸柱22与该基座24可经化学氧化或微蚀刻以产生较粗糙的表面。
该凸柱22与该基座24在本实施例中是透过削减法形成的单一金属(铜)体。于其中,亦可利用一具有凹槽或孔洞以定义该凸柱22部位的接触件冲压该金属板10,以使该凸柱22与该基座24成为冲压成型的单一金属体;亦或,利用增添法形成该凸柱22,例如透过电镀、化学气相沉积(Chemical Vapor Deposition,CVD)、物理气相沉积(PhysicalVapor Deposition,PVD)等技术,将该凸柱22沉积于该基座24上;亦或,利用半增添法形成该凸柱22,例如可于该凸柱22其蚀刻形成的下部上方沉积该凸柱22的上部;又或者,该凸柱22亦可烧结于该基座24。此外,该凸柱22与该基座24亦可为多件式金属体,例如于铜质基座24上电镀焊料凸柱22;在此情况下,该凸柱22与该基座24是以冶金界面相接,彼此邻接但并非一体成形。
请参阅图2a至图2d所示,如图所示:提供一乙阶(B-stage)未固化环氧树脂的胶片作为黏着层26,其厚150微米,如图2a所示。
该黏着层26可为多种有机或无机电性绝缘体制成的各种介电膜或胶片。例如,该黏着层26起初可为一胶片,其中树脂型态的热固性环氧树脂浸入一加强材料后部分固化至中期。上述环氧树脂可为FR-4,亦可使用诸如多官能与双马来酰亚胺三氮杂苯(BT)树脂等其它环氧树脂。在特定应用中,氰酸酯、聚酰亚胺及聚四氟乙烯(PTFE)亦为可用的环氧树脂。其中该加强材料可为电子级玻璃,亦可为其它加强材料,如高强度玻璃、低诱电率玻璃、石英、克维拉纤维(Kevlar Aramid)及纸等。该加强材料也可为织物、不织布或无方向性微纤维。藉此,可将诸如硅(研粉熔融石英)等填充物加入胶片中以提升导热性、热冲击阻抗力与热膨胀匹配性。于其中,可利用市售预浸渍体,如美国威斯康星州奥克莱W.L.Gore&Associates之SPEEDBOARD C胶片即为一例。
该黏着层26至少具有一开口28,如图2b、图2c、图2d所示。该开口28为穿透该黏着层26的中央窗口,是以机械方式钻透该胶片而形成,其直径为1150微米。于其中,该开口28亦可利用其它技术制作,如冲制及冲压等。
请参阅图3a至图3i所示,如图所示:提供一基板30,其包含第一导电层32、一介电层34及第二导电层36,如图3a所示。该第一导电层32接触该介电层34并延伸于其上方,该第二导电层36接触该介电层34并延伸于其下方,该介电层34接触该第一、二导电层32、36并贴合夹置于该第一、二导电层32、36之间。其中该第一、二导电层32、36为电性导体,而该介电层34则为电性绝缘体。例如,该第一、二导电层32、36为15微米厚且无图案的铜板,而该介电层34则为150微米厚的环氧树脂。
上述基板30具有穿透该第一、二导电层32、36及该介电层34的孔洞38、40,如图3b所示。其中该孔洞38、40以机械钻孔方式形成,亦可以其它技术制成,如激光钻孔即为适用的技术。
上述基板30在该孔洞38、40中分别设有导电孔42、44。该导电孔42、44为电性导体,接触并电性连接该第一、二导电层32、36,同时接触并穿透该介电层34,如图3c所示的导电孔42、44即为电镀导孔。例如,可将结构体浸入一活化剂溶液中,使该孔洞38、40侧壁的介电层34可与无电镀铜产生触媒反应,而后将一第一铜层无电镀被覆于该第一、二导电层32、36与该孔洞38、40的侧壁上,再将一第二铜层电镀于该第一铜层上。其中该第一铜层厚约2微米,该第二铜层厚约13微米,故被覆铜层的总厚度约为15微米。因此,该第一、二导电层32、36的厚度增加至约40微米(即25+15),惟在陆续完成去除光阻层及清洁等步骤后则减至约30微米。此外,该导电孔42、44则分别形成于孔洞38、40之中。为说明之便,图3c所示的第一、二导电层32、36及导电孔42、44均为单一层体。同样为说明之便,该导电孔42、44在图中均显示为填充于该孔洞38、40内的凸柱而非中空管体。
该基板30具有分别形成于该第一、二导电层32、36上的全面覆盖的蚀刻阻层46与图案化的蚀刻阻层48。如图3d所示的蚀刻阻层46、48即分别为类似全面覆盖的蚀刻阻层18及图案化的蚀刻阻层16的光阻层。其中该蚀刻阻层46为无任何图案且覆盖于该第一导电层32,该蚀刻阻层48则设有一可选择性曝露该第二导电层36的图案。
在图3e的基板30中,该第二导电层36选定的部分已遭蚀去,致使该第二导电层36具有图案化的蚀刻阻层48所定义的图案。所述蚀刻是背面湿式化学蚀刻,其与用于该金属板相仿。此时该第一导电层32仍为一无图案的铜板,但该第二导电层36经蚀刻后则导致该介电层34外露,并将该第二导电层36从一无图案层转换为一图案层。于本实施例中,为便于各图的比较,该第二导电层36于图式中一概位于该介电层34下方,但在此步骤中可将结构体倒置以便利用重力加强蚀刻效果。
在图3f的基板30中,全面覆盖的蚀刻阻层46与图案化的蚀刻阻层48均已移除。剥除此光阻层46、48的方式可与剥除光阻层16、18的方式相同。经上述蚀刻后的第二导电层36包含路由线50。因此,该路由线50为该第二导电层36受图案化的蚀刻阻层48保护而未被蚀刻的部分。此外,该路由线50为一接触该介电层34并延伸于其下方的铜线,其邻接并电性连结至该导电孔42、44。因此,该导电孔42、44各自延伸且电性连接于该第一导电层32与该路由线50之间。
该基板30具有一通孔52,如图3g、图3h、图3i所示。该通孔52为穿透该基板30的中央窗口,是将该第一导电层32与该介电层34以机械方式钻透形成(惟其中不包含该第二导电层36,因该层已透过湿式化学蚀刻自此区域去除),该通孔52的直径为1150微米。于其中,该通孔52亦可以其它技术形成,例如冲制及冲压。较佳的,该开口28与通孔52具有相同直径,且是以相同的钻头在同一钻台上透过相同方式形成。
上述基板30在此绘示为一层压结构,惟该基板30亦可为其它多层电性相连体,如陶瓷板或印刷电路板。同样地,该基板30可另外包含数个内嵌电路的层体。
请参阅图4a至图4n所示,如图所示:本发明的导热板包含该凸柱22、该基座24、该黏着层26及该基板30。其中该黏着层26设于该基座24上,如图4a所示,该黏着层26下降至该基座24上,使该凸柱22向上插入并贯穿该开口28,而该黏着层26则接触并定位于该基座24。较佳的,该凸柱22在插入及贯穿该开口28后位于该开口28内的中央位置而不接触该黏着层26。
上述基板30设于该黏着层26上,如图4b所示。该基板30下降至该黏着层26上,使该凸柱22向上插入并贯穿该通孔52,而该基板30则接触并定位于该黏着层26。较佳的,该凸柱22在插入并贯穿该通孔52后位于该通孔52内的中央位置而不接触该基板30。是以,产生一缺口54位于该通孔52内且介于该凸柱22与该基板30之间。该缺口54侧向环绕该凸柱22,同时被该基板30侧向包围。此外,该开口28与该通孔52相互对齐且具有相同直径。
此时,该基板30安置于该黏着层26上并与之接触,且延伸于该黏着层26上方。该凸柱22延伸通过该开口28进入该通孔52,并到达该介电层34。该凸柱22较该第一导电层32的顶面低60微米,并经由该通孔52于一向上方向外露。该黏着层26接触该基座24与该基板30且介于该两者之间,但与该介电层34隔开。在此阶段,该黏着层26仍为乙阶未固化环氧树脂的胶片,而该缺口54中则为空气。
该黏着层26经加热加压后流入该缺口54中,如图4c所示。迫使该黏着层26流入该缺口54的方法是对该第一导电层32施以向下压力及/或对该基座24施以向上压力,亦即将该基座24与该基板30相对压合,藉以对该黏着层26施压;在此同时亦对该黏着层26加热。受热后的黏着层26可在压力下任意成形。因此,位于该基座24与该基板30间的黏着层26受到挤压后,改变其原始形状并向上流入该缺口54。于其中,该基座24与该基板30仍持续朝彼此压合,直到该黏着层26填满该缺口54为止。此外,在该基座24与基板30间的间隙缩小后,该黏着层26仍旧填满此缩小的间隙内。例如,可将该基座24及该第一导电层32设置于一压合机的上、下压台(图中未示)之间,并且,可将一上挡板及上缓冲纸(图中未示)夹置于该第一导电层32与上压台之间,并将一下挡板及下缓冲纸(图中未示)夹置于该基座24与下压台之间。以此构成的迭合体由上到下依次为上压台、上挡板、上缓冲纸、基板30、黏着层26、基座24、下缓冲纸、下挡板及下压台。此外,可利用从下压台向上延伸并穿过该基座24对位孔(图中未示)的工具接脚(图中未示)将此迭合体定位于下压台上。
继之,将上、下压台加热并相互推进,藉此对该黏着层26加热并施压。其中以挡板将压台的热分散,使热均匀施加于该基座24与该基板30乃至于该黏着层26。该缓冲纸则将压台的压力分散,使压力均匀施加于该基座24与该基板30乃至于该黏着层26。起初,该第二导电层36伸入该黏着层26并嵌入其中,导致该介电层34接触并压合于该黏着层26。随着压台持续动作与持续加热,该基座24与该基板30间的黏着层26受到挤压并开始熔化,因而向上流入该缺口54,通过该介电层34,最后到达该第一导电层32。例如,未固化环氧树脂遇热熔化后,被压力挤入该缺口54中,但加强材料及填充物仍留在该基座24与该基板30之间。该黏着层26在该通孔52内上升的速度大于该凸柱22,终至填满该缺口54。该黏着层26亦上升至稍高于该缺口54的位置,并在压台停止动作前,溢流至该凸柱22顶面以及该第一导电层32的顶面邻接该缺口54处。若胶片厚度略大于实际所需便可能发生此情形。如此一来,该黏着层26便在该凸柱22顶面形成一覆盖薄层。压台在触及该凸柱22后停止动作,但仍持续对该黏着层26加热。
该黏着层26于该缺口54中向上流动的方向如图中向上粗箭号所示,该凸柱22与该基座24相对于该基板30的向上移动如向上细箭号所示,而该基板30相对于该凸柱22与该基座24的向下移动则如向下细箭号所示。
在图4d中的黏着层26已经固化。例如,压台停止移动后仍持续夹合该凸柱22与该基座24并供热,藉此将已熔化的乙阶环氧树脂转换为丙阶(C-stage)固化或硬化的环氧树脂。因此,环氧树脂以类似已知多层压合的方式固化。待环氧树脂固化后,压台分离,以便将结构体从压台机中取出。经上述固化后的黏着层26在该凸柱22与该基板30之间以及该基座24与该基板30之间提供牢固的机械性连结。该黏着层26可承受一般操作压力而不致变形损毁,遇过大压力时则仅暂时扭曲;再者,该黏着层26亦可吸收该凸柱22与该基板30之间以及该基座24与该基板30之间的热膨胀不匹配。
在此阶段,该凸柱22与该第一导电层32大致共平面,而该黏着层26与该第一导电层32则延伸至一面朝该向上方向的顶面。例如,该基座24与该第二导电层36间的黏着层26厚90微米,较其初始厚度150微米减少60微米;该凸柱22在该通孔52中升高60微米,而该基板30则相对于该凸柱22下降60微米。该凸柱22高度300微米基本上等同于该第一导电层32(30微米)、该介电层34(150微米)、该第二导电层36(30微米)与下方该黏着层26(90微米)的结合高度。此外,该凸柱22仍位于该开口28与该通孔52的中央位置并与该基板30隔开,该黏着层26则填满该基座24与该基板30间的空间并填满该缺口54。例如,该缺口54(以及该凸柱22与该基板30间的黏着层26)在该凸柱22顶面处宽75微米((1150-1000)/2)。该黏着层26在该缺口54中延伸跨越该介电层34。换言之,该缺口54中的黏着层26系沿该向上方向及一向下方向延伸并跨越该缺口54外侧壁的介电层34厚度。该黏着层26亦包含该缺口54上方的薄顶部分,其接触该凸柱22与该第一导电层32的顶面并在该凸柱22上方延伸10微米。
将该凸柱22、该黏着层26及该第一导电层32的顶部去除,如图4e所示。该凸柱22、该黏着层26及该第一导电层32的顶部以研磨方式去除,例如以旋转钻石砂轮及蒸馏水处理结构体的顶部。起初,钻石砂轮仅磨去该黏着层26;持续研磨,则该黏着层26因受磨表面下移而变薄。钻石砂轮终将接触该凸柱22与该第一导电层32(不必同时),因而开始研磨该凸柱22与该第一导电层32;持续研磨后,该凸柱22、该黏着层26及该第一导电层32均因受磨表面下移而变薄。待研磨持续至去除所需厚度为止,以蒸馏水冲洗结构体去除污物。
上述研磨步骤将该黏着层26的顶部磨去25微米,将该凸柱22的顶部磨去15微米,并将该第一导电层32的顶部磨去15微米。其中,厚度减少对该凸柱22或该黏着层26的影响并不明显,但却使该第一导电层32的厚度从30微米大幅缩减至15微米。至此,该凸柱22、该黏着层26及该第一导电层32共同位于该介电层34上方一面朝该向上方向的平滑拼接侧顶面上。
接着,沉积一第三导电层56于该凸柱22、该黏着层26及该第一导电层32上,如图4f所示。该第三导电层56从上方接触并覆盖该凸柱22、该黏着层26及该第一导电层32。例如,将结构体浸入一活化剂溶液中,使该黏着层26可与无电镀铜产生触媒反应,接着将一第一铜层以无电镀被覆的方式设于该凸柱22、该黏着层26及该第一导电层32上,而后将一第二铜层以电镀方式设于该第一铜层上。该第一铜层厚约2微米,该第二铜层厚约13微米,故该第三导电层56的厚度约为15微米;如此一来,该第一导电层32的厚度便增为约30微米(15+15)。其中该第三导电层56作为该凸柱22的一覆盖层及该第一导电层32的一加厚层。为便于说明,该凸柱22与该第三导电层56,以及该第一导电层32及该第三导电层56均以单层显示。由于铜为同质被覆,该凸柱22与该第三导电层56间的界线以及该第一导电层32与该第三导电层56间的界线(均以虚线绘示)可能不易察觉甚至无法察觉。然而,该黏着层26与该第三导电层56间的界线则清楚可见。
在图4g所示结构体的上、下表面分别设有图案化的蚀刻阻层58及全面覆盖的蚀刻阻层60。如图所示的图案化的蚀刻阻层58及全面覆盖的蚀刻阻层60即分别为类似图案化的蚀刻阻层16及全面覆盖的蚀刻阻层18的光阻层。其中该图案化的蚀刻阻层58设有可选择性曝露该第三导电层56的图案,而该蚀刻阻层60则无任何图案且覆盖于该基座24。
在图4h所示的结构体中,该第一、三导电层32、56已经过蚀刻以形成图案化的蚀刻阻层58所定义的图案并去除该第一、三导电层32、56的选定部分。所述蚀刻与施用于该金属板的湿式化学蚀刻相仿。经化学蚀刻液蚀刻穿透该第一、三导电层32、56以曝露该黏着层26及该介电层34,并将原本无图案的第一、三导电层32、56转换为图案层,而该基座24则保持无图案。
在图4i中,结构体上的图案化的蚀刻阻层58及全面覆盖的蚀刻阻层60均已去除,且去除的方式可与去除图案化的蚀刻阻层16及全面覆盖的蚀刻阻层18的方式相同。
蚀刻后的第一、三导电层32、56包含焊垫62、路由线64、66与端子68,且蚀刻后的第三导电层56包含一盖体70。其中该焊垫62、该路由线64、66与该端子68是该第一、三导电层32、56上由图案化的蚀刻阻层58所定义的未受蚀刻部分,该盖体70则为该第三导电层56上由图案化的蚀刻阻层58所定义的未受蚀刻部分。因此,该第一、三导电层32、56为图案层,其上包含该焊垫62、该路由线64、66与该端子68但不包含该盖体70。此外,该路由线64为一铜导线,其接触该介电层34并延伸于其上方,同时邻接且电性连结该导电孔42与该焊垫62。该路由线66亦为一铜导线,其接触该介电层34并延伸于其上方,同时邻接且电性连结该导电孔44与该端子68。
该导电孔42、44、该路由线50、64及66、该焊垫62与该端子68共同形成导线72。同样地,在该焊垫62与该端子68间的一导电路径乃依序经过该路由线64、该导电孔42、该路由线50、该导电孔44及该路由线66(反之亦然)。该导线72提供从该焊垫62至该端子68的水平(侧向)输出/输入路由,且该导线72并不限于此构型,例如该焊垫62与该端子68可分别直接形成于该导电孔42、44上方,藉此分别省却该路由线64、66;再者,上述导电路径可包含其它导电孔及路由线(其位于第一、第二及/或其它导电层中)以及被动组件,例如设置于其它焊垫上的电阻与电容。
由上述凸柱22、基座24及盖体70构成散热座74。其中该凸柱22与该基座24是一体成形,且该盖体70位于该凸柱22的顶部上方,邻接该凸柱22的顶部,同时从上方覆盖该凸柱22的顶部,并由该凸柱22的顶部往侧向延伸。待设置该盖体70后,该凸柱22坐落于该盖体70圆周内的中央区域,且该盖体70亦从上方接触并覆盖其下方黏着层26的一部分,此黏着层26的该部分与该凸柱22共平面,邻接该凸柱22,同时侧向包围该凸柱22。
上述散热座74实质上为一倒T形的散热块,其包含柱部(即凸柱22)、翼部(即基座24自柱部侧向延伸的部分)以及一导热垫(即盖体70)。
在图4j所示的结构体中,于该介电层34、该第三导电层56及该盖体70上设有防焊绿漆76。该防焊绿漆76为一电性绝缘层,其可依吾人的选择形成图案以曝露该焊垫62、该端子68及该盖体70,并从上方覆盖该路由线64、66与该介电层34的外露部分。该防焊绿漆76在该焊垫62及该端子68上的厚度为25微米,且该防焊绿漆76于该介电层34上方延伸55微米(30+25)。其中,该防焊绿漆76起初为涂布于结构体上的光显像型液态树脂,之后再于该防焊绿漆76上形成图案,其作法是令光线选择性透过一光罩(图中未示),然后利用显影溶液去除该防焊绿漆76的可溶解部分,最后再进行硬烤,以上步骤乃已知技术。
在图4k所示的结构体中,于该基座24、该焊垫62、该端子68与该盖体70上设有被覆接点78。该被覆接点78为一多层金属镀层,其从下方接触并覆盖该基座24,并从上方接触该焊垫62、该端子68及该盖体70同时覆盖其外露的部分。例如,一镍层系以无电镀被覆的方式设于该基座24、该焊垫62、该端子68及该盖体70上,而后再将一金层以无电镀被覆的方式设于该镍层之上,其中内部镍层厚约3微米,表面金层厚约0.5微米,故该被覆接点78的厚度约为3.5微米。再者,以该被覆接点78作为基座24、焊垫62、端子68及盖体70的表面处理具有几项优点,包含:内部镍层提供主要的机械性与电性连结及/或热连结,而表面金层则提供一可湿性表面以利焊料回焊;该被覆接点78亦保护基座24、焊垫62、端子68与盖体70不受腐蚀;以及该被覆接点78可包含各种金属以符合外部连结媒介的需要,例如,一被覆在镍层上的银层可搭配焊锡或打线。于其中,为便于说明,具有该被覆接点78的基座24、焊垫62、端子68及盖体70均以单一层体方式显示,且该被覆接点78与基座24、焊垫62、端子68及盖体70间的界线(图中未示)为铜/镍界面。至此,完成该导热板80的制作。
该导热板80的边缘已沿切割线而与支撑架及/或同批生产的相邻导热板分离,如图4l、图4m、图4n所示。该导热板80包含该黏着层26、该基板30、该散热座74及该防焊绿漆76,其中该基板30包含该介电层34以及由该导电孔42、44、该路由线50、64、66、该焊垫62及该端子68共同构成的导线72。该散热座74则包含该凸柱22、该基座24及该盖体70。
该凸柱22延伸贯穿该开口28并进入该通孔52后,仍位于该开口28及该通孔52内的中央位置,并与该黏着层26位于该介电层34上方的一相邻部分共平面。该凸柱22保持平顶锥柱形,其渐缩侧壁使其直径自该基座24朝邻接该盖体70的平坦圆顶向上递减。该基座24从下方覆盖该凸柱22、该黏着层26、该基板30、该盖体70、该导线72及该防焊绿漆76,并且延伸至该导热板80边缘。该盖体70位于该凸柱22上方,与之邻接并为热连结,该盖体70同时从上方覆盖该凸柱22的顶部,并自该凸柱22顶部沿侧向延伸。该盖体70亦从上方接触并覆盖该黏着层26的一部分,该黏着层26的该部分邻接该凸柱22,与该凸柱22共平面,且侧向包围该凸柱22。该盖体70亦与该焊垫62及该端子68共平面。
该黏着层26设置于该基座24上并于其上方延伸。该黏着层26接触且介于该凸柱22与该介电层34以及该凸柱22与该第二导电层36之间,用以填满该凸柱22与该介电层34以及该凸柱22与该第二导电层36间的空间。该黏着层26在该第二导电层36周缘之外亦接触且介于该基座24与该介电层34之间以填满其间的空间。此外,该黏着层26亦接触且介于该基座24与该第二导电层36之间以填满其间的空间。该黏着层26并在该凸柱22周缘之外,从上方覆盖该基座24,并从下方覆盖该基板30,同时沿侧面方向覆盖并环绕该凸柱22。该黏着层26被限制在该基板30与该散热座74间的空间内并填满此空间的绝大部分且已固化。
该基板30设置于该黏着层26上且与之接触,同时延伸于下方黏着层26与该基座24的上方。其中,该第一导电层32(以及该焊垫62、该路由线64、66及该端子68)接触该介电层34并延伸于其上方;该介电层34接触该第二导电层36(包含该路由线50)并延伸于其上方,且该介电层34介于该导电层32与36之间;该第二导电层36(包含该路由线50)则接触该黏着层26并嵌设其中。
上述凸柱22、基座24及盖体70均与该基板30保持间距。因此,该基板30与该散热座74之间是机械性连接且彼此电性隔离。
同批制作的导热板80经裁切后,其基座24、黏着层26、介电层34及防焊绿漆76均延伸至裁切而成的垂直边缘。
该焊垫62是一专为LED封装体或半导体芯片等半导体组件量身订做的电性接口,该半导体组件将于后续制程中设置于该盖体70上。该端子68是一专为下一层组体(例如来自一印刷电路板的可焊接线)量身订做之电性接口。该盖体70是一专为该半导体组件量身订做的热接口。该基座24是一专为下一层组体(例如一电子设备之散热装置)量身订做的热接口。此外,该盖体70经由该凸柱22而热连结至该基座24。
该焊垫62与该端子68彼此侧向错位且曝露于该导热板80的顶面,藉此提供该半导体组件与下一层组体间的水平输入/输出路由。且该焊垫62、该端子68及该盖体70位于该介电层34上方的顶面系彼此共平面。于其中,为便于说明,该导线72于剖视图中绘示为连续电路迹线;然而,该导线72通常同时提供X与Y方向的水平讯号路由,亦即该焊垫62与该端子68彼此在X与Y方向形成侧向错位,且该路由线50、64及66各自或共同构成X与Y方向的路径。
该散热座74可将随后装置于该盖体70上的半导体组件所产生的热能扩散至该导热板80所连接的下一层组体。该半导体组件产生的热能流入该盖体70,自该盖体70进入该凸柱22,并经由该凸柱22进入该基座24。热能从该基座24沿该向下方向散出,例如扩散至一下方散热装置。
该导热板80的凸柱22、导电孔42及44或路由线50、64及66均未外露。该凸柱22被该盖体70覆盖,而该导电孔42及44与该路由线50、64及66则由该防焊绿漆76覆盖,至于该黏着层26其顶面同时由该盖体70及该防焊绿漆76覆盖。为便于说明,图4m中将该凸柱22、该黏着层26、该导电孔42及44与该路由线50、64及66以虚线绘示。
该导热板80亦包含其它导线72,该些导线72基本上由该导电孔42及44、该路由线50、64及66、该焊垫62与该端子68所构成,且在该焊垫62与该端子68之间具有一多层导电路径。为便于说明,在此仅说明并绘示单一导线72。于该导线72中,该导电孔42及44、该焊垫62与该端子68通常具有相同的形状及尺寸,而该路由线50、64及66则通常采用不同的路由构型。例如,部分导线72设有间距,彼此分离,且为电性隔离,而部分导线72则彼此交错或导向同一焊垫62、路由线50、64、66或端子68且彼此电性连结。同样地,部分焊垫62可用以接收独立讯号而部分焊垫62则共享一讯号、电源或接地端。此外,部分导线72可包含导电孔42及44与路由线50以提供多层路由,而部分导线72则不含该导电孔42、44与该路由线50,且仅于该第一导电层32提供单层路由。
该导热板80适用于具有蓝、绿及红色LED芯片的LED封装体,其中各LED芯片包含一阳极与一阴极,且各LED封装体包含对应的阳极端子与阴极端子。在此范例中,该导热板80可包含六个焊垫62与四个端子68,以便将每一阳极从一独立焊垫62导向一独立端子68,并将每一阴极从一独立焊垫62导向一共同的接地端子68。
在各制造阶段均可利用简易清洁步骤去除外露金属上的氧化物与残留物,例如可对本案结构体施行一短暂的氧电浆清洁步骤。或者,可利用一过锰酸钾溶液对本案结构体进行一短暂的湿式化学清洁步骤。同样地,亦可利用蒸馏水淋洗本案结构体以去除污物。此清洁步骤可清洁所需表面而不对结构体造成明显的影响或破坏。
本发明的优点在于该导线72形成后不需从中分离或分割出汇流点或相关电路系统。汇流点可于形成该焊垫62、该路由线64及66、该端子68与该盖体70之湿式化学蚀刻步骤中分离。
该导热板80可包含钻透或切通该基座24、该黏着层26、该基板30与该防焊绿漆76而成的对位孔(图中未示)。如此一来,当稍后欲将该导热板80设置于一下方载体时,可将工具接脚插入对位孔以便将该导热板80置于定位。
该导热板80可略去该盖体70。欲达此目的,可调整图案化的蚀刻阻层58,使整个通孔52上方的第三导电层56均曝露于用以形成该焊垫62、该路由线64、66及该端子68的化学蚀刻液中。
该导热板80可容纳多个半导体组件而非仅容纳单一半导体组件。欲达此目的,可调整图案化的蚀刻阻层16以定义更多凸柱22,调整该黏着层26以包含更多开口28,调整该基板30以包含更多通孔52,调整图案化的蚀刻阻层48以定义更多路由线50,调整图案化之蚀刻阻层58以定义更多焊垫62、路由线64、66、端子68与盖体70,并调整该防焊绿漆76以包含更多开口。同样地,该基板30亦可包含更多导电孔42及44与路由线50。该端子68以外的组件可改变侧向位置以便为四个半导体组件提供一2x2数组。此外,部分但非所有组件的剖面形状及高低(即侧面形状)亦可有所调整。例如,该焊垫62、该端子68与该盖体70可保持相同之侧面形状,而该路由线50、64及66则具有不同的路由构型。
请参阅图5a至图5c所示,如图所示:本实施例的半导体芯片组体100包含一导热板80、一具有背面接点的LED封装体102及焊锡104及106所构成。该LED封装体102包含LED芯片108、基座110、打线112、电接点114、热接点116与透明封装材料118。其中该LED芯片108的一电极(图中未示)经该打线112电性连结至该基座110中的一导电孔(图中未示),藉以将该LED芯片108电性连结至该电接点114;该LED芯片108透过一固晶材料(图中未示)设置于该基座110上,使该LED芯片108热连结且机械性黏附于该基座110,藉此将该LED芯片108热连结至该热接点116。于其中,该基座110为一具有高导热性的陶瓷块,该接点114、116被覆于该基座110背部并自该基座110背部向下突伸。
上述LED封装体102设置于该基板30与该散热座74上,电性连结至该基板30,并热连结至该散热座74。详而言之,该LED封装体102设置于该焊垫62与该盖体70上,重迭于该凸柱22,且经由该焊锡104将电性连结至该基板30,并经由该焊锡106将热连结至该散热座74。例如,该焊锡104接触且位于该焊垫62与该电接点114之间,同时电性连结且机械性黏附该焊垫62及该电接点114,藉此将该LED芯片108电性连结至该端子68。同样地,该焊锡106接触且位于该盖体70与该热接点116之间,同时热连结且机械性黏附于该盖体70及该热接点116,藉此将该LED芯片108热连结于该基座24。该焊垫62上设有镍/金之被覆金属接垫以利与该焊锡104稳固结合,且该焊垫62的形状及尺寸均配合该电接点114,藉此改善自该基板30至该LED封装体102的讯号传导。同样地,该盖体70上设有镍/金之被覆金属接垫以利与该焊锡106稳固结合,且该盖体70的形状及尺寸均配合该热接点116,藉此改善自该LED封装体102至该散热座74的热传递。
该芯片108与该打线112埋设于该透明封装材料118中。该透明封装材料118为一固态电性绝缘保护性塑料包覆体,可为该芯片108及该打线112提供诸如抗潮湿及防微粒等环境保护。
若欲制造上述半导体芯片组体100,可将一焊料沉积于该焊垫62及该盖体70上,然后将该接点114与116分别放置于该焊垫62及该盖体70上方焊料之上,继而使该焊料回焊以形成接着的焊锡104及106。
例如,先以网版印刷的方式将锡膏选择性印刷于该焊垫62及该盖体70上,而后利用一抓取头与一自动化图案辨识系统以步进重复的方式将该LED封装体102放置于该导热板80上。以回焊机的抓取头将该接点114与116分别放置于该焊垫62及该盖体70上方的锡膏上,接着加热锡膏,使其以相对较低的温度(如190℃)回焊,然后移除热源,静待锡膏冷却并固化以形成硬化焊锡104及106。或者,可于该焊垫62与该盖体70上放置锡球,然后将该接点114与116分别放置于该焊垫62与该盖体70上方的锡球上,接着加热锡球使其回焊以形成接着的焊锡104及106。
焊料起初可经由被覆或印刷或布置技术沉积于该导热板80或该LED封装体102上,使其位于该导热板80与该LED封装体102之间,并使其回焊。焊料亦可置于该端子68上以供下一层组体使用。此外,尚可利用一导电黏着剂(例如填充银之环氧树脂)或其它连结媒介取代焊料,且该焊垫62、该端子68及该盖体70上的连接媒介不必相同。
至此,该半导体芯片组体100为一第二级单晶模块。
请参阅图6a至图6c所示,如图所示:在本实施例中,其LED封装体是具有侧引脚而不具有背面接点。为求简明,凡与组体100(请参见5a至图5c所示)相关的说明适用于此实施例者均并入此处,相同的说明不予重复。同样地,本实施例组体的组件与组体100的组件相仿,均采对应的参考标号,但其编码的基数由100改为200。例如,LED芯片208对应于LED芯片108,而基座210则对应于基座110,以此类推。
本实施例的半导体芯片组体200包含一导热板80、一具有侧引脚的LED封装体202及焊锡204及206所构成。该LED封装体202包含LED芯片208、基座210、打线212、引脚214与透明封装材料218。其中该LED芯片208经由该打线212电性连结至该引脚214。该基座210背面包含热接触表面216,此外,该基座210窄于该基座110且与该热接点116具有相同的侧向尺寸及形状。该LED芯片208经由一固晶材料(图中未示)设置于该基座210上,使该LED芯片208热连结至且机械性黏附于该基座210,藉此将该LED芯片208热连结至热接触表面216。于其中,该引脚214自该基座110侧向延伸,且热接触表面216为面朝下。
上述LED封装体202设置于该基板30与该散热座74上,电性连结至该基板30,且热连结至该散热座74。详而言之,该LED封装体202设置于该焊垫62与该盖体70上,重迭于该凸柱22,且经由该焊锡204电性连结至该基板30,并经由该焊锡206热连结至该散热座74。例如,该焊锡204接触且位于该焊垫62与该引脚214之间,同时电性连结且机械性黏附于该焊垫62与该引脚214,藉此将该LED芯片208电性连结至该端子68。同样地,该焊锡206接触且位于该盖体70与该热接触表面216之间,同时热连结且机械性黏附于该盖体70与该热接触表面216,藉此将该LED芯片208热连结至该基座24。
若欲制造上述半导体芯片组体200,可将一焊料置于该焊垫62与该盖体70上,然后分别在该焊垫62与该盖体70上方的焊料上放置该引脚214与该热接触表面216,继而使该焊料回焊以形成接着的焊锡204及206。
至此,该半导体芯片组体200为一第二级单晶模块。
请参阅图7a至图7c所示,如图所示:在本实施例中,此半导体组件为一芯片而非一封装体,且该芯片设置于前述散热座而非前述基板上。此外,该芯片重迭于前述凸柱而非前述基板,且该芯片经由一打线电性连结至前述焊垫并利用一固晶材料热连结至前述盖体。其中该半导体芯片组体包含一导热板与一半导体芯片。
本实施例的半导体芯片组体300包含一导热板80、一LED芯片302、一打线304、一固晶材料306及透明封装材料308所构成。该LED芯片302包含顶面310、底面312及打线接垫314。其中该顶面310为活性表面且包含该打线接垫314,而该底面312则为热接触表面。
上述LED芯片302设置于该散热座74上,电性连结至该基板30,且热连结至该散热座74。详而言之,该LED芯片302设置于该盖体70上,位于该盖体70的周缘内,重迭于该凸柱22但未重迭于该基板30。此外,该LED芯片302经由该打线304电性连结至该基板30,同时经由该固晶材料306热连结且机械性黏附于该散热座74。例如,该打线304连接并电性连结至该焊垫62及该打线接垫314,藉此将该LED芯片302电性连结至该端子68。同样地,该固晶材料306接触并位于该盖体70与该热接触表面312之间,同时热连接且机械性黏附于该盖体70及该热接触表面312,藉此将该LED芯片302热连结至该基座24。该焊垫62上设有镍/银之被覆金属接垫以利与该打线304稳固接合,藉此改善自该基板30至该LED芯片302的讯号传送。此外,该盖体70的形状及尺寸与该热接触表面312配适,藉此改善自该LED芯片302至该散热座74的热传送。其中,该透明封装材料308与该透明封装材料118相仿。
若欲制造上述半导体芯片组体300,可利用该固晶材料306将该LED芯片302设置于该盖体70上,接着将该焊垫62及该打线接垫314以打线接合,而后形成该透明封装材料308。
例如,该固晶材料306原为一具有高导热性的含银环氧树脂膏,并以网版印刷方式选择性印刷于该盖体70上,然后利用一抓取头及一自动化图案辨识系统以步进重复的方式将该LED芯片302放置于该环氧树脂银膏上,继而加热该环氧树脂银膏,使其于相对低温(如190℃)下硬化以完成固晶。该打线304为金线,其随即以热超音波连接该焊垫62及该打线接垫314,最后再将该透明封装材料308转移模制于该结构体上。
上述LED芯片302可透过多种连结媒介电性连结至该焊垫62,利用多种热黏着剂热连结或机械性黏附于该散热座74,并以多种封装材料封装。
至此,该半导体芯片组体300为一第一级单晶封装体。
请参阅图8a至图8c所示,如图所示:本实施例的光源次组体400包含一半导体芯片组体100(请参见图5a至图5c所示)及一散热装置402。该散热装置402包含热接触表面404、鳍片406与风扇408。其中该组体100设置于该散热装置402上且机械性结合于该散热装置402,例如以螺丝(图中未示)结合。因此,该基座24夹紧于热接触表面406且与之热连结,藉此将该散热座74热连结至该散热装置402。该散热座74可扩散该LED芯片108所产生的热能,并将此扩散的热能传递至该散热装置402,该散热装置402随后利用该鳍片406与该风扇408将此热能散发至外围环境。
上述光源次组体400为一可换装标准白炽灯泡的灯座(图中未示)而设计。该灯座包含该次组体400、一玻璃盖、一螺纹基座、一控制板、线路及一外壳。其中该次组体400、该控制板及该线路包覆于该外壳内。该线路延伸自该控制板并与该端子68焊合。该玻璃盖及该螺纹基座分别突出于该外壳两端。该玻璃盖使该LED芯片108显露于外,该螺纹基座可螺锁入一光源插座,而该控制板则透过该线路电性连结至该端子68。该外壳为一两件式塑料壳,分为上、下两部分。该玻璃盖黏附并突出于该外壳上半部分的上方,该螺纹基座黏附并突出于该外壳下半部分的下方,该次组体400与该控制板设置于该外壳的下半部分并伸入该外壳的上半部分。
当操作时,该螺纹基座将来自该光源插座的交流电传递至该控制板,该控制板则将此交流电转换为整流后的直流电。该线路一方面将整流后的直流电传送至该端子68,一方面将另一端子68接地。因此,该LED芯片108可透过该玻璃盖发光照明。由该LED芯片108产生的强大局部热能流入该散热座74,并由该散热座74分散至该散热装置402。该散热装置402中的鳍片406将热能传至空气,再由该风扇408将热空气透过该外壳上的长孔以放射状吹出至外围环境中。
上述的半导体芯片组体与导热板仅为说明范例,本发明尚可透过其它多种实施例实现。此外,上述实施例可依设计及可靠度的考虑,彼此混合搭配使用或与其它实施例混合搭配使用。例如,一具有数个凸柱以配合数个LED封装体的导热板,其部分导线72可包含导电孔42及44与路由线50,部分导线72则不含导电孔42及44与路由线50且未延伸贯穿介电层34。同样地,该半导体组件可为一具有数个LED芯片的LED封装体,且该基板可包含其它导线以配合该封装体上其它电接点的电性连接。同样地,该半导体组件与该盖体可重迭于该基板以及下方的黏着层。
该半导体组件可独自使用该散热座或与其它半导体组件共享该散热座。例如,可将单一半导体组件设置于该散热座上,或将数个半导体组件设置于该散热座上。举例而言,可将四枚排列成2x2数组的小型芯片黏附于该凸柱,而该基板则可包含额外的导线以配合该些芯片的电性连接。此作法远较为每一芯片设置一微小凸柱更具经济效益。
该半导体芯片可为光学性或非光学性。例如,该芯片可为一LED、一太阳能电池、一功率芯片或一控制器芯片。同样地,该半导体封装体可为一LED封装体或一射频(RF)模块。因此,该半导体组件可为一经封装或未经封装的光学或非光学芯片。此外,可利用多种连结媒介将该半导体组件机械性连结、电性连结及热连结至该导热板,包括利用焊接及使用导电及/或导热黏着剂等方式达成。
该散热座可将该半导体组件所产生的热能迅速、有效且均匀散发至下一层组体而不需使热流通过该黏着层、该基板或该导热板的其他处。如此一来便可使用导热性较低的黏着层,因而大幅降低成本。该散热座可为铜质,且包含一体成形的凸柱与基座,以及与该凸柱为冶金连结及热连结的一盖体,藉此提高可靠度并降低成本。该盖体可与该焊垫共平面,以便与该半导体组件形成电性、热能及机械性连结。此外,该盖体可为该半导体组件量身订做,该基座亦可为下一层组体量身订做,藉此加强自该半导体组件至下一层组体的热连结。例如,该凸柱在一侧向平面上可呈圆形,该盖体在一侧向平面上可呈正方形或矩形,且该盖体的侧面形状与该半导体组件热接点的侧面形状相同或相似。
该散热座可与该半导体组件及该基板为电性连结或电性隔离。例如,该第三导电层的一路由线可在该基板与该盖体之间延伸通过该黏着层,藉以将该半导体组件电性连结至该散热座。而后,该散热座可电性接地,藉以将该半导体组件电性接地。
该凸柱可沉积于该基座上或与该基座一体成形。例如,该凸柱可与该基座一体成形而成为单一金属体,抑或该凸柱与该基座可于其接口包含单一金属体而于其它部分包含其它金属。该凸柱可包含一平坦的顶面或顶部。例如,该凸柱可与该黏着层共平面,或者该凸柱可在该黏着层固化后接受蚀刻,因而在该凸柱上方的黏着层形成一凹穴。亦可选择性蚀刻该凸柱,藉以在该凸柱中形成一延伸至其顶面下的凹穴。在上述任一情况下,该半导体组件均可设置于该凸柱上并位于该凹穴中,而该打线则可延伸至位于该凹穴内的该半导体组件,然后离开该凹穴并延伸至该焊垫。在此范例中,该半导体组件可为一LED芯片,该凹穴则可将LED光线聚焦于该向上方向。
该基座可为该基板提供机械性支撑。例如,该基座可防止该基板在金属研磨、芯片设置、打线接合及模制封装材料的过程中弯曲变形。此外,该基座的背部可包含沿该向下方向突伸之鳍片。例如,可利用一钻板机切削该基座之底面以形成侧向沟槽,而此等侧向沟槽即为鳍片。在此范例中,该基座的厚度为700微米,该等沟槽的深度为500微米,亦即该等鳍片的高度为500微米。该等鳍片可增加该基座的表面面积,若该等鳍片曝露于空气中而非设置于一散热装置上,则可提升该基座经由热对流的导热性。
该盖体可于该黏着层固化后,该焊垫及/或端子形成之前、中或后,以多种沉积技术制成,包括以电镀、无电镀被覆、蒸发及喷溅等技术形成单层或多层结构。该盖体可采用与该凸柱相同的金属材质。此外,该盖体可延伸跨越该通孔并到达该基板,抑或维持在该通孔的圆周范围内。因此,该盖体可接触该基板或与该基板隔开。在以上任一状况下,该盖体均是从该凸柱的顶部沿侧面方向侧向延伸而出。
该黏着层可在该散热座与该基板之间提供坚固的机械性连结。例如,该黏着层可填满该散热座与该基板间的空间,该黏着层可位于此空间内,且该黏着层可为一具有均匀分布的结合线的无孔洞结构。该黏着层亦可吸收该散热座与该基板间因热膨胀所产生的不匹配现象。此外,该黏着层可为一低成本电介质,且不需具备高导热性。再者,该黏着层不易脱层。
还可调整该黏着层的厚度,使该黏着层实质填满该缺口,并使所有黏着剂在固化及/或研磨后,实质位于结构体之内。例如,理想的胶片厚度可由试误法决定。
该基板可在X与Y方向提供弹性的多层讯号路由,以提供复杂的路由图案。该焊垫与该端子可视该半导体组件与下一层组体之需要而采用多种封装形式。此外,该基板可为一低成本层压结构,且不需具有高导热性。
该焊垫与该盖体的顶面可为共平面,如此一来便可藉由控制锡球的崩塌程度,强化该半导体组件与该导热板间的焊接。
该介电层上方的该焊垫、该端子与该路由线可于该基板置于该黏着层之前或之后以多种沉积技术制成,包括以电镀、无电镀被覆、蒸发及喷溅等技术形成单层或多层结构。例如,可在该基板尚未置于该黏着层时,即在该基板上形成该第一及第二导电层。
接触面上的表面处理工序可于该焊垫及该端子形成之前或之后为之。例如,该被覆层可沉积于该第三导电层上,而后利用图案化的蚀刻阻层定义该焊垫与该端子并进行蚀刻,以使该被覆层具有图案。
该导线可包含额外的焊垫、端子、导电孔与路由线以及被动组件,且可为不同构型。该导线可作为一讯号层、一功率层或一接地层,端视其相应半导体组件焊垫的目的而定。该导线亦可包含各种导电金属,例如铜、金、镍、银、钯、锡、其混合物及其合金。理想的组成既取决于外部连结媒介的性质,亦取决于设计及可靠度方面的考虑。此外,精于此技术的人应可了解,在该半导体芯片组体中所用的铜可为纯铜,但通常是以铜为主的合金,如铜-锆(99.9%铜)、铜-银-磷-镁(99.7%铜)及铜-锡-铁-磷(99.7%铜),藉以提高如抗张强度与延展性等机械性能。
在一般情况下最好设有该盖体、防焊绿漆、被覆接点与第三导电层,但于某些实施例中则可省略。
该导热板的作业格式可为单一或数个导热板,视制造设计而定。例如,可单独制作单一导热板。或者,可利用单一金属板、单一黏着层、单一基板与单一防焊绿漆同时批次制造数个导热板,而后再行分离。同样地,针对同一批次中的各导热板,亦可利用单一金属板、单一黏着层、单一基板与单一防焊绿漆同时批次制造数组分别供单一半导体组件使用的散热座与导线。
例如,可在金属板上蚀刻出数条凹槽以形成该基座及数个凸柱;而后将具有对应该等凸柱的开口的未固化黏着层设置于该基座上,俾使每一凸柱均延伸贯穿一对应开口;然后将该基板(其具有单一第一导电层、单一介电层、对应于该等凸柱的通孔、对应于该等通孔的下方路由线以及对应于该等路由线的导电孔)设置于该黏着层上,俾使每一凸柱均延伸贯穿一对应开口并进入一对应通孔;而后利用压台将该基座及该基板彼此靠合,以迫使该黏着层进入该等通孔内介于该等凸柱与该基板间之缺口;然后使该黏着层固化,继而研磨该等凸柱、该黏着层及该第一导电层以形成一顶面;而后将该第三导电层被覆设置于该等凸柱、该黏着层及该第一导电层上;接着蚀刻该第一及第三导电层以形成对应该等凸柱的焊垫与端子,同时蚀刻该第三导电层以形成对应该等凸柱的盖体;而后将该防焊绿漆置于结构体上,并使该防焊绿漆产生图案,藉以曝露该等焊垫、该等端子及该等盖体;而后对该基座、该等焊垫、该等端子及该等盖体的接触面进行电镀的被覆处理;最后于该等导热板外围边缘的适当位置切割或劈裂该基座、该基板、该黏着层及该防焊绿漆,以使个别的导热板彼此分离。
该半导体芯片组体的作业格式可为单一组体或多个组体,取决于制造设计。例如,可单独制造单一组体。或者,可同时批次制造多个组体,之后再将各导热板一一分离;同样地,亦可将多个半导体组件电性连结、热连结及机械性连结至批次量产中的每一导热板。
例如,可将多个锡膏部分分别沉积于多个焊垫及盖体上,而后将多个LED封装体分别置于该等锡膏部分上,接着同时加热该等锡膏部分以使其回焊、硬化并形成多个焊接点,之后再将各导热板一一分离。在另一范例中,亦可将多个固晶材料分别沉积于多个盖体上,而后将多个芯片分别放置于该等固晶材料上,之后再同时加热该等固晶材料以使其硬化并形成多个固晶,而后将该等芯片打线接合至对应的焊垫,接着在该等芯片与打在线形成对应的封装材料,最后再将各导热板一一分离。
可透过单一步骤或多道步骤使各导热板彼此分离。例如,可将多个导热板批次制成一平板,而后将多个半导体组件设置于该平板上,之后再将该平板所构成的多个半导体芯片组体一一分离。或者,可将多个导热板批次制成一平板,而后将该平板所构成的多个导热板分切为多个导热板条,接着将多个半导体组件分别设置于该等导热板条上,最后再将各导热板条所构成的多个半导体芯片组体由条状分离为个体。此外,在分割导热板时可利用机械切割、激光切割、分劈或其它适用技术。
藉此,本案的制造工序具有高度适用性,且是以独特、进步的方式结合运用各种成熟的电连结、热连结及机械性连结技术。此外,本案的制造工序不需昂贵工具即可实施。因此,此制造工序可大幅提升传统封装技术的产量、良率、效能与成本效益。再者,本案的组体极适合于铜芯片及无铅的环保要求。
在本文中,「邻接」一语意指组件指一体成形,即形成单一个体;或相互接触,即彼此无间隔或未隔开。例如,该凸柱邻接该基座,此与形成该凸柱时采用增添法或削减法无关。
「重迭」一语意指位于上方并延伸于一下方组件的周缘内。「重迭」包含延伸于该周缘的内、外或坐落于该周缘内。例如,该半导体组件重迭于该凸柱,乃因一假想垂直线可同时贯穿该半导体组件与该凸柱,不论该半导体组件与该凸柱间是否存在有另一同为该假想垂直线贯穿的组件(如该盖体),且亦不论是否有另一假想垂直线仅贯穿该半导体组件而未贯穿该凸柱(亦即位于该凸柱的周缘外)。同样地,该黏着层重迭于该基座并被该焊垫与该端子重迭,同时该凸柱重迭于该基座。同样地,该凸柱重迭于该基座且位于其周缘内。此外,「重迭」与「位于上方」同义,「被重迭」则与「位于下方」同义。
「接触」一语意指直接接触。例如,该介电层接触该第一及第二导电层但并未接触该凸柱或该基座。
「覆盖」一语意指于从上方、从下方及/或从侧面完全覆盖。例如,该基座从下方覆盖该凸柱,但该凸柱并未从上方覆盖该基座。
「层」字包含设有图案或未设图案的层体。例如,当该基板设置于该黏着层上时,该第一导电层可为一空白无图案的平板而该第二导电层可为一具有间隔导线的电路图案;当该半导体组件设置于该散热座上时,该第一导电层可为一具有图案的电路。此外,「层」可包含数层迭合层。
「焊垫」一语当与该基板搭配使用时是指一用于连接及/或接合外部连接媒介(如焊料或打线)的连结区域,而该外部连接媒介则使该焊垫与该半导体组件达成电性连结。
「端子」一语当与该基板搭配使用时是指一连结区域,其可接触及/或连接外部连结媒介(如焊料或打线),而该外部连结媒介则将该端子电性连结至一外部设备(如一印刷电路板或与其连接的一导线)。
「盖体」一语当与该散热座搭配使用时是指一用于连接及/或接合外部连接媒介(如焊料或导热黏着剂)的接触区域,而该外部连接媒介则使该盖体与该半导体组件达成热连结。
「开口」与「通孔」等语同指贯穿孔洞。例如,当该凸柱插入该黏着层的该开口时,其是沿向上方向曝露于该黏着层。同样地,当该凸柱插入该基板的该通孔时,该凸柱是沿向上方向曝露于该基板。
「插入」一语意指组件间的相对移动。例如,「将该凸柱插入该通孔中」包含:该凸柱固定不动而由该基板向该基座移动;该基板固定不动而由该凸柱向该基板移动;以及该凸柱与该基板两者彼此靠合。又例如,「将该凸柱插入(或延伸至)该通孔内」包含:该凸柱贯穿(穿入并穿出)该通孔;以及该凸柱插入但未贯穿(穿入但未穿出)该通孔。
「彼此靠合」一语亦指组件间的相对移动。例如,「该基座与该基板彼此靠合」包含:该基座固定不动而由该基板移往该基座;该基板固定不动而由该基座向该基板移动;以及该基座与该基板相互靠近。
「设置于」一语包含与单一或多个支撑组件间的接触与非接触。例如,该半导体组件设置于该散热座上,不论该半导体组件是实际接触该散热座或是与该散热座以一固晶材料相隔。同样地,该半导体组件是设置于该散热座上,不论该半导体组件是仅设置于该散热座上或是同时设置于该散热座与该基板上。
「黏着层…于该缺口之中」一语意指位于该缺口中的该黏着层。例如,「黏着层在该缺口中延伸跨越该介电层」意指该缺口内的该黏着层延伸并跨越该介电层。同样地,「黏着层于该缺口之中接触且介于该凸柱与该介电层之间」意指该缺口中的该黏着层接触且介于该缺口内侧壁的该凸柱与该缺口外侧壁的该介电层之间。
「上方」一语意指向上延伸,且包含邻接与非邻接组件以及重迭与非重迭组件。例如,该凸柱是延伸于该基座上方,同时邻接、重迭于该基座并自该基座突伸而出。同样地,该凸柱是延伸至该介电层上方,即便该凸柱并未邻接或重迭于该介电层。
「下方」一语意指向下延伸,且包含邻接与非邻接组件以及重迭与非重迭组件。例如,该基座延伸于该凸柱下方,邻接该凸柱,被该凸柱重迭,并自该凸柱突伸而出。同样地,该凸柱延伸于该介电层下方,即便该凸柱并未邻接该介电层或被该介电层重迭。
所谓「向上」及「向下」的垂直方向并非取决于该半导体芯片组体(或该导热板)的定向,凡熟悉此项技术的人可轻易了解其实际所指的方向。例如,该凸柱沿向上方向垂直延伸于该基座上方,而该黏着层则沿向下方向垂直延伸于该焊垫下方,此与该组体是否倒置及/或是否设置于一散热装置上无关。同样地,该基座沿一侧向平面自该凸柱「倾向」延伸而出,此与该组体是否倒置、旋转或倾斜无关。因此,该向上及向下方向是彼此相对且垂直于侧面方向,此外,侧向对齐的组件是在一垂直于该向上与向下方向的侧向平面上彼此共平面。
本发明的半导体芯片组体具有多项优点。该组体的可靠度高、价格平实且极适合量产。该组体尤其适用于诸如LED封装体与大型半导体芯片等易产生高热且需优异散热效果方可有效及可靠运作的高功率半导体组件。
在此所述的实施例为例示之用,其中所涉及的本技术已知组件或步骤或经简化或有所省略以免模糊本发明的特点。同样地,为使图式清晰,图式中重复或非必要的组件及参考标号或有所省略。
精于此项技术的人针对本文所述的实施例当可轻易思及各种变化及修改。例如,前述的原料、尺寸、形状、大小、步骤的内容与步骤的顺序皆仅为范例。上述人士可于不脱离本发明的精神与范围的条件下从事此等改变、调整与均等技术,其中本发明的范围是由后附的权利要求范围加以界定。
综上所述,本发明的半导体芯片组体,可有效改善现有技术的种种缺点,本组体的可靠度高、价格平实且极适合量产,尤其适用于诸如LED封装体与大型半导体芯片等易产生高热且需优异散热效果方可有效及可靠运作的高功率半导体组件,可大幅提升产量、良率、效能与成本效益,并符合环保要求,进而使本发明的产生能更进步、更实用、更符合使用者所须,确已符合发明专利申请的要件,依法提出专利申请。
惟以上所述,仅为本发明的较佳实施例而已,当不能以此限定本发明实施的范围;故,凡依本发明申请专利范围及发明说明书内容所作的简单的等效变化与修饰,皆应仍属本发明专利涵盖的范围内。
Claims (26)
1.一种半导体芯片组体,包括黏着层、散热座、基板及半导体组件,其特征在于:
所述黏着层至少具有一开口;
所述散热座至少包含凸柱及基座,其中该凸柱邻接该基座并沿一向上方向延伸于该基座上方,而该基座沿一与该向上方向相反的向下方向延伸于该凸柱下方,并沿垂直于该向上及向下方向的侧面方向从该凸柱侧向延伸;
所述基板设置于该黏着层上并延伸于该基座上方,其至少包含焊垫、端子、路由线、第一与第二导电孔及介电层,其中该焊垫及该端子延伸于该介电层上方,该路由线延伸于该介电层下方并埋设于该黏着层中,各导电孔延伸通过该介电层至该路由线,并由该第一导电孔、该路由线及该第二导电孔构成位于该焊垫与该端子间的导电路径,且一通孔延伸贯穿该基板;
所述半导体组件位于该凸柱上方,重叠于该凸柱,并电性连结于该焊垫,从而电性连结至该端子,且该半导体组件热连结于该凸柱,从而热连结至该基座;
上述凸柱延伸贯穿该开口进入该通孔以达该介电层上方,该基座则延伸于该半导体组件、该黏着层及该基板下方,其中该黏着层设置于该基座上,并于该基座上方延伸进入该通孔内一位于该凸柱与该基板间的缺口,于该缺口中延伸跨越该介电层,并介于该凸柱与该介电层之间、该基座与该介电层之间、以及该基座与该路由线之间。
2.如权利要求1所述的半导体芯片组体,其特征在于:所述半导体组件为包含LED芯片的LED封装体。
3.如权利要求1所述的半导体芯片组体,其特征在于:所述半导体组件为包含LED芯片的LED封装体,且经由第一焊锡电性连结至该焊垫,并经由第二焊锡热连结至该凸柱。
4.如权利要求1所述的半导体芯片组体,其特征在于:所述黏着层在该缺口中接触该凸柱与该介电层,并在该缺口之外接触该基座、该介电层及该路由线。
5.如权利要求1所述的半导体芯片组体,其特征在于:所述黏着层从下方覆盖该基板,并于侧面方向覆盖且环绕该凸柱。
6.如权利要求1所述的半导体芯片组体,其特征在于:所述黏着层填满该缺口以及该基座与该基板间的一空间。
7.如权利要求1所述的半导体芯片组体,其特征在于:所述黏着层被限制于该散热座与该基板间的空间内。
8.如权利要求1所述的半导体芯片组体,其特征在于:所述黏着层延伸至该组体的外围边缘。
9.如权利要求1所述的半导体芯片组体,其特征在于:所述凸柱与该基座为一体成形。
10.如权利要求1所述的半导体芯片组体,其特征在于:所述凸柱与该黏着层于该介电层上方为共平面。
11.如权利要求1所述的半导体芯片组体,其特征在于:所述凸柱为平顶锥柱形,其直径自该基座至该凸柱的平坦顶部呈向上递减。
12.如权利要求1所述的半导体芯片组体,其特征在于:所述基座从下方覆盖该半导体组件、该凸柱、该基板及该黏着层,并延伸至该组体的外围边缘。
13.如权利要求1所述的半导体芯片组体,其特征在于:所述基板与该凸柱及该基座隔开。
14.如权利要求1所述的半导体芯片组体,其特征在于:所述散热座包含盖体,该盖体位于该凸柱的顶部上方,邻接该凸柱的顶部并从上方覆盖,同时沿侧面方向自该凸柱的顶部侧向延伸。
15.如权利要求14所述的半导体芯片组体,其特征在于:所述盖体为矩形,且该凸柱的顶部为圆形。
16.一种半导体芯片组体,包括黏着层、散热座、基板、及半导体组件,其特征在于:
所述黏着层至少具有一开口;
所述散热座至少包含凸柱、基座及盖体,其中该凸柱邻接该基座并与该基座一体成形,且该凸柱沿一向上方向延伸于该基座上方,并使该基座与该盖体形成热连结,该基座沿一与该向上方向相反的向下方向延伸于该凸柱下方,并沿垂直于该向上及向下方向的侧面方向从该凸柱侧向延伸,该盖体位于该凸柱的顶部上方,邻接该凸柱的顶部并从上方覆盖,同时沿侧面方向自该凸柱的顶部侧向延伸;
所述基板设置于该黏着层上并延伸于该基座上方,其至少包含第一与第二导电层、第一与第二导电孔及一介电层,其中该第一导电层接触该介电层且延伸于该介电层上方,该第二导电层接触该介电层且延伸于该介电层下方并埋设于该黏着层中,且具有焊垫与端子包含在该第一导电层的选定部分,该焊垫及该端子接触该介电层并延伸于该介电层上方,以及具有路由线包含在该第二导电层的选定部分,该路由线接触该介电层并延伸于该介电层下方,而各导电孔则接触且延伸贯穿该第一导电层与该路由线间的介电层,并依序由该第一导电孔、该路由线及该第二导电孔构成一位于该焊垫与该端子间的导电路径,且一通孔延伸贯穿该基板;
所述半导体组件位于该盖体上,重叠于该凸柱,并电性连结于该焊垫,从而电性连结至该端子,且该半导体组件热连结于该盖体,从而热连结至该基座;
上述凸柱延伸贯穿该开口进入该通孔以达该介电层上方,该基座则延伸于该半导体组件、该黏着层及该基板下方,且从下方覆盖该半导体组件、该凸柱、该盖体、该基板及该黏着层,其中该黏着层设置于该基座上,并于该基座上方延伸进入该通孔内一位于该凸柱与该基板间的缺口,于该缺口中延伸跨越该介电层,并于该缺口内介于该凸柱与该介电层之间,于该缺口外则介于该基座与该介电层之间以及该基座与该第二导电层之间,且该黏着层从下方覆盖该基板,并沿侧面方向覆盖并环绕该凸柱。
17.如权利要求16所述的半导体芯片组体,其特征在于:所述半导体组件为包含LED芯片的LED封装体,且经由一第一焊锡电性连结至该焊垫,并经由一第二焊锡热连结至该盖体。
18.如权利要求16所述的半导体芯片组体,其特征在于:所述半导体组件为半导体芯片,经由一打线电性连结至该焊垫,并经由一固晶材料热连结至该盖体。
19.如权利要求16所述的半导体芯片组体,其特征在于:所述基板与该凸柱及该基座隔开,该黏着层填满该缺口以及该基座与该基板间的一空间。
20.如权利要求16所述的半导体芯片组体,其特征在于:所述凸柱的顶部为圆形,且其上的盖体为矩形,且该凸柱为平顶锥柱形,其直径自该基座至该盖体呈向上递减。
21.一种半导体芯片组体,包括黏着层、散热座、基板及半导体组件,其特征在于:
所述黏着层至少具有一开口;
所述散热座至少包含凸柱、基座及盖体,其中该凸柱邻接该基座并与该基座一体成形,且该凸柱沿一向上方向延伸于该基座上方,并使该基座与该盖体形成热连结,该基座沿一与该向上方向相反的向下方向延伸于该凸柱下方,并沿垂直于该向上及向下方向的侧面方向从该凸柱侧向延伸,该盖体位于该凸柱的顶部上方,邻接该凸柱的顶部并从上方覆盖,同时沿侧面方向自该凸柱的顶部侧向延伸;
所述基板设置于该黏着层上且延伸于该基座上方,并与该凸柱及该基座隔开,其至少包含第一与第二导电层、第一与第二导电孔及介电层,其中该第一导电层接触该介电层且延伸于该介电层上方,该第二导电层接触该介电层且延伸于该介电层下方并埋设于该黏着层中,且具有焊垫与端子包含在该第一导电层的选定部分,该焊垫及该端子接触该介电层且延伸于该介电层上方,以及具有路由线包含在该第二导电层的选定部分,该路由线接触该介电层且延伸于该介电层下方,而各导电孔则接触且延伸贯穿该第一导电层与该路由线间的介电层,并依序由该第一导电孔、该路由线及该第二导电孔构成位于该焊垫与该端子间的导电路径,且一通孔延伸贯穿该基板;
所述半导体组件位于该盖体上,重叠于该凸柱,并电性连结于该焊垫,从而电性连结至该端子,且该半导体组件热连结于该盖体,从而热连结至该基座;
上述凸柱延伸贯穿该开口进入该通孔以达该介电层上方,且该凸柱与该黏着层于该介电层上方为共平面,该基座则延伸于该半导体组件、该黏着层及该基板下方,且从下方覆盖该半导体组件、该凸柱、该盖体、该基板及该黏着层,同时支撑该基板并延伸至该组体的外围边缘,其中该黏着层设置于该基座上,接触该基座并于该基座上方延伸进入该通孔内一位于该凸柱与该基板间的缺口,并于该缺口中延伸跨越该介电层,于该缺口内接触且介于该凸柱与该介电层之间,于该缺口外则接触且介于该基座与该介电层之间以及该基座与该第二导电层之间,且该黏着层从下方覆盖该基板,并沿侧面方向覆盖并环绕该凸柱,同时延伸至该组体的外围边缘。
22.如权利要求21所述的半导体芯片组体,其特征在于:所述半导体组件为包含LED芯片的LED封装体,且经由一第一焊锡电性连结至该焊垫,并经由一第二焊锡热连结至该盖体。
23.如权利要求21所述的半导体芯片组体,其特征在于:所述半导体组件为半导体芯片,设置于该盖体上,经由一打线电性连结至该焊垫,并经由一固晶材料热连结至该盖体。
24.如权利要求21所述的半导体芯片组体,其特征在于:所述基板与该凸柱及该基座隔开,该黏着层填满该缺口以及该基座与该基板间的一空间,并被限制于该散热座与该基板间的一空间内。
25.如权利要求21所述的半导体芯片组体,其特征在于:所述凸柱的顶部为圆形,其上的盖体为矩形,且该盖体与该焊垫及该端子于该介电层上方为共平面,该凸柱为平顶锥柱形,其直径自该基座至该盖体呈向上递减。
26.如权利要求21所述的半导体芯片组体,其特征在于:所述散热座由铜制成。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009103119079A CN102104102B (zh) | 2009-12-21 | 2009-12-21 | 半导体芯片组体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009103119079A CN102104102B (zh) | 2009-12-21 | 2009-12-21 | 半导体芯片组体 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102104102A CN102104102A (zh) | 2011-06-22 |
CN102104102B true CN102104102B (zh) | 2013-01-02 |
Family
ID=44156741
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009103119079A Expired - Fee Related CN102104102B (zh) | 2009-12-21 | 2009-12-21 | 半导体芯片组体 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102104102B (zh) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101973395B1 (ko) * | 2012-08-09 | 2019-04-29 | 엘지이노텍 주식회사 | 발광 모듈 |
TWI635470B (zh) | 2017-07-04 | 2018-09-11 | 錼創科技股份有限公司 | 發光模組及顯示裝置 |
CN109216525B (zh) * | 2017-07-04 | 2021-08-10 | 英属开曼群岛商錼创科技股份有限公司 | 发光模块及显示装置 |
CN108963048A (zh) * | 2018-05-29 | 2018-12-07 | 北京敬科技有限公司 | 一种半导体二极管芯片结构及其灯具发光组件 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1436374A (zh) * | 2001-04-12 | 2003-08-13 | 松下电工株式会社 | 使用led的光源装置及其制造方法 |
CN101546761A (zh) * | 2008-03-25 | 2009-09-30 | 钰桥半导体股份有限公司 | 高功率型发光二极管模块封装结构 |
-
2009
- 2009-12-21 CN CN2009103119079A patent/CN102104102B/zh not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1436374A (zh) * | 2001-04-12 | 2003-08-13 | 松下电工株式会社 | 使用led的光源装置及其制造方法 |
CN101546761A (zh) * | 2008-03-25 | 2009-09-30 | 钰桥半导体股份有限公司 | 高功率型发光二极管模块封装结构 |
Non-Patent Citations (1)
Title |
---|
JP特开2007-311760A 2007.11.29 |
Also Published As
Publication number | Publication date |
---|---|
CN102104102A (zh) | 2011-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN102064265B (zh) | 具有凸柱/基座的散热座及基板的半导体晶片组体 | |
CN102130084B (zh) | 具有凸柱/基座的散热座及讯号凸柱的半导体芯片组体 | |
US8525214B2 (en) | Semiconductor chip assembly with post/base heat spreader with thermal via | |
US8288792B2 (en) | Semiconductor chip assembly with post/base/post heat spreader | |
US8531024B2 (en) | Semiconductor chip assembly with post/base heat spreader and multilevel conductive trace | |
US8129742B2 (en) | Semiconductor chip assembly with post/base heat spreader and plated through-hole | |
US8207019B2 (en) | Method of making a semiconductor chip assembly with a post/base/post heat spreader and asymmetric posts | |
US8310043B2 (en) | Semiconductor chip assembly with post/base heat spreader with ESD protection layer | |
US7948076B2 (en) | Semiconductor chip assembly with post/base heat spreader and vertical signal routing | |
US8212279B2 (en) | Semiconductor chip assembly with post/base heat spreader, signal post and cavity | |
US8153477B2 (en) | Method of making a semiconductor chip assembly with a post/dielectric/post heat spreader | |
CN102074518A (zh) | 具有凸柱/基座的散热座及导线的半导体芯片组体 | |
CN102456637A (zh) | 具有凸块/基座的散热座及凸块内含凹穴的半导体芯片组体 | |
CN102646646A (zh) | 具有非对称凸柱/基座/凸柱散热座的半导体芯片组体 | |
US20110039357A1 (en) | Method of making a semiconductor chip assembly with a post/base heat spreader and an adhesive between the base and a terminal | |
US8415703B2 (en) | Semiconductor chip assembly with post/base/flange heat spreader and cavity in flange | |
US20110104855A1 (en) | Method of making a semiconductor chip assembly with a post/base heat spreader with an ESD protection layer | |
CN102104102B (zh) | 半导体芯片组体 | |
CN102456828A (zh) | 具有凸块/基座的散热座及半导体芯片组 | |
CN102117877B (zh) | 半导体芯片组体 | |
TW201036212A (en) | Semiconductor chip set | |
TW201121004A (en) | Semiconductor chipsets. |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20130102 Termination date: 20161221 |
|
CF01 | Termination of patent right due to non-payment of annual fee |