JP2001189410A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2001189410A
JP2001189410A JP37126099A JP37126099A JP2001189410A JP 2001189410 A JP2001189410 A JP 2001189410A JP 37126099 A JP37126099 A JP 37126099A JP 37126099 A JP37126099 A JP 37126099A JP 2001189410 A JP2001189410 A JP 2001189410A
Authority
JP
Japan
Prior art keywords
leads
semiconductor device
semiconductor chip
lead
sealing body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP37126099A
Other languages
English (en)
Other versions
JP3878781B2 (ja
Inventor
Takao Matsuura
隆男 松浦
Yoshihiko Yamaguchi
嘉彦 山口
Shoichi Kobayashi
昇市 小林
Koji Tsuchiya
孝司 土屋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Renesas Semiconductor Package and Test Solutions Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics Co Ltd filed Critical Hitachi Ltd
Priority to JP37126099A priority Critical patent/JP3878781B2/ja
Priority to TW089125919A priority patent/TW527659B/zh
Priority to US09/733,929 priority patent/US6399423B2/en
Priority to KR1020000075885A priority patent/KR100684625B1/ko
Publication of JP2001189410A publication Critical patent/JP2001189410A/ja
Priority to US10/108,483 priority patent/US6590276B2/en
Priority to US10/108,439 priority patent/US6667193B2/en
Priority to US10/669,564 priority patent/US6897097B2/en
Application granted granted Critical
Publication of JP3878781B2 publication Critical patent/JP3878781B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 半導体装置の実装時の接続信頼性の向上を図
るとともに、半導体装置の製造工程における工程管理の
容易化を図る。 【解決手段】 半導体チップ２を支持するタブ１ｅと、
半導体チップ２が樹脂封止されて形成された封止体３
と、銅合金によって形成されるとともに、封止体３の裏
面３ａに露出し、かつ露出した被実装面１ｄに半田めっ
き層８が形成された複数のリード１ａと、半導体チップ
２のパッド２ａとこれに対応するリード１ａとを接続す
るワイヤ４とからなり、製造工程において樹脂モールド
後に封止体３の裏面３ａをブラシによって研磨すること
により、リード１ａの封止体３の裏面３ａから露出した
幅方向の両エッジ部を湾曲面とし、前記湾曲面を含むリ
ード１ａの被実装面１ｄの中央部を封止体３の裏面３ａ
より突出させて実装時の接続信頼性を向上させる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体製造技術に
関し、特に、ペリフェラル形の半導体装置の実装時の接
続信頼性向上に適用して有効な技術に関する。
【０００２】
【従来の技術】以下に説明する技術は、本発明を研究、
完成するに際し、本発明者によって検討されたものであ
り、その概要は次のとおりである。
【０００３】小形化を図った樹脂封止形の半導体装置の
一例としてＱＦＮ（Quad Flat Non-leaded Package) と
呼ばれる半導体パッケージがある。
【０００４】ＱＦＮは、半導体チップを支持するタブの
周囲に配置された複数の薄板状のリードが封止体の裏面
（半導体装置実装側の面）に配置されるペリフェラル形
のものであるとともに、リードフレームを用い、かつそ
の片方の面側でのみ樹脂モールドが行われる片面モール
ド構造のものである。
【０００５】なお、ＱＦＮでは、封止体の裏面に各リー
ドが配置されるため、これらリードに対して、実装基板
などに半田実装する際の実装面積（接続領域）が確保さ
れなければならない。
【０００６】そこで、ＱＦＮでは、封止体の裏面のリー
ドにモールド樹脂のバリ（漏れレジンによるレジンバリ
やレジンフラッシュバリなどであり、以降、これらをレ
ジンバリと呼ぶ）なとが形成されないようにフィルムシ
ートなどを用いてモールドを行っている（このモールド
方法を、以降、ラミネートモールドと呼ぶ）。
【０００７】すなわち、モールド時に、モールド金型の
キャビティ内で封止体の裏面に前記フィルムシートを密
着させ、これにより、封止体の裏面のリードへのレジン
バリの付着の防止を図ろうとしている。
【０００８】なお、ＱＦＮの構造については、例えば、
株式会社プレスジャーナル１９９８年７月２７日発行、
「月刊Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｗｏｒｌｄ １９
９８年増刊号、'9９半導体組立・検査技術」、５６頁、
５７頁に記載されている。
【０００９】
【発明が解決しようとする課題】ところが、前記した技
術のＱＦＮでは、その構造上、実装時のスタンドオフ高
さがめっき厚にほぼ等しく、非常に少ないため、封止体
の裏面のリード付近にレジンバリが形成されていると、
ＱＦＮ実装時の半田ぬれ性が極端に悪化する。
【００１０】さらに、ＱＦＮでは、図１９（ａ）の比較
例に示すように、モールド時のレジン充填圧力などの影
響でリード１ａが半導体チップ２側に向かって変形する
場合があり、その際、図１９（ｂ）の比較例のＱＦＮ２
５に示すように、変形したリード１ａの下側（裏側）に
レジンフラッシュバリなどのレジンバリ１６が形成され
易い。
【００１１】このレジンバリ１６は、高圧水法や液体ホ
ーニング法などの既に知られているバリ取り法では、取
れ難いことが問題となる。
【００１２】また、ＱＦＮなどのような片面モールド構
造の半導体パッケージでは、ラミネートモールドを行う
場合もあるが、ラミネートモールドであってもレジンバ
リを完全に無くすことは困難であるとともに、ラミネー
トモールド用のモールド装置への改造にコストが掛かる
ことが問題となる。
【００１３】さらに、ＱＦＮをラミネートモールド法で
モールドした場合、リード間に充填されたモールド樹脂
にフィルムシートのシワによる突起が形成されることが
あり、この突起がリード切断時の切断金型におけるリー
ドクランプを妨げ、リード切断の不具合を引き起こすこ
とが問題となる。
【００１４】なお、リード切断工程においては、切断時
に、リードの上方（被実装面と反対側の面の方向）から
切断パンチ（切断刃）によってリードに対して加圧して
切断を行うと、リードの下側（被実装面側）にリードバ
リが形成され、ＱＦＮ実装時の接続不良を引き起こして
接続信頼性を低下させるという問題が起こる。
【００１５】また、ＱＦＮでは、各構成部材の材料が加
工時の熱によって変形し、その平坦度が確保できないこ
とが問題となる。
【００１６】また、ＱＦＮの製造においては、封止体の
裏面へのレジンバリの形成を防止するため、モールド金
型の面圧を厳しく管理しなければならないことが問題と
なる。
【００１７】その際、モールド金型の清掃頻度が多いこ
とも問題となる。
【００１８】また、半導体装置の裏面側を研磨してこの
裏面にリードを露出させる技術が、特開平１１−１９５
７４３号公報と特開平２−２４０９４０号公報に記載さ
れているが、前者には、片面モールド構造の半導体装置
に対しての記載はなく、一方、後者は、半導体装置の裏
面側を研磨して一体リードを個々のリードに分離する技
術であり、隣り合ったリードのインナ部が予め分離され
た状態の半導体装置に対しての記載はない。
【００１９】本発明の目的は、実装時の接続信頼性の向
上を図る半導体装置およびその製造方法を提供すること
にある。
【００２０】本発明のその他の目的は、工程管理の容易
化を図る半導体装置およびその製造方法を提供すること
にある。
【００２１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００２２】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
以下のとおりである。
【００２３】すなわち、本発明の半導体装置は、半導体
チップを支持するタブと、前記半導体チップが樹脂封止
されて形成された封止体と、前記タブの周囲に配置さ
れ、前記封止体の半導体装置実装側の面に露出する複数
のリードと、前記半導体チップの表面電極とこれに対応
する前記リードとを接続する接続部材とを有し、前記リ
ードの幅方向の両エッジ部が湾曲面からなり、前記湾曲
面を含む前記リードの被実装面の中央部を前記封止体の
前記半導体装置実装側の面より突出させたものである。
【００２４】また、本発明の半導体装置の製造方法は、
半導体チップを支持可能なタブの周囲に複数のリードが
配置されたリードフレームを準備する工程と、前記タブ
と前記半導体チップとを接合する工程と、前記半導体チ
ップの表面電極とこれに対応する前記リードとを接続部
材によって接続する工程と、前記リードフレームの半導
体チップ配置側において前記半導体チップおよび前記接
続部材を樹脂封止して半導体装置実装側の面に前記複数
のリードを配置して封止体を形成する工程と、前記封止
体の前記半導体装置実装側の面を研磨して前記複数のリ
ードを露出させる工程と、複数の前記リードを前記リー
ドフレームの枠部から分離する工程とを有するものであ
る。
【００２５】本発明によれば、半導体装置実装時に必要
なリードの接続領域を確実に露出させることができ、そ
の結果、半導体装置の実装基板などへの実装時の接続信
頼性を向上できる。
【００２６】さらに、本発明の半導体装置の製造方法
は、半導体チップを支持可能なタブの周囲に複数のリー
ドが配置されたリードフレームを準備する工程と、前記
タブと前記半導体チップとを接合する工程と、前記半導
体チップの表面電極とこれに対応する前記リードとを接
続部材によって接続する工程と、前記リードフレームの
半導体チップ配置側において前記半導体チップおよび前
記接続部材を樹脂封止して、隣り合った前記リードのそ
れぞれのインナ部を分離した状態で半導体装置実装側の
面に前記複数のリードを配置して封止体を形成する工程
と、前記封止体の前記半導体装置実装側の面を研磨して
前記複数のリードを露出させる工程と、前記封止体の前
記半導体装置実装側の面を上方に向けて前記リードフレ
ームを切断金型に載置した後、前記リードの被実装面側
から前記切断金型の切断刃によって前記リードを加圧し
てそれぞれの前記リードを前記リードフレームの枠部か
ら切断分離する工程とを有するものである。
【００２７】また、本発明の半導体装置の製造方法は、
銅合金によって形成され、半導体チップを支持可能なタ
ブの周囲に複数のリードが配置されたリードフレームを
準備する工程と、前記タブと前記半導体チップとを接合
する工程と、前記半導体チップの表面電極とこれに対応
する前記リードとをボンディング用のワイヤによって接
続する工程と、前記リードフレームの半導体チップ配置
側において前記半導体チップおよび前記ワイヤを樹脂封
止して、隣り合った前記リードのそれぞれのインナ部を
分離した状態で半導体装置実装側の面に前記複数のリー
ドを配置して封止体を形成する工程と、砥粒を付着させ
たポリアミド系樹脂からなるブラシを用いて前記封止体
の前記半導体装置実装側の面を研磨して前記複数のリー
ドを露出させる工程と、前記半導体装置実装側の面から
露出した前記リードの被実装面に半田めっき層を形成す
る工程と、前記封止体の前記半導体装置実装側の面を上
方に向けて前記リードフレームを切断金型に載置した
後、前記リードの被実装面側から前記切断金型の切断刃
によって前記リードを加圧してそれぞれの前記リードを
前記リードフレームの枠部から切断分離する工程とを有
するものである。
【００２８】
【発明の実施の形態】以下の実施の形態では特に必要な
とき以外は同一または同様な部分の説明を原則として繰
り返さない。
【００２９】さらに、以下の実施の形態では便宜上その
必要があるときは、複数のセクションまたは実施の形態
に分割して説明するが、特に明示した場合を除き、それ
らはお互いに無関係なものではなく、一方は他方の一部
または全部の変形例、詳細、補足説明などの関係にあ
る。
【００３０】また、以下の実施の形態において、要素の
数など（個数、数値、量、範囲などを含む）に言及する
場合、特に明示した場合および原理的に明らかに特定の
数に限定される場合などを除き、その特定の数に限定さ
れるものではなく、特定の数以上でも以下でも良いもの
とする。
【００３１】以下、本発明の実施の形態を図面に基づい
て詳細に説明する。なお、実施の形態を説明するための
全図において、同一の機能を有する部材には同一の符号
を付し、その繰り返しの説明は省略する。
【００３２】図１は本発明による半導体装置（ＱＦＮ）
の構造の実施の形態の一例を示す斜視図、図２は図１に
示すＱＦＮの構造を示す底面図、図３は図１に示すＱＦ
Ｎの構造を示す断面図、図４は図１に示すＱＦＮの実装
基板への実装状態の一例を示す図であり、（ａ）は部分
断面図、（ｂ）はリード長手方向の半田接続部の拡大部
分断面図、（ｃ）はリード幅方向の半田接続部の拡大部
分断面図、図５は図１に示すＱＦＮの製造方法における
組み立て手順の一例を示す製造プロセスフロー図、図６
（ａ),（ｂ),（ｃ),（ｄ),（ｅ),（ｆ）は図５に示す各
工程に応じた被処理物の構造の一例を示す断面図、図７
は図１に示すＱＦＮの製造工程においてモールド終了後
の封止体の裏面へのレジンバリの付着状態の一例を示す
断面図、図８は図１に示すＱＦＮの製造に用いられるリ
ードフレームの一例であるマトリクスフレームの構造を
示す平面図、図９は図８に示すマトリクスフレームにお
ける単位リードフレームの構造の一例を示す部分平面
図、図１０は図１に示すＱＦＮの製造のワイヤボンディ
ング工程におけるワイヤリングの方法の一例を示す部分
断面図、図１１は図１に示すＱＦＮの製造におけるモー
ルド状態の一例を示す部分断面図、図１２は図１に示す
ＱＦＮの製造においてモールド終了後のマトリクスフレ
ームの状態の一例を示す図であり、（ａ）は部分拡大平
面図、（ｂ) は（ａ）のＡ−Ａ線に沿う断面図、（ｃ)
は（ａ）のＢ−Ｂ線に沿う断面図、図１３は図１に示す
ＱＦＮの製造における封止体裏面研磨の研磨状態の一例
を示す部分断面図、図１４は図１に示すＱＦＮの製造に
おける封止体裏面研磨の研磨状態の一例を示す平面図、
図１５（ａ),（ｂ),（ｃ),（ｄ）は図１に示すＱＦＮの
製造におけるリード切断手順の一例を示す部分断面図で
ある。
【００３３】図１〜図３に示す本実施の形態の半導体装
置は、小形・樹脂封止形で、かつ面実装形のものであ
り、本実施の形態では前記半導体装置の一例として、Ｑ
ＦＮ７を取り上げて説明する。
【００３４】また、ＱＦＮ７は、小形の半導体パッケー
ジであり、主に携帯用電子機器などに組み込まれ、図２
に示すように、モールドによって形成された封止体３の
半導体装置実装側の面（以降、裏面３ａという）に、プ
リント基板などの実装基板９（図４参照）の基板側端子
であるランド９ａと接続する複数のリード１ａが配置さ
れたペリフェラル形のものである。
【００３５】なお、ＱＦＮ７に組み込まれる図３に示す
半導体チップ２は、例えば、マイコンやＡＳＩＣ（Appl
ication Specific Integrated Circuit)用などのチップ
であるが、これらに限定されるものではない。
【００３６】図１〜図４を用いて本実施の形態のＱＦＮ
７（半導体装置）の構成について説明する。
【００３７】前記ＱＦＮ７は、主面２ｂに半導体集積回
路が形成された半導体チップ２を支持するタブ１ｅと、
半導体チップ２が樹脂封止されて形成された封止体３
と、銅合金によって形成され、かつタブ１ｅの周囲に配
置されるとともに封止体３の裏面３ａに露出し、かつこ
の露出した箇所（被実装面１ｄ）にめっき層である半田
めっき層８が形成された複数のリード１ａと、半導体チ
ップ２の表面電極であるパッド２ａとこれに対応するリ
ード１ａとを接続するボンディング用のワイヤ４（接続
部材）とによって構成され、図４（ｃ）に示すように、
リード１ａの封止体３の裏面３ａから露出した幅方向の
両エッジ部１ｃが湾曲面１ｇからなり、この湾曲面１ｇ
を含むリード１ａの被実装面１ｄの中央部を封止体３の
裏面３ａより突出させたものである。
【００３８】なお、このリード１ａの封止体３の裏面３
ａからの突出は、ＱＦＮ７の製造工程の図５に示すステ
ップＳ４の研磨工程において、図１３に示すような砥粒
を付着させたポリアミド系樹脂からなるブラシ１０を用
いて封止体３の裏面３ａを研磨したことによって得られ
るものである。
【００３９】すなわち、封止体３の裏面３ａを、砥粒を
付着させたブラシ１０によって研磨すると、図４（ｃ）
に示すように、封止体３の裏面３ａのレジンとともにリ
ード１ａの長手方向のエッジ部１ｃが研磨され、その結
果、エッジ部１ｃが湾曲面１ｇとなる。
【００４０】これにより、リード１ａの幅方向の断面に
おいてリード１ａの中央部の厚さ (Ｔ1)をリード１ａの
端部の厚さ（Ｔ2)と比較して、Ｔ1 ＞Ｔ2 となるように
形成できる。なお、研磨後、図５に示すステップＳ５の
めっき工程において、リード１ａの被実装面１ｄには半
田によるめっき形成が行われ、その結果、被実装面１ｄ
には、図３に示す半田めっき層８が形成される。
【００４１】なお、中央部の突出量（Ｔ1 −Ｔ2 ）は、
およそ１〜３μｍ程度である。
【００４２】また、本実施の形態のＱＦＮ７は、そのタ
ブ１ｅの厚さが、図３に示すように、リード１ａの厚さ
の約１／２程度となっている。
【００４３】これは、図８に示すマトリクスフレーム１
（リードフレーム）の製造時に、タブ１ｅの裏面１ｈ
（図３参照）をエッチングによって削ったものであり、
これにより、封止体３に対してタブ１ｅの位置を上昇さ
せることなく、タブ１ｅの裏面１ｈ側にも図１１に示す
モールド樹脂１５を配置できる。
【００４４】したがって、図３に示すＱＦＮ７において
タブ１ｅの高さ方向の位置は変わらないため、ＱＦＮ７
の厚さを薄くできるとともに、タブ１ｅが完全に封止体
３内に埋め込まれるため、図４（ａ）の実装形態に示す
ように、実装基板９にＱＦＮ７を実装した際に、実装基
板９において封止体３の下側の位置にも基板配線を引き
回すことができる。なお、実装基板９の表面には前記基
板配線を被覆するための絶縁膜であるソルダレジスト９
ｂが形成されている。
【００４５】また、ＱＦＮ７において半導体チップ２は
タブ１ｅによって支持されており、本実施の形態のＱＦ
Ｎ７のタブ１ｅは、図９に示すように、Ｘ字形の小クロ
スタブである。すなわち、タブ１ｅは、その大きさが、
半導体チップ２の大きさと比べて遙に小さく形成されて
いる。
【００４６】これにより、１種類のタブ１ｅによって複
数種類の大きさの半導体チップ２を搭載することができ
るとともに、半導体チップ２とその裏面２ｃ側のモール
ド樹脂１５との接触面積を増やすことができるため、半
導体チップ２と封止体３との密着性を向上でき、封止体
３と半導体チップ２との剥離を防止できる。
【００４７】また、本実施の形態のＱＦＮ７では、図５
に示すステップＳ６のリード１ａの切断工程においてリ
ード１ａに形成された図４（ｂ）に示すリードバリ１ｉ
が、リード１ａの上側すなわちリード１ａの被実装面１
ｄと反対側の面の端部に形成されている。
【００４８】これは、前記切断工程において、図１５に
示す切断金型１２の切断パンチ１２ａ（切断刃）によっ
てマトリクスフレーム１からリード１ａを切断分離する
際に、リード１ａの被実装面１ｄ側から切断パンチ１２
ａによってリード１ａを加圧して剪断力を与えて切断し
たことによるものであり、これによって、リードバリ１
ｉがリード１ａの上側端部に形成される。
【００４９】また、半導体チップ２は、例えば、厚さ0.
２〜0.３ｍｍ程度であり、エポキシ系の接着材などのダ
イボンド材５によってタブ１ｅに固定されている。
【００５０】また、タブ１ｅやリード１ａを有するリー
ドフレームであるマトリクスフレーム１は、例えば、銅
（Ｃｕ）合金、または鉄とニッケルとの合金（Ｆｅ−Ｎ
ｉ）などによって形成されるものであるが、銅合金によ
って形成されていることが好ましい。
【００５１】さらに、その厚さは、例えば、0.０９〜0.
２１ｍｍ程度である。したがって、タブ１ｅやリード１
ａの厚さも同様であるが、本実施の形態のＱＦＮ７のよ
うにタブ１ｅがハーフエッチングされたものである場合
には、その厚さは、リード１ａの厚さの１／２程度であ
る。
【００５２】なお、マトリクスフレーム１の前記材料や
前記厚さなどは、これらに限定されるものではない。
【００５３】また、半導体チップ２のパッド２ａとこれ
に対応するリード１ａとを接続するボンディング用のワ
イヤ４（接続部材）は、例えば、金線などである。
【００５４】さらに、封止体３は、モールド方法による
樹脂封止によって形成され、その際用いられる図１１に
示す封止用のモールド樹脂１５は、例えば、熱硬化性の
エポキシ樹脂などである。
【００５５】なお、モールド樹脂１５によって形成され
た封止体３の厚さは、例えば、0.５〜0.９５ｍｍ程度で
ある。
【００５６】また、各リード１ａの被実装面１ｄに形成
されるめっき層は、本実施の形態では、例えば、半田に
よる半田めっき層８（Ｓｎ−Ｐｂ）であるが、これ以外
のＳｎ系めっき、例えば、Ｓｎ−Ａｇ−Ｂｉめっきまた
はＳｎ−Ａｇ−Ｃｕめっき、あるいはパラジウム（Ｐ
ｄ）めっきなどであってもよい。
【００５７】その際のめっき厚は、例えば、0.０５ｍｍ
以下であり、好ましくは、0.０１ｍｍ程度である。
【００５８】なお、このめっき厚が、ＱＦＮ７では、ス
タンドオフ量（スタンドオフ高さ）となる。
【００５９】したがって、封止体３の厚さが、例えば、
0.５〜0.９５ｍｍ程度で、半田めっき層８の厚さを0.０
１ｍｍ程度とすると、ＱＦＮ７の実装時の実装基板９の
ランド９ａからの高さを1.０ｍｍ以下に抑えることがで
きる。
【００６０】本実施の形態のＱＦＮ７によれば、樹脂モ
ールドによる封止体形成後、封止体３の裏面３ａを研磨
したことによって、封止体３の裏面３ａに形成された図
６（ｃ）に示すようなレジンバリ１６（漏れレジン）や
図７に示すようなレジンバリ１６（レジンフラッシュバ
リ）を除去できるため、各リード１ａの被実装面１ｄを
十分に露出させることができ、その結果、ＱＦＮ７を実
装基板９などに実装する際に必要とするリード１ａの接
続領域を確実に露出させることができる。
【００６１】すなわち、ＱＦＮ７実装時に必要なリード
１ａの接続領域を確保することができる。
【００６２】これにより、半田ぬれ性を向上させること
ができ、その結果、ＱＦＮ７の実装基板９などへの実装
時の接続信頼性を向上できる。
【００６３】また、封止体３の裏面３ａが研磨されるこ
とにより、封止体３の裏面３ａの平坦度を向上でき、こ
れにより、ＱＦＮ７の実装性を向上できる。
【００６４】さらに、封止体３の裏面３ａにおいて、図
４（ｃ）に示すように、リード１ａの長手方向のエッジ
部１ｃが湾曲面１ｇに形成されていることにより、リー
ド１ａの幅方向の断面においてリード１ａの中央部の厚
さ (Ｔ1)をリード１ａの端部の厚さ（Ｔ2)より厚く形成
できる（Ｔ1 ＞Ｔ2 ）。
【００６５】これにより、ＱＦＮ７実装時のスタンドオ
フ量を確保することができる。
【００６６】すなわち、リード１ａの幅方向の中央部の
厚さが端部より厚く形成されていることにより、図４
（ｃ）に示すように、実装基板９などに半田実装を行っ
た際に、半田ペースト１４をリード１ａの幅方向の端部
の湾曲面１ｇ側に十分に周り込ませることができる。
【００６７】これにより、半田接続における半田フィレ
ットを十分に形成でき、その結果、ＱＦＮ７の実装基板
９などへの実装時の接続信頼性を向上できる。
【００６８】また、本実施の形態のＱＦＮ７では、リー
ドバリ１ｉが、図４（ｂ）に示すように、リード１ａの
上側に形成されている。
【００６９】これにより、ＱＦＮ７のリード１ａの被実
装面１ｄには、リードバリ１ｉが形成されずに被実装面
１ｄが平坦面となるため、ＱＦＮ７を実装基板９などに
実装する際の実装性および半田接続時の接続信頼性を向
上できる。
【００７０】また、マトリクスフレーム１が銅合金によ
って形成されていることにより、その材料コストを低減
できるとともに、ＱＦＮ７における放熱性を向上でき
る。
【００７１】これにより、ＱＦＮ７の信頼性を向上でき
る。
【００７２】また、ＱＦＮ７のリード１ａの被実装面１
ｄに、めっき層として半田めっき層８が形成されている
ことにより、ＱＦＮ７を実装基板９などに半田実装する
際の半田接続性を向上できる。
【００７３】なお、前記めっき層としてパラジウムめっ
き層を形成した場合には、ＱＦＮ７の製造における鉛フ
リー化を実現できる。
【００７４】次に、本実施の形態のＱＦＮ７の製造方法
を図５に示す製造プロセスフロー図にしたがって説明す
る。
【００７５】まず、銅合金によって形成され、かつ半導
体チップ２を支持可能なタブ１ｅの周囲に複数のリード
１ａが配置された図８に示すようなマトリクスフレーム
１（リードフレーム）を準備する。
【００７６】なお、マトリクスフレーム１には、個々の
パッケージ領域となる単位リードフレーム１ｊが複数行
×複数列形成されており、１枚のマトリクスフレーム１
から多数のＱＦＮ７を製造できる。図９は、図８のマト
リクスフレーム１における単位リードフレーム１ｊの構
造を詳細に示したものである。
【００７７】また、本実施の形態のマトリクスフレーム
１では、複数のリード１ａのうち、隣り合ったリード１
ａのそれぞれのインナ部１ｂが予め分離された状態とな
っており、樹脂モールド後、封止体３から僅かに突出す
るリード基端部側が枠部１ｆによって連結支持されてい
る。
【００７８】なお、マトリクスフレーム１には、図８に
示すように、その両側部に、搬送時や位置決めなどの際
に案内となるガイド孔１ｋが複数個設けられている。
【００７９】さらに、図９に示すように、各単位リード
フレーム１ｊにおいてタブ１ｅはその４方向からタブ吊
りリード１ｌによって支持され、かつ各リード１ａの周
囲には、応力緩和のためのスリット１ｍが設けられてい
る。
【００８０】その後、主面２ｂに半導体集積回路が形成
された半導体チップ２を準備し、ステップＳ１に示すダ
イボンディング（チップマウントまたはペレットボンデ
ィングともいう）を行う。
【００８１】すなわち、マトリクスフレーム１の各単位
リードフレーム１ｊにおけるタブ１ｅと半導体チップ２
とを接合する。
【００８２】その際、図６（ａ）に示すように、タブ１
ｅ上に銀ペーストなどのダイボンド材５を塗布し、この
ダイボンド材５を介してタブ１ｅと半導体チップ２の裏
面２ｃとを接合する。
【００８３】すなわち、タブ１ｅにダイボンド材５を介
して主面２ｂを上方に向けて半導体チップ２を固定す
る。
【００８４】その後、ステップＳ２に示すワイヤボンデ
ィングを行う。
【００８５】まず、図１０に示すように、マトリクスフ
レーム１をヒートステージ１７上にセットし、ボンディ
ングツールであるキャピラリ６を用いて、図６（ｂ）に
示すように、半導体チップ２のパッド２ａとこれに対応
するリード１ａのインナ部１ｂとを金線などのワイヤ４
によって接続する。
【００８６】その際、本実施の形態では、第１ボンド側
として、まず、半導体チップ２のパッド２ａとワイヤ４
を接続し、その後、第２ボンド側として、ワイヤ４とリ
ード１ａのインナ部１ｂとを接続する。
【００８７】その後、ステップＳ３に示すモールドを行
う。ここでは、トランスファーモールド方式によってモ
ールドを行う。
【００８８】まず、図１１に示すようにモールド金型１
１の上金型１１ａ上にワイヤボンディング済みのマトリ
クスフレーム１（図１０参照）をセットし、上金型１１
ａと下金型１１ｂとによって前記マトリクスフレーム１
をクランプした後、上金型１１ａと下金型１１ｂとによ
って形成されるキャビティ１１ｃにモールド樹脂１５を
注入する。
【００８９】なお、本実施の形態で用いられるマトリク
スフレーム１では、複数のリード１ａのうち、隣り合っ
たリード１ａのそれぞれのインナ部１ｂが予め分離され
た状態となっているため、マトリクスフレーム１の半導
体チップ２配置側（ただし、タブ１ｅの裏面１ｈ側も含
む）において半導体チップ２およびワイヤ４を樹脂モー
ルドすることにより、隣り合ったリード１ａのそれぞれ
のインナ部１ｂを分離した状態で裏面３ａに複数のリー
ド１ａを配置して封止体３を形成する。
【００９０】したがって、本実施の形態のモールドは、
凹状のキャビティ１１ｃが形成されていない上金型１１
ａを用いた片面モールドである。
【００９１】モールド樹脂１５の充填完了後、所定時間
経過させてモールド樹脂１５を硬化させ、その後、型開
きを行ってモールド金型１１内からマトリクスフレーム
１を取り出す。
【００９２】ここで、図１２（ａ),（ｂ),（ｃ）は、モ
ールド後のマトリクスフレーム１の状態を示したもので
ある。モールド金型１１から取り出したマトリクスフレ
ーム１には、図１２（ａ),（ｃ）に示すように、複数の
封止体３とともに、残留樹脂であるゲート１８やランナ
１９が形成されている。
【００９３】なお、モールド後のマトリクスフレーム１
において、各封止体３の裏面３ａには、図６（ｃ）に示
す漏れレジンからなるレジンバリ１６や図７に示すレジ
ンフラッシュバリなどのレジンバリ１６が形成されてお
り、この段階では、封止体３の裏面３ａにおけるリード
１ａの被実装面１ｄの接続領域は十分に確保されていな
い。
【００９４】その後、ステップＳ４に示す研磨を行う。
すなわち、マトリクスフレーム１において各封止体３の
裏面３ａを研磨して各リード１ａの被実装面１ｄを十分
に露出させ、これにより、被実装面１ｄの接続領域を十
分に確保する。
【００９５】その際、本実施の形態では、砥粒を付着さ
せたポリアミド系樹脂からなる図１３に示すブラシ１０
を用いて封止体３の裏面３ａを研磨して複数のリード１
ａを露出させる。
【００９６】なお、ブラシ１０は、樹脂からなり、かつ
周りに砥粒を付着させたものであり、ポリアミド系樹脂
によって形成されていることが好ましいが、不織布など
によって形成されていてもよく、回転かつ摺動自在に取
り付けられている。
【００９７】研磨の際には、まず、研磨ステージ２０に
取り付けられたマスク治具２１上にモールド済みのマト
リクスフレーム１をセットする。
【００９８】なお、マスク治具２１には、マトリクスフ
レーム１の複数の封止体３の位置・大きさなどに応じた
複数の貫通孔２１ａがマトリクス配置で設けられてい
る。
【００９９】したがって、マトリクスフレーム１を研磨
ステージ２０にセットする際には、図１３に示すよう
に、マトリクスフレーム１の封止体３が設けられている
側の面を下方に向け、これにより、研磨ステージ２０上
に設置されたマスク治具２１の個々の貫通孔２１ａにそ
れぞれの封止体３が配置されるようにセットする。
【０１００】その結果、研磨ステージ２０上において封
止体３の裏面３ａが上方を向いた状態となる。
【０１０１】その後、マスク治具２１の裏面２１ｂ側か
ら真空吸着などを行って、マトリクスフレーム１をマス
ク治具２１に固定する。
【０１０２】続いて、ノズル２２から冷却水２３を各封
止体３の裏面３ａに吐出させながらブラシ１０を所定の
回転数で回転させるとともに、所定方向に移動させて研
磨を行う。
【０１０３】なお、ブラシ１０の移動軌跡としては、例
えば、ブラシ１０がマトリクスフレーム１のそれぞれの
封止体３に対してほぼ均等に接触するように、マトリク
スフレーム１上を満遍なく移動させることが好ましい。
本実施の形態では、図１４に示すように、マトリクスフ
レーム１の長手方向に平行な方向にブラシ１０を往復移
動２４させているが、ブラシ１０の移動軌跡は、図１４
に示すものに限定されずにマトリクスフレーム１上を満
遍なく移動するものであればよい。
【０１０４】また、ブラシ１０の移動時には、ブラシ１
０から各封止体３の裏面３ａに対して所定の荷重を付与
し続け、これによって、封止体３の裏面３ａを研磨す
る。
【０１０５】なお、封止体３の裏面３ａの研磨量は、例
えば、１〜３μｍ程度である。
【０１０６】これにより、図６（ｃ）や図７に示すレジ
ンバリ１６を除去することができ、図６（ｄ）に示すよ
うに封止体３の裏面３ａにおいて各リード１ａの被実装
面１ｄを、その接続領域が十分確保できるように露出さ
せることができる。
【０１０７】さらに、砥粒を付着させたポリアミド系樹
脂からなるブラシ１０を用いて研磨することにより、リ
ード１ａの被実装面１ｄの形状を、図４（ｃ）に示すよ
うに、リード１ａの長手方向のエッジ部１ｃが湾曲面１
ｇになるようにすることができ、その結果、リード１ａ
の幅方向の断面においてリード１ａの中央部の厚さ (Ｔ
1)をリード１ａの端部の厚さ（Ｔ2)より厚く形成できる
（Ｔ1 ＞Ｔ2 ）。
【０１０８】その後、ステップＳ５に示すめっき工程を
行う。
【０１０９】すなわち、封止体３の裏面３ａから露出し
た各リード１ａの被実装面１ｄに、図６（ｅ）に示すよ
うに、半田めっき層８（めっき層）を形成する。
【０１１０】その際、例えば、電解めっき法によって、
厚さ0.０５ｍｍ（ＭＡＸ）程度に半田めっき層８を形成
する。
【０１１１】その後、ステップＳ６に示す切断工程を行
う。
【０１１２】前記切断工程では、まず、図１５（ａ）に
示すように、封止体３の裏面３ａを上方に向けてマトリ
クスフレーム１を切断金型１２のリードカットダイ１２
ｂに載置し、続いて、マトリクスフレーム１をリードカ
ットダイ１２ｂとストリッパ１２ｃとによってクランプ
する。
【０１１３】その後、図１５（ｂ）に示すように、リー
ド１ａの上方すなわち被実装面１ｄ側から切断金型１２
の切断パンチ１２ａ（切断刃）によってリード１ａを加
圧（剪断力を付与）してそれぞれのリード１ａをマトリ
クスフレーム１の図９に示す枠部１ｆから切断し、これ
によって各リード１ａと枠部１ｆとを分離する。
【０１１４】なお、切断パンチ１２ａをリード１ａの上
方から加圧することにより、図１５（ｃ）に示すよう
に、切断くず１３などの異物を下方に落下させることが
できるとともに、図１５（ｄ）および図４（ｂ）に示す
ように、リードバリ１ｉをリード１ａの被実装面１ｄと
反対側の面に形成することができる。
【０１１５】これにより、図１〜図３および図６（ｆ）
に示すようなＱＦＮ７を組み立てることができる。
【０１１６】また、完成したＱＦＮ７の実装基板９への
実装状態を示したものが図４である。
【０１１７】本実施の形態のＱＦＮ７（半導体装置）の
製造方法によれば、樹脂モールド後に封止体３の裏面３
ａを研磨することにより、裏面３ａに形成されたレジン
バリ１６を除去することができ、その結果、リード１ａ
の被実装面１ｄを確実に露出させることができる。
【０１１８】これにより、ＱＦＮ７実装時のリード１ａ
の被実装面１ｄにおける接続領域（めっき領域）を確保
することができ、その結果、ＱＦＮ７の接続信頼性を向
上できる。
【０１１９】また、樹脂モールド後に封止体３の裏面３
ａを研磨してリード１ａの被実装面１ｄを確実に裏面３
ａに露出させることができるため、比較的困難とされて
いる大形（例えば、１００ピン以上）のＱＦＮ７の製造
も可能になる。
【０１２０】さらに、樹脂モールド後に封止体３の裏面
３ａを研磨することにより、裏面３ａに形成されたレジ
ンバリ１６を除去することができるため、レジンフラッ
シュバリなどのレジンバリ１６に起因するモールド金型
１１の圧力管理が不要となり、その結果、モールド工程
における工程管理の容易化を図ることができる。
【０１２１】また、封止体３の裏面３ａに形成されたレ
ジンバリ１６を除去するため、モールド金型１１の清掃
頻度を低減することができ、その結果、モールド工程に
おけるスループットを向上できる。
【０１２２】また、樹脂モールド後に封止体３の裏面３
ａを研磨してリード１ａの被実装面１ｄを確実に裏面３
ａに露出させることができるため、ラミネートモールド
が不要となり、モールド装置の改造などを行う必要がな
く、改造のためのコストを掛けなくて済む。
【０１２３】さらに、ラミネートモールドを行わないた
め、リード切断時のリードクランプの際に発生するクラ
ンプ不良を引き起こすことがなくなり、その結果、リー
ド切断不良の発生を防止できる。
【０１２４】また、ポリアミド系樹脂によって形成され
たブラシ１０を用いて封止体３の裏面３ａを研磨するこ
とにより、封止体３の裏面３ａに反りなどの変形が生じ
ている際にも、この裏面３ａの反り（変形）に応じた数
μｍ程度の研磨量で研磨することができる。
【０１２５】これにより、封止体３の裏面３ａの形状を
維持して裏面研磨によってリード１ａを露出させること
ができる。
【０１２６】また、ポリアミド系樹脂によって形成され
たブラシ１０を用いて封止体３の裏面３ａを研磨するこ
とにより、封止体３の裏面３ａにおいてリード１ａの長
手方向のエッジ部１ｃを湾曲面１ｇに形成することがで
き、かつ、リード１ａの中央部の厚さ (Ｔ1)をリード１
ａの端部の厚さ（Ｔ2)より厚く形成できる（Ｔ1 ＞
Ｔ 2 ）。
【０１２７】これにより、リード１ａの幅方向の中央部
の厚さが端部より厚く形成されていることにより、図４
（ｃ）に示すように、実装基板９などに半田実装を行っ
た際に、半田ペースト１４をリード１ａの幅方向の端部
の湾曲面１ｇ側に十分に回り込ませることができる。し
たがって、半田接続における半田フィレットを十分に形
成でき、その結果、ＱＦＮ７の実装基板９などへの実装
時の接続信頼性を高めることができる。
【０１２８】また、リード１ａの切断工程において、切
断パンチ１２ａをリード１ａの上方（被実装面１ｄ側）
から接触させて加圧することにより、切断くず１３など
の異物を下方に落下させることができる。
【０１２９】これにより、切断くず１３などの異物の収
集を効率良く行うことができ、その結果、前記切断工程
の作業効率を向上できる。
【０１３０】また、切断パンチ１２ａをリード１ａの上
方（被実装面１ｄ側）から接触させて加圧することによ
り、前記異物は、被実装面１ｄと反対側の面に回り込む
ため、リード１ａの被実装面１ｄに前記異物が付着する
ことを防止できる。
【０１３１】これにより、ＱＦＮ７実装時の接続信頼性
を向上できる。
【０１３２】さらに、切断パンチ１２ａをリード１ａの
上方（被実装面１ｄ側）から接触させて加圧することに
より、リードバリ１ｉをリード１ａの被実装面１ｄと反
対側の面に形成することができる。
【０１３３】これにより、リード１ａの被実装面１ｄ
は、バリのない平坦面とすることができるため、前記同
様、ＱＦＮ７実装時の接続信頼性を向上できる。
【０１３４】以上、本発明者によってなされた発明を発
明の実施の形態に基づき具体的に説明したが、本発明は
前記発明の実施の形態に限定されるものではなく、その
要旨を逸脱しない範囲で種々変更可能であることは言う
までもない。
【０１３５】例えば、前記実施の形態では、樹脂モール
ド後の封止体３の裏面３ａの研磨によって裏面３ａに形
成された漏れレジンやレジンフラッシュバリなどのレジ
ンバリ１６を除去する技術について説明したが、図１６
および図１７に示す他の実施の形態のように、レジンバ
リ１６（図６（ｃ）参照）の除去以外の効果も得ること
ができる。
【０１３６】すなわち、図１６は、樹脂モールド後の封
止体３の裏面３ａの研磨によってこの裏面３ａの平坦度
を調整するものであり、これにより、裏面３ａの前記レ
ジンバリ１６を除去することができるとともに、裏面３
ａの所望の平坦度を容易に取得することができる。
【０１３７】さらに、図１７は、樹脂モールド後の封止
体３の裏面３ａの研磨によって封止体３の薄形化を実現
するものであり、これにより、裏面３ａの前記レジンバ
リ１６を除去することができるとともに、ＱＦＮ７（図
１参照）の薄形化をさらに図ることができる。
【０１３８】したがって、前記実施の形態および前記他
の実施の形態の半導体装置の製造方法により、ＱＦＮ７
の裏面３ａのバリ取り、裏面３ａの平坦化およびＱＦＮ
７の薄形化を実現できる。
【０１３９】また、前記実施の形態では、ＱＦＮ７とし
て、タブ埋め込み構造の場合を説明したが、ＱＦＮ７
は、図１８に示す他の実施の形態のように、タブ１ｅを
封止体３の裏面３ａに露出させたタブ露出構造のもので
あってもよい。
【０１４０】この場合には、樹脂モールド後に封止体３
の裏面３ａを研磨して封止体３の裏面３ａに各リード１
ａとタブ１ｅとを露出させることになり、図１８に示す
タブ露出構造のＱＦＮ７においても前記実施の形態で説
明したタブ埋め込み構造のＱＦＮ７と同様の作用効果を
得ることができる。
【０１４１】さらに、前記実施の形態では、タブ１ｅが
Ｘ字形の小クロスタブの場合について説明したが、タブ
１ｅの形状は特に限定されるものではなく、四角形や円
形のものであってもよい。
【０１４２】また、小タブに限らず、半導体チップ２よ
り大きいタイプのタブ１ｅであってもよい。
【０１４３】また、前記実施の形態では、リードフレー
ムがマトリクスフレーム１の場合について説明したが、
前記リードフレームは、単位リードフレーム１ｊを１列
に配置した多連のものであってもよい。
【０１４４】さらに、前記実施の形態では、封止体３の
裏面３ａをブラシ１０によって研磨する場合について説
明したが、ＱＦＮ７の裏面３ａのバリ取り、裏面３ａの
平坦化およびＱＦＮ７の薄形化を実現する方法として
は、ブラシ１０以外の砥石などを用いてもよい。
【０１４５】また、前記実施の形態では、リード切断に
おいて、リード１ａの被実装面１ｄ側から切断刃（切断
パンチ１２ａ）を接触させて加圧切断する場合を説明し
たが、必ずしも被実装面１ｄ側から切断しなくてもよ
く、その反対の面側から切断してもよい。
【０１４６】さらに、本発明の半導体装置の製造方法に
おいて、前記実施の形態で説明した封止体３の裏面研磨
の技術とリード１ａの切断技術に関しては、前記実施の
形態のように両者を行ってもよく、また、何れか一方の
みを行ってもよい。
【０１４７】なお、前記実施の形態においては、半導体
装置が小形のＱＦＮ７の場合について説明したが、前記
半導体装置は、モールドによる樹脂封止形で、かつリー
ドフレームを用いて組み立てるペリフェラル形のもので
あれば、ＱＦＮ７以外の半導体装置であってもよい。
【０１４８】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。
【０１４９】（１）．樹脂モールド後に封止体の裏面を
研磨することにより、封止体の裏面に形成されたレジン
バリを除去することができ、その結果、リードの被実装
面を確実に露出させることができる。これにより、半導
体装置実装時のリードの被実装面における接続領域（め
っき領域）を確保することができ、その結果、半導体装
置の接続信頼性を向上できる。
【０１５０】（２）．樹脂モールド後に封止体の裏面を
研磨することにより、封止体の裏面に形成されたレジン
バリを除去することができるため、レジンフラッシュバ
リなどのレジンバリに起因するモールド金型の圧力管理
が不要となり、その結果、モールド工程における工程管
理の容易化を図ることができる。
【０１５１】（３）．樹脂モールド後に封止体の裏面を
研磨してリードの被実装面を確実に露出させることがで
きるため、ラミネートモールドが不要となり、モールド
装置の改造などを行う必要がなく、改造のためのコスト
を掛けなくて済むとともに、ラミネートモールドを行わ
ないため、リード切断時のリードクランプの際に発生す
るクランプ不良を引き起こすことがなくなり、その結
果、リード切断不良の発生を防止できる。
【０１５２】（４）．ポリアミド系樹脂によって形成さ
れたブラシを用いて研磨することにより、封止体の裏面
に反りなどの変形が生じている際にも、この裏面の反り
に応じた数μｍ程度の研磨量で研磨することができる。
【０１５３】（５）．ポリアミド系樹脂によって形成さ
れたブラシを用いて研磨することにより、封止体の裏面
においてリードの長手方向のエッジ部を湾曲面に形成す
ることができる。したがって、リードの幅方向の中央部
の厚さを端部より厚く形成できるため、実装基板などに
半田実装を行った際に、半田ペーストをリードの幅方向
の端部の湾曲面側に十分に回り込ませることができる。
これにより、半田接続における半田フィレットを十分に
形成でき、その結果、半導体装置実装時の接続信頼性を
高めることができる。
【０１５４】（６）．リード切断工程において、切断刃
をリードの上方から接触させて加圧切断することによ
り、切断くずなどの異物を下方に落下させることができ
る。これにより、前記異物の収集を効率良く行うことが
でき、その結果、切断工程の作業効率を向上できる。
【０１５５】（７）．切断刃をリードの上方から接触さ
せて加圧切断することにより、前記異物は、リードの被
実装面と反対側の面に回り込むため、被実装面に前記異
物が付着することを防止できる。これにより、半導体装
置実装時の接続信頼性を向上できる。さらに、リードバ
リをリードの上側に形成することができ、これにより、
半導体装置実装時の接続信頼性を向上できる。
【図面の簡単な説明】
【図１】本発明による半導体装置（ＱＦＮ）の構造の実
施の形態の一例を示す斜視図である。
【図２】図１に示すＱＦＮの構造を示す底面図である。
【図３】図１に示すＱＦＮの構造を示す断面図である。
【図４】（ａ),（ｂ),（ｃ）は図１に示すＱＦＮの実装
基板への実装状態の一例を示す図であり、（ａ）は部分
断面図、（ｂ）はリード長手方向の半田接続部の拡大部
分断面図、（ｃ）はリード幅方向の半田接続部の拡大部
分断面図である。
【図５】図１に示すＱＦＮの製造方法における組み立て
手順の一例を示す製造プロセスフロー図である。
【図６】（ａ),（ｂ),（ｃ),（ｄ),（ｅ),（ｆ）は図５
に示す各工程に応じた被処理物の構造の一例を示す断面
図である。
【図７】図１に示すＱＦＮの製造工程においてモールド
終了後の封止体の裏面へのレジンバリの付着状態の一例
を示す断面図である。
【図８】図１に示すＱＦＮの製造に用いられるリードフ
レームの一例であるマトリクスフレームの構造を示す平
面図である。
【図９】図８に示すマトリクスフレームにおける単位リ
ードフレームの構造の一例を示す部分平面図である。
【図１０】図１に示すＱＦＮの製造のワイヤボンディン
グ工程におけるワイヤリングの方法の一例を示す部分断
面図である。
【図１１】図１に示すＱＦＮの製造におけるモールド状
態の一例を示す部分断面図である。
【図１２】（ａ),（ｂ),（ｃ）は図１に示すＱＦＮの製
造においてモールド終了後のマトリクスフレームの状態
の一例を示す図であり、（ａ）は部分拡大平面図、
（ｂ)は（ａ）のＡ−Ａ線に沿う断面図、（ｃ) は
（ａ）のＢ−Ｂ線に沿う断面図である。
【図１３】図１に示すＱＦＮの製造における封止体裏面
研磨の研磨状態の一例を示す部分断面図である。
【図１４】図１に示すＱＦＮの製造における封止体裏面
研磨の研磨状態の一例を示す平面図である。
【図１５】（ａ),（ｂ),（ｃ),（ｄ）は図１に示すＱＦ
Ｎの製造におけるリード切断手順の一例を示す部分断面
図である。
【図１６】本発明の半導体装置の製造方法の応用例であ
る平坦度修正方法を示す断面図である。
【図１７】本発明の半導体装置の製造方法の応用例であ
るパッケージ厚さ調整方法を示す断面図である。
【図１８】本発明による他の実施の形態の半導体装置
（ＱＦＮ）の構造を示す断面図である。
【図１９】（ａ),（ｂ）は本発明の半導体装置に対する
比較例の半導体装置（ＱＦＮ）のモールド方法および構
造を示す図であり、（ａ）はモールド状態を示す部分断
面図、（ｂ）は比較例のＱＦＮの断面図である。
【符号の説明】
１ マトリクスフレーム（リードフレーム） １ａ リード １ｂ インナ部 １ｃ エッジ部 １ｄ 被実装面 １ｅ タブ １ｆ 枠部 １ｇ 湾曲面 １ｈ 裏面 １ｉ リードバリ １ｊ 単位リードフレーム １ｋ ガイド孔 １ｌ タブ吊りリード １ｍ スリット ２ 半導体チップ ２ａ パッド（表面電極） ２ｂ 主面 ２ｃ 裏面 ３ 封止体 ３ａ 裏面（半導体装置実装側の面） ４ ワイヤ（接続部材） ５ ダイボンド材 ６ キャピラリ ７ ＱＦＮ（半導体装置） ８ 半田めっき層（めっき層） ９ 実装基板 ９ａ ランド ９ｂ ソルダレジスト １０ ブラシ １１ モールド金型 １１ａ 上金型 １１ｂ 下金型 １１ｃ キャビティ １２ 切断金型 １２ａ 切断パンチ（切断刃） １２ｂ リードカットダイ １２ｃ ストリッパ １３ 切断くず １４ 半田ペースト １５ モールド樹脂 １６ レジンバリ １７ ヒートステージ １８ ゲート １９ ランナ ２０ 研磨ステージ ２１ マスク治具 ２１ａ 貫通孔 ２１ｂ 裏面 ２２ ノズル ２３ 冷却水 ２４ 往復移動 ２５ ＱＦＮ
フロントページの続き (72)発明者 山口 嘉彦 山形県米沢市大字花沢字八木橋東３の3274 日立米沢電子株式会社内 (72)発明者 小林 昇市 山形県米沢市大字花沢字八木橋東３の3274 日立米沢電子株式会社内 (72)発明者 土屋 孝司 山形県米沢市大字花沢字八木橋東３の3274 日立米沢電子株式会社内 Ｆターム(参考） 5F061 AA01 BA01 CA21 CB13 DD12 DD13 EA13 5F067 AA01 AA16 AB03 AB04 BC11 DC12 DC16 DE01 DE19 EA04

Claims (15)

    【特許請求の範囲】
  1. 【請求項１】 樹脂封止形の半導体装置であって、 半導体チップを支持するタブと、 前記半導体チップが樹脂封止されて形成された封止体
    と、 前記タブの周囲に配置され、前記封止体の半導体装置実
    装側の面に露出する複数のリードと、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続する接続部材とを有し、 前記リードの幅方向の両エッジ部が湾曲面からなり、前
    記湾曲面を含む前記リードの被実装面の中央部を前記封
    止体の前記半導体装置実装側の面より突出させたことを
    特徴とする半導体装置。
  2. 【請求項２】 樹脂封止形の半導体装置であって、 半導体チップを支持するタブと、 前記半導体チップが樹脂封止されて形成された封止体
    と、 銅合金によって形成され、前記タブの周囲に配置される
    とともに前記封止体の半導体装置実装側の面に露出し、
    前記半導体装置実装側の面から露出した箇所にめっき層
    が形成された複数のリードと、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続する接続部材とを有し、 前記リードの幅方向の両エッジ部が湾曲面からなり、前
    記湾曲面を含む前記リードの被実装面の中央部を前記封
    止体の前記半導体装置実装側の面より突出させたことを
    特徴とする半導体装置。
  3. 【請求項３】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップを支持可能なタブの周囲に複数のリードが
    配置されたリードフレームを準備する工程と、 前記タブと前記半導体チップとを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続部材によって接続する工程と、 前記リードフレームの半導体チップ配置側において前記
    半導体チップおよび前記接続部材を樹脂モールドして半
    導体装置実装側の面に前記複数のリードを配置して封止
    体を形成する工程と、 前記封止体の前記半導体装置実装側の面を研磨して前記
    複数のリードを露出させる工程と、 複数の前記リードを前記リードフレームの枠部から分離
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  4. 【請求項４】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップを支持可能なタブの周囲に複数のリードが
    配置されたリードフレームを準備する工程と、 前記タブと前記半導体チップとを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続部材によって接続する工程と、 前記リードフレームの半導体チップ配置側において前記
    半導体チップおよび前記接続部材を樹脂モールドして、
    隣り合った前記リードのそれぞれのインナ部を分離した
    状態で半導体装置実装側の面に前記複数のリードと前記
    タブとを配置して封止体を形成する工程と、 前記封止体の前記半導体装置実装側の面を研磨して前記
    複数のリードおよび前記タブを露出させる工程と、 複数の前記リードを前記リードフレームの枠部から分離
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  5. 【請求項５】 請求項３記載の半導体装置の製造方法で
    あって、前記リードフレームとして、銅合金によって形
    成された前記リードフレームを用い、樹脂モールド後、
    前記リードの前記被実装面にめっき層を形成することを
    特徴とする半導体装置の製造方法。
  6. 【請求項６】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップを支持可能なタブの周囲に複数のリードが
    配置されたリードフレームを準備する工程と、 前記タブと前記半導体チップとを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続部材によって接続する工程と、 前記リードフレームの半導体チップ配置側において前記
    半導体チップおよび前記接続部材を樹脂モールドして、
    隣り合った前記リードのそれぞれのインナ部を分離した
    状態で半導体装置実装側の面に前記複数のリードを配置
    して封止体を形成する工程と、 前記封止体の前記半導体装置実装側の面を研磨して前記
    複数のリードを露出させる工程と、 前記封止体の前記半導体装置実装側の面を上方に向けて
    前記リードフレームを切断金型に載置した後、前記リー
    ドの被実装面側から前記切断金型の切断刃によって前記
    リードを加圧してそれぞれの前記リードを前記リードフ
    レームの枠部から切断分離する工程とを有することを特
    徴とする半導体装置の製造方法。
  7. 【請求項７】 樹脂封止形の半導体装置の製造方法であ
    って、 銅合金によって形成され、半導体チップを支持可能なタ
    ブの周囲に複数のリードが配置されたリードフレームを
    準備する工程と、 前記タブと前記半導体チップとを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続部材によって接続する工程と、 前記リードフレームの半導体チップ配置側において前記
    半導体チップおよび前記接続部材を樹脂モールドして、
    隣り合った前記リードのそれぞれのインナ部を分離した
    状態で半導体装置実装側の面に前記複数のリードを配置
    して封止体を形成する工程と、 前記封止体の前記半導体装置実装側の面を研磨して前記
    複数のリードを露出させる工程と、 前記半導体装置実装側の面から露出した前記リードの被
    実装面にめっき層を形成する工程と、 前記封止体の前記半導体装置実装側の面を上方に向けて
    前記リードフレームを切断金型に載置した後、前記リー
    ドの被実装面側から前記切断金型の切断刃によって前記
    リードを加圧してそれぞれの前記リードを前記リードフ
    レームの枠部から切断分離する工程とを有することを特
    徴とする半導体装置の製造方法。
  8. 【請求項８】 請求項３記載の半導体装置の製造方法で
    あって、前記封止体の前記半導体装置実装側の面を研磨
    する際に、砥粒を付着させたポリアミド系樹脂からなる
    ブラシを用いて研磨することを特徴とする半導体装置の
    製造方法。
  9. 【請求項９】 樹脂封止形の半導体装置の製造方法であ
    って、 半導体チップを支持可能なタブの周囲に複数のリードが
    配置されたリードフレームを準備する工程と、 前記タブと前記半導体チップとを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続部材によって接続する工程と、 前記リードフレームの半導体チップ配置側において前記
    半導体チップおよび前記接続部材を樹脂モールドして、
    隣り合った前記リードのそれぞれのインナ部を分離した
    状態で半導体装置実装側の面に前記複数のリードを配置
    して封止体を形成する工程と、 砥粒を付着させたポリアミド系樹脂からなるブラシを用
    いて前記封止体の前記半導体装置実装側の面を研磨して
    前記複数のリードを露出させる工程と、 前記封止体の前記半導体装置実装側の面を上方に向けて
    前記リードフレームを切断金型に載置した後、前記リー
    ドの被実装面側から前記切断金型の切断刃によって前記
    リードを加圧してそれぞれの前記リードを前記リードフ
    レームの枠部から切断分離する工程とを有することを特
    徴とする半導体装置の製造方法。
  10. 【請求項１０】 樹脂封止形の半導体装置の製造方法で
    あって、 銅合金によって形成され、半導体チップを支持可能なタ
    ブの周囲に複数のリードが配置されたリードフレームを
    準備する工程と、 前記タブと前記半導体チップとを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続部材によって接続する工程と、 前記リードフレームの半導体チップ配置側において前記
    半導体チップおよび前記接続部材を樹脂モールドして、
    隣り合った前記リードのそれぞれのインナ部を分離した
    状態で半導体装置実装側の面に前記複数のリードを配置
    して封止体を形成する工程と、 砥粒を付着させたポリアミド系樹脂からなるブラシを用
    いて前記封止体の前記半導体装置実装側の面を研磨して
    前記複数のリードを露出させる工程と、 前記半導体装置実装側の面から露出した前記リードの被
    実装面にめっき層を形成する工程と、 複数の前記リードを前記リードフレームの枠部から分離
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  11. 【請求項１１】 樹脂封止形の半導体装置の製造方法で
    あって、 銅合金によって形成され、半導体チップを支持可能なタ
    ブの周囲に複数のリードが配置されたリードフレームを
    準備する工程と、 前記タブと前記半導体チップとを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続部材によって接続する工程と、 前記リードフレームの半導体チップ配置側において前記
    半導体チップおよび前記接続部材を樹脂モールドして、
    隣り合った前記リードのそれぞれのインナ部を分離した
    状態で半導体装置実装側の面に前記複数のリードを配置
    して封止体を形成する工程と、 砥粒を付着させたポリアミド系樹脂からなるブラシを用
    いて前記封止体の前記半導体装置実装側の面を研磨して
    前記複数のリードを露出させる工程と、 前記半導体装置実装側の面から露出した前記リードの被
    実装面にめっき層を形成する工程と、 前記封止体の前記半導体装置実装側の面を上方に向けて
    前記リードフレームを切断金型に載置した後、前記リー
    ドの被実装面側から前記切断金型の切断刃によって前記
    リードを加圧してそれぞれの前記リードを前記リードフ
    レームの枠部から切断分離する工程とを有することを特
    徴とする半導体装置の製造方法。
  12. 【請求項１２】 樹脂封止形の半導体装置の製造方法で
    あって、 銅合金によって形成され、半導体チップを支持可能なタ
    ブの周囲に複数のリードが配置されたリードフレームを
    準備する工程と、 前記タブと前記半導体チップとを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとをボンディング用のワイヤによって接続する工程
    と、 前記リードフレームの半導体チップ配置側において前記
    半導体チップおよび前記ワイヤを樹脂モールドして、隣
    り合った前記リードのそれぞれのインナ部を分離した状
    態で半導体装置実装側の面に前記複数のリードを配置し
    て封止体を形成する工程と、 砥粒を付着させたポリアミド系樹脂からなるブラシを用
    いて前記封止体の前記半導体装置実装側の面を研磨して
    前記複数のリードを露出させる工程と、 前記半導体装置実装側の面から露出した前記リードの被
    実装面に半田めっき層を形成する工程と、 前記封止体の前記半導体装置実装側の面を上方に向けて
    前記リードフレームを切断金型に載置した後、前記リー
    ドの被実装面側から前記切断金型の切断刃によって前記
    リードを加圧してそれぞれの前記リードを前記リードフ
    レームの枠部から切断分離する工程とを有することを特
    徴とする半導体装置の製造方法。
  13. 【請求項１３】 樹脂封止形の半導体装置の製造方法で
    あって、 半導体チップを支持可能なタブの周囲に複数のリードが
    配置されたリードフレームを準備する工程と、 前記タブと前記半導体チップとを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続部材によって接続する工程と、 前記リードフレームの半導体チップ配置側において前記
    半導体チップおよび前記接続部材を樹脂モールドして、
    隣り合った前記リードのそれぞれのインナ部を分離した
    状態で半導体装置実装側の面に前記複数のリードを配置
    して封止体を形成する工程と、 砥粒を付着させたポリアミド系樹脂からなるブラシを用
    いて前記封止体の前記半導体装置実装側の面を、この面
    の反りに応じた研磨量で研磨して前記複数のリードを露
    出させる工程と、 複数の前記リードを前記リードフレームの枠部から分離
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  14. 【請求項１４】 樹脂封止形の半導体装置の製造方法で
    あって、 半導体チップを支持可能なタブの周囲に複数のリードが
    配置されたリードフレームを準備する工程と、 前記タブと前記半導体チップとを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続部材によって接続する工程と、 前記リードフレームの半導体チップ配置側において前記
    半導体チップおよび前記接続部材を樹脂モールドして、
    隣り合った前記リードのそれぞれのインナ部を分離した
    状態で半導体装置実装側の面に前記複数のリードを配置
    して封止体を形成する工程と、 砥粒を付着させたポリアミド系樹脂からなるブラシを用
    いて前記封止体の前記半導体装置実装側の面を研磨し
    て、前記リードの幅方向の両エッジ部を湾曲面に形成す
    るとともにこの湾曲面を含む前記リードの被実装面の中
    央部を前記封止体の前記半導体装置実装側の面より突出
    させる工程と、 複数の前記リードを前記リードフレームの枠部から分離
    する工程とを有することを特徴とする半導体装置の製造
    方法。
  15. 【請求項１５】 樹脂封止形の半導体装置の製造方法で
    あって、 半導体チップを支持可能なタブの周囲に複数のリードが
    配置されたリードフレームを準備する工程と、 前記タブと前記半導体チップとを接合する工程と、 前記半導体チップの表面電極とこれに対応する前記リー
    ドとを接続部材によって接続する工程と、 前記リードフレームの半導体チップ配置側において前記
    半導体チップおよび前記接続部材を樹脂モールドして半
    導体装置実装側の面に前記複数のリードを配置して封止
    体を形成する工程と、 前記封止体の前記半導体装置実装側の面を上方に向けて
    前記リードフレームを切断金型に載置した後、前記リー
    ドの被実装面側から前記切断金型の切断刃によって前記
    リードを加圧してそれぞれの前記リードを前記リードフ
    レームの枠部から切断分離する工程とを有することを特
    徴とする半導体装置の製造方法。
JP37126099A 1999-12-27 1999-12-27 半導体装置の製造方法 Expired - Fee Related JP3878781B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP37126099A JP3878781B2 (ja) 1999-12-27 1999-12-27 半導体装置の製造方法
TW089125919A TW527659B (en) 1999-12-27 2000-12-05 Semiconductor device and its manufacturing method
US09/733,929 US6399423B2 (en) 1999-12-27 2000-12-12 Semiconductor device an a method of manufacturing the same
KR1020000075885A KR100684625B1 (ko) 1999-12-27 2000-12-13 반도체장치 및 그 제조방법
US10/108,483 US6590276B2 (en) 1999-12-27 2002-03-29 Semiconductor device and a method of manufacturing the same
US10/108,439 US6667193B2 (en) 1999-12-27 2002-03-29 Semiconductor device and a method of manufacturing the same
US10/669,564 US6897097B2 (en) 1999-12-27 2003-09-25 Semiconductor device and a method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37126099A JP3878781B2 (ja) 1999-12-27 1999-12-27 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006068541A Division JP2006173656A (ja) 2006-03-14 2006-03-14 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2001189410A true JP2001189410A (ja) 2001-07-10
JP3878781B2 JP3878781B2 (ja) 2007-02-07

Family

ID=18498408

Family Applications (1)

Application Number Title Priority Date Filing Date
JP37126099A Expired - Fee Related JP3878781B2 (ja) 1999-12-27 1999-12-27 半導体装置の製造方法

Country Status (4)

Country Link
US (4) US6399423B2 (ja)
JP (1) JP3878781B2 (ja)
KR (1) KR100684625B1 (ja)
TW (1) TW527659B (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780679B2 (en) 2002-03-20 2004-08-24 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US6809405B2 (en) 2001-12-14 2004-10-26 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
JP2005199364A (ja) * 2004-01-13 2005-07-28 Yuichiro Niizaki 金属および合成樹脂からなるブラシ毛素材および研磨ブラシ
US7019388B2 (en) 2002-12-26 2006-03-28 Renesas Technology Corp. Semiconductor device
JP2011071558A (ja) * 2011-01-11 2011-04-07 Rohm Co Ltd 電子部品およびその製造方法
CN102097734A (zh) * 2009-12-14 2011-06-15 昆山均瑞电子科技有限公司 扁平式连接器端子的制作方法
JP2015173170A (ja) * 2014-03-11 2015-10-01 セイコーインスツル株式会社 樹脂封止金型およびそれを用いた半導体装置の製造方法
US10062638B2 (en) 2016-03-08 2018-08-28 J-Devices Corporation Semiconductor package and a method for manufacturing a semiconductor device

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001011677A1 (fr) * 1999-08-09 2001-02-15 Rohm Co., Ltd. Procede de fabrication d'un dispositif a semi-conducteur
JP3878781B2 (ja) * 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3660861B2 (ja) * 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002118222A (ja) 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
JP2002184934A (ja) * 2000-12-13 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4547086B2 (ja) 2000-12-25 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
MY130826A (en) * 2001-07-25 2007-07-31 Integrated Device Tech Lead formation, assembly strip test, and singulation method and system
US6720786B2 (en) 2001-07-25 2004-04-13 Integrated Device Technology, Inc. Lead formation, assembly strip test, and singulation system
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
JP2003092379A (ja) * 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置
US6470594B1 (en) * 2001-09-21 2002-10-29 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication utilizing vent holes or gaps
JP4015490B2 (ja) * 2001-09-26 2007-11-28 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100778657B1 (ko) * 2001-10-06 2007-11-22 페어차일드코리아반도체 주식회사 다이오드 패키지
TW523887B (en) 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
KR100468748B1 (ko) * 2002-07-12 2005-01-29 삼성전자주식회사 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
US7012324B2 (en) * 2003-09-12 2006-03-14 Freescale Semiconductor, Inc. Lead frame with flag support structure
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP4515276B2 (ja) * 2005-01-31 2010-07-28 日東電工株式会社 配線回路基板集合体
US7785482B2 (en) * 2005-12-07 2010-08-31 General Electric Company Method of making an ignition device
US20070128563A1 (en) * 2005-12-07 2007-06-07 Kanakasabapathi Subramanian Ignition device for a gas appliance and method of operation
US7759806B2 (en) * 2007-09-20 2010-07-20 Stats Chippac Ltd. Integrated circuit package system with multiple device units
CN102194708A (zh) * 2010-03-19 2011-09-21 万国半导体有限公司 一种薄型封装的工艺
CN102107192A (zh) * 2010-12-01 2011-06-29 铜陵三佳科技股份有限公司 半导体封装设备下模面擦洗装置
CN103887225B (zh) * 2012-12-21 2017-02-22 万国半导体股份有限公司 基于铝合金引线框架的半导体器件及制备方法
US11432407B2 (en) 2016-10-28 2022-08-30 Xfmrs, Inc. Electrical component package with reinforced molded pins
US10531573B2 (en) * 2016-10-28 2020-01-07 Xfmrs, Inc. Electrical component package with reinforced molded pins

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6396947A (ja) * 1986-10-13 1988-04-27 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
JPH02240940A (ja) 1989-03-15 1990-09-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
US5327104A (en) * 1991-10-21 1994-07-05 Seiko Epson Corporation Piezoelectric oscillator formed in resin package containing, IC chip and piezoelectric oscillator element
JP3170199B2 (ja) * 1996-03-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法及び基板フレーム
JP2810647B2 (ja) * 1996-04-30 1998-10-15 山一電機株式会社 Ｉｃパッケージ
JPH11195743A (ja) 1998-01-06 1999-07-21 Hitachi Ltd 半導体装置およびその製造方法
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
JP3878781B2 (ja) * 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6809405B2 (en) 2001-12-14 2004-10-26 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7160759B2 (en) 2001-12-14 2007-01-09 Hitachi, Ltd. Semiconductor device and method of manufacturing the same
US7507606B2 (en) 2001-12-14 2009-03-24 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US6780679B2 (en) 2002-03-20 2004-08-24 Renesas Technology Corp. Semiconductor device and method of manufacturing the same
US7019388B2 (en) 2002-12-26 2006-03-28 Renesas Technology Corp. Semiconductor device
JP2005199364A (ja) * 2004-01-13 2005-07-28 Yuichiro Niizaki 金属および合成樹脂からなるブラシ毛素材および研磨ブラシ
CN102097734A (zh) * 2009-12-14 2011-06-15 昆山均瑞电子科技有限公司 扁平式连接器端子的制作方法
JP2011071558A (ja) * 2011-01-11 2011-04-07 Rohm Co Ltd 電子部品およびその製造方法
JP2015173170A (ja) * 2014-03-11 2015-10-01 セイコーインスツル株式会社 樹脂封止金型およびそれを用いた半導体装置の製造方法
US10062638B2 (en) 2016-03-08 2018-08-28 J-Devices Corporation Semiconductor package and a method for manufacturing a semiconductor device
US10559523B2 (en) 2016-03-08 2020-02-11 J-Devices Corporation Semiconductor package and a method for manufacturing a semiconductor device
US11322431B2 (en) 2016-03-08 2022-05-03 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device having outer terminal portions with conductive layer on outer end surfaces and method of manufacturing a semiconductor device
US11887915B2 (en) 2016-03-08 2024-01-30 Amkor Technology Japan, Inc. Semiconductor device having outer terminal portions with conductive layer on outer end surfaces and a method of manufacturing a semiconductor device

Also Published As

Publication number Publication date
US20020102771A1 (en) 2002-08-01
US6399423B2 (en) 2002-06-04
US6897097B2 (en) 2005-05-24
TW527659B (en) 2003-04-11
KR100684625B1 (ko) 2007-02-20
US20040058479A1 (en) 2004-03-25
JP3878781B2 (ja) 2007-02-07
US6667193B2 (en) 2003-12-23
US20010041424A1 (en) 2001-11-15
US20020106836A1 (en) 2002-08-08
KR20010062373A (ko) 2001-07-07
US6590276B2 (en) 2003-07-08

Similar Documents

Publication Publication Date Title
JP3878781B2 (ja) 半導体装置の製造方法
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR100859624B1 (ko) 반도체 장치의 제조 방법
JP3704304B2 (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US20020041025A1 (en) Semiconductor device and method of manufacturing the same
JP2002134676A (ja) リードフレーム及びそれを備えた半導体パッケージ、並びにその半導体パッケージの製造方法
JP2003124421A (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
US6716675B2 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
US7056768B2 (en) Cutting method and method of manufacturing semiconductor device
US7838972B2 (en) Lead frame and method of manufacturing the same, and semiconductor device
JP2001244399A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
US9418920B2 (en) Integrated circuit (IC) package with thick die pad functioning as a heat sink
JP2006173656A (ja) 半導体装置の製造方法
JP4066050B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2002184795A (ja) 半導体装置の製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JP2002164496A (ja) 半導体装置およびその製造方法
JP2004319884A (ja) 半導体装置およびその製造方法
JP2001230268A (ja) 半導体装置の製造方法
JP2002064175A (ja) 半導体装置の製造方法および半導体装置
KR19990049171A (ko) 마이크로 볼 그리드 어레이 패키지의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041028

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20041028

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050809

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051006

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060425

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060718

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061017

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061106

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101110

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111110

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121110

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131110

Year of fee payment: 7

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees