TW527659B - Semiconductor device and its manufacturing method - Google Patents

Semiconductor device and its manufacturing method Download PDF

Info

Publication number
TW527659B
TW527659B TW089125919A TW89125919A TW527659B TW 527659 B TW527659 B TW 527659B TW 089125919 A TW089125919 A TW 089125919A TW 89125919 A TW89125919 A TW 89125919A TW 527659 B TW527659 B TW 527659B
Authority
TW
Taiwan
Prior art keywords
lead
semiconductor wafer
leads
semiconductor
package
Prior art date
Application number
TW089125919A
Other languages
English (en)
Inventor
Takao Matsuura
Yoshihiko Yamaguchi
Shouichi Kobayashi
Kouji Tsuchiya
Original Assignee
Hitachi Ltd
Hitachi Yonezawa Electronics
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Yonezawa Electronics filed Critical Hitachi Ltd
Application granted granted Critical
Publication of TW527659B publication Critical patent/TW527659B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4835—Cleaning, e.g. removing of solder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Description

527659 A7 _____ B7 五、發明說明（i) 本發明係關於半導體製造技術，特別是關於，應用在 提高面安裝型之半導體裝置在安裝時之連接可靠性時，很 有效之技術。 以下所說明之技術係在硏究、完成本發明時，由本發 明人所檢討者，其槪要如下。 有一種設法達成小型化之樹脂封裝型之半導體裝置， 稱作 Q F N ( Quad Flat Nonleaded Package )之半導體組 件。 · Q F N係將配置在支持半導體晶片之翼片周圍之多數 薄板狀之引線，配置在封裝體之背面（半導體裝置安裝側 之一面）之面安裝型組件，同時具有，使用引線框架，且 僅將其一面用樹脂塑模之單面塑模構造。 再者，Q F N因在封裝體之背面配置各引線，因此對 此等引線，.必須確保焊接安裝於安裝基板等時之安裝面積 (連接領域）。 因此，Q F N係使用膜片進行塑模（以後這種塑模方 法稱作薄片塑模-L a m i n a t e Μ ο 1 d )，以防止在封裝體背面 之引線形成塑模樹脂之毛邊（漏出之樹脂造成之樹脂毛邊 或樹脂飛濺造成之毛邊等，以後統稱爲樹脂毛邊）。 亦即，在塑模時，於塑造用膜具空腔內，使上述膜片 密接在封裝體之背面，藉此防止樹脂毛邊附著在封裝體背 面之引線。
再者，Q F N之構造係記載於，例如，日本、株式會 社PRESS JOURNAL 1998年7月27曰發行，「月干[J 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ·. ------------- (請先閱讀背面之注意事項再填頁) . 經濟部智慧財產局員工消費合作社印製 _ 4 - 527659 A7 B7 五、發明說明（2 )
Semiconductor World 1 998年增刊號，9 9 '半導體組立· 檢查技術」，5 6頁、5 7頁。 惟，上述技術之Q F N因其構造上，安裝時之變位（ stand off )高度差不多等於焊錫厚度，非常小，若在封裝 體背面之引線附近形成有樹脂毛邊，則在安裝q j? N時之 焊錫濕潤性會極端惡化。 而且’ QFN係如弟1 9圖（a )之比較例所示，因 塑模時之樹脂塡充壓力等之影響，引線1 a有時會向半導 體晶片2側變形，這個時候，如第1 9圖（b )之比較例 之Q F N 2 5所示，容易在變形之引線1 a之下側（背 面側）形成樹脂飛濺等造成之樹脂毛邊1 6。 此樹脂毛邊1 6的問題是很難以高壓水等已知之毛邊 去除法去除。 經濟部智慧財產局員工消費合作社印製 同時’ Q F N等之單面塑模構造之半導體組件，有時 也會採薄片塑模，但縱使採用薄片塑模，要完全消除樹脂 毛邊也很困難，同時，另有將塑模裝置改裝成薄片塑模用 之裝置需要成本之問題。而且，以薄片塑模法塑模Q F N 時，有時會在塡充於引線間之樹脂形成薄片之皺紋造成之 突起，此突起妨礙到切斷引線時由切斷用模具夾住引線之 動作，會干擾到引線之切斷成爲問題。 再者，在引線切斷製程，切斷時，若是從引線之上方 (與被安裝面相反之面之方向）以衝切用刃對引線加壓而 切斷時，會在引線之下側（被安裝面側）形成引線毛邊， 引起安裝Q F N時之接續不良，而有使連接可靠性降低之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -5- 527659 A7 ____ B7 五、發明說明（3 ) 問題。 同時，Q F N之各構成材料因加工時之熱量而變形， 無法確保其平坦性會成爲問題。 同時，在製造QFN時，爲了要防止在封裝體之背面 形成樹脂毛邊，必須嚴格管理塑模用模具之面壓，也是問 題。 而這個時候，必須頻繁淸掃塑模用模具又是問題。 在日本國特開平1 1 - 1 9 5 7 4 3號公報與特開平 2 - 2 4 0 9 4 0公報揭示有，硏磨半導體裝置之背面側， 使引線露出在此背面之技術，但前者並不是針對單面塑模 構造之記述，另一方面，後者係硏磨半導體裝置之背面側 ，將一體之引線分離成個別引線之技術，並沒有對相鄰引 線之內部預先成分離狀態之半導體裝置之記載。 本發明之目的在提供，可提高安裝時之連接可靠性之 半導體裝置及其製造方法。 本發明之其他目的在提供，可以將製程管理容易化之 半導體裝置及其製造方法。 本發明之上述及其他目的以及新穎之特徵，可以從本 說明書中之記述及附圖獲得進一'步之瞭解。 亦即，本發明之半導體裝置具備有：支持半導體晶片 之翼片；以樹脂封裝上述半導體晶片而形成之封裝體；配 置在上述翼片之周圍，露出在上述封裝體之半導體裝置安 裝側之面上之多數引線；以及，連接上述半導體晶片之表 面電極與相對應之上述引線之連接構件，上述引線之寬度 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） • Ί I I I.----— — — — — · I I (請先閱讀背面之注意事項再填mi頁) 訂： i線- 經濟部智慧財產局員工消費合作社印製 -6- 527659 A7 B7 五、發明說明（ 方向之雨邊緣部由彎曲面構成，而令包含上述彎曲面在內 之上述引線之被安裝面之中央部從上述封裝體之上述半導 體裝置安裝側之一面突出。 同時，本發明之半導體裝置之製造方法包含有：準備 ’在可支持半導體晶片之翼片周圍配置多數引線之引線框 架之製程；接合上述翼片與上述半導體晶片之製程；以連 接構件連接上述半導體晶片之表面電極與相對應之上述引 線之製程；在上述引線框架之半導體晶片配置側用樹脂塑 膜上述半導體晶片及上述連接構件，在半導體安裝側之一 面配置上述多數引線而形成封裝體之製程；硏磨上述封裝 體之上述半導體安裝側之一面，使上述多數引線露出之製 程；以及，從上述引線框架之框部分離多數上述引線之製 程。 依據本發明時，在安裝半導體裝置時，可以使必要之 引線確實露出到連接領域，其結果，可以提高將半導體裝 置安裝於安裝基板時之連接可靠性。 同時，本發明之半導體裝置之製造方法，包含有：準 備，由銅合金形成，在可支持半導體晶片之翼片周圍配置 多數引線之引線框架之製程；接合上述翼片與上述半導體 晶片之製程；以連接構件連接上述半導體晶片之表面電極 與相對應之上述引線之製程；在上述引線框架之半導體晶 片配置側用樹脂塑膜上述半導體晶片及上述連接構件，以 分離相鄰之上述引線之各內部之狀態，在半導體安裝側之 一面配置上述多數引線，而形成封裝體之製程；硏磨上述 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） J,--------------.— (請先閱讀背面之注意事項再填mil頁) 訂· _ •線· 經濟部智慧財產局員工消費合作社印製 527659 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（5 ) 封裝體之上述半導體安裝側之一面，使上述多數引線露出 之製程；在從上述半導體安裝側之一面露出之上述引線之 被安裝面形成鍍焊錫層之製程；以及，令上述封裝體之上 述半導體裝置安裝側之一面朝向上方，將上述引線框架載 置於切斷用模具後，從上述引線之被安裝面側以上述切斷 用模具之衝切用刃對上述引線加壓，從上述引線框架之框 部切斷分離各該上述引線之製程。 同時，本發明之半導體裝置之製造方法，包含有：準 備，由銅合金形成，在可支持半導體晶片之翼片周圍配置 多數引線之引線框架之製程；接合上述翼片與上述半導體 晶片之製程；以搭接用之導線連接上述半導體晶片之表面 電極與相對應之上述引線之製程；在上述引線框架之半導 體晶片配置側用樹脂塑膜上述半導體晶片及上述導線，以 分離相鄰之上述引線之各內部之狀態，在半導體安裝側之 一面配置上述多數引線，而形成封裝體之製程；以附著有 砥粒之polyannde系樹脂構成之刷子，硏磨上述封裝體之上 述半導體安裝側之一面，使上述多數引線露出之製程；在 從上述半導體安裝側之一面露出之上述引線之被安裝面形 成鍍焊錫層之製程；以及，令上述封裝體之上述半導體裝 置安裝側之一面朝向上方，將上述引線框架載置於切斷用 模具後，從上述引線之被安裝面側以上述切斷用模具之衝 切用刃對上述引線加壓，從上述引線框架之框部切斷分離 各該上述引線之製程。 在以下之實施形態，除了有特別需要時以外，原則上 (請先閱讀背面之注意事項再填ml頁) 裝 · -線- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -8- 527659 A7 B7 五、發明說明（6 ) 同一或相同部分之說明將不重複。 同時，爲了方便上，以下之實施形態在有需要時，將 分割成多數段落或多數實施形態進行說明，但除了特別明 示者以外，該等並非相互間沒有關連，而是其一方爲另一 方之一部分或全部之變形例、詳細、補充說明等之關係。 同時，在以下之實施形態，當言及要素之數量（個數 、數値、量、範圍等）時，除了特別明示者及在原理上十 分明確地限定爲特定之數字時以外，不限定爲該特定之數 字，可以是該特定之數字以上或以下之値。 茲參照附圖，詳細說明本發明之實施形態如下。再者 ，在說明實施形態用之所有圖式中，具有同一功能之構件 標示同一記號，省略重複之說明。 第1圖係表示本發明半導體裝置（QFN)構造之實 施形態之一個例子之斜視圖’第2圖係表不第1圖所示 QFN之構造之底面圖，第3圖係表示第1圖所示QFN 之構造之截面圖，第4圖係表示第1圖所示QFN之安裝 在安裝基板之狀態之一個例子之圖，（a )係部分截面圖 、（b )係引線長度方向之焊錫連接部之放大部分截面圖 、（c )係引線寬度方向之焊錫連接部之放大部分截面圖 ，第5圖係表示第1圖所示QFN之製造方法之裝配程序 之一個例子之製造流程圖，第6圖（a ) 、( b ) 、 ( c )、（d ) 、（ e ) 、（ f )係表示對應第5圖所示各製 程之被處理物之構造之一個例子之截面圖，第7圖係表示 在Q F N之製造過程中，結束塑模後樹脂毛邊附著在封裝 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） '----.---------裝--- (請先閱讀背面之注意事項再填nit頁) -線· 經濟部智慧財產局員工消費合作社印製 -9 - 527659 Λ7 B7 五、發明說明（7 ) 體背面之狀態之一個例子之截面圖，第8圖係表示第1圖 所示在製造Q F N時使用之引線框架之一個例子之矩陣框 架之構造之平面圖，第9圖係表示第8圖所示矩陣框架之 單位引線框架之構造之一個例子之部分平面圖’第1 〇圖 係表示第1圖所示製造Q F N時之導線搭接製程中之接線 方法之一個例子之部分截面圖，第1 1圖係表示第1圖所 示製造Q F N時之塑模狀態之一個例子之部分截面圖’第 1 2圖係表示在QFN之製造過程中，結束塑模後之矩陣 框架之狀態之一個例子之圖，（a )係部分放大平面圖， (b )係（a )之沿A _ A線之截面圖，（c )係（a )之 沿B - B線之截面圖，第1 3圖係表示第1圖所示製造 Q F N時之封裝體背面硏磨之硏磨狀態之一個例子之部分 截面圖，第1 4圖係表示第1圖所示製造QFN時之封裝 體背面硏磨之硏磨狀態之一個例子之平面圖，第1 5圖係 (a) 、 （b) 、 （c) 、 （d)係表示在QFN之製造 過程中，引線切斷程序之一個例子之部分截面圖。 第1圖〜第3圖所示之半導體裝置係小型•樹脂封裝 型，且係面安裝型之裝置，本實施形態將以Q F N 7作 爲上述半導體裝置之一個例子。 同時，Q F N 7係小型之半導體組件，主要是裝配 在攜帶用電子機器等，而如第2圖所示，在藉由塑模形成 在封裝體3之半導體裝置安裝側之一面（以後稱作背面 3a)，配設有，與印刷電路基板等之安裝用基板9 (參 照第4圖）之基板側端子之蘭島（land ) 9 a連接之引線 本紙張尺度適用中國國家標準（CNS)A4規格(210 X 297公釐） 概~ -10- ----------------· · (請先閱讀背面之注咅睪項再填ιϋ-π · -·線· 經濟部智慧財產局員工消費合作社印製 527659 A7 B7 五、發明說明（8 ) 1 a ，屬於周邊型（peripheral type)。 再者，裝配在QFN 7之第3圖所示之半導體晶片 2，係例如微電腦或 A S I C ( Application Specific Integrated Circuit)用之晶片，但不限定爲這些。 茲參照第1圖〜第4圖說明本實施形態之Q F N 7 (半導體裝置）之架構如下。 上述QFN 7係由：用以支持在主面2 b形成有半 導體積體電路之翼片1 e ;以樹脂封裝半導體晶片2而形 成之封裝體3 ;由銅合金形成，且配置在翼片1 e之周圍 ，同時露出在封裝體3之背面3 a ，在此露出之處所（被 安裝面1 d )形成有鍍焊錫層8之多數引線1 a ;連接半 導體晶片2之表面電極之焊接區2 a與相對應之引線1 a 之搭接用導線4 (連接構件）；所構成，而如第4圖（c )所示，使引線1 a之從封裝體3背面3 a露出之寬度方 向之兩邊緣部1 c成爲彎曲面1 g，而令包含此彎曲面 1 g在內之引線1 a之被安裝面1 d之中央部從封裝體3 之背面3 a突出。 再者，此引線1 a之從封裝體3背面3 a之突出，係 在QFN 7之製造過程之第5圖所示之步驟S 4之硏磨 製程，使用如第1 3圖所示之附著有砥粒之P〇lyamide系樹 脂製成之刷子1 0，硏磨封裝體3之背面3 a而達成。 亦即，用附著有砥粒之刷子1 0硏磨封裝體3之背面 3 a時，如第4圖（c )所示’連同封裝體3背面3 a之 樹脂，引線1 a之長度方向之邊緣部1 c也受到硏磨，其 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -·----.---------裝—— (請先閱讀背面之注意事項再填頁) · -線 經濟部智慧財產局員工消費合作社印製 -11 - 527659 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（9 ) 結果，邊緣部1 c成爲彎曲面1 g。 藉此，可以使引線1 a之寬度方向之截面成爲，引線 1 a之中央部之厚度（T i )與引線1 a之端部之厚度（ 丁2)之關係爲T 1>T2。再者，硏磨後，在第5圖所示之 步驟S 5之電鍍製程，在引線1 a之被安裝面1 d鍍焊錫 ，其結果，在被安裝面1 d形成第3圖所示之鍍焊錫層8 〇 再者，中央部之突出量（Ti-τ2)大致是1〜3μ m 前後。 同時，本實施形態之Q F N 7，其翼片1 e之厚度 係如第3圖所示，大約是引線1 a之厚度之1 / 2前後。 此係在第8圖所示之矩陣框架1 (引線框架）之製造 時，利用蝕刻切削翼片1 e之背面1 h (參照第3圖）者 ，藉此，可以不必對封裝體3上昇翼片1 e之位置，就能 夠在翼片1 e之背面1 h配置第1 1圖所示之塑模用樹脂 15° 因此，在第3圖所示之QFN 7，翼片1 e之高度 方向之位置不會變，因此可以使QFN 7之厚度較薄， 並將翼片1 e完全埋進封裝體3內，如第4圖（a )之安 裝形態所示，在安裝基板9安裝Q F N 7時，在安裝基 板9之封裝體3下側位置也可以拉基板配線。再者，在安 裝基板9之表面形成有被覆上述基板配線之絕緣膜之抗焊 錫劑層9 b。 同時，在QFN 7，半導體晶片2係由翼片1 e所 •.----,------------ (請先閱讀背面之注意事項再填ml頁) · -線· # 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -12- 527659 A7 -------- B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（10) 支持，本實施形態之Q F N 7之翼片1 e係如第9圖所 示，係X字形之小十字形翼片。亦即，翼片1 e之尺寸較 半導體晶片2之尺寸小很多。 藉此，可以用1種翼片1 e搭載各種大小之半導體晶 片2 ，同時，可以增加半導體晶片2與其背面2 c側之塑 模用樹脂1 5之接觸面積，因此，可以提高半導體晶片2 與封裝體3之密接性，防止封裝體3與半導體晶片2之剝 離。 同時，本實施形態之Q F N 7在引線1 a之上側， 亦即與引線1 a之被安裝面1 d相反面之端部，形成有第 5圖所示之步驟S 6之引線1 a切斷製程形成在引線1 a 之第4圖（b )所示之引線毛邊1 i 。 這是在上述切斷製程中，以第1 5圖所示之切斷膜具 1 2之衝切用刃1 2 a從矩陣框架1切斷分離引線1 a時 ’從引線1 a之被安裝面1 d側以衝切用刃1 2 a對引線 1 a加壓施加剪斷力切斷而形成，因此在引線1 a之上側 端部形成引線毛邊1 i 。 同時，半導體晶片2之厚度係例如0 · 2〜0 · 3 mm前後，用環氧系之接合材料等之片結材5固定在翼片 1 e ° 同時，具有翼片1 e或引線1 a之引線框架之矩陣框 架1係由，例如銅（Cu)合金，或鐵與鎳之合金（F e -N i )等形成’但以銅合金形成者較佳。而其厚度爲，例如0.〇9〜〇.2 1^1111左右。因 (請先閱讀背面之注意事項再填頁)
P 裝 線_ # 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -13- 527659 A7 B7 經濟部智慧財產局員工消費合作社印制衣 五、發明說明（n) 此，翼片1 e或引線1 a也相同，但如本實施形態之 Q F N 7，翼片1 e是以半蝕刻形成時，其厚度係引線 1 a之厚度之1/2程度。 再者，矩陣框架1之上述材料或上述厚度等，並不限 定如此。 而連接半導體晶片2之焊接區2 a與相對應之引線 1 a之搭接用之導線4 (連接構件）係，例如金線。 而且，封裝體3係藉塑模方法之樹脂封裝形成，而這 個時候使用之第1 1圖所示之封裝用之塑模用樹脂1 5係 ，例如熱硬化性之環氧樹脂。 再者，由塑模用樹脂1 5形成之封裝體3之厚度爲例 如0 · 5〜0 · 95mm前後。 同時，形成在各引線1 a之被安裝面1 d之電鍍層在 本實施形態係例如焊錫之鍍焊錫層8 ( S η - P b )，但也 可以是其他之S η系，例如鍍S n-Ag-B i或鍍S η-Ag-Cu，或者鍍鈀（Pd)。 其電鍍厚度係例如〇 · 〇 5 m m以下，最好是 〇· Ο 1 m m前後。 再者，此電鍍厚度在Q F N 7則成爲變位（stand off )量（變位高度）。 因此，若封裝體3之厚度爲例如0·5〜0.95 m m前後，鍍焊錫層8之厚度爲0 · 0 1 m m前後，便可 以將安裝QFN 7時之從安裝基板9之蘭島9 a起之高 度抑制在1 · 0 m m以下。 (請先閱讀背面之注意事項再填Hi頁) 裝 訂· -丨線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14- 527659 A7 ____ B7 五、發明說明（12) ----------------裝·— {請先閱讀背面之注音孝項再填頁) 依據本發明之q F N 7時，藉樹脂塑模形成封裝體 後’硏磨封裝體3之背面3 a ，便可以去除形成在封裝體 3背面3 a之第6圖（c )所示之樹脂毛邊1 6 (洩漏樹 脂）或第7圖所示之樹脂毛邊1 6 (樹脂飛濺），因此， 可以使各引線1 a之被安裝面1 d充分露出，其結果，可 以使安裝Q F N 7於安裝基板9等時所需要之引線1 a 之連接領域確實露出。 亦即，可以確保安裝Q F N 7時所需要之引線1 a 之連接領域。 ； 藉此可以提高焊錫濕潤性，其結果，可以提高將 Q F N 7安裝於安裝基板9等時之連接可靠性。 同時，由於封裝體3之背面3 a經過硏磨，可以提高 封裝體3背面3 a之平坦性，藉此提高Q F N 7之安裝 性。 線· 經濟部智慧財產局員工消費合作社印製 而且，如第4圖（c )所示，在封裝體3之背面3 a ，引線1 a之長度方向之邊緣部1 c被形成爲彎曲面1 g ，因此可以使引線1 a之寬度方向截面之引線1 a中央部 之厚度（T i )，較引線1 a之端部之厚度（T 2 )爲厚（ T 1 > T 2 )。 藉此，可以確保安裝Q F N 7時之變位量。 亦即，由於引線1 a之寬度方向之中央部之厚度較端 部爲厚，因此如第4圖（c )所示，在安裝基板9等進行 焊錫安裝時，可以使焊錫漿1 4充分進入引線1 a之寬度 方向之端部之彎曲面1 g側。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15- 527659 A/ --- B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（13) 藉此，可以充分形成以焊錫接續時之焊錫平緣（fillet )，其結果，可以提高將 Q F N 7安裝在安裝基板9時之連接可靠性。 同時，本實施形態之Q F N 7之引線毛邊1 1係如 第4圖（b )所示形成在引線1 a之上側。 因此，在QFN 7之引線1 a之被安裝面1 d不會 形成引線毛邊1 i ，被安裝面1 d成爲平坦面，因此，可 以提高將Q F N 7安裝在安裝基板9時之安裝性及焊錫 接續時之連接可靠性。 同時，因矩陣框架1是由銅合金形成，可以降低其材 料成本，同時可以提高Q F N 7之散熱性。 藉此可以提高Q F N 7之可靠性。 同時，由於在QFN 7之引線1 a之被安裝面1 d ，形成有電鍍層之鍍焊錫層8，因此可提高，將Q F N 7焊接安裝在安裝基板9時之焊錫接續性。 再者，若上述電鍍層是鍍鈀層時，即可實現製造 Q F N 7時之無鉛化。 其次，按照第5圖所示之製造程序流程圖’說明本貫 施形態之Q F N 7之製造方法。 首先準備，由銅合金形成，且可支持半導體晶片2之 翼片1 e之周圍配置多數引線1 a之如第8圖所示之矩陣 框架1 (引線框架）。 再者，在矩陣框架1形成有多行x多列之成爲個別之組 件領域之單位引線框架1 j ，可以從1個矩陣框架1製造 _本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公ίΤ (請先閱讀背面之注意事 項再填頁) 裝 -丨線- 527659 a? B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（14) 多數之QFN 7。第9圖表示第8圖之單位引線框架 1 j之詳細耩造。 同時，在本實施形態之矩陣框架1 ，多數引線1 a中 相鄰之引線1 a之各內部1 b係成預先分離之狀態’塑模 樹脂後，從封裝體3稍爲突出之引線基端部側由框部1 f 連結支持。 再者，如第8圖所示’在矩陣框架1之兩側部設有多 數在運送時或定位時成爲引導之導引孔1 k。 而且，如第9圖所示，在各單位引線框架1 j ’翼片 1 e係在其4個方向由吊掛用引線1 1加以支持’且在各 引線1 a之周圍設有緩和應力用之開縫1 m。 此後，準備在主面2 b形成有半導體積體電路之半導 體晶片2，進行步驟S 1所不之晶片黏接（有時稱作晶片 安裝）。 亦即，接合矩陣框架1之單位引線框架1 j之翼片 1 e與半導體晶片2。 這時，係如第6圖（a)所示’在翼片1 e上塗敷銀 糊漿等之片結材5，介由此片結材5接合翼片1 e與半導 體晶片2之背面2 c。 亦即，介由片結材5在翼片1 e固定主面2 b朝上之 半導體晶片2。 然後，進行步驟S 2所示之引線搭接。 首先如第1 0圖所示，將矩陣框架1設置在加熱台 1 7上，使用搭接工具，如第6圖（b )所示，用金線等 (請先閱讀背面之注意事項再填Hi頁) •裝 · 線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -17- 527659 A/ _________ B7 五、發明說明（15) 之導線4連接半導體晶片2之焊接區2 a與相對應之引線 1 a之內部1 b。 這時’本實施形態係，首先連接半導體晶片2之焊接 區2 a與導線4，作爲第1搭接側，然後連接導線4與引 線1 a之內部1 b，作爲第2搭接側。 然後’進行步驟S 3之塑模。在此係藉傳遞模塑法進 行塑模。 首先’如第1 1圖所示，將完成引線搭接之矩陣框架 1(參照第1〇圖）設置在塑造用膜具11之上膜11a 上’用上膜1 i a及下膜1 1 b夾住上述矩陣框架1後， 將塑模用樹脂1 5注入由上膜1 1 a及下膜1 1 b形成之 空腔1 1 c。 再者’本實施形態所使用之矩陣框架1因多數引線 1 a中’相鄰引線χ a之各內部1 b係成爲預先分離之狀 態’因此’在矩陣框架1之半導體晶片2配置側（也包括 翼片1 e之背面1 h )，以樹脂模塑半導體晶片2及導線 4，藉此以相鄰之引線1 a之各內部1 b成分離之狀態， 在背面3 a配置多數之引線1 a ，形成封裝體3。 因此，在本實施形態之塑模，係使用未形成凹狀之空 腔1 1 c之上膜1 1 a之單面塑模。 塡充完塑模用樹脂1 5後，經過一定時間使塑模用樹 脂1 5硬化，然後開模，從塑造用膜具1 1內取出矩陣框 架1。 在此，第12圖（a) 、（b) 、（c)表示塑模後 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填 r. 麴- 經濟部智慧財產局員工消費合作社印製 -18- 527659 A7 — ____ B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（16) 之矩陣框架1之狀態。在從塑造用膜具1 1取出之矩陣框 架1係如第1 2圖（a ) 、( b ) 、（ c )所示，與多數 封裝體3 —倂形成有殘留樹脂之閘門1 8或澆道1 9。 再者，在塑模後之矩陣框架1，各封裝體3之背面 3 a形成有第6圖（c )所示之漏洩樹脂形成之樹脂毛邊 1 6，或第7圖所示之飛濺樹脂形成之樹脂毛邊1 6 ，在 此階段，並未充分確保封裝體3之背面3 a之引線1 a之 被安裝面1 d之接續領域。 然後，進行步驟S 4之硏磨製程。亦即，在矩陣框架 1硏磨各封裝體3之背面3 a ，使各引線1 a之被安裝面 1 d充分露出，藉此，充分確保被安裝面1 d之接續領域 〇 這時，本實施形態係使用附著有砥粒之p〇ly amide系樹 脂所成之第1 3圖所示之刷子1 0，硏磨封裝體3之背面 3 a ，使多數引線1 a露出。 再者，刷子1 0係由樹脂所成，且在周圍附著砥粒者 ，以polyamide系樹脂形成較佳，但也可以用不織布等形成 ，成轉動自如且滑動自如安裝之。 硏磨時，首先將已塑模完成之矩陣框架1 ，設置在安 裝於硏磨台2 0之掩蔽工模2 1上。 再者，掩蔽工模2 1上成矩陣狀配置有對應矩陣框架 1之多數封裝體3之位置•大小等之多數貫穿孔2 1 a。 因此，將矩陣框架1設置在硏磨台2 0時，係如第 1 3圖所示，將設有矩陣框架1之封裝體3之一側面朝下 (請先閱讀背面之注意事項再填1 裝 . -丨線_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -19- 527659 A7 B7 五、發明說明（17) ，藉此將其設置成各個封裝體3配置在設置於硏磨台2 〇 上之掩蔽工模2 1之貫穿孔2 1 a。 (請先閱讀背面之注意事項再填頁) 其結果，在硏磨台2 0上，封裝體3之背面3 a成朝 上之狀態。 此後，從掩蔽工模2 1之背面2 1 b側進行真空吸著 等，將矩陣框架1固定在掩蔽工模2 1。 接著，從噴嘴2 2將冷卻水2 3噴出在封裝體3之背 面3 a ，同時令刷子1 〇以一定之轉速轉動，同時向一定 之方向移動，進行硏磨。 再者’刷子1 0之移動軌跡是，例如，使刷子1 Q能 在矩陣框架1之整面移動較佳，使其能可以大致上均句接 觸到矩陣框架1之各個封裝體3。本實施形態係如第i 4 圖所示，令刷子1 0在平行於矩陣框架1之長度方向來回 移動2 4，但刷子1 0之移動軌跡並不限定如第1 4圖所 示，只要能在矩陣框架1之整個面上移動即可。 經濟部智慧財產局員工消費合作社印製 同時，在刷子1 0移動時，從刷子1 0向各封裝體3 之背面3 a連續施加一定之負荷，藉此硏磨封裝體3之背 面3 a。 再者，對封裝體3之背面3 a之硏磨量爲，例如1〜 3 μ m前後。 藉此，可以去除第6圖（c )或第7圖所示之樹脂毛 邊1 6，而如第6圖（d )所示，使各引線1 a之被安裝 面1 d在封裝體3之背面3 a充分露出，確保接續領域。 而且，由於使用附著砥粒之polyamide系樹脂製成之刷 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -20- 527659 A7 B7 五、發明說明（18) 子1 0硏磨，可以使引線1 a之被安裝面1 d之形狀如第 4圖（c )所示，引線1 a之長度方向之邊緣部1 c成爲 彎曲面1 g，其結果，使引線1 a之寬度方向截面之中央 部之厚度（T i )較引線1 a之端部之厚度（T 2 )爲厚（ T 1 > T 2 ) ° 然後，進行步驟s 5所示之電鍍製程。 亦即，在從封裝體3之背面3 a露出之各引線1 a之 被安裝面Id，如第6圖（e)所示，形成鍍焊錫層8。 這個時候係藉由，例如電解電鍍法形成厚度0 · 0 5 m m ( M A X )前後之鍍焊錫層8。 然後，進行步驟S 6所示之切斷製程。 在上述切斷製程係首先如第1 5圖（a )所示，將封 裝體3之背面3 a朝向上方， 再將矩陣框架1載置於切斷模具1 2之引線衝切模 1 2 b，接著，以引線衝切模1 2 b及脫模機1 2 c夾住 矩陣框架1。 然後，如第1 5圖（b )所示，從引線1 a之上方， 亦即從被安裝面1 d側，藉切斷模具1 2之衝切用刃1 2 a對引線1 a加壓（賦予剪斷力），從矩陣框架1之第9 圖所示之框部1 f切斷，藉此分離各引線1 a與框部1 f 〇 再者’由於從引線1 a之上方以衝切用刃1 2 a加壓 ’因此可以如第1 5圖（c )所示，令切斷屑1 3等之異 物掉落下方，同時如第1 5圖（d)及第4圖（b)所示 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填 裝· · -丨線' 經濟部智慧財產局員工消費合作社印製 -21 - 527659 A7 ------ B7 經濟部智慧財產局員工消費合作社印制仏 五、發明說明（19) ’使引線毛邊1 1形成在引線1 a之被安裝面1 d之相反 側之一'面。 藉此，可以裝配第1圖〜第3圖及第6圖（f )所示 之 Q F N 7。 而第4圖係表示完成之QFN 7在安裝基板9之安 裝狀態。 依據本實施形態之Q F N 7 (半導體裝置）之製造 方法時，由於在樹脂塑模後硏磨封裝體3之背面3 a ，因 此可以去除形成在背面3 a之樹脂毛邊1 6 ，其結果，可 以使引線1 a之被安裝面1 d確實露出。 藉此可以確保安裝Q F N 7時之引線1 a之被安裝 面1 d之連接領域（電鍍領域），其結果，可以提高 Q F N 7之連接可靠性。 同時，因爲能夠在樹脂塑模後硏磨封裝體3之背面 3 a ，使引線la之被安裝面Id確實露出在背面3 a ， 因此，被認爲比較困難之大形（例如1 0 0個插腳以上） 之QFN 7也可以製造。 而且，由於在樹脂塑模後硏磨封裝體3之背面3 a ， 可以去除形成在背面3 a之樹脂毛邊1 6 ，因此，起因於 樹脂飛濺造成之樹脂毛邊1 6之塑造用膜具1 1之壓力管 理已不必要，其結果，可以提高塑模製程之生產量。 同時，因爲能夠在樹脂塑模後硏磨封裝體3之背面 3 a ，使引線1 a之被安裝面1 d確實露出在背面3 a ， 因此不必採用薄片塑模，不必改造塑模裝置，可以節省改 請 先 閱 讀 背 意 事 項 再 填 頁 訂 線 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -22- 527659 a： B7 五、發明說明（20) 造用之成本。 (請先閱讀背面之注意事項再填頁 而且，因爲不進行薄片塑模，切斷引線時之鉗夾引線 時發生之夾壓不良不再發生，其結果’可以防止發生引線 之切斷不良。 同時，因爲是使用由polyamide系樹脂形成之刷子1〇 硏磨封裝體3之背面3 a ，因此，縱使在封裝體3之背面 3 a有扭翹等變形時，也能以對應此背面3 a之扭翹（變 形）之數μΐΏ程度之硏磨量進行硏磨。 藉此可以維持封裝體3之背面3 a之形狀，而以背面 硏磨使引線1 a露出。 同時，因爲是使用由polyamide系樹脂形成之刷子1 〇 硏磨封裝體3之背面3 a ，因此，可以在封裝體3之背面 3 a將引線1 a之長度方向之邊緣部1 c形成爲彎曲面 1 g，且可使引線1 a之中央部之厚度（T i )較引線1 a 之端部之厚度（T2)爲厚（Ti〉T2)。 經濟部智慧財產局員工消費合作社印製 藉此，由於引線1 a之中央部之厚度較端部之厚度爲 厚，因此，如第4圖（c )所示，在安裝基板9等進行焊 錫安裝時，可以使焊錫漿1 4充分進入引線1 a之寬度方 向之端部之彎曲面1 g側。藉此，可以充分形成焊錫接續 時之焊錫平緣，其結果，可以提高將Q F N 7安裝在安 裝基板9時之連接可靠性。 同時，在引線1 a之切斷製程，由於從引線1 a之上 方（被安裝面1 d側）以衝切用刃1 2 a加壓，因此可以 令切斷屑1 3等之異物掉落下方。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -23- 527659 A7 B7 五、發明說明（21) 藉此可以有效率收集切斷屑1 3等異物，其結果，可 以提高上述切斷製程之工作效率。 同時，因爲是令衝切用刃1 2 a從上方（被安裝面 1 d )接觸引線1 a而加壓，因此上述異物會進入被安裝 面1 d之相反面，可以防止上述異物附著在引線1 a之被 安裝面1 d。 藉此可以提高安裝Q F N 7時之連接可靠性。 而且，因爲是令衝切用刃1 2 a從上方（被安裝面 1 d )接觸引線1 a而加壓，因此，可以使引線毛邊1 i 形成在引線1 a之被安裝面1 d之相反側之一面。 藉此可以使引線1 a之被安裝面1 d成爲沒有毛邊之 平坦面，因此，與上述同樣，可以提高安裝QFN 7時 之連接可靠性。 以上，係依據發明之實施形態具體說明本發明人所完 成之發明，但本發明並不受限於上述發明之實施形態，當 然可以在不脫離其主旨之範圍內作各種變更。 例如’在上述實施形態，係說明在樹脂塑模後硏磨封 裝體3之背面3 a ，以去除背面3 a之上述樹脂毛邊1 6 之技術’但如弟1 6圖及第1 7圖所不之其他實施形態， 也可以獲得去除樹脂毛邊1 6 (參照第6圖（c ))以外 之效果。 亦即’第1 6圖係藉樹脂塑模後硏磨封裝體3之背面 3 a ’以調整平坦度，藉此可以去除形成在背面3 a之樹 脂毛邊1 6 ，同時很容易取得背面3 a之所希望之平坦度 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------------裝—— (請先閱讀背面之注意事項再填ΐϋ頁) . 線- 經濟部智慧財產局員工消費合作社印製 -24- 527659 A7 _______ _____ B7 五、發明說明（22) 〇 而且，第1 7圖係藉樹脂塑模後硏磨封裝體3之背面 3 a ，以實現封裝體3之薄形化，藉此可以去除背面3 a 之上述樹脂毛邊1 6 ，同時可以進一步達成QFN 7 ( 參照第1圖）之薄形化。 因此，可以藉由上述實施形態及上述其他實施形態之 半導體裝置之製造方法，去除QFN 7之背面3 a之毛 邊，達成背面3 a之平坦化及Q F N 7之薄形化。 同時，在上述實施形態，Q F N 7係說明埋設翼片 構造之情形，但Q F N 7也可以如第1 8圖所示之其他 實施形態，令翼片1 e露出在封裝體3背面3 a之翼片露 出構造。 這個時候，因爲在樹脂塑模後硏磨封裝體3之背面 3 a，使各引線1 a及翼片1 e露出在封裝體3之背面 3 a因此，第1 8圖所示之翼片露出構造之QFN 7也 可以收到與上述實施形態所說明之埋設翼片構造之Q F N 7同樣之作用效果。 而且，在上述實施形態，係說明翼片1 e爲X字形之 小十字翼片之情形，但翼片1 e之形狀並不特別限定，可 以是方形或圓形。 同時，不限於小翼片，也可以是較半導體晶片2大之 翼片1 e。 同時，上述實施形態係說明引線框架是矩陣框架1時 之情形，但上述引線框架也可以是將單位引線框架1 j配 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） ----·------------ (請先閱讀背面之注意事項再填 頁) 訂· -線- 經濟部智慧財產局員工消費合作社印製 -25- 527659 A/ B7 五、發明說明（23) 置成1列之多連框架。 而且，在上部實施形態係說明以刷子1 0硏磨封裝體 3之背面3 a之情形，但實現Q F N 7之背面3 a之毛 邊去除，背面3 a之平坦化及Q F N 7之薄形化之方法 ，也可以用刷子1 0以外之磨刀石等。 同時，上述實施形態係說明，在切斷引線時，係令切 斷刃（衝切用刃1 2 a )接觸在引線1 a之被安裝面1 d 側而加壓切斷之情形，但不一定是被安裝面1 d，也可以 從相反之一面切斷。 而且，在本發明之半導體裝置之製造方法，有關在上 述實施形態所說明之封裝體3之背面硏磨之技術，與引線 1 a之切斷技術，可以如上述實施形態所示雙方均實施， 也可以僅實施其中之一方。 再者，上述實施形態係說明，半導體裝置是小型之 Q F N 7時之情形，但，上述半導體裝置只要是藉塑模 之樹脂封裝型，且使用引線框架組裝之周邊型，則也可以 是QFN 7以外之半導體裝置。 茲簡單說明，從本案所揭示之發明中具代表性者所能 獲得之效果如下。 (1 )由於在樹脂塑模後硏磨封裝體之背面，可以去 除形成在封裝體背面之樹脂毛邊，其結果，可以使引線之 被安裝面確實露出。藉此，可以確保安裝半導體裝置時之 引線之被安裝面之接續領域（電鍍領域），其，結|，可以 提高半導體裝置之連接可靠性。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） .------------ (請先閱讀背面之注意事項再填頁) . --線· 經濟部智慧財產局員工消費合作社印製 -26- 527659 A7 B7 經濟部智慧財產局員工消費合作社印製 i、發明說明（24) (2 )由於在樹脂塑模後硏磨封裝體之背面，可以去 除形成在封裝體背面之樹脂毛邊，起因於樹脂飛濺等之之 樹脂毛邊之塑模用模具之壓力管理可以免除，其結果，可 以達成塑模製程中之製程管理之容易化。 (3 )因爲能夠在樹脂塑模後硏磨封裝體之背面，使 引線之被安裝面確實露出在背面，因此不必採用薄片塑模 ’不必改造塑模裝置，可以節省改造用之成本，同時，因 爲不進行薄片塑模，切斷引線時之鉗夾引線時發生之夾壓 不良不再發生，其結果，可以防止發生引線之切斷不良。 (4 )因爲是使用由polyamide系樹脂形成之刷子硏磨 封裝體之背面，因此，縱使在封裝體之背面有扭翹等變形 時，也能以對應此背面之扭翹（變形）之數μ m程度之硏磨 量進行硏磨。 (5 )因爲是使用由polyamide系樹脂形成之刷子硏磨 ’因此’可以在封裝體之背面將引線之長度方向之邊緣部 形成爲彎曲面。藉此，可以使引線之中央部之厚度較端部 之厚度爲厚，因此，在安裝基板等進行焊錫安裝時，可以 使焊錫漿充分進入引線之寬度方向之端部之彎曲面側。藉 此，可以充分形成焊錫接續時之焊錫平緣，其結果，可以 提高安裝半導體裝置時之連接可靠性。 (6 )在引線之切斷製程，由於從引線之上方以衝切 用刃加壓切斷，因此可以令切斷屑等之異物掉落下方。藉 此，可以有效率收集切斷屑等異物，其結果，可以提高上 述切斷製程之工作效率。 (請先閱讀背面之注意事項再填ml頁) 裝 . --線· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -27- 527659 A7 ____B7 五、發明說明（25) ----,---------裝--- (請先閱讀背面之注意事項再填Imt頁) (7 )因爲是令衝切用刃從上方接觸引線而加壓切斷 ’因此上述異物會進入被安裝面之相反面，可以防止上述 異物附著在引線之被安裝面。藉此可以提高安裝Q F N 7時之連接可靠性。而且，可以使引線毛邊形成在引線之 上側，藉此，可以提高安裝Q F N 7時之連接可靠性。 圖式之簡單說明 第1圖係表示本發明半導體裝置（QFN)之構造之 實施形態之一個例子之斜視圖。 第2圖係表示第1圖所示QFN之構造之底面圖。 第3圖係表示第1圖所示QFN之構造之截面圖。 第4圖（a) 、（b) 、（c)係表示第1圖所示 --線- Q F N之安裝在安裝基板之狀態之一個例子之圖，（a ) 係部分截面.圖、（b )係引線長度方向之焊錫連接部之放 大部分截面圖、（c )係引線寬度方向之焊錫連接部之放 大部分截面圖。 經濟部智慧財產局員工消費合作社印製 第5圖係表示第1圖所示Q F N之製造方法之裝配程 序之一個例子之製造流程圖。 第 6 圖（a)、（b)、（c)、（d)、（e)、 (f )係表示對應第5圖所示各製程之被處理物之構造之 一個例子之截面圖。 第7圖係表示在QFN之製造過程中，結束塑模後樹 脂毛邊附著在封裝體背面之狀態之一個例子之截面圖。 第8圖係表示第1圖所示在製造Q F N時使用之引線 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -28 - 527659 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（26) 框架之一個例子之矩陣框架之構造之平面圖。 第9圖係表示第8圖所示矩陣框架之單位引線框架之 構造之一個例子之部分平面圖。 第1 0圖係表示第1圖所示製造Q F N時之導線搭接 製程中之接線方法之一個例子之部分截面圖。 第1 1圖係表示第1圖所示製造Q F N時之塑模狀態 之一個例子之部分截面圖。 第12圖（a) 、 （b) 、（c)係表示製造第1圖 所示Q F N之製造過程中，結束塑模後之矩陣框架之狀態 之一個例子之圖，（a )係部分放大平面圖，（b )係（ a )之沿A - A線之截面圖，（c )係（a )之沿B - B線 之截面圖。 第1 3圖係表示製造第1圖所示QFN時之封裝體裏 面硏磨之硏磨狀態之一個例子之部分截面圖。 第1 4圖係表示製造第1圖所示QFN時之封裝體裏 面硏磨之硏磨狀態之一個例子之平面圖。 第15圖係（a) 、（b) 、（c) 、（d)係表示 製造第1圖所示Q F N之製造過程中，引線切斷程序之一 個例子之部分截面圖。 第1 6圖係表示本發明半導體裝置之製造方法之應用 例之平坦度修正方法之截面圖。 第1 7圖係表示本發明半導體裝置之製造方法之應用 例之組件厚度調整方法之截面圖。 第1 8圖係表示本發明之其他實施形態之半導體裝置 (請先閱讀背面之注意事項再填頁) 裝 訂： -線_ 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -29- 527659 A/ __ B7 經濟部智慧財產局員工消費合作社印製 五、么明說明（27) (QFN)之構造之截面圖。 第19圖（a) 、 （b)係對本發明之半導體裝置之 比較例之半導體裝置（QFN)之塑模方法及構造之圖’ (a )係表示塑模狀態之部分截面圖，（b )係比較例之 Q F N之截面圖。 主要元件對照表 1 ..........一矩陣框架（引線框架） 1 a ............弓[線 lb ............內部 1 c ............邊緣部 Id..........—被安裝面 1 e ............翼片 1 f -----.......框部1 g...........-彎曲面 1 h —.......-背面 1 i ............引線 1 j ............單位引線框架 I k............導引孔 II ............吊掛用引線 1 m............開縫 2 ............半導體晶片 2 a ............焊接區（表面電極） 2 b............主面 (請先閱讀背面之注意事項再填HI頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -30- 527659 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（28) 2 c ............背面 3 ............封裝體 3 a ............背面（半導體裝置安裝測之一面） 4 ............導線（連接構件） 5 ............片結材 6 ............搭接用工具 7 ............Q F N (半導體裝置） 8 ............鍍焊錫層 9 ............安裝用基板 9 a ............蘭島(land ) 9 b--..........抗焊錫劑 I 0............刷子 II .................塑造用模具 11a……-......上模 lib............下模 11c ............空腔 1 2 ............切斷用模具 12a ............衝切用刃 12b……-......引線衝切器 12c ............脫模機 13 ...........切斷屑 14 ...........-焊錫漿 15 ............塑模用樹脂 1 6 ............樹脂毛邊 ------------------- (請先閱讀背面之注音？事項再填ml·頁) . --線 # 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -31 - 527659 A7 B7 五、發明說明（29) 17 ............加熱台 18 ............閘門 1 9 ............澆道 2〇------------硏磨台 2 1----......…掩蔽工模 2 1a……-......貫穿孔 2 1b ............背面 2 2---.........噴嘴 2 3............冷卻水 2 4............來回移動
2 5 ..........Q F N (請先閱讀背面之注意事項再填頁) _裝. 線- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -32-

Claims (1)

  1. 527659 經濟部智慧財產局員工消費合作社印製 B8 ' U C8 D8 六、申請專利範圍 第89 1 25919號專利申請案 中文申請專利範圍修正本 民國9 1年4月修正 1 . 一種樹脂封裝型之半導體裝置，其特徵在於，具 備有： 用以支持半導體晶片之翼片； 以樹脂封裝上述半導體晶片而形成之封裝體； 配置在上述翼片之周圍，露出在上述封裝體之半導體 裝置安裝側之一面之多數引線；以及， 連接上述半導體晶片之表面電極與相對應之上述引線 之連接構件， 上述引線之寬度方向之兩邊緣部由彎曲面構成，而令 包含上述彎曲面在內之上述引線之被安裝面之中央部，較· 上述封裝體之上述半導體裝置安裝側之一面突出。 2 . —種樹脂封裝型之半導體裝置，其特徵在於， 用以支持半導體晶片之翼片； 以樹脂封裝上述半導體晶片而形成之封裝體； 由銅合金形成，配置在上述翼片之周圍，同時露出在 上述封裝體之半導體裝置安裝側之一面，在從上述半導體 裝置安裝側之一面露出之部位形成鍍焊錫層之多數引線； 以及， 連接上述半導體晶片之表面電極與相對應之上述引線 之連接構件， 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
    527659 A8 B8 C8 D8 六、申請專利範圍 ~ (請先閱讀背面之注意事項再填寫本頁) 上述引線之寬度方向之兩邊緣部由彎曲面構成，而令 包含上述彎曲面在內之上述引線之被安裝面之中央部，較 上述封裝體之上述半導體裝置安裝側之一面突出。. 3 _ —種樹脂封裝型之半導體裝置之製造方法，其特 徵在於，包含有： 準備，在可支持半導體晶片之翼片周圍配置多數引線 之引線框架之製程； 接合上述翼片與上述半導體晶片之製程； 以連接構件連接上述半導體晶片之表面電極與栢對應 之上述引線之製程； 在上述引線框架之半導體晶片配置側，用樹脂塑膜上 述半導體晶片及上述連接構件，在半導體安裝側之一面配 置上述多數引線，而形成封裝體之製程； 硏磨上述封裝體之上述半導體安裝側之一面，使上述· 多數引線露出之製程；以及， 從上述引線框架之框部，分離多數上述引線之製程。 4.一種半導體裝置之製造方法，其特徵在於，包含 經濟部智慧財產局員工消費合作社印製 有： 準備，在可支持半導體晶片之翼片周圍配置多數引線 之引線框架之製程； 接合上述翼片與上述半導體晶片之製程； 以連接構件連接上述半導體晶片之表面電極與相對應 之上述引線之製程； 在上述引線框架之半導體晶片配置側，用樹脂塑膜上 張尺度適用中關家標準（CNS ) ( 210X297公釐） ^ -2- 527659 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 ^^ 述半導體晶片及上述連接構件，以分離相鄰之上述引線之 各內部之狀態，在半導體安裝側之一面配置上述多數引，線 及上述翼片，而形成封裝體之製程； 硏磨上述封裝體之上述半導體安裝側之一面，使上述 多數引線及上述翼片露出之製程；以及， 從上述引線框架之框部，分離多數上述引線之製程。 5 .如申請專利範圍第3項之半導體裝置之製造方法 ，其特徵在於， 上述引線框架使用由銅合金形成之上述引線框架，塑 模樹脂後，在上述引線之上述被安裝面形成鍍焊錫層。 6.—種半導體裝置之製造方法，其特徵在於，包含 有： 準備，在可支持半導體晶片之翼片周圍配置多數引線 之引線框架之製程； 接合上述翼片與上述半導體晶片之製程； 以連接構件連接上述半導體晶片之表面電極與相對應 之上述引線之製程； 在上述引線框架之半導體晶片配置側，用樹脂塑膜上 述半導體晶片及上述連接構件，以分離相鄰之上述引線之 各內部之狀態，在半導體安裝側之一面配置上述多數引線 ，而形成封裝體之製程； 硏磨上述封裝體之上述半導體安裝側之一面，使上述 多數引線露出之製程；以及， 令上述封裝體之上述半導體裝置安裝側之一面朝向上 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁}
    -3- 527659 A8 B8 C8 D8 六、申請專利範圍 方，將上述引線框架載置於切斷用模具後，從上述引線之 被安裝面側以上述切斷用模具之衝切用刃對上述引線加壓 (請先閱讀背面之注意事項再填寫本頁) ，從上述引線框架之框部，切斷分離各該上述引線之製程 0 7 · —種樹脂封裝型之半導體裝置之製造方法，其特 徵在於，包含有： 準備，由銅合金形成，在可支持半導體晶片之翼片周 圍配置多數引線之引線框架之製程； 接合上述翼片與上述半導體晶片之製程； 以連接構件連接上述半導體晶片之表面電極與相對應 之上述引線之製程； 在上述引線框架之半導體晶片配置側，用樹脂塑膜上 述半導體晶片及上述連接構件，以分離相鄰之上述引線之 各內部之狀態，在半導體安裝側之一面配置上述多數引線 ，而形成封裝體之製程； 硏磨上述封裝體之上述半導體安裝側之一面，使上述 多數引線露出之製程； 經濟部智慧財產局員工消費合作社印製 在從上述半導體安裝側之一面露出之上述引線之被安 裝面，形成鍍焊錫層之製程；以及， 令上述封裝體之上述半導體裝置安裝側之一面朝向上 方，將上述引線框架載置於切斷用模具後，從上述引線之 被安裝面側以上述切斷用模具之衝切用刃對上述引線加壓 ，從上述引線框架之框部，切斷分離各該上述引線之製程 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -4- 527659 A8 B8 C8 ____ D8 六、申請專利範圍 8 .如申請專利範圍第3項之半導體裝置之製造方法 ，其特徵在於，硏磨上述封裝體之上述半導體安裝側之一 (請先閱讀背面之注意事項再填寫本頁) 面時，係使用附著砥粒之polyamide系樹脂構成之刷子硏磨 〇 9 . 一種樹脂封裝型之半導體裝置之製造方法，其特 徵在於，包含有： 準備，在可支持半導體晶片之翼片周圍配置多數引線 之引線框架之製程； 接合上述翼片與上述半導體晶片之製程； - 以連接構件連接上述半導體晶片之表面電極與相對應 之上述引線之製程； 在上述引線框架之半導體晶片配置側，用樹脂塑膜上 述半導體晶片及上述連接構件，以分離相鄰之上述引線之 各內部之狀態，在半導體安裝側之一面配置上述多數引線 ，而形成封裝體之製程； 經濟部智慧財產局員工消費合作社印製 以附著有砥粒之polyamide係樹脂構成之刷子，硏磨上 述封裝體之上述半導體安裝側之一面，使上述多數引線露 出之製程；以及， 令上述封裝體之上述半導體裝置安裝側之一面朝向上 方，將上述引線框架載置於切斷用模具後，從上述引線之 被安裝面側以上述切斷用模具之衝切用刃對上述引線加壓 ，從上述引線框架之框部，切斷分離各該上述引線之製程 〇 1 0 . —種樹脂封裝型之半導體裝置之製造方法，其 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -5 - 527659 A8 B8 C8 D8 六、申請專利範圍 特徵在於，包含有： (請先閱讀背面之注意事項再填寫本頁) 準備，由銅合金形成，在可支持半導體晶片之翼片周 圍配置多數引線之引線框架之製程； 接合上述翼片與上述半導體晶片之製程； 以連接構件連接上述半導體晶片之表面電極與相對應 之上述引線之製程； 在上述引線框架之半導體晶片配置側，用樹脂塑膜上 述半導體晶片及上述連接構件，以分離相鄰之上述引線之 各內部之狀態，在半導體安裝側之一面配置上述多數引線 ，而形成封裝體之製程； 以附著有砥粒之polyamide系樹脂構成之刷子，硏磨上 述封裝體之上述半導體安裝側之一面，使上述多數引線露 出之製程； 在從上述半導體安裝側之一面露出之上述引線之被安 裝面形成鍍焊錫層之製程；以及， 從上述引線框架之框部，分離多數上述引線之製程。 1 1 . 一種樹脂封裝型之半導體裝置之製造方法，其 經濟部智慧財產局員工消費合作社印製 特徵在於，包含有： 準備，由銅合金形成，在可支持半導體晶片之翼片周 圍配置多數引線之引線框架之製程； 接合上述翼片與上述半導體晶片之製程； 以連接構件連接上述半導體晶片之表面電極與相對應 之上述引線之製程； 在上述引線框架之半導體晶片配置側，用樹脂塑膜上 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） ^ -6- 527659 ABCD 六、申請專利範圍 述半導體晶片及上述連接構件，以分離相鄰之上述引線之 各內邰之狀駿，在半導體安裝側之一面配置上述多數引線 ，而形成封裝體之製程； 以附著有砥粒之polyamide系樹脂構成之刷子，硏磨上 述封裝體之上述半導體安裝側之一面，使上述多數引線露 出之製程； 在從上述半導體安裝側之一面露出之上述引線之被安 裝面形成鍍焊錫層之製程；以及， 令上述封裝體之上述半導體裝置安裝側之一面朝向上 方，將上述引線框架載置於切斷用模具後，從上述引線之 被安裝面側以上述切斷用模具之衝切用刃對上述引線加壓 ，從上述引線框架之框部，切斷分離各該上述引線之製程 〇 1 2 . —種樹脂封裝型之半導體裝置之製造方法，其 特徵在於，包含有： 準備，由銅合金形成，在可支持半導體晶片之翼片周 圍配置多數引線之引線框架之製程； 接合上述翼片與上述半導體晶片之製程； 以搭接用之導線連接上述半導體晶片之表面電極與相 對應之上述引線之製程； 在上述引線框架之半導體晶片配置側，用樹脂塑膜上 述半導體晶片及上述導線，以分離相鄰之上述引線之各內 部之狀態，在半導體安裝側之一面配置上述多數引線，而 形成封裝體之製程； 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 527659 A8 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 以附著有砥粒之polyamide系樹脂構成之刷子，硏磨上 述封裝體之上述半導體安裝側之一^面，使上述多數弓丨，線露 出之製程； 在從上述半導體安裝側之一面露出之上述引線之被安 裝面形成鍍焊錫層之製程；以及， 令上述封裝體之上述半導體裝置安裝側之面朝向上方 ，將上述引線框架載置於切斷用模具後，從上述引線之被 安裝面側以上述切斷用模具之衝切用刃對上述引線加壓， 從上述引線框架之框部，切斷分離各該多數上述引線之製 程。 13·—種樹脂封裝型之半導體裝置之製造方法，其 特徵在於，包含有： 準備，在可支持半導體晶片之翼片周圍配置多數引線 之引線框架之製程； 接合上述翼片與上述半導體晶片之製程； 以連接構件連接上述半導體晶片之表面電極與相對應 之上述引線之製程； 經濟部智慧財產局員工消費合作社印製 在上述引線框架之半導體晶片配置側，用樹脂塑膜上 述半導體晶片及上述連接構件，以分離相鄰之上述引線之 各內部之狀態，在半導體安裝側之一面配置上述多數引線 ，而形成封裝體之製程； 以附著有砥粒之polyamide係樹脂構成之刷子，以對應 此面之扭翹之硏磨量硏磨上述封裝體之上述半導體安裝側 之一面，使上述多數引線露出之製程；以及， 本^張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一—™ -8- 527659 A8 B8 C8 D8 六、申請專利範圍 從上述引線框架之框部，分離多數上述引線之製程。 (請先閱讀背面之注意事項再填寫本頁) 1 4 · 一種樹脂封裝型之半導體裝置之製造方法，其 特徵在於，包含有： 準備，在可支持半導體晶片之翼片周圍配置多數引線 之引線框架之製程； 接合上述翼片與上述半導體晶片之製程； 以連接構件連接上述半導體晶片之表面電極與相對應 之上述引線之製程； 在上述引線框架之半導體晶片配置側，用樹脂塑膜上 述半導體晶片及上述連接構件，以分離相鄰之上述引線之 各內部之狀態，在半導體安裝側之一面配置上述多數引線 ，而形成封裝體之製程； 以附著有砥粒之polyamide系樹脂構成之刷子，硏磨上 述封裝體之上述半導體安裝側之一面，使上述引線之寬度 方向之兩邊緣部由彎曲面構成，同時使包含上述彎曲面在 內之上述引線之被安裝面之中央部，較上述封裝體之上述 半導體裝置安裝側之一面突出之製程；以及， 經濟部智慧財產局員工消費合作社印製 從上述引線框架之框部，分離多數上述引線之製程。 1 5 . —種樹脂封裝型之半導體裝置之製造方法，其 特徵在於，包含有： 準備，在可支持半導體晶片之翼片周圍配置多數引線 之引線框架之製程； 接合上述翼片與上述半導體晶片之製程； 以連接構件連接上述半導體晶片之表面電極與相對應 本紙張適用中關家標準（CNS ) A4· ( 210X297公釐) — ~ -9 - 527659 A8 B8 C8 D8 六、申請專利範圍 之上述引線之製程； 在上述引線框架之半導體晶片配置側，用樹脂塑膜上 述半導體晶片及上述連接構件，以分離相鄰之上述引線之 各內部之狀態，在半導體安裝側之一面配置上述多數引線 ，而形成封裝體之製程；以及， 令上述封裝體之上述半導體裝置安裝側之一面朝向上 方，將上述引線框架載置於切斷用模具後，從上述引線之 被安裝面側以上述切斷用模具之衝切用刃對上述引線加壓 ，從上述引線框架之框部，切斷分離各該多數上述引線之 製程。 1 6 . —種半導體裝置之製造方法，屬於樹脂封閉型 之半導體裝置之製造方法中，其特徵係具有 準備具有背面經由鈾劑而切削的翼片，和配置於前述 翼片之周圍，較前述翼川爲厚的複數之引線的引線框的工 程， 和準備具有主面、與前述主面相反側之背面，和形成 於前述主面上之複數之電極及半導體積體電路的半導體晶 片的工程， 和於與前述翼片之背面相反側之晶片配置側之面上， 接合前述半導體晶片之背面的工程， 和將前述複數之引線和前述半導體晶片之複數電極， 藉由複數之導線電氣連接的工程， 和準備上模具，和具有凹狀之模槽的下模具的工程， 和將接合前述半導體晶片之引線框，於前述上模具和 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇X：297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂„ I# 經濟部智慧財產局員工消費合作社印製 -10- 527659 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 下模具間，於前述下模具之模槽內，配置前述半導體晶片 地，且前述翼片之背面朝向前述上模具地加以配置的工程 和於前述上模具和下模具間，於配置引線框之狀態， 於前述模槽內注入樹脂，封閉前述半導體晶片、翼片、複 數之導線、及複數之引線之一部分的工程。 1 7 .如申請專利範圍第1 6項所述之半導體裝置之 製造方法，其中，各前述複數之引線，係具有與前述翼片 之背面向同側朝向之被安裝面，於前述封閉工程中，前述 各引線之被安裝面係不以前述樹脂被覆，加以露出者。 1 8 .如申請專利範圍第1 7項所述之半導體裝置之 製造方法，其中，前述翼片之晶片配置側之面，係較前述 半導體晶片之背面爲小，於前述封閉工程中，將前述半導 體晶片之背面之一部分，與前述樹脂接觸者。 1 9 .如申請專利範圍第1 8項所述之半導體裝置之 製造方法，其中，前述被準備之引線框係施以爲上昇翼片 之位置的加工之物者。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
    -11 -
TW089125919A 1999-12-27 2000-12-05 Semiconductor device and its manufacturing method TW527659B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP37126099A JP3878781B2 (ja) 1999-12-27 1999-12-27 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
TW527659B true TW527659B (en) 2003-04-11

Family

ID=18498408

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089125919A TW527659B (en) 1999-12-27 2000-12-05 Semiconductor device and its manufacturing method

Country Status (4)

Country Link
US (4) US6399423B2 (zh)
JP (1) JP3878781B2 (zh)
KR (1) KR100684625B1 (zh)
TW (1) TW527659B (zh)

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6537858B1 (en) * 1999-08-09 2003-03-25 Rohm Co., Ltd. Method for manufacturing semiconductor device
JP3878781B2 (ja) * 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法
JP3660861B2 (ja) * 2000-08-18 2005-06-15 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2002118222A (ja) * 2000-10-10 2002-04-19 Rohm Co Ltd 半導体装置
JP2002184934A (ja) * 2000-12-13 2002-06-28 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法
JP4547086B2 (ja) * 2000-12-25 2010-09-22 ルネサスエレクトロニクス株式会社 半導体装置
MY130826A (en) * 2001-07-25 2007-07-31 Integrated Device Tech Lead formation, assembly strip test, and singulation method and system
US6720786B2 (en) 2001-07-25 2004-04-13 Integrated Device Technology, Inc. Lead formation, assembly strip test, and singulation system
JP4023159B2 (ja) * 2001-07-31 2007-12-19 ソニー株式会社 半導体装置の製造方法及び積層半導体装置の製造方法
JP2003092379A (ja) * 2001-09-18 2003-03-28 Hitachi Ltd 半導体装置
US6470594B1 (en) * 2001-09-21 2002-10-29 Eastman Kodak Company Highly moisture-sensitive electronic device element and method for fabrication utilizing vent holes or gaps
JP4015490B2 (ja) * 2001-09-26 2007-11-28 株式会社ルネサステクノロジ 半導体装置の製造方法
KR100778657B1 (ko) * 2001-10-06 2007-11-22 페어차일드코리아반도체 주식회사 다이오드 패키지
TW523887B (en) 2001-11-15 2003-03-11 Siliconware Precision Industries Co Ltd Semiconductor packaged device and its manufacturing method
JP4173346B2 (ja) 2001-12-14 2008-10-29 株式会社ルネサステクノロジ 半導体装置
JP3866127B2 (ja) 2002-03-20 2007-01-10 株式会社ルネサステクノロジ 半導体装置
JP3851845B2 (ja) * 2002-06-06 2006-11-29 株式会社ルネサステクノロジ 半導体装置
KR100468748B1 (ko) * 2002-07-12 2005-01-29 삼성전자주식회사 프리컷 다이싱 테이프와 범용 다이싱 테이프를 웨이퍼에 마운팅할 수 있는 다이싱 테이프 부착 장비 및 이를포함하는 인라인 시스템
JP2004214233A (ja) 2002-12-26 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
US7012324B2 (en) * 2003-09-12 2006-03-14 Freescale Semiconductor, Inc. Lead frame with flag support structure
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
JP2005199364A (ja) * 2004-01-13 2005-07-28 Yuichiro Niizaki 金属および合成樹脂からなるブラシ毛素材および研磨ブラシ
JP4515276B2 (ja) * 2005-01-31 2010-07-28 日東電工株式会社 配線回路基板集合体
US7785482B2 (en) * 2005-12-07 2010-08-31 General Electric Company Method of making an ignition device
US20070128563A1 (en) * 2005-12-07 2007-06-07 Kanakasabapathi Subramanian Ignition device for a gas appliance and method of operation
US7759806B2 (en) * 2007-09-20 2010-07-20 Stats Chippac Ltd. Integrated circuit package system with multiple device units
CN102097734A (zh) * 2009-12-14 2011-06-15 昆山均瑞电子科技有限公司 扁平式连接器端子的制作方法
CN102194708A (zh) * 2010-03-19 2011-09-21 万国半导体有限公司 一种薄型封装的工艺
CN102107192A (zh) * 2010-12-01 2011-06-29 铜陵三佳科技股份有限公司 半导体封装设备下模面擦洗装置
JP5254374B2 (ja) * 2011-01-11 2013-08-07 ローム株式会社 電子部品およびその製造方法
CN103887225B (zh) * 2012-12-21 2017-02-22 万国半导体股份有限公司 基于铝合金引线框架的半导体器件及制备方法
JP6338406B2 (ja) * 2014-03-11 2018-06-06 エイブリック株式会社 半導体装置の製造方法
JP6840466B2 (ja) 2016-03-08 2021-03-10 株式会社アムコー・テクノロジー・ジャパン 半導体パッケージ及び半導体パッケージの製造方法
US11432407B2 (en) 2016-10-28 2022-08-30 Xfmrs, Inc. Electrical component package with reinforced molded pins
US10531573B2 (en) * 2016-10-28 2020-01-07 Xfmrs, Inc. Electrical component package with reinforced molded pins

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6396947A (ja) * 1986-10-13 1988-04-27 Mitsubishi Electric Corp 半導体装置用リ−ドフレ−ム
JPH02240940A (ja) 1989-03-15 1990-09-25 Matsushita Electric Ind Co Ltd 集積回路装置の製造方法
US5327104A (en) * 1991-10-21 1994-07-05 Seiko Epson Corporation Piezoelectric oscillator formed in resin package containing, IC chip and piezoelectric oscillator element
JP3170199B2 (ja) * 1996-03-15 2001-05-28 株式会社東芝 半導体装置及びその製造方法及び基板フレーム
JP2810647B2 (ja) * 1996-04-30 1998-10-15 山一電機株式会社 Ｉｃパッケージ
JPH11195743A (ja) 1998-01-06 1999-07-21 Hitachi Ltd 半導体装置およびその製造方法
TW428295B (en) * 1999-02-24 2001-04-01 Matsushita Electronics Corp Resin-sealing semiconductor device, the manufacturing method and the lead frame thereof
JP3878781B2 (ja) * 1999-12-27 2007-02-07 株式会社ルネサステクノロジ 半導体装置の製造方法

Also Published As

Publication number Publication date
JP2001189410A (ja) 2001-07-10
US6399423B2 (en) 2002-06-04
KR100684625B1 (ko) 2007-02-20
US20020106836A1 (en) 2002-08-08
US6590276B2 (en) 2003-07-08
KR20010062373A (ko) 2001-07-07
US20010041424A1 (en) 2001-11-15
US6897097B2 (en) 2005-05-24
US6667193B2 (en) 2003-12-23
US20020102771A1 (en) 2002-08-01
US20040058479A1 (en) 2004-03-25
JP3878781B2 (ja) 2007-02-07

Similar Documents

Publication Publication Date Title
TW527659B (en) Semiconductor device and its manufacturing method
JP3619773B2 (ja) 半導体装置の製造方法
US6638790B2 (en) Leadframe and method for manufacturing resin-molded semiconductor device
US6838315B2 (en) Semiconductor device manufacturing method wherein electrode members are exposed from a mounting surface of a resin encapsulator
KR100606945B1 (ko) 반도체 장치 및 그 제조 방법
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6841854B2 (en) Semiconductor device
US20040043537A1 (en) Method of manufacturing a semiconductor device having a flexible wiring substrate
JP2006516812A (ja) 部分的にパターン形成されたリードフレームならびに半導体パッケージングにおけるその製造および使用方法
US20090179315A1 (en) Semiconductor Die Packages Having Solder-free Connections, Systems Using the Same, and Methods of Making the Same
CN107112305A (zh) 具有经改进接触引脚的扁平无引线封装
JP2001244399A (ja) リードフレーム及びそれを用いた樹脂封止型半導体装置の製造方法
JP2003197663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP3575945B2 (ja) 半導体装置の製造方法
JP2018085487A (ja) 半導体装置の製造方法および半導体装置
JP3616469B2 (ja) 半導体装置およびその製造方法
JP5587464B2 (ja) 半導体装置の製造方法
JP2006173656A (ja) 半導体装置の製造方法
JP2009231322A (ja) 半導体装置の製造方法
KR0145767B1 (ko) 초박형 반도체 패키지 및 그 제조방법
TW525250B (en) Wafer-level packaging and method for manufacturing the same
JP2004172647A (ja) 半導体装置
JP3606440B2 (ja) 半導体装置
JP2014207471A (ja) 半導体装置の製造方法
JP2012124537A (ja) 半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent