CN1489192A - 半导体器件制造方法 - Google Patents

半导体器件制造方法 Download PDF

Info

Publication number
CN1489192A
CN1489192A CNA021438080A CN02143808A CN1489192A CN 1489192 A CN1489192 A CN 1489192A CN A021438080 A CNA021438080 A CN A021438080A CN 02143808 A CN02143808 A CN 02143808A CN 1489192 A CN1489192 A CN 1489192A
Authority
CN
China
Prior art keywords
substrate member
semiconductor chip
resin
sealed
mould
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA021438080A
Other languages
English (en)
Other versions
CN1290165C (zh
Inventor
角田重晴
����һ
佐伯准一
Ҳ
吉田勇
大路一也
本田美智晴
־
北野诚
米田奈柄
江口州志
西邦彦
安生一郎
大宪一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Publication of CN1489192A publication Critical patent/CN1489192A/zh
Application granted granted Critical
Publication of CN1290165C publication Critical patent/CN1290165C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

一种半导体塑封，特别涉及对BGA封装的封装结构和方法。一种树脂密封的BGA封装，其中支撑架牢固地支撑半导体部件，例如，IC芯片，电路板或电路膜，用树脂密封，用由上半模和下半模构成的模具，其下半模中有多个凸柱，每个凸柱的位置与每个外引出端对应。模具有分割结构，在其各分割的零件之间有出气孔。

Description

半导体器件制造方法
本申请是1995年2月10日提交的名称为“半导体器件及其制造方法”的中国专利申请95102930.4的分案申请。
技术领域
本发明涉及塑封半导体器件及其制造方法。特别涉及球栅阵列(BGA)封装半导体器件，器件中的元件的固定和支撑的方法和器件的制造方法。
背景技术
半导体封装结构已朝着小型化和薄型化方向发展，以增加封装结构中的元件密度。用一个单片处理的信息量趋于增大。输入/输出引线的数量趋于增大。由于封装的尺寸不能增到所希望的大小，因此当引线数量增加时任何相邻的引线之间的间隔趋于大大地减小。因此，当前的形势是，要求用高技术将器件安装在电路板上或基板上。为了简化器件安装，已出现了与现有安装形式不同的诸如引线栅格阵(PGA)和BGA具有外部连接形式的外部连接结构的封装。向上型的BGA封装已在美国专利5216278中公开。向下型的封装已在美国专利5148265中公开。
与美国专利5216278所公开的结构类似的BGA结构，例如，参考图38至40给出了向上型的一个例子的外形结构。
图38是BGA封装结构的剖视图。用粘接之类的方法将一个IC单片1粘接到电路板2上。电路板2是用如BT树脂的有机材料制成。IC芯片1用连接线12电连接到电路板2上的焊点12上。
图39是图38所示BAG封装结构的顶面视图。每个从电路板2上的焊点12上伸出的布线图形位于电路板2上与电路板2背面的引线端3连通。
图40是图38的封装结构的底视图。引出端3位于栅格和与引出端3对应的连接金属凸点4连通的电连接引线的交叉点处。给装有IC单片1的电路板表面涂复树脂14完成保护封装，IC单片1设置有构成元件。
考虑到生产率，模具中通常有多个空腔，每个空腔都用作BGA包封壳，并在模压过程中填入树脂。而且，按这种排列将多个包封壳放在模具中是困难的，而且模制产品的卸出工艺是非常复杂的，这就增大了制造成本。
例如参考图41和42说明一种与美转利514826中所述包封结构类似的面向下型BGA封装结构。图41是BGA封装结构的透视图，BGA封装结构由放在IC芯片1的电路侧表面上的硅橡胶之类的衬垫32和放在衬垫32上的有电路图形的电路薄膜31构成，IC芯片1与电路薄膜31用连接线13连接。
图42是图41是连接部分的放大剖视图。给IC芯片1和除引出端33的面积之外的包封结构涂复弹性树脂14进行保护性包封，以完成包封。这种情况下，所存的问题与面向上型包封所存在的问题类似。因为，考虑到生产率，在模具中通常放置有多个BGA包封壳，并在模压工艺过程中填充树脂，按这种排列将多个封装壳放在模具中是困难的，而且模制品的卸除工艺非常复杂。这将增大造价。
在包括电路板的每个模封工艺中，电路板通常放在上半模与下半模之间，树脂填入设置在整个电路板上的多个空腔中。因此需要设置一个由滑道和闸门构成的树脂流路，通过它树脂供给到整个电路板上。该流路限制了电路设计。此外，由于在模制之后在除去不必要的滑道和闸门的工艺中可能损坏电路板，因此，可能减少包封的可靠性。
许多现有的模制方法，不用位于电路板上的滑道和闸门构成的流路来将树脂填充到电路上；例如，JP-B-61-46049，和JP-A-4-184944公开的一种装配进行的模制工艺，模具有构成部分流路的滑道和闸门。通过该流路，把树脂加入带有模腔的模板(所谓的“腔模板”)构成的腔体中和放在模具中的电路板上。该工艺中，电路板上的电路设计不受限制，但要进行薄的包封时会出现其他的问题，例如，由于腔模板薄，除去电路板上制成的树脂毛刺时会使膜板本身损坏，此外，每次模制时，都要求换新的腔模板，因而模制工艺难于自动化。
JP-A-4-184944公开一种模具结构，模具中包括有使树脂提供到模具中流路的滑道和闸门。滑道和闸门的连接部分安装成当模具打开时相互滑动。这种情况下，树脂流过滑动部分，这样，树脂似乎是进入了流动部分之间可能有的空隙中，因此，似乎会产生对滑动件起滑动阻力作用的树脂毛刺，使滑动件出现不希望有的不正常动作。该不正动作会在这些封装的生产中造成严重的问题。
现有技术中存在用树脂模制的模具中封装的元件放置困难。此外，还存在模制工艺复杂，因此，工艺自动化和维修困难。这些困素造成了生产成本增大。
包括电路板和其他元件的封装的模制工艺中，树脂似乎是进入了模具中树脂流路中的滑动件之间可能存在的空隙中而产生了毛刺，从而引起生产不正常与使生产效率降低。
在模制工艺中进行薄的封装时，用滑道和闸门构成树脂流路的安装是与腔模板和电路板一起设置在模具中的。要求腔模板薄，因此，在制造薄的工件时，模板本身会损坏，这是不希望发生的。此外，每次模制工艺中，都要求替换新的模板，从而使模制工艺难于自动化，降低了模制效率，增加了造价。
发明内容
本发明的目的是，提供一种没有上述缺点的BGA包封结构，具有高生产率，降低生产成本。并提供这种BGA包封结构的制造方法。
为实现上述目的，本发明的一个方案中，提供一种BGA封装结构，它用一个支撑架牢固地支撑IC芯片，电路板或电路薄膜。
另一方案中，提供一种BGA包封结构，其中IC芯片和电路板或电路薄膜覆盖有树脂。
用一种安装，使封装的元件容易地放入模具腔中，因而，在模制工艺中能毫无问题地制成许多BGA封装结构。允许支撑架用作热辐射器，增加电路板的强度，并减少电路板中的弯曲。IC芯片，电路板或电路薄膜用树脂密封，以减少BGA封装的弯曲。此外，用支撑架使各个工序易于自动化提高了生产效率。
附图简述
图1是第1实施例的BGA包封结构的部分断开的透视剖视图；
图2A是一个支撑引线架和多组IC芯片和电路板的装配工艺流程图；
图2B是装配工艺和制成的封装的说明图；
图3A是树脂模制工艺的工艺流程图；
图3B是工艺说明图；
图4A是完成模制产品的工艺流程图；
图4B是工艺说明图；
图5是第2实施例的BGA包封结构的局部断开的透视剖视图；
图6是第3实施例的BGA包封结构的局部断开的透视剖视图；
图7是第4实施例的BGA包封结构的局部断开的透视剖视图；
图8是第5实施例的BGA包封结构的局部断开的透视剖视图；
图9是第6实施例的BGA包封结构的局部断开的透视剖视图；
图10是第7实施例的BGA包封结构的局部断开的透视剖视图；
图11A是第1，第4和第6实施例中所用支撑架的平面图；
图11B是图11A中沿A-A线的剖视图；
图12A是第2，第5和第7实施例中所用支撑架的平面图；
图12B是图12A中沿A-A线的剖视图；
图13A是第3实施例中用的支撑架的平面图；
图13B是沿图13A中A-A线的剖视图；
图14A是图11的支撑架的一个改型的平面图；
图14B是沿图14A中A-A线的剖视图；
图15A是图12所示支撑架的一个改型的平面图；
图15B是沿图15A中A-A线的剖视图；
图16A是图13所示支撑架的一个改型的平面图；
图16B是沿图16A中A-A线的剖视图；
图17是第8实施例的BGA包封结构的局部断开的透视剖视图；
图18A是一个支撑引线架、几组IC芯片和电路膜的装配工艺流程图；
图18B是工艺说明图；
图19是第9实施例的BGA包封结构局部断开的透视剖视图；
图20是第10实施例的BGA包封结构局部断开的透视剖视图；
图21是第11实施例的BGA包封结构的局部断开的透视剖视图；
图22是第12实施例析BGA包封结构的局部断开的透视剖视图；
图23是第13实施例的BGA包封结构的局部断开的透视剖视图；
图24A是第8，第9和第10实施例中所用支撑架的平面图；
图24B是沿图24A中A-A线的剖视图；
图25A是第11至13实施例中所用支撑架的平面图；
图25B是沿图25A中A-A线的剖视图；
图26A和26B分别是有模制的第2实施例的模具的局部断开的透视剖视图和局部放大图；
图27A和27B分别是有模制的第3实施例的模具的局部断开的透视剖视图和局部放大的剖视图；
图28A和28B分别是有模制的第4实施例的模具的局部断开的透视剖视图和局部放大的剖视图；
图29A和29B分别是有模制的第5实施例的模具的局部断开的透视剖视图和局部放大的剖视图；
图30A和30B分别是有模制的第6实施例的模具的局部断开的透视剖视图和局部放大的剖视图；
图31A和31B分别是有模制的第7实施例的模具的局部断开的透视剖视图和局部放大的剖视图；
图32A和32B分别是有模制的第8实施例的模具的局部断开的透视剖视图和局部放大的剖视图；
图33A和33B分别是有模制的第9实施例的模具的局部断开的透视剖视图和局部放大的剖视图；
图34A和34B分别是有模制的第10实施例的模具的局部断开的透视剖视图和局部放大的剖视图；
图35A和35B分别是有模制的第11实施例的模具的局部断开的透视剖视图和局部放大的剖视图；
图36A和36B分别是有模制的第12实施例的模具的局部断开的透视剖视图和局部放大的剖视图；
图37A和37B分别是有模制的第13实施例的模具的局部断开的透视剖视图和局部放大的剖视图；
图38是面向上的BGA封装结构的剖视图；
图39是图38所示BGA封装结构的平面图；
图40是图38所示BGA封装结构的底视图；
图41是普通的面向下的BGA封装结构的一个片断的透视剖视图；
图42是图41的连接部分放大图；
图43A和43C均是填充树脂下的封装的平面示意图；
图43B和43D分别是沿图43A和43C的A-A线和B-B线的剖视图；
图44A和44B分别是树脂填充工艺结束时的PGA封装的平面示意图和沿图44A中的C-C线的剖视图；
图45A和45B分别是本发明第14实施例的下半模腔中心部分的放大平面图和沿图45A的A-A线的放大剖视图；
图46A，46B和46C每个都示出了第14实施例中模具腔的中心部分操作状态；
图47A是电路板和下半模腔的相关凸柱的剖视图；
图47B是图47A的部分放大剖视图；
图47C是图47B的接合件之间树脂填充情形的说明图；
图48是用脱模剂涂覆本发明的第15实施例的每个电路板引出端表面的涂覆工艺流程图；
图49是用脱模剂模制电路板的工艺流程图；
图50是用热固性橡胶树脂涂覆第16实施例的凸模的工艺流程图；
图51是用固化的橡胶树脂在带有凸柱的下半模腔中模制电路板的工艺流程图；
图52是各实施例的焊料凸点形成率曲结图。
发明的具体实施方式
下面将结合附图详细说明本发明的实施例。在所有附图中相同的元件用同一数字表示，并会重复不同的说明。
图1是第一实施例的面向上的BGA封装的示意透视图。IC芯片1和电路板2作为基础元件，引出端(或电板)3用作设置在电路板安装侧面上的元件上的外部连接，连接在引出端3的金属凸点4作为外部引出端，用支撑架(i)5固定这些元件，由此构成面向上型BGA封装结构。支撑架(i)5由引线架的边框(或外缘)6，固定电路板的支撑部分7，电路板固定边框8和接头支撑部分9和接头10组成。零件7至10构成支撑部分。在IC芯片1与电路板2之间用粘接片10使其固定。电路板2用绝缘材料制成。用连拉线，如金丝13将IC芯片1上的焊接凸点11电连接到电路板2上的引线凸点12上。电引线设置成从电路板2上的焊接凸点12穿过通孔(未画出)或电路板2中形砀类似结构连到设有电气连接的电路板2背面的引出端3，尽管图中没画出。当然，这些电引线要用绝缘材料如焊料抗蚀剂(未画出)保护。电路板2背面的电引线还延伸到各个电极3。这种情况下，除电路板2的安装表面上的元件上的引出端之外，放在模具中的这些元件全用树脂14密封和保护，完成全部封封。把金属凸点，例如，焊料球，焊接到引出端3上，完成电连线，由此制成成品。
图2至4，每个都描绘了制造工艺流程和工艺状况。通常，同时用树脂模制多个BGA封装结构。下面将说明这种情况下采用的制造工艺。图2A是用IC芯片1，电路板2和支撑架(i)5作为元件的装配工艺流程图。图2B是装配工艺的说明示意图。特别是，支撑架(i)5有多个图2B(b)所示的允许同时模制多个BGA封装的结构，IC芯片1(图2B(a))用粘接剂粘接在多个支撑架(i)5(图2B(b))上的各个连接片10上。然后，用粘接剂将电路板2(图2B(c))从支撑架(i)5(图2B(b))的背面固定到连接片10的背面，并固定到电路板固定框8上，由此构成夹有连接片10的三层结构。支撑架(i)5(图2B(b))在边框上有许多定位孔(未画出)，以便自动进行各制造工艺然后，用金丝13将IC芯片1上的焊接凸点(未画出)连接到电路板2上的焊接凸点(未画面)以构成与电路板的电连接。以完成将多组IC芯片和电路板在多个支撑引线架15上的装配(图2B(d))。
图3A是有多组IC芯片和电路板装配其上的支撑引线加工15的树脂模制工艺流程图，图3B是工艺说明示意图。现在说明用热固性树脂的环氧树脂连续模制。装配有多组IC芯片和电路板的支撑引线架15(图3B(a))放置成使每组IC芯片和电路板放在模具(i)16中的相应模腔17中(图3B(b))。此时，模具(i)16升温到环氧树脂的固化温度。模压的树脂片(未画出)送入模具有槽(未画出)中，并用阳模(未画出)冲压。压过的树脂14加热，熔化并通过模具中的滑道18和闸门19进入模腔17，并用固化反应进行固化，成为成品。参考放大剖视图3B(c)说明模具腔17中的状态。其上安装有多组IC芯片和电路板的支撑引线架15放在上半模20和下半模21之间。每组芯片/电路板上的连接片10放在相应的模腔17中。当然此时用支撑引线架15中的定位孔(未画出)与模具中模腔17中的定位销(未画出)共同作用给每个支撑架15定位。在这种条件下，树脂加入模腔17中，用树脂覆盖并密封除引出端之外的组件。下半模21的模腔中设置的凸台22防止树脂加入到电路板2的包封面上的引出端3上，以完成将引出端留在外面的树脂模制。
图4A是表示用模制而制出成品的工艺流程示意图，图4B是工艺过程说明示意图。用冲模24(图4B(b))从树脂模制产品23(图4B(a))上切去无用的树脂模制包封23(图4B(a))的引线架边框6，闸门19和滑道18。然后，将分开的产品25(图4B(c))送入外引线形成工艺(图4B(d))，在此，例如，把焊料球4送去加热，使其与电路板包封面上预先露在外面的引出端3连接，完成最终的外引线26装配，由此完成了树脂密封BGA包封的全部工艺(图4B(e))。已广泛采用常规的连续模制技术实现装配有芯片/电路板的支撑引线架的树脂密封工艺。所以造价降低，生产效率提高了。芯片/电路板的树脂密封使有机材料制成的电路板有效地防潮，因此，大大提高了防潮可靠性。特别是，用树脂密封的电路板上只装有IC单片的结构，例如，美国专利5216278所公开的，由于潮湿，使引线从电路板安装面的芯片上剥落，电路板碎裂，及引线被腐蚀，因此很难保证结构的防潮可靠性。相反，本实施例中，用树脂密封芯片/电路板，保证了防潮稳定性。由于产品工作中使芯片产生大量的热，热量通过芯片下面的连接片和固定电路板用的引线架的边框有利地辐射出去，因此要求对成品冷却。要求有较大的热辐射时，不必切去待切去的引线架边框6可用作热辐射器。
图5是本发明第二实施例的BGA封装结构的透视图；它由无连接片的支撑引线架(ii)27和连接片支撑件组成。IC芯片1直接连接在电路板2上。支撑架(ii)27边框8处连接在电路板2上，由此获得薄型封装。焊接凸点12的位置可任意设计。芯片连接到电路板上的工艺简便而有利。树脂模制中要求用图26A和26B所示的模具(ii)代替图3B(h)和3B(c)所示的模具。当然，要求所用的图4B(b)所示的冲模24应适合于封装的形状，
图6是本发明第三实施例的BGA封装结构的局部切开的透视图，它包括支撑架(iii)28，支撑架(iii)28中的固定电路板的引线架3支撑件7是弯曲成使引线架的边框牢固地连接在其上设有引出端3的电路板2的封装表面上。按这种安装的优点是，即使有大量的焊接凸点，电路板上也能任意地设置焊接凸点12。芯片容易用引线焊接到电路板上。在树脂模制中，要求用图27A和27B所示模具(iii)41代替图3B(b)和3B(c)中所示的模具。当然，要求图4B(b)所示冲模的形状与封装的形状相适应。
第一至第三实施例的每种封装结构，除电路板2上的引出端3外，都用树脂密封，以确保高防潮可靠性。用无机材料也可以获到这种密封，可以产生同样的密封效果。下面参考图7说明本发明第4实施例的电路板侧边的树脂密封的包封结构。支撑架结构与第一实施例所用的相同。图8示出了第5实施例，它的支撑架结构与第2实施例用的支撑架结构相同。
电路板上的引出端3的数量大而使树脂密封困难时，第4和第5实施例是有利的。第4实施例的树脂模制中，要求用图28A和28B所示模具(iv)42代替图3B(b)和3B(c)所示模具16。第5实施例的树脂模制中，要求用图29A和29B中所示模具(v)43代替图3B(b)和3B(c)所示模具16。这种情况下，当然，要求用形状与模制产品形状适当的冲模代替图4B(b)所示冲模24。这有利于简化模具(要求下半模腔中无凸台)中模腔的制造并使造价降低。
将结合表示本发明第6实施例的图9说明有芯片和电路板的芯片安装表面的封装结构的树脂密封。支撑轲结构与第1实施例所用支撑架结构相同。图10所示第7实施例所用支撑架结构与第2实施例所用支撑架结构相同。有利于使该模制用的模具制造简易并使制造成本降低。
当电路板上的引出端3的数量大而使树脂密封困难时，第6和第7实施例是有利的。第6实施例的树脂模制中，要求用图30A和30B所示模具(vi)46代替图3B(b)和3B(c)所示模具16。第7实施例的树脂模制中，要求用图31A和31B的示模具(vii)47代替图3B(b)和3B(c)所示模具16。这种情况下，当然，要求用形状与模制产品形状适当的冲模代替图4B(b)所示冲模24。这有利于简化模具(要求下半模腔中无凸台)中模腔的制造并使造价降低。
在已说明过的第1至第7实施例中所用的电路板材料主要由有机材料和无机材料组成，根据用于封装的目的，也可以安全地代用其他材料。第1至第7实施例中的共同之处可能是用支撑架避免模制工艺之后切割掉滑道和闸门时损坏电路板。这种情况下，树脂密封的封装仅仅是通过引线架的支撑部分连接到支撑架的边框上，因而在切除引线架的边框时。没有应力加到电路板上，从而增大了可靠性。芯片在工作中产生大量的芯片垫，并要求将这些热量辐射出去时，应切去的引线架的边框可以有益地用作热辐射器，而不必切掉。
第1至第7实施例中用的支撑架5的冲压图形示图11至16中。图11A和11B分别是第1第4和第6实施例中用的支撑轲的平面图和沿图11A中A-A线的剖视图。用引线架的片状支撑件7将引线架边框6连接到引线架边框8上。用引线架的片状支撑件9将连接片10连接到边框8上。图12A和12B分别是第2，第5和第7实施例中用的引线架的支撑架平面图和沿图12A中A-A线的剖视图。用支撑件7连接边框6和8。图13A和13B分别是第3实施例中所用引线架的支撑件的平面图和沿图13A中A-A线的剖视图。用引线架支撑件7连接边框6和8。支撑件7弯曲成使边框8位于边框6下面。已说明引线架的各个元件在四个点连接，元件的数量可按需要增加或减少。
图14至16示出了将电路板固定在支撑架上用的引线架的部件30在边框8形成的四个点位置中弯曲时的支撑架5的冲压图。图14A是支撑架的平面图，它包括具有把部分切去的固定电路板用的引线架边框的图11A和11B所示的引线架支撑件。图14B是沿图14A中A-A线的剖视图。图15A是支撑架的平面图，它包括具有部分要切去的固定电路板用的引线架边框的图12A和12B所示的引线架的支撑件。图15B是沿图15A中A-A线的剖视图。图16A是支撑架平面图，它包括部分要切去的用于固定电路板的引线架边框的图13A和13B所示的引线支撑件。图16B是沿图16A中A-A线的剖视图。当然，用这种支撑引线架会产生用上述结构的相同效果。图11-16的支撑引线架例如可以用Fe-Ni合金或Cu合金制造。而已说明引线架的元件在四个点连接，连接的元件数量可以按需要增大或增少。参考图14至16说明的引线架边框6有定位孔29，通过它在各制造工序中定位边框6。
图17是按本发明的第8实施例的面向下型BGA封装结构的局部断开的透视剖视图。BGA封装结构由一个IC芯片1，电路薄膜31，形成在耐热绝缘材料上的图形，绝缘垫片32，电路薄膜31上的引出端(或电极)33，作为与引出端33连接的外引出端的金属凸片4和固定这些元件的支撑架(iv)34构成。支撑架(iv)34由边框6和接头支撑件9和接头10构成。连接片10包括支撑部分，背面有粘接剂的芯片1粘接到支撑部。IC芯片1的焊接点(未画出)是连接金属，并电连接到电路膜31的引线焊接点(未画出)。电路膜31上的焊接点连接到相应的外引出端33上。除连接片10的背面之外，这些元件放在模具中并用树脂14密封。然后，用连接金属凸片4，例如焊料球，将引线电连接到引出端33，制成成品。
由于本实施例所用元件与第1实施例不同，图18给出了制造工艺。现在要说明通常进行的用树脂同时模制许我封装的工艺。图18A是由IC芯片1，电路膜31和作为安装在多个支撑架(iv)34上的元件的垫片32组成的多组装配工艺流程示意图；图18B是工艺示意图。支撑架(iv)34有多个结构如图18(d)所示，因而允许模制多个包封结构。这种情况下，首先，IC芯片1(图18(c))连接到支撑件(iv)34的各连接片10上。然后，绝缘热片32(图18(b))连接到支撑件(iv)34的各连接片10上。然后，绝缘垫片32(图18(b))连接到各个IC芯片上。除它们的焊接点外。最后，使电路膜31(图18(a))的焊接点(未画出)与各芯片焊接点(未画出)对准，并连接到相应的垫片32上。多个支撑架(iv)34在其边框中有定位孔(未画出)，用于进行自动化制造工艺。IC芯片1和相应的电路膜31电连接，例如，用加热或连接它们的金，焊料合金或其他金属材料，或用导电树脂如混有金属粉的环氧树脂使他们连接，由此完成多组IC芯片和电路膜在支撑引线架35上的装配。然后进行图3和图4所示的实施1说明中参考的相同工艺步骤。当然，在这些工艺步骤中，要求用图32A和32B所示模具(viii)48代替图3B(b)，3B(c)所示模具16进行树脂模制工艺当然，要求用形状适合于模制产品形状的冲模代替图4B(b)所示冲模24。按这些装配，露出连接片10的背面，以便大大有利于散热。此外，易于连接象冷却风扇这样的强制冷却机械。除电路膜31上的外引出端33外都用树脂密封，增大了防潮可靠性。
图19示出了第9实施例，除外引出端33外，电路膜31上的全部元件用树脂14密封。要求用图33A和33职所示模具(ix)49代替图3B(b)和3B(c)中所示模具16。当然，用形状与模制品形状相适应的模具代替图4B(b)中所示模具24。这种结构确保了高防潮可靠性。
图20示出了第10实施例，它只有芯片/电路膜焊接点连接部分用树脂密封。要求用图34A和34B所示的模具(x)50代替图3B(b)和3B(c)所示的模具16。当然，要求用形状与模制产品形状相适应的模具代替图4B(b)所示冲模24。用这种装配提供薄型封装。
这种安装中，若外引出端的数量大到使全部外引出端不能位于芯片区内时，采用第11实施例的BGA包封结构。它能很好的设置这些引出端，如图21所示。支撑架(v)36有从连接片10的各边突出的连接片10的延长部分37，按要求使这些外引出端位于不能放在芯片区上的延长的连接片部分37上。连接片的延长部分37和连接片支撑件9弯曲成使设置在头延长部分37上的电路膜的延长部分38上的引出端39与位于整个IC芯片1上的电路膜上的引出端(或早极)处于同一平面(或同一高度)，因而，当连接并固定电路膜的延长部分38时，使其保持同一平面。在这种条件下，树脂密封元件，提供BGA包封。钨括各元件的装配工艺步骤的制造工艺结合图18说明。这些工艺步骤与第1实施例说明用的图3和4中所示的步骤相同。该工艺中，要求用图35A和35B所示模具(xi)51代替图3B(b)和3B(c)中所示模具16进行树脂模制。当然要求用形状与模制品形状相适应的模具代替图4B(b)所示冲模24。正如公知的，改变支撑架(v)36的连接片延长件37的形状很容易设置许多引出端。并容易确保电路膜的延长部分38在同一平面图。由于露出连接片10，容易附加冷却机。通过连接片的延长部分37大大改善了散热。在树脂密封基础上，当然，增大了防潮可靠性。
图22和23分别示出了第12和13实施例。根据成品的要求树脂密封不同。树脂模制中，实施例12要求用图36A和36B所示的模具(xii)52代替图3B(b)和3B(c)所示的模具16，而在第13实施例中要求用图37A和37B所示模具(xiii)53代替图3B(b)，3B(c)所示模具16。当然，要求用形状与模制品形状相适应的模具代替图4B(b)所示的冲模24。当然，这些封装结构还与第11实施例中所述的那些结构相同。
第8至第13实施例中的共同之处可以说的是用支撑架避免模制后切去无用的滑道和闸门时损坏电路板。由于只用引线架的接头支撑件将树脂密封的封装连接到支撑轲的边框上，可以避免在切去滑道和闸门时给电路板加上应力，由此而确保可靠性。工作中芯片中产生大量的热时，要求高散热连接片的延长部分用作热辐射器，增大了器件的冷却效率。引线架边框6可用作热辐射器而不切去。
图24和25示出了第8至第13实施例中用的支撑架冲压图形。图24A是第8至第10实施例的支撑架的平面图。图24B是沿图24A中A-A线的剖视图。用引线架的四个片状支撑件9连接引线架的边框6和连接片10。图25A是第11至第13实施例的支撑轲平面图，图25B是沿图25A中A-A线的剖视图。用带有从连接片10的四边突出的连接片的四个延长部分37的引线架的四个片状支撑件9连接引线架边框6和连接片10。连接片的延长部分37和引线架的片状支撑件9弯曲成使电路膜延长部分38上的所有引出端有齐平的(或在同一高度)。而各个相关的元件被看成是连接在四个点，连接的引线数量可根据需要增加或减少/图24和25所示的每个支撑轲均可用例如Fe-Ni合金，Cu合金或其他金属材料制成。图24和25的引线架的边框6有多个定位孔29，通过它们，在各制造工艺中使有关的各个元件定位。模制第1至第3，第8，第9第11和第12实施例的必要条件是：<1>避免形成内部有气泡的坏产品，<2>避免连接金属凸片时在电路板的引出端表面上形成树脂毛刺。结合附图43和44，用图说明模制时各实施例上树脂的填充状部，以说明气孔产生的过程和方法，以防止在上述的条件<1>中的气泡产生。
图43A，43B，43C，43D各图都示出了模制中的填充树脂。图43A和43C都是平面图。图43B和43D分别是沿图43A和43C中A-A线的剖视图。图43A和43B示出了树脂通过闸门19后填充模腔的方法。实线表示上半模腔中流动树脂的前部54，虚线表示此时同一点下半模腔中流动树脂的前部55。正如从图43A的剖视图43B所知道的，上半模腔56中的树脂填充比下半模腔57中的填充要较早时间完成。图43C，43D示出了填充树脂的后面状况。上半模腔填充树脂之后，树脂填充从下半模腔57的四个侧边朝它的中心推进。因此，如沿图43C的B-B线的剖视图图43D所示，下半模腔57中的气泡58没有逸出路径，并束缚在模腔中。
图44示出了BGA包封的树脂填充完成情况。图44A是平面图，图44B是沿图44A中C-C线的剖视图。气泡58束缚在下半模腔57的上部。因此，模制是坏的。为避免这种状态，将结合图45和46说明避免气泡58的模具结构。
图45示出了第14实施例。图45A是下半模腔57的中心部分的放大平面图。图45B是沿图45A中A-A线的剖面图。下半模分成很多部分，一部分与另一部分相互联动，形成气路或排气59允许气泡经此排出。该例中，下半模腔57分成两部分。即，有凸台22的第1部分60，凸台22的形状与其它凸台相同，并且沿第1部分四周设置的出气孔59，第2部分60，其把第1部分装入第2部分内，使气泡通过下半模腔57的壁以第1部分与第2部分之间的边界61中的出气孔59排出。第1部分60还起突台的作用，当模制产品23从模具中取出时该突台滑出。
现在参考图46说明第1，第2部分60，60′的滑动操作。图46A是模腔中心部分的放大剖视图，按第1实施例的方法在此设置支近架5′电路板和IC芯片1。起突柱62的作用的部分60固定在模具的凸柱固定板63上。图46B示出了树脂14的填充工艺步骤。被束缚的气泡58向下流过排气孔59，然后，通过部分69与凸柱固定板63之间的空隙按箭头58指示的水平方向排出。图46C示出了模制产品从模具中除去之后填充的树脂14被加热和固化的情况。移动凸柱固定板63使凸柱62滑动，以便使模制品从模具中除去。用该滑动操作，可以使粘附在排气孔59上的树脂毛刺64分开，使模具进入正常状态以便进行下面的工艺上面已说明了两部分的下半模腔的使用，当然，下半模腔也可以按需要分成两个以上的部分。凸柱采用具有正方截面的棒形。也可以用有矩形或圆形截面的棒。为容易除去树脂毛刺，当然可以用聚四氟乙烯进行表面处理。
如上所述，用有许多部分组成的下半模腔，每个相邻部分之间均有出气孔，使气泡排出。此外，由于凸柱的滑动作用，有可能自动排出粘附的排气孔上的树脂毛刺，从而容易实现模制自动化。
下面说明作为上述条件(2)的电路板上引出端表面上树脂毛刺的产生过程和防止这种树脂毛刺产生的方法。现在结合附图47说明树脂毛刺的产生过程。
图47A是放大的剖视图，图中，电路板引出端设置成与下半模腔的凸柱连接。用绝缘材料65复盖电路板2上的引出端周围的面积和它附近的引线(未画出)。模腔中，安放成电路板2上的引出端表面66与下半模腔中的凸台22的顶部67接触，即，使固体表面相互接触。图47B是图47A的周围部分的放大示意图。即，主要是使引出端的粗糙表面66与凸台22的粗糙的顶表面67相接触，并使它们之间形成空隙68。在这种状态下进行树脂模制时，树脂14被压进空隙68形成树脂毛刺64，并留在引出端表面66上，如图47C所示。此外，从电路板本身来考虑，由于电路板本身弯曲和变形，或电路板厚度变化有可能进一步产生树脂毛刺。为防止产生这种树脂毛刺，可以用对着下半模腔的凸柱给电路板加压的方法。然后，用这种方法根据所加压力的大小有可能损坏电路板。因此，本发明采用其他方法，这就是要结合附图48-51说明的第15实施例。
首先参见图48和49说明第15实施例。图48是电路板引出端和凸柱的放大剖视示意图，由它示出了防止产生树脂毛刺的工艺。
图48(a)示出了按电路板2上的引出端3相同安排而设置的标准凸柱69的顶部涂覆的模具拆除剂70。模具释放剂最好是，例如，硅树脂，或分散有聚4氟乙烯树脂的溶剂，或在模制温度范围内是液体的蜡树脂。如图48(b)所示，电路板2放在标准凸柱69上，模具拆除剂70连续地加到电路板2上的引出端表面66上，形成有模具释放剂的电路板71，如图48(c)所示。
图49示出了模制PGA包封的工艺，它上面放置有带模具拆除剂的电路板71。图49(a)中，电路板71上的引出端表面66放置成通过模具拆除剂70与下半模腔的凸柱22的顶67相接触。图49(b)示出了树脂模具。电路板2上的引出端表面66放置成通过模具拆除剂70与下半模腔的凸柱22紧密接触，由此消除表面66与凸台22之间可能产生的空隙，从而防止产生树脂毛刺。图49C示出了树脂模制结束后模制成的电路板的状态。电路板2上的引出端表面66和下半模腔的顶67上都保留有模具拆除剂70。模具拆除剂除去之后，外引出端，如金属凸片形成在电路板2上的引出端表面66上。
现在要参考图50和51说明第16实施例。图50是电路板引出端和凸柱的剖视示意图，并示出了防止产生树脂毛刺的工艺。图50(a)示出了按下半模腔中凸柱安置方式相同的方式安置的电路板2上的引出端3，并覆盖有热固性橡胶树脂72。热固性橡胶树脂最好包括例如，硅树脂，或聚四氟乙烯树脂。如图50(b)所示，电路板3放置在下半模腔的凸台22上，将橡胶树脂输送到突台22上，如图50(c)所示。然后在预定的固化条件下固化橡胶树脂。
图51示出了模制包封工艺，使用带已固化的橡胶树脂的下半模腔的凸台22。图51(a)中，电路板2的引出端表面66和下半模腔的凸台22设置成通过已固化的橡胶树脂73相互接触。图51B示出树脂模制。如上面参考图43和44所说明的，上半模腔填充树脂的时间较下半模腔早，因此，对着下半模腔的凸台22压电路板2，在引出端表面66与凸台22之间的固化橡胶树脂73弹性变形，它使引出端表面66与凸台22的顶放置成相互紧密接触，使它们之间不会产生空隙，防止产生树脂毛刺。图51C模制器件的完成状态。当模制品23从模具中除去后，再涂覆有机形式的弹性变形固化橡胶树脂73，以便进行下面的模制工艺。然后，在电路板2的引出端表面66上形成像金属凸片之类的外引出端。
图52示出了表示防止树脂毛刺产生的焊料凸点形成率的一个实例。这种情况下，用400根引出端为例。将会看到，因电路板引出端表面与模具凸柱之间无弹性材料时，焊料凸点的形成率为50％。反之，会看到，在模具凸柱与电路板引出端表面之间有弹性材料的第15和第16实施例中，焊料凸点的形成率为100％。
因此，根据第15和第16实施例的装配，在电路板上的引出端表面与模具凸柱之间放入弹性材料，用于消除电路板弯曲和厚度变化，增加引出端表面与模具凸柱之间的接触紧密度，防止产生树脂毛刺。当然，在已说明过的模具拆除剂使用和已解释过的固化橡胶树脂的使用中，在模制温度下，会变形成的任何弹性材料也会有同样的缺陷。
按照本发明，用支撑架能容易地提高生产率并降低造价。用树脂密封BGA元件，能大大提高防潮可靠性。改变支撑架结构中的接头的形状，使其具有一个延长部分，就可以容易地构成如第11至第13实施例中的单片外侧边上设置有许多引出端的包封。用支撑架和常规的模制技术，使模制工艺容易地自动化并节省了操作人员，从而提高了生产率，并保证稳定生产。
用模具结构防止树脂模制中出现气泡，并防止在树脂模制中在电路板引出端表面上产生树脂毛刺，提高了生产效率并确保稳定生产。

Claims (22)

1.一种制造半导体器件的方法，包括以下步骤：
将支撑架和带有电路布线的基片构件结合起来；
将半导体芯片和所述基片构件的电路布线电连接起来；
利用所述支撑架将所述半导体芯片配置在模具之内的适当位置；以及
在所述半导体芯片依然由所述支撑架定位于所述模具中的所述位置的情况下，对所述半导体芯片进行树脂密封。
2.按权利要求1的制造方法，进一步包括这样的步骤：在所述树脂密封的半导体器件上制成导电凸片。
3.按权利要求1的制造方法，其中所述基片构件包括一绝缘基片构件和在所述绝缘基片构件的第一、第二相对表面上形成的布线图形，所述绝缘基片构件的所述第一和第二表面上的所述布线图形是相互电连接的，所述半导体芯片安装在所述基片构件的所述第一表面上，而在所述基片构件的第二表面上制成导电凸片。
4.按权利要求1的制造方法，其中所述支撑架支撑多个半导体芯片。
5.按权利要求1的制造方法，进一步包括这样的步骤：从所述的支撑所述多个半导体芯片的支撑架分开所述多个半导体芯片中的单独个半导体芯片。
6.按权利要求4的制造方法，其中，所述树脂密封步骤中，固定在所述支撑架的所述多个半导体芯片是连续模制的。
7.按权利要求1的制造方法，其中所述支撑架用含有铁镍合金的材料制成。
8.按权利要求1的制造方法，其中所述支撑架用含有铜合金的材料制成。
9.按权利要求1的制造方法，其中，将所述半导体芯片和所述基片构件电连接起来的步骤中，所述半导体芯片和所述基片构件用连接线连接，所述支撑架和所述半导体芯片之间未构成电连接，而且所述支撑架和所述基片构件之间未构成电连接。
10.一种制造半导体器件的方法，包括以下步骤：
将多个半导体芯片和带有电路布线的基片构件结合到支撑架上；
将所述半导体芯片和所述基片构件的电路布线电连接起来；
利用所述支撑架将所述半导体芯片配置在模具之内的适当位置；以及
在所述半导体芯片依然由所述支撑架定位于所述模具中的所述位置的情况下，对所述半导体芯片进行树脂密封。
11.按权利要求10的制造方法，进一步包括这样的步骤：在所述树脂密封的半导体器件上制成导电凸片。
12.按权利要求10的制造方法，其中所述基片构件包括一绝缘基片构件和在所述绝缘基片构件的第一、第二相对表面上形成的布线图形，所述绝缘基片构件的所述第一和第二表面上的所述布线图形是相互电连接的，所述半导体芯片安装在所述基片构件的所述第一表面上，而在所述基片构件的第二表面上制成导电凸片。
13.按权利要求10的制造方法，进一步包括这样的步骤：从所述的支撑所述多个半导体芯片的支撑架分开所述半导体芯片中的单独个半导体芯片。
14.按权利要求10的制造方法，其中，所述树脂密封步骤中，固定在所述支撑架的所述多个半导体芯片是连续模制的。
15.按权利要求10的制造方法，其中，将所述半导体芯片和所述基片构件电连接起来的所述步骤中，所述半导体芯片和所述基片构件用连接线连接，所述支撑架和所述半导体芯片之间未构成电连接，而且所述支撑架和所述基片构件之间未构成电连接。
16.一种制造半导体器件的方法，包括以下步骤：
将半导体芯片和带有电路布线的基片构件结合到支撑架上；
将所述半导体芯片和所述基片构件的电路布线电连接起来；
对所述半导体芯片进行树脂密封；以及
在所述树脂密封的半导体器件上制成焊料凸点。
17.一种制造半导体器件的方法，包括以下步骤：
将半导体芯片安装到带有电路布线的基片构件上；
将所述半导体芯片和所述基片构件的电路布线电连接起来；
将所述基片构件和支撑架结合起来；
对所述半导体芯片进行树脂密封；以及
在所述树脂密封的半导体器件上制成焊料凸点。
18.一种制造半导体器件的方法，包括以下步骤：
将带有电路布线的基片构件和支撑架结合起来；
将半导体芯片安装到所述基片构件上；
将所述半导体芯片和所述基片构件的电路布线电连接起来；
对所述半导体芯片进行树脂密封；以及
在所述树脂密封的半导体器件上制成焊料凸点。
19.按权利要求16的制造方法，其中，在所述的树脂密封步骤中，安装在所述基片构件上并由所述支撑架支撑的所述半导体芯片，利用设置在所述支撑架中的定位孔，被配置在模具中的适当位置，然后进行树脂密封。
20.按权利要求16的制造方法，其中，在所述的树脂密封步骤中，所述支撑架具有多个在其上固定的所述半导体芯片，由所述支撑架支撑的所述多个半导体芯片设置在模具之内，而且对所述多个半导体芯片以等数的子集方式进行树脂密封。
21.按权利要求1的制造方法，其中，所述基片构件是一种多层电路板。
22.按权利要求1的制造方法，其中，所述基片构件是一种电路膜。
CNB021438080A 1994-02-10 1995-02-10 半导体器件制造方法 Expired - Fee Related CN1290165C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP1610594 1994-02-10
JP16105/1994 1994-02-10
JP16105/94 1994-02-10

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN95102930A Division CN1132236C (zh) 1994-02-10 1995-02-10 半导体器件及其制造方法

Publications (2)

Publication Number Publication Date
CN1489192A true CN1489192A (zh) 2004-04-14
CN1290165C CN1290165C (zh) 2006-12-13

Family

ID=11907244

Family Applications (2)

Application Number Title Priority Date Filing Date
CN95102930A Expired - Fee Related CN1132236C (zh) 1994-02-10 1995-02-10 半导体器件及其制造方法
CNB021438080A Expired - Fee Related CN1290165C (zh) 1994-02-10 1995-02-10 半导体器件制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN95102930A Expired - Fee Related CN1132236C (zh) 1994-02-10 1995-02-10 半导体器件及其制造方法

Country Status (5)

Country Link
US (2) US5914531A (zh)
KR (1) KR0169187B1 (zh)
CN (2) CN1132236C (zh)
MY (1) MY115170A (zh)
TW (1) TW344109B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1991873B (zh) * 2005-12-27 2010-05-19 株式会社迪思科 配线基片以及存储卡的制造方法

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6686226B1 (en) * 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
JP2891665B2 (ja) 1996-03-22 1999-05-17 株式会社日立製作所 半導体集積回路装置およびその製造方法
US20040061220A1 (en) * 1996-03-22 2004-04-01 Chuichi Miyazaki Semiconductor device and manufacturing method thereof
US5738531A (en) * 1996-09-09 1998-04-14 International Business Machines Corporation Self-alligning low profile socket for connecting ball grid array devices through a dendritic interposer
JP2924840B2 (ja) * 1997-02-13 1999-07-26 日本電気株式会社 Ｔａｐｅ−ＢＧＡタイプの半導体装置
US6001672A (en) 1997-02-25 1999-12-14 Micron Technology, Inc. Method for transfer molding encapsulation of a semiconductor die with attached heat sink
JP3532395B2 (ja) * 1997-10-03 2004-05-31 株式会社ルネサステクノロジ 半導体装置の製造方法、プレス金型、ガイドレール
JP3310617B2 (ja) * 1998-05-29 2002-08-05 シャープ株式会社 樹脂封止型半導体装置及びその製造方法
JPH11354689A (ja) * 1998-06-04 1999-12-24 Oki Electric Ind Co Ltd フレーム状基板とその製造方法及び半導体装置の製造方法
JP3842447B2 (ja) * 1998-08-17 2006-11-08 シチズン時計株式会社 Ｉｃの実装構造
JP3492212B2 (ja) 1998-08-26 2004-02-03 新光電気工業株式会社 半導体装置用パッケージ及びその製造方法
US6034425A (en) * 1999-03-17 2000-03-07 Chipmos Technologies Inc. Flat multiple-chip module micro ball grid array packaging
US6329220B1 (en) 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6949822B2 (en) * 2000-03-17 2005-09-27 International Rectifier Corporation Semiconductor multichip module package with improved thermal performance; reduced size and improved moisture resistance
US6856006B2 (en) * 2002-03-28 2005-02-15 Siliconix Taiwan Ltd Encapsulation method and leadframe for leadless semiconductor packages
JP4329235B2 (ja) * 2000-06-27 2009-09-09 セイコーエプソン株式会社 半導体装置及びその製造方法
IT1318257B1 (it) * 2000-07-27 2003-07-28 St Microelectronics Srl Lead-frame per dispositivi a semiconduttore.
US6838319B1 (en) * 2000-08-31 2005-01-04 Micron Technology, Inc. Transfer molding and underfilling method and apparatus including orienting the active surface of a semiconductor substrate substantially vertically
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
JP3619773B2 (ja) * 2000-12-20 2005-02-16 株式会社ルネサステクノロジ 半導体装置の製造方法
FR2820240B1 (fr) * 2001-01-26 2004-07-16 St Microelectronics Sa Substrat support de puce a circuits integres adapte pour etre place dans un moule
JP4626919B2 (ja) * 2001-03-27 2011-02-09 ルネサスエレクトロニクス株式会社 半導体装置
US7220615B2 (en) * 2001-06-11 2007-05-22 Micron Technology, Inc. Alternative method used to package multimedia card by transfer molding
JP3456983B2 (ja) * 2001-06-27 2003-10-14 松下電器産業株式会社 リードフレームおよび樹脂封止型半導体装置の製造方法
JP4264648B2 (ja) * 2001-08-22 2009-05-20 ソニー株式会社 モジュール電子部品の成形方法及び成形装置並びにモジュール電子部品
US6891276B1 (en) * 2002-01-09 2005-05-10 Bridge Semiconductor Corporation Semiconductor package device
JP2004055480A (ja) * 2002-07-24 2004-02-19 Pioneer Electronic Corp フラットディスプレイパネル
WO2004097896A2 (en) * 2003-04-26 2004-11-11 Freescale Semiconductor, Inc. A packaged integrated circuit having a heat spreader and method therefor
DE10323296A1 (de) * 2003-05-21 2005-01-05 Infineon Technologies Ag Anordnung zur Stress-Reduzierung bei substratbasierten Chip-Packages
US7144538B2 (en) * 2003-06-26 2006-12-05 Semiconductor Components Industries, Llc Method for making a direct chip attach device and structure
KR100765604B1 (ko) * 2004-11-26 2007-10-09 산요덴키가부시키가이샤 회로 장치 및 그 제조 방법
MX2007006337A (es) * 2004-11-30 2008-01-22 Ap Moeller Maersk As Metodo y sistema para reducir el consumo de combustible en un motor diesel.
JP2007081232A (ja) * 2005-09-15 2007-03-29 Renesas Technology Corp 半導体装置の製造方法
US7440282B2 (en) * 2006-05-16 2008-10-21 Delphi Technologies, Inc. Heat sink electronic package having compliant pedestal
TWI309879B (en) * 2006-08-21 2009-05-11 Advanced Semiconductor Eng Reinforced package and the stiffener thereof
JP5259197B2 (ja) * 2008-01-09 2013-08-07 ソニー株式会社 半導体装置及びその製造方法
TWI466242B (zh) * 2009-01-05 2014-12-21 Nanya Technology Corp 具有護桿的半導體封裝體結構
US8072764B2 (en) * 2009-03-09 2011-12-06 Apple Inc. Multi-part substrate assemblies for low profile portable electronic devices
CN102148175A (zh) * 2011-01-05 2011-08-10 无锡市玉祁红光电子有限公司 半导体芯片模板结构
JP5484529B2 (ja) 2012-08-07 2014-05-07 ホシデン株式会社 部品モジュール及び部品モジュールの製造方法
US9067342B2 (en) * 2012-09-26 2015-06-30 Intel Corporation Mold chase for integrated circuit package assembly and associated techniques and configurations
TWI688054B (zh) * 2017-06-05 2020-03-11 日月光半導體製造股份有限公司 封裝模具及半導體封裝製程
JP2020004840A (ja) * 2018-06-28 2020-01-09 アルパイン株式会社 電子ユニットおよびその製造方法
CN111465169A (zh) * 2020-03-25 2020-07-28 万安裕维电子有限公司 一种防翘曲pcb板
CN111465312A (zh) * 2020-04-14 2020-07-28 杭州洛微科技有限公司 基于周期性阵列排布的光电产品封装生产方法
US11387213B2 (en) * 2020-06-05 2022-07-12 Advanced Semiconductor Engineering, Inc. Method for manufacturing a semiconductor package

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146049A (ja) * 1984-08-10 1986-03-06 Hitachi Ltd 半導体装置
JPS62277753A (ja) * 1986-05-27 1987-12-02 Sumitomo Electric Ind Ltd 半導体パツケ−ジ
US4899207A (en) * 1986-08-27 1990-02-06 Digital Equipment Corporation Outer lead tape automated bonding
US4891687A (en) * 1987-01-12 1990-01-02 Intel Corporation Multi-layer molded plastic IC package
JPH0732215B2 (ja) * 1988-10-25 1995-04-10 三菱電機株式会社 半導体装置
JPH02309660A (ja) * 1989-05-24 1990-12-25 Shinko Electric Ind Co Ltd リードフレーム
JP2875334B2 (ja) * 1990-04-06 1999-03-31 株式会社日立製作所 半導体装置
US5293072A (en) * 1990-06-25 1994-03-08 Fujitsu Limited Semiconductor device having spherical terminals attached to the lead frame embedded within the package body
US5148265A (en) * 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
JP2977889B2 (ja) * 1990-11-20 1999-11-15 シチズン時計株式会社 Ｉｃの樹脂封止方法
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5332864A (en) * 1991-12-27 1994-07-26 Vlsi Technology, Inc. Integrated circuit package having an interposer
JP3572628B2 (ja) * 1992-06-03 2004-10-06 セイコーエプソン株式会社 半導体装置及びその製造方法
JP2670408B2 (ja) * 1992-10-27 1997-10-29 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPH06146049A (ja) * 1992-10-30 1994-05-27 Kobe Steel Ltd チタン等の高融点な活性金属の溶融塩電解採取方法
US5294827A (en) * 1992-12-14 1994-03-15 Motorola, Inc. Semiconductor device having thin package body and method for making the same
US5360991A (en) * 1993-07-29 1994-11-01 At&T Bell Laboratories Integrated circuit devices with solderable lead frame
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
US5991156A (en) * 1993-12-20 1999-11-23 Stmicroelectronics, Inc. Ball grid array integrated circuit package with high thermal conductivity
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
US5541450A (en) * 1994-11-02 1996-07-30 Motorola, Inc. Low-profile ball-grid array semiconductor package

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1991873B (zh) * 2005-12-27 2010-05-19 株式会社迪思科 配线基片以及存储卡的制造方法

Also Published As

Publication number Publication date
CN1132236C (zh) 2003-12-24
US6114192A (en) 2000-09-05
KR950025961A (ko) 1995-09-18
MY115170A (en) 2003-04-30
KR0169187B1 (ko) 1999-01-15
CN1113035A (zh) 1995-12-06
US5914531A (en) 1999-06-22
CN1290165C (zh) 2006-12-13
TW344109B (en) 1998-11-01

Similar Documents

Publication Publication Date Title
CN1290165C (zh) 半导体器件制造方法
CN1148795C (zh) 半导体器件的制造方法
CN1777988A (zh) 条带引线框和其制作方法以及在半导体包装中应用的方法
CN101165866B (zh) 一种集成电路封装体及其制造方法
CN1449583A (zh) 塑料封装基底、气腔型封装及其制造方法
US6869811B2 (en) Methods for transfer molding encapsulation of a semiconductor die with attached heat sink
CN1207585A (zh) 半导体装置及半导体装置的引线框架
CN1802883A (zh) 组件装置及其制造方法
CN1490870A (zh) 引线框及其制造方法，以及用该引线框制造的半导体器件
CN1591861A (zh) 电路元件内置模块及其制造方法
CN1755907A (zh) 半导体器件的制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1512574A (zh) 半导体器件及其制造方法
CN1360344A (zh) 一种半导体器件的制造方法和一种半导体器件
CN1337741A (zh) 具有可注入导电区的半导体封装件及其制造方法
CN1790687A (zh) 树脂密封半导体器件、具有管芯垫的引线框及其制造方法
CN1146991C (zh) 散热板引入树脂模制的半导体封装及其制造方法
CN1652314A (zh) 引线框架、半导体芯片封装、及该封装的制造方法
CN1031446A (zh) 用带式自动焊接法焊接的半导体芯片管壳
CN1503358A (zh) 树脂密封型半导体器件及用于生产这种半导体器件的生产工艺
CN1162905C (zh) 塑料模制型半导体器件及其制造方法
JP2002329815A (ja) 半導体装置と、その製造方法、及びその製造装置
CN1809923A (zh) 微引线框封装及制造微引线框封装的方法
CN1143371C (zh) 模制塑料型半导体器件及其制造工艺
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20061213

Termination date: 20120210