JPS62277753A - 半導体パツケ−ジ - Google Patents

半導体パツケ−ジ

Info

Publication number
JPS62277753A
JPS62277753A JP61121886A JP12188686A JPS62277753A JP S62277753 A JPS62277753 A JP S62277753A JP 61121886 A JP61121886 A JP 61121886A JP 12188686 A JP12188686 A JP 12188686A JP S62277753 A JPS62277753 A JP S62277753A
Authority
JP
Japan
Prior art keywords
electrodes
electrode
bump
bump plating
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61121886A
Other languages
English (en)
Inventor
Soichi Imamura
今村　宗一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP61121886A priority Critical patent/JPS62277753A/ja
Publication of JPS62277753A publication Critical patent/JPS62277753A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ３、発明の詳細な説明 く産業上の利用分野〉 この発明は半導体パッケージに関するものでおる。
〈従来の技術とその問題点〉 従来の半導体パッケージは、ＤＩＲ（デコアルインライ
ンパッケージ）やチップギヤリア等のフラットタイプの
パッケージの場合、端子は１辺に１列に並べていたため
、端子の数を多くするには限界があり、無理に多ビン化
すればパンケージ本体が大きくなってしまうこともあっ
て、多ピン化には対応できない。
またＰＧＡ　（ピングリッドアレイ）のように端子を格
子状に並べた場合には、構造上の問題として下面からピ
ンをアレイ状に並べる構造となって、ビン間隔が大きい
ため、パッケージ本体が大きくなり、高価となる欠点を
有している。
〈問題点を解決するための手段〉 今後ＩＣチップの配線の微細化が進み、多ピン化が要求
されると、これらのパンケージ形態ではＩＣチップサイ
ズに１ヒ較して不釣合いに大きいパッケージが必要とな
る。
そこで本発明者は多ピン化の要望に対応できる小型のパ
ッケージ形態を得るべく検討の結果、この発明に至った
ものである。
即ち、このＪｕ明は２枚のグリーンシートからなる基板
の下面にバンプメッキを形成し、グリーンシート上面に
ワイヤボンド用の電極を設けるとともに、電極とバンプ
メッキとの間にスルーホールを形成し、該スルーホール
内に配線を行なって電極とバンプメッキを導通させた構
造とした半導体パッケージを提供するものである。
く作用〉 以下、この発明を図面に基づいて説明する。
図面はこの発明の半導体パッケージの構造を示す断面図
であり、基板１は２枚のグリーンシートｌａ、１ｂから
構成されている。そしてこの基板１の下面には端子の代
わりにバンプメッキ２が施されている。
またグリーンシート１ａの上面にはワイヤボンド用の電
極３を形成し、グリーンシート１ｂの下面にはバンプメ
ッキ２用の電極４が形成されている。そしてワイヤボン
ド用の電極３とバンプメッキ用の電極４との間はスルー
ホールと接合面に配線パターン５を形成して両電極３．
４を導通させる構造となっている。
このような構造において、基板１は通常のグリーンシー
トと同じくホットプレス後低温焼成すれば得られる。そ
してＩＣチップ６を実装後、キャップ７にて気密封止し
、さらに下面にバンプメッキ２を形成すればよい。図に
おいて８はＩＣチップ６と電極３をつなぐボンディング
ワイヤであ、る。
このような４１１Ｉ造の半導体パッケージは（１）パッ
ケージ下面全面を利用でき、また端子の代わりにバンプ
メッキによって外部電極を取出すから、多ビン化しても
パッケージサイズがそれほど大きくならない。
（２１基板を構成する２枚のグリーンシートの接合面で
配線パターンを引き回せるので基板のワイヤボンド電極
部およびバンプメッキ電極部の位置は固定ではなく、あ
る程度自由度があること。
（３）気密封止構造のため、信頼性は４ｉ）１脂封止パ
ツケージより高い。
（４）基本的な＃Ｉ造がチップキャリア等と変らないの
でパッケージ単価がＰＧＡのように高くならない。
などの利点を有するのである。
【図面の簡単な説明】
図面はこの発明の半導体パッケージの一実施例を示す断
面図である。 １・・・基板　　　　　１ａ、１ｂ・・・グリーンシー
ト２・・・バンプメッキ　　　３・・・電極４・・・電
極　　　　　　　５・・・配線パターン６・・・ＩＣチ
ップ　　　　７・・・キャップ８・・′・ボンディング
ワイヤ

Claims (1)

    【特許請求の範囲】
  1. ２枚のグリーンシートからなる基板の下面にバンプメッ
    キを形成し、グリーンシート上面にワイヤボンド用の電
    極を設けるとともに、電極とバンプメッキとの間にスル
    ーホールを形成し、該スルーホール内に配線を行なつて
    電極とバンプメッキを導通させた構造としたことを特徴
    とする半導体パッケージ。
JP61121886A 1986-05-27 1986-05-27 半導体パツケ−ジ Pending JPS62277753A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61121886A JPS62277753A (ja) 1986-05-27 1986-05-27 半導体パツケ−ジ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61121886A JPS62277753A (ja) 1986-05-27 1986-05-27 半導体パツケ−ジ

Publications (1)

Publication Number Publication Date
JPS62277753A true JPS62277753A (ja) 1987-12-02

Family

ID=14822344

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61121886A Pending JPS62277753A (ja) 1986-05-27 1986-05-27 半導体パツケ−ジ

Country Status (1)

Country Link
JP (1) JPS62277753A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63258048A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体装置
US5914531A (en) * 1994-02-10 1999-06-22 Hitachi, Ltd. Semiconductor device having a ball grid array package structure using a supporting frame
US6686226B1 (en) 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
JP2012256777A (ja) * 2011-06-10 2012-12-27 Murata Mfg Co Ltd 回路基板、回路モジュール及び回路基板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63258048A (ja) * 1987-04-15 1988-10-25 Mitsubishi Electric Corp 半導体装置
US5914531A (en) * 1994-02-10 1999-06-22 Hitachi, Ltd. Semiconductor device having a ball grid array package structure using a supporting frame
US6114192A (en) * 1994-02-10 2000-09-05 Hitachi, Ltd. Method of manufacturing a semiconductor device having a ball grid array package structure using a supporting frame
US6686226B1 (en) 1994-02-10 2004-02-03 Hitachi, Ltd. Method of manufacturing a semiconductor device a ball grid array package structure using a supporting frame
US6861294B2 (en) 1994-02-10 2005-03-01 Renesas Technology Corp. Semiconductor devices and methods of making the devices
JP2012256777A (ja) * 2011-06-10 2012-12-27 Murata Mfg Co Ltd 回路基板、回路モジュール及び回路基板の製造方法

Similar Documents

Publication Publication Date Title
US5817530A (en) Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US5929516A (en) Polymer stud grid array
US6180881B1 (en) Chip stack and method of making same
US5841191A (en) Ball grid array package employing raised metal contact rings
JP2000068444A (ja) 半導体装置
KR20050020373A (ko) 면 실장형 반도체 패키지를 이용한 적층 패키지 및 그제조 방법
KR970067801A (ko) 반도체 장치 및 그 제조방법
JPS61101067A (ja) メモリモジユ−ル
US6992395B2 (en) Semiconductor device and semiconductor module having external electrodes on an outer periphery
US20010042924A1 (en) Semiconductor package
JPH0730059A (ja) マルチチップモジュール
US6249048B1 (en) Polymer stud grid array
US5706172A (en) Stacked semiconductor package having supporting bars and a socket therefor
JPS62277753A (ja) 半導体パツケ−ジ
KR100232221B1 (ko) 반도체 패키지 및 그 제조 방법
US6518088B1 (en) Polymer stud grid array
JPH04196253A (ja) 半導体装置用パッケージ
US20040159925A1 (en) Semiconductor device and method for manufacture thereof
KR20010068513A (ko) 윈도우가 구비된 회로기판을 포함하는 적층 칩 패키지
JP3174238B2 (ja) 半導体装置およびその製造方法
JPH02229461A (ja) 半導体装置
KR0151898B1 (ko) 기판을 이용한 센터 패드형태의 칩이 적용된 멀티칩 패키지
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
KR20010056937A (ko) 칩 스캐일 스택 패키지
JP2638542B2 (ja) 光半導体モジュール