JP3842447B2 - Ｉｃの実装構造 - Google Patents

Ｉｃの実装構造 Download PDF

Info

Publication number
JP3842447B2
JP3842447B2 JP23052098A JP23052098A JP3842447B2 JP 3842447 B2 JP3842447 B2 JP 3842447B2 JP 23052098 A JP23052098 A JP 23052098A JP 23052098 A JP23052098 A JP 23052098A JP 3842447 B2 JP3842447 B2 JP 3842447B2
Authority
JP
Japan
Prior art keywords
chip
circuit board
void
center
mounting structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23052098A
Other languages
English (en)
Other versions
JP2000058584A (ja
Inventor
芳弘 石田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Watch Co Ltd
Original Assignee
Citizen Watch Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Watch Co Ltd filed Critical Citizen Watch Co Ltd
Priority to JP23052098A priority Critical patent/JP3842447B2/ja
Priority to US09/373,998 priority patent/US6214649B1/en
Priority to TW088113952A priority patent/TW423126B/zh
Publication of JP2000058584A publication Critical patent/JP2000058584A/ja
Application granted granted Critical
Publication of JP3842447B2 publication Critical patent/JP3842447B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83102—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus using surface energy, e.g. capillary forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明はＩＣチップの実装構造に係わり、更に詳しくはプラスティックボールグリッドアレイパッケージのフリップチップ実装の構造に関するものである。
【０００２】
【従来の技術】
近年、半導体パッケージの小型化、高密度化に伴いベア・チップを直接フェイスダウンで、基板上に実装するフリップチップボンディングが開発されている。カメラ一体型ＶＴＲや携帯電話機等の登場により、ベア・チップと略同じ寸法の小型パッケージ、所謂ＣＳＰ（チップサイズ／スケール・パッケージ）を載せた携帯機器が相次いで登場してきている。最近ＣＳＰの開発は急速に進み、その市場要求が本格化している。
【０００３】
図４は、ＦＣ−ＰＢＧＡを製造する工程を示している。図４（ａ）のＦＣボンディング工程では、ウエファー上に形成された突起電極付チップをダイシングにて個々のＩＣチップに切断し、ＩＣチップ１の突起電極２上にフラックスを付け、回路基板４上に形成されたボンディングパット（図示せず）上に、ＩＣチップ１の突起電極２を位置合わせし、リフローすることで、ＩＣチップ１を回路基板４に接続する。
【０００４】
図４（ｂ）に示す封止工程では、ＩＣチップ１の耐湿性向上、ＩＣチップ１と回路基板４の線膨張係数の差に起因する熱疲労耐性向上のため、ＩＣチップ１の側面に封止樹脂７を垂らし、ＩＣチップ１と回路基板４の空隙に毛管現象を利用して、封止樹脂７を充填し、熱キュアすることで封止樹脂を硬化させる。
【０００５】
図４（ｃ）に示すボール付け工程では、半田ボール１１を回路基板４の外部電極パターン１０上に乗せ、リフローすることで、パッケージの半田外部電極１２を付ける。
【０００６】
一方、近年ＩＣチップが大きくなることで、封止樹脂の注入性が悪くなり、キュア工程後、封止樹脂内にボイドが発生し、信頼性の低下を招いてきた。ボイド発生防止のため、特許公報第２６０７８７７号では、封止工程後、パッケージ全体を減圧にすることでボイドを除去する方法が、開示されている。
【０００７】
図５は、減圧封止工程の詳細工程図を示している。図５（ａ）の樹脂注入工程は、ＩＣチップ１と回路基板４の空隙に毛管現象を利用して、封止樹脂７をＩＣチップ１の側面より注入する。この際、樹脂特性、ＩＣチップの大きさ、回路基板の表面状態、封止樹脂注入方法等の要因によりＩＣチップ１と回路基板４に注入された封止樹脂７の中にボイド６が発生する。
【０００８】
図５（ｂ）に示す減圧脱気工程は、樹脂注入したパッケージ全体を減圧状態に保つことで、封止樹脂７の外部とボイド６の間に圧力差を発生させ、樹脂注入工程で発生したボイド６内の空気を封止樹脂７の外部に放出することで、ボイド６をなくす。
【０００９】
図５（ｃ）に示す硬化工程は、封止樹脂内からボイド６が除かれた封止樹脂７を熱により硬化させる。
【００１０】
図６に、ＩＣチップにガラスチップ１３を使い、ガラスチップ１３上面より観察した減圧によるボイド除去メカニズムを示す。図６（ａ）は樹脂注入後、ガラスチップ１３の上面よりガラスチップ１３の下にボイド６が発生したことが確認できた。
【００１１】
図６（ｂ）に示す図は、図６（ａ）より、パッケージを減圧にした状態を示す。ボイド６は、圧力差により、ボイド発生位置をほぼ中心として、封止樹脂７内で大きくなっている。
【００１２】
図６（ｃ）に示す図は、図６（ｂ）より、更にパッケージを減圧にした状態を保った状態を示す。ボイド６は、圧力差により、ボイド発生位置をほぼ中心として、封止樹脂７内でさらに大きくなっている。
【００１３】
図６（ｄ）に示す図は、減圧により大きくなったボイド内部の空気が、封止樹脂７の外部に飛び散り、封止樹脂７内にボイドがなくなった状態を示す。このように、一度発生したボイドは、減圧によりチップ側面に移動するのではなく、そのボイドはパッケージ外部とボイドの圧力差によりボイド発生部分より、だんだん大きくなり、他のボイドと一緒になりながら、その大きさを大きくし、封止部の外まで大きくなったときに、一気にボイド内部の空気がはじけ封止樹脂が充填され、ボイドが無くなることが判った。
【００１４】
プラスティックボールグリッドアレイ（ＰＢＧＡ）はＪＥＤＥＣ（ＪｏｉｎｔＥｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｅｎｇｉｎｅｅｒｉｎｇ Ｃｏｕｎｃｉｌ）のＭＯ−１５１で標準化されている。図７はこの規格に沿った５ｘ５グリッドのＰＢＧＡの外部電極パターン１０の位置とスルーホール１４の位置を示している。スルーホール１４はパッケージの電気性能向上のため、外部電極パターン１０よりほぼハーフグリッド位置に明けることが望ましい。ＩＣチップ１は、パッケージ中央に配置するされる。このようにして設計されたフリップチップ用ＰＢＧＡのパターンは、ＩＣチップの中心を通る仮想中心線に対してほぼ対称となり、特にチップ中央では対象は非常によい。そのため、封止樹脂を注入したとき、ほぼチップ中央付近に発生するボイドは、ほぼチップ中央に位置する。
【００１５】
【発明が解決しようとする課題】
しかしながら、前述したフリップチップ型ＩＣパッケージの構造には次のような問題点がある。即ち、従来の封止工程では、発生するボイドの位置は常に一定せず、特にＩＣチップの中央部分に発生したボイドは、減圧によりボイドを除去しようとしても、減圧により大きくなったボイドが封止樹脂とバランスして、チップよりも大きくならないため、ボイドが除去できなくなった。そのため、取りきれないボイドの内部に溜まる水分またボイドより発生する応力により、パッケージの信頼性の低下を招いてきた。
【００１６】
本発明は、上記従来の課題に鑑みなされたものであり、その目的は、小型携帯機器等に搭載する信頼性及び生産性に優れ、フリップチップ実装においてボイドを含まない、信頼性の高いフリップチップ型ＩＣパッケージの構造を提供するものである。
【００１７】
【課題を解決するための手段】
上記目的を達成するための本発明の構成は、回路基板にＩＣチップをフリップチップ実装し、該ＩＣチップと前記回路基板の間に封止樹脂を注入するＩＣの実装構造において、前記ＩＣチップの上面側より見た時、前記ＩＣチップの中心を通り前記ＩＣチップの１辺に垂直な線とこの垂直な線に直交する線により前記ＩＣチップの仮想中心線を設定し、前記ＩＣチップの中央付近の空隙が、前記垂直な線又は前記直交する線の一方の線に対して非対称に形成されていることを特徴とする。
【００１８】
また、前記非対称の空隙は、回路基板を構成する部材で形成されていること特徴とするものである。
【００１９】
また、前記回路基板を構成する部材は、回路パターンであることを特徴とするものである。
【００２０】
また、前記回路基板を構成する部材は、ソルダーレジストであることを特徴とするものである。
【００２３】
また、前記ＩＣチップの中央付近の空隙は、前記回路基板と前記ＩＣチップの隙間が狭くなる狭窄部であることを特徴とする。
【００２４】
また、前記非対称な空隙は、前記ＩＣチップの中央部分からずれた位置に配設されていることを特徴とする。
【００２５】
【発明の実施の形態】
以下図面に基づいて本発明におけるフリップチップ型ＩＣパッケージの構造について説明する。図１は本発明の第１実施形態で、パッケージ断面図及び上面透過図を示す説明図である。図２は本発明の第２実施形態で、パッケージ断面図及び上面透過図を示す説明図である。図３は本発明の第３実施形態で、パッケージ断面図及び上面透過図を示す説明図である。従来技術と同一部材は同一符号で示す。
【００２６】
図１は、本発明の第１の実施形態であり、図１（ａ）は、封止樹脂注入後のパッケージの断面図を示す。ＩＣチップ１の中央部分から少しずれた部分の回路基板４上には、回路パターン５が形成され、この部分のＩＣチップ１と回路基板５間にできる空隙は、狭い狭窄部となり、また空隙及び狭窄部はＩＣチップ１の中心を通る仮想中心線（一点鎖線で示す）に対して非対称になっている。このため、この空隙に封止樹脂７を注入した際、ボイド６はＩＣチップ１の中央部に発生せず、ボイド６は中央部からずれたところに発生する。
【００２７】
図１（ｂ）は、図１（ａ）を上面から透視した図である。回路パターン５はＩＣチップ１の中央を通る仮想中心線に対して非対称になっているため、ボイド６は中央部で非対称な場所に発生する。このようなＩＣチップに対し非対象な位置に発生したボイド６は、その後の減圧脱気工程で容易に取り除くことができる。
【００２８】
図２は、本発明の第２の実施形態であり、図２（ａ）は、封止樹脂注入後のパッケージの断面図を示す。ＩＣチップ１の中央部分に対応した部分の回路基板４上に、ソルダーレジスト８による凹凸が非対称に形成され、ＩＣチップ１と回路基板５との間にできた空隙が仮想中心線に対して非対称になっている。このため、この空隙に封止樹脂７を注入した際、ボイド６はＩＣチップ１の中央部に発生せず、ボイド６は中央部からずれたところ、即ち本実施形態ではソルダーレジスト８の無い部分に発生する。
【００２９】
図２（ｂ）は、図２（ａ）を上面から透視した図である。ソルダーレジスト８はＩＣチップ１の中央を通る仮想中心線に対して非対称になっているため、ボイド６は中央部から外れた場所に発生する。このようなＩＣチップに対し発生したボイド６は、その後の減圧脱気工程で容易にボイドを取り除くことができる。
【００３０】
図３は、本発明の第３の実施形態であり、図３（ａ）は、封止樹脂注入後のパッケージの断面図を示す。ＩＣチップ１の中央部分に非接触突起電極９が形成されているため、ＩＣチップ１と回路基板５間にできた空隙に、封止樹脂７を注入した際、ボイド６は非接触突起９（狭窄部）を避けてＩＣチップ１の中央部からずれたところに発生する。
【００３１】
図３（ｂ）は、図３（ａ）を上面から透視した図である。ＩＣチップ１の中央部には、非接触突起電極９がありため、ボイド６は中央部から離れたところに発生する。このようなチップ中央から離れた位置に発生したボイド６は、その後の減圧脱気工程で容易に取り除くことができる。
【００３２】
また、図３（ａ）に示すように非接触突起電極９が、ＩＣチップ１の中央部分にあり、回路基板５と接触しないことで、回路基板５のパターン設計には全く影響を与えることなく、中央部分のボイドの発生を防止することができる。非接触突起電極は、突起電極形成時の突起電極の開口径を変える方法、又は突起電極への金属量を変える方法等により容易に形成することができる。
【００３３】
【発明の効果】
以上説明したように、本発明のフリップチップ型ＩＣパッケージの構造によれば、ＩＣチップ中央付近の空隙を非対称にすることで、封止樹脂注入時に発生するＩＣチップ中央部のボイドを防ぐことができ、その後の減圧脱気工程でボイドを容易に取り除くことができる。これにより、ボイドに起因する耐湿性及び応力が原因となるＩＣパッケージの信頼性の低下を防ぐことができる。
【００３４】
また、ＩＣチップの中央部分の非対称な空隙を回路基板上の回路パターンにより構成することで、従来のプロセスを変更することなく、ＩＣパッケージを製造することができる。
【００３５】
また、ＩＣチップの中央部分の非対称な空隙を回路基板上のソルダーレジストにより構成することで、従来のプロセスを変更することなく、ＩＣパッケージを製造することができる。
【図面の簡単な説明】
【図１】本発明の第１実施の形態に係わる樹脂封止後のＩＣパッケージの断面図と、ＩＣパッケージの透過図を示す説明図である。
【図２】本発明の第２実施の形態に係わる樹脂封止後のＩＣパッケージの断面図と、ＩＣパッケージの透過図を示す説明図である。
【図３】本発明の第３実施の形態に係わる樹脂封止後のＩＣパッケージの断面図と、ＩＣパッケージの透過図を示す説明図である。
【図４】フリップチップ型ＰＢＧＡの製造方法を示す説明図であり、ＦＣボンディング工程、封止工程、ボール付け工程を示す。
【図５】減圧封止工程の製造方法を示す説明図であり、樹脂注入工程、減圧脱気工程、硬化工程を示す。
【図６】ガラスチップを使った減圧脱気工程におけるボイドの抜ける様子を示す説明図である。
【図７】フリップチップ型ＰＢＧＡの概略設計パターンを示す説明図である。
【符号の説明】
１ ＩＣチップ
２ 突起電極
３ ボンディングパターン
４ 回路基板
５ パターン
６ ボイド
７ 封止樹脂バンプ形状
８ ソルダーレジスト
９ 非接触突起電極
１０ 外部電極パターン
１１ 半田ボール
１２ 半田外部電極
１３ ガラスチップ
１４ スルーホール

Claims (6)

  1. 回路基板にＩＣチップをフリップチップ実装し、該ＩＣチップと前記回路基板の間に封止樹脂を注入するＩＣの実装構造において、
    前記ＩＣチップの上面側より見た時、前記ＩＣチップの中心を通り前記ＩＣチップの１辺に垂直な線とこの垂直な線に直交する線により前記ＩＣチップの仮想中心線を設定し、前記ＩＣチップの中央付近の空隙が、前記垂直な線又は前記直交する線の一方の線に対して非対称に形成されていることを特徴とするＩＣの実装構造。
  2. 前記非対称の空隙は、前記回路基板を構成する部材で形成されていることを特徴とする請求項１記載のＩＣの実装構造。
  3. 前記回路基板を構成する部材は、回路パターンであることを特徴とする請求項２記載のＩＣの実装構造。
  4. 前記回路基板を構成する部材は、ソルダーレジストであることを特徴とする請求項２記載のＩＣの実装構造。
  5. 前記ＩＣチップの中央付近の空隙は、前記回路基板と前記ＩＣチップの隙間が狭くなる狭窄部であることを特徴とする請求項１記載のＩＣの実装構造。
  6. 前記非対称な空隙は、前記ＩＣチップの中央部分からずれた位置に配設されていることを特徴とする請求項１記載のＩＣの実装構造。
JP23052098A 1998-08-17 1998-08-17 Ｉｃの実装構造 Expired - Fee Related JP3842447B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP23052098A JP3842447B2 (ja) 1998-08-17 1998-08-17 Ｉｃの実装構造
US09/373,998 US6214649B1 (en) 1998-08-17 1999-08-16 Integrated circuit package
TW088113952A TW423126B (en) 1998-08-17 1999-08-16 Integrated circuit package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23052098A JP3842447B2 (ja) 1998-08-17 1998-08-17 Ｉｃの実装構造

Publications (2)

Publication Number Publication Date
JP2000058584A JP2000058584A (ja) 2000-02-25
JP3842447B2 true JP3842447B2 (ja) 2006-11-08

Family

ID=16909041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23052098A Expired - Fee Related JP3842447B2 (ja) 1998-08-17 1998-08-17 Ｉｃの実装構造

Country Status (3)

Country Link
US (1) US6214649B1 (ja)
JP (1) JP3842447B2 (ja)
TW (1) TW423126B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3064998B2 (ja) * 1997-10-28 2000-07-12 日本電気株式会社 半導体装置及びその製造方法
US6461891B1 (en) * 1999-09-13 2002-10-08 Intel Corporation Method of constructing an electronic assembly having an indium thermal couple and an electronic assembly having an indium thermal couple

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW344109B (en) * 1994-02-10 1998-11-01 Hitachi Ltd Methods of making semiconductor devices
US5756380A (en) * 1995-11-02 1998-05-26 Motorola, Inc. Method for making a moisture resistant semiconductor device having an organic substrate
KR19980024134A (ko) * 1996-09-18 1998-07-06 모기 쥰이찌 반도체 패키지
US5953623A (en) * 1997-04-10 1999-09-14 International Business Machines Corporation Ball limiting metal mask and tin enrichment of high melting point solder for low temperature interconnection
JP3145959B2 (ja) * 1997-07-18 2001-03-12 東レエンジニアリング株式会社 電子部品の樹脂封止方法

Also Published As

Publication number Publication date
TW423126B (en) 2001-02-21
US6214649B1 (en) 2001-04-10
JP2000058584A (ja) 2000-02-25

Similar Documents

Publication Publication Date Title
US7368806B2 (en) Flip chip package with anti-floating structure
KR100427925B1 (ko) 반도체 장치 및 그 제조 방법
US20050230846A1 (en) Wafer level chip scale packaging structure and method of fabricating the same
US7638881B2 (en) Chip package
JPH09260535A (ja) 半導体集積回路装置およびその製造方法
US20070166879A1 (en) Multi-chip stack package and fabricating method thereof
JPH08236584A (ja) 半導体装置
JPWO2007083351A1 (ja) 半導体装置およびその製造方法
JP2907188B2 (ja) 半導体装置、半導体装置の実装方法、および半導体装置の製造方法
US20060022316A1 (en) Semiconductor package with flip chip on leadless leadframe
JP3842447B2 (ja) Ｉｃの実装構造
JP2004128290A (ja) 半導体装置
JP2001267452A (ja) 半導体装置
JPS58157147A (ja) 混成集積回路基板
KR20060072985A (ko) 스택 패키지 및 그 제조방법
JPH1187409A (ja) 半導体集積回路装置およびその製造方法
KR100737217B1 (ko) 서브스트레이트리스 플립 칩 패키지와 이의 제조 방법
KR100303363B1 (ko) 웨이퍼 레벨 패키지 및 그의 제조 방법
JPH11204572A (ja) 半導体装置の実装構造体及びその製造方法
US6929980B2 (en) Manufacturing method of flip chip package
KR100716868B1 (ko) 반도체패키지 및 그 제조 방법
KR100648044B1 (ko) 반도체 패키지의 제조 방법
JP2005217295A (ja) 半導体装置の製造方法
KR20000050695A (ko) 반도체 패키지 제조방법
KR20090091453A (ko) 적층 칩 패키지 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050609

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060710

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060808

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060810

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090818

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110818

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130818

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees