JPH04280663A - 半導体装置およびその実装方法 - Google Patents
半導体装置およびその実装方法Info
- Publication number
- JPH04280663A JPH04280663A JP6923491A JP6923491A JPH04280663A JP H04280663 A JPH04280663 A JP H04280663A JP 6923491 A JP6923491 A JP 6923491A JP 6923491 A JP6923491 A JP 6923491A JP H04280663 A JPH04280663 A JP H04280663A
- Authority
- JP
- Japan
- Prior art keywords
- cream solder
- land
- outer lead
- solder
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 31
- 239000004065 semiconductor Substances 0.000 title claims abstract description 25
- 229910000679 solder Inorganic materials 0.000 claims abstract description 98
- 239000006071 cream Substances 0.000 claims abstract description 61
- 238000005476 soldering Methods 0.000 claims abstract description 34
- 239000000463 material Substances 0.000 claims abstract description 22
- 229920005989 resin Polymers 0.000 abstract description 13
- 239000011347 resin Substances 0.000 abstract description 13
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 239000007788 liquid Substances 0.000 abstract description 3
- 230000000694 effects Effects 0.000 description 8
- 239000008188 pellet Substances 0.000 description 7
- 239000011295 pitch Substances 0.000 description 7
- 239000000725 suspension Substances 0.000 description 6
- 238000001721 transfer moulding Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 4
- 230000007547 defect Effects 0.000 description 4
- 230000013011 mating Effects 0.000 description 4
- 238000007789 sealing Methods 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 229910052742 iron Inorganic materials 0.000 description 2
- 239000012778 molding material Substances 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910000906 Bronze Inorganic materials 0.000 description 1
- 241000272168 Laridae Species 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000010974 bronze Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000008602 contraction Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- KUNSUQLRTQLHQQ-UHFFFAOYSA-N copper tin Chemical compound [Cu].[Sn] KUNSUQLRTQLHQQ-UHFFFAOYSA-N 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004907 flux Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 229910000833 kovar Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000155 melt Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の実装技術
、特に、表面実装形パッケージを備えている半導体装置
の実装技術に関し、例えば、ティン（Ｔｈｉｎ）タイプ
のスモール・アウトライン・パッケージを備えている半
導体集積回路装置（以下、ＴＳＯＰ・ＩＣという。）に
利用して有効なものに関する。
、特に、表面実装形パッケージを備えている半導体装置
の実装技術に関し、例えば、ティン（Ｔｈｉｎ）タイプ
のスモール・アウトライン・パッケージを備えている半
導体集積回路装置（以下、ＴＳＯＰ・ＩＣという。）に
利用して有効なものに関する。
【０００２】
【従来の技術】表面実装形パッケージを備えている半導
体装置を実装基板上にリフローはんだ付け処理によって
実装する半導体装置の実装方法として、例えば、特開平
１−１０２９４６号公報に記載されているリフローはん
だ付けによる電子部品の実装方法がある。すなわち、こ
の電子部品の実装方法は、電子部品が互いに一定間隔を
隔てて突出する少なくとも２本のリード端子を有し、こ
のリード端子が接続部を有するようにフォーミングされ
ている電子部品を、前記リード端子に対応したランド部
を有する印刷配線基板に常温で粘性のクリームはんだを
そのランド部に印刷し、このランド部に前記接続部を粘
着力で接着させた後、加熱し、その後冷却することによ
り、印刷配線基板に実装するリフローはんだ付けによる
電子部品の実装方法において、前記接続部の少なくとも
前端、多くとも接続部の根元までの下面をリード端子の
残余の部分のものよりも相対的によりはんだに濡れ易い
表面状態にしたことを特徴とする。
体装置を実装基板上にリフローはんだ付け処理によって
実装する半導体装置の実装方法として、例えば、特開平
１−１０２９４６号公報に記載されているリフローはん
だ付けによる電子部品の実装方法がある。すなわち、こ
の電子部品の実装方法は、電子部品が互いに一定間隔を
隔てて突出する少なくとも２本のリード端子を有し、こ
のリード端子が接続部を有するようにフォーミングされ
ている電子部品を、前記リード端子に対応したランド部
を有する印刷配線基板に常温で粘性のクリームはんだを
そのランド部に印刷し、このランド部に前記接続部を粘
着力で接着させた後、加熱し、その後冷却することによ
り、印刷配線基板に実装するリフローはんだ付けによる
電子部品の実装方法において、前記接続部の少なくとも
前端、多くとも接続部の根元までの下面をリード端子の
残余の部分のものよりも相対的によりはんだに濡れ易い
表面状態にしたことを特徴とする。
【０００３】一方、表面実装形パッケージの一例である
スモール・アウトライン・パッケージを備えている半導
体集積回路装置（ＳＯＰ・ＩＣ）をより一層薄形化させ
るために、ＴＳＯＰ・ＩＣが提案されている。このＴＳ
ＯＰ・ＩＣとして、アウタリード群列が長方形の平板形
状に形成されたパッケージの短辺側２側面にそれぞれ配
設されており、各アウタリードのピッチ寸法が小さく設
定されているシュリンク形のＴＳＯＰ・ＩＣがある。
スモール・アウトライン・パッケージを備えている半導
体集積回路装置（ＳＯＰ・ＩＣ）をより一層薄形化させ
るために、ＴＳＯＰ・ＩＣが提案されている。このＴＳ
ＯＰ・ＩＣとして、アウタリード群列が長方形の平板形
状に形成されたパッケージの短辺側２側面にそれぞれ配
設されており、各アウタリードのピッチ寸法が小さく設
定されているシュリンク形のＴＳＯＰ・ＩＣがある。
【０００４】
【発明が解決しようとする課題】アウタリードがパッケ
ージの短辺側２側面に短いピッチでそれぞれ配列されて
いるシュリンク形のＴＳＯＰ・ＩＣにおいては、次のよ
うな理由により、表面実装後におけるはんだ接続強度が
低くなり、はんだ接続部における疲労破壊が発生し易く
、また、はんだ付け作業時におけるはんだ付け不足等の
はんだ付け不良が発生するという問題点があることが、
本発明者によって明らかにされた。特に、両端に位置す
るアウタリードにおいて悪影響が顕著になる。
ージの短辺側２側面に短いピッチでそれぞれ配列されて
いるシュリンク形のＴＳＯＰ・ＩＣにおいては、次のよ
うな理由により、表面実装後におけるはんだ接続強度が
低くなり、はんだ接続部における疲労破壊が発生し易く
、また、はんだ付け作業時におけるはんだ付け不足等の
はんだ付け不良が発生するという問題点があることが、
本発明者によって明らかにされた。特に、両端に位置す
るアウタリードにおいて悪影響が顕著になる。
【０００５】■ アウタリードのピッチ寸法が小さく
なると、はんだ付け作業時のはんだブリッジ現象の発生
を防止するため、各ランドに対するはんだ材料の使用量
が減少されるため、はんだ付け不良が発生し易くなり、
かつ、はんだ接続強度も小さくなる。
なると、はんだ付け作業時のはんだブリッジ現象の発生
を防止するため、各ランドに対するはんだ材料の使用量
が減少されるため、はんだ付け不良が発生し易くなり、
かつ、はんだ接続強度も小さくなる。
【０００６】■ アウタリードがパッケージの短辺側
２側面に配されていると、両側のアウタリード群列間の
スパン長さが大きくなるため、熱膨張・熱収縮による応
力が大きく作用する。
２側面に配されていると、両側のアウタリード群列間の
スパン長さが大きくなるため、熱膨張・熱収縮による応
力が大きく作用する。
【０００７】■ アウタリード群列の外端に位置する
アウタリードにおいては、応力が外側に分散されないた
め、応力による作用が特に大きく影響する。
アウタリードにおいては、応力が外側に分散されないた
め、応力による作用が特に大きく影響する。
【０００８】そして、特開平１−１０２９４６号公報に
記載されているリフローはんだ付けによる電子部品の実
装方法においては、アウタリードの接続部が相対的には
んだ材料に濡れ易い表面状態に形成されるに過ぎないた
め、クリームはんだの使用量自体が減少されるシュリン
ク形のＴＳＯＰ・ＩＣについての実装方法に適用された
場合、充分な接続強度を確保することができない。
記載されているリフローはんだ付けによる電子部品の実
装方法においては、アウタリードの接続部が相対的には
んだ材料に濡れ易い表面状態に形成されるに過ぎないた
め、クリームはんだの使用量自体が減少されるシュリン
ク形のＴＳＯＰ・ＩＣについての実装方法に適用された
場合、充分な接続強度を確保することができない。
【０００９】本発明の目的は、シュリンク形のＴＳＯＰ
・ＩＣ等の表面実装形パッケージを備えている半導体装
置についての表面実装時におけるはんだ付け不良を防止
することができるとともに、表面実装後におけるはんだ
接続強度を高めることができる半導体装置の実装技術を
提供することにある。
・ＩＣ等の表面実装形パッケージを備えている半導体装
置についての表面実装時におけるはんだ付け不良を防止
することができるとともに、表面実装後におけるはんだ
接続強度を高めることができる半導体装置の実装技術を
提供することにある。
【００１０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１１】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、次の通り
である。
発明のうち代表的なものの概要を説明すれば、次の通り
である。
【００１２】すなわち、表面実装形パッケージを備えて
いる半導体装置を実装基板上に実装する半導体装置の実
装方法において、前記半導体装置のパッケージにおける
各アウタリードに接する位置にクリームはんだ溜凹部を
形成し、このクリームはんだ溜凹部にクリームはんだを
塗布して溜めておき、この半導体装置を前記実装基板上
に各アウタリードを実装基板に形成されたランド群の各
ランドにそれぞれ当接させてセットした後、リフローは
んだ付け処理により前記クリームはんだを溶融させて、
溶融したはんだ材料をランドとアウタリードとの接触部
にそれぞれ供給して、各アウタリードを各ランドにそれ
ぞれはんだ付けさせることを特徴とする。
いる半導体装置を実装基板上に実装する半導体装置の実
装方法において、前記半導体装置のパッケージにおける
各アウタリードに接する位置にクリームはんだ溜凹部を
形成し、このクリームはんだ溜凹部にクリームはんだを
塗布して溜めておき、この半導体装置を前記実装基板上
に各アウタリードを実装基板に形成されたランド群の各
ランドにそれぞれ当接させてセットした後、リフローは
んだ付け処理により前記クリームはんだを溶融させて、
溶融したはんだ材料をランドとアウタリードとの接触部
にそれぞれ供給して、各アウタリードを各ランドにそれ
ぞれはんだ付けさせることを特徴とする。
【００１３】
【作用】前記した手段によれば、パッケージのクリーム
はんだ溜凹部に予め塗布されているクリームはんだがリ
フローはんだ付け処理時に加熱溶融されて流れ出すこと
により、アウタリードとランドとの接触部にはんだ材料
が供給されるため、ランドにおけるはんだ材料の不足分
が補充されることになる。したがって、シュリンク形の
ＴＳＯＰ・ＩＣのアウタリードがはんだ付けされる微小
のランドの如く、はんだ材料が不足するランドについて
も、充分なはんだ接続強度を確保することができる。
はんだ溜凹部に予め塗布されているクリームはんだがリ
フローはんだ付け処理時に加熱溶融されて流れ出すこと
により、アウタリードとランドとの接触部にはんだ材料
が供給されるため、ランドにおけるはんだ材料の不足分
が補充されることになる。したがって、シュリンク形の
ＴＳＯＰ・ＩＣのアウタリードがはんだ付けされる微小
のランドの如く、はんだ材料が不足するランドについて
も、充分なはんだ接続強度を確保することができる。
【００１４】
【実施例】図１は本発明の一実施例であるＴＳＯＰ・Ｉ
Ｃの実装方法を示す拡大部分斜視図、図２は本発明の一
実施例であるＴＳＯＰ・ＩＣを示す一部切断正面図、図
３はその実装後を示す一部切断正面図である。
Ｃの実装方法を示す拡大部分斜視図、図２は本発明の一
実施例であるＴＳＯＰ・ＩＣを示す一部切断正面図、図
３はその実装後を示す一部切断正面図である。
【００１５】本実施例において、本発明に係る半導体装
置はＴＳＯＰ・ＩＣとして構成されている。このＴＳＯ
Ｐ・ＩＣはインナリード群およびアウタリード群から成
るリード群を備えており、このリード群はアウタリード
成形以前には図４に示されているように多連リードフレ
ーム１として構成されている。
置はＴＳＯＰ・ＩＣとして構成されている。このＴＳＯ
Ｐ・ＩＣはインナリード群およびアウタリード群から成
るリード群を備えており、このリード群はアウタリード
成形以前には図４に示されているように多連リードフレ
ーム１として構成されている。
【００１６】この多連リードフレーム１は燐青銅や無酸
素銅等の銅系（銅またはその合金）材料から成る薄板、
または、４２アロイやコバール等の鉄系（鉄またはその
合金）材料から成る薄板が用いられて、打ち抜きプレス
加工またはエッチング加工等の適当な手段により一体成
形されており、この多連リードフレーム１の表面にはめ
っき処理が適宜なされている（図示せず）。この多連リ
ードフレーム１には複数の単位リードフレーム２が一方
向に１列に並設されている。但し、図では一単位のみが
示されている。
素銅等の銅系（銅またはその合金）材料から成る薄板、
または、４２アロイやコバール等の鉄系（鉄またはその
合金）材料から成る薄板が用いられて、打ち抜きプレス
加工またはエッチング加工等の適当な手段により一体成
形されており、この多連リードフレーム１の表面にはめ
っき処理が適宜なされている（図示せず）。この多連リ
ードフレーム１には複数の単位リードフレーム２が一方
向に１列に並設されている。但し、図では一単位のみが
示されている。
【００１７】単位リードフレーム２は位置決め孔３ａが
明けられている外枠３を一対備えており、両外枠３は所
定の間隔で平行一連にそれぞれ延設されている。隣り合
う単位リードフレーム２、２間には一対のセクション枠
４が両外枠３、３間に互いに平行に配されて一体的に架
設されており、これら外枠、セクション枠により形成さ
れる略正方形の枠体内に単位リードフレーム２が構成さ
れている。
明けられている外枠３を一対備えており、両外枠３は所
定の間隔で平行一連にそれぞれ延設されている。隣り合
う単位リードフレーム２、２間には一対のセクション枠
４が両外枠３、３間に互いに平行に配されて一体的に架
設されており、これら外枠、セクション枠により形成さ
れる略正方形の枠体内に単位リードフレーム２が構成さ
れている。
【００１８】各単位リードフレーム２において、外枠３
にはタブ吊りリード５が直角方向に配されて一体的に突
設されており、タブ吊りリード５の先端には略長方形の
平板形状に形成されたタブ６が、外枠３、３およびセク
ション枠４、４の枠形状と略同心的に配されて一体的に
吊持されている。そして、タブ吊りリード５が中間部に
おいて屈曲されることにより、タブ６は後記するリード
群と平行な状態で一方向に下げられる（所謂タブ下げ。 ）
にはタブ吊りリード５が直角方向に配されて一体的に突
設されており、タブ吊りリード５の先端には略長方形の
平板形状に形成されたタブ６が、外枠３、３およびセク
ション枠４、４の枠形状と略同心的に配されて一体的に
吊持されている。そして、タブ吊りリード５が中間部に
おいて屈曲されることにより、タブ６は後記するリード
群と平行な状態で一方向に下げられる（所謂タブ下げ。 ）
【００１９】外枠３、３間にはダム部材７が一対、タブ
６の両脇位置に互いに対称形に配されて直角に架設され
ており、両ダム部材７、７には複数本のリード８が長手
方向に等間隔に配されて、互いに平行で、ダム部材７と
直交するように一体的に突設されている。そして、各リ
ード８のタブ側端部は先端をタブ６に近接してこれを取
り囲むように配されることにより、インナリード９をそ
れぞれ構成している。他方、各リード８の反タブ側延長
部分はその先端がセクション枠４にそれぞれ接続されて
おり、セクション枠４から離間して切り離されることに
よりアウタリード１０をそれぞれ構成するようになって
いる。また、ダム部材７における隣り合うリード８、８
間の部分はパッケージ成形時にレジンの流れをせき止め
るダム７ａを実質的に構成するようになっている。
６の両脇位置に互いに対称形に配されて直角に架設され
ており、両ダム部材７、７には複数本のリード８が長手
方向に等間隔に配されて、互いに平行で、ダム部材７と
直交するように一体的に突設されている。そして、各リ
ード８のタブ側端部は先端をタブ６に近接してこれを取
り囲むように配されることにより、インナリード９をそ
れぞれ構成している。他方、各リード８の反タブ側延長
部分はその先端がセクション枠４にそれぞれ接続されて
おり、セクション枠４から離間して切り離されることに
よりアウタリード１０をそれぞれ構成するようになって
いる。また、ダム部材７における隣り合うリード８、８
間の部分はパッケージ成形時にレジンの流れをせき止め
るダム７ａを実質的に構成するようになっている。
【００２０】以上のように構成されている多連リードフ
レーム１における各単位リードフレーム２のタブ６上に
は集積回路を作り込まれたペレット１２が適当な手段に
より形成されたボンディング層１１によって、図４に示
されているようにボンディングされている。そして、ボ
ンディングされたペレット１２の電極パッドには各イン
ナリード９との間にワイヤ１３がそれぞれボンディング
されている。この状態において、ペレット１２に作り込
まれた集積回路は電極パッド、ワイヤ１３、インナリー
ド９およびアウタリード１０を介して電気的に外部に引
き出されるようになっている。
レーム１における各単位リードフレーム２のタブ６上に
は集積回路を作り込まれたペレット１２が適当な手段に
より形成されたボンディング層１１によって、図４に示
されているようにボンディングされている。そして、ボ
ンディングされたペレット１２の電極パッドには各イン
ナリード９との間にワイヤ１３がそれぞれボンディング
されている。この状態において、ペレット１２に作り込
まれた集積回路は電極パッド、ワイヤ１３、インナリー
ド９およびアウタリード１０を介して電気的に外部に引
き出されるようになっている。
【００２１】そして、このように構成されてペレット１
２が搭載された単位リードフレーム２には樹脂封止パッ
ケージ１４が、図５に示されているトランスファ成形装
置（図示せず）により成形材料として樹脂が使用されて
、図４に示されているように略長方形の平盤形状に一体
成形される。そして、この樹脂封止パッケージ１４によ
り前記インナリード９、ペレット１２、ワイヤ１３およ
びタブ６が樹脂封止される。この状態において、タブ６
等以外のアウタリード１０群は樹脂封止パッケージ１４
の短辺側２側面からそれぞれ突出された状態になってい
る。また、樹脂封止パッケージ１４の短辺側２側面上部
には、クリームはんだ１６を溜めるためのクリームはん
だ溜凹部１５が複数個、各アウタリード１０に接する位
置にそれぞれ配されて、互いに隔離され、かつ、アウタ
リード１０側の側面および上面がそれぞれ開口するよう
に櫛歯形状に形成されている。
２が搭載された単位リードフレーム２には樹脂封止パッ
ケージ１４が、図５に示されているトランスファ成形装
置（図示せず）により成形材料として樹脂が使用されて
、図４に示されているように略長方形の平盤形状に一体
成形される。そして、この樹脂封止パッケージ１４によ
り前記インナリード９、ペレット１２、ワイヤ１３およ
びタブ６が樹脂封止される。この状態において、タブ６
等以外のアウタリード１０群は樹脂封止パッケージ１４
の短辺側２側面からそれぞれ突出された状態になってい
る。また、樹脂封止パッケージ１４の短辺側２側面上部
には、クリームはんだ１６を溜めるためのクリームはん
だ溜凹部１５が複数個、各アウタリード１０に接する位
置にそれぞれ配されて、互いに隔離され、かつ、アウタ
リード１０側の側面および上面がそれぞれ開口するよう
に櫛歯形状に形成されている。
【００２２】図５に示されているトランスファ成形装置
３０はシリンダ装置等（図示せず）により互いに型締め
される一対の上型３１と下型３２とを備えており、上型
３１と下型３２との合わせ面には上型キャビティー凹部
３３ａと下型キャビティー凹部３３ｂとが互いに協働し
てキャビティー３３を形成するように複数組没設されて
いる。上型３１の合わせ面にはポット３４が開設されて
おり、ポット３４にはシリンダ装置（図示せず）により
進退されるプランジャ３５が成形材料としての樹脂（以
下、レジンという。）を送給し得るように挿入されてい
る。また、上型キャビティー凹部３３ａの短辺側２側面
にはクリームはんだ溜凹部１５を成形するための凸部４
０が複数個、縁辺に沿って略等間隔に櫛歯状に配されて
径方向外向きに略正方形に形成されており、各凸部４０
はアウタリード１０と対応するようになっている。
３０はシリンダ装置等（図示せず）により互いに型締め
される一対の上型３１と下型３２とを備えており、上型
３１と下型３２との合わせ面には上型キャビティー凹部
３３ａと下型キャビティー凹部３３ｂとが互いに協働し
てキャビティー３３を形成するように複数組没設されて
いる。上型３１の合わせ面にはポット３４が開設されて
おり、ポット３４にはシリンダ装置（図示せず）により
進退されるプランジャ３５が成形材料としての樹脂（以
下、レジンという。）を送給し得るように挿入されてい
る。また、上型キャビティー凹部３３ａの短辺側２側面
にはクリームはんだ溜凹部１５を成形するための凸部４
０が複数個、縁辺に沿って略等間隔に櫛歯状に配されて
径方向外向きに略正方形に形成されており、各凸部４０
はアウタリード１０と対応するようになっている。
【００２３】下型３２の合わせ面にはカル３６がポット
３４との対向位置に配されて没設されているとともに、
複数条のランナ３７がポット３４にそれぞれ接続するよ
うに放射状に配されて没設されている。各ランナ３７の
他端部は下側キャビティー凹部３３ｂにそれぞれ接続さ
れており、その接続部にはゲート３８がレジンをキャビ
ティー３３内に注入し得るように形成されている。また
、下型３２の合わせ面には逃げ凹所３９がリードフレー
ムの厚みを逃げ得るように、多連リードフレーム１の外
形よりも若干大きめの長方形で、その厚さと略等しい寸
法の一定深さに没設されている。
３４との対向位置に配されて没設されているとともに、
複数条のランナ３７がポット３４にそれぞれ接続するよ
うに放射状に配されて没設されている。各ランナ３７の
他端部は下側キャビティー凹部３３ｂにそれぞれ接続さ
れており、その接続部にはゲート３８がレジンをキャビ
ティー３３内に注入し得るように形成されている。また
、下型３２の合わせ面には逃げ凹所３９がリードフレー
ムの厚みを逃げ得るように、多連リードフレーム１の外
形よりも若干大きめの長方形で、その厚さと略等しい寸
法の一定深さに没設されている。
【００２４】前記構成にかかる多連リードフレーム１が
用いられて樹脂封止パッケージ１４がトランスファ成形
される際、前記構成にかかる多連リードフレーム１は下
型３２に没設されている逃げ凹所３９内に、各単位リー
ドフレーム２におけるペレット１２が各キャビティー３
３内にそれぞれ収容されるように配されてセットされる
。続いて、上型３１と下型３２とが型締めされると、各
凸部４０が各アウタリード１０にそれぞれ対向された状
態になる。次いで、ポット３４からプランジャ３５によ
りレジン４１がランナ３７およびゲート３８を通じて各
キャビティー３３に送給されて圧入される。
用いられて樹脂封止パッケージ１４がトランスファ成形
される際、前記構成にかかる多連リードフレーム１は下
型３２に没設されている逃げ凹所３９内に、各単位リー
ドフレーム２におけるペレット１２が各キャビティー３
３内にそれぞれ収容されるように配されてセットされる
。続いて、上型３１と下型３２とが型締めされると、各
凸部４０が各アウタリード１０にそれぞれ対向された状
態になる。次いで、ポット３４からプランジャ３５によ
りレジン４１がランナ３７およびゲート３８を通じて各
キャビティー３３に送給されて圧入される。
【００２５】注入後、レジンが熱硬化されると、樹脂封
止パッケージ１４が構成されることになる。この状態に
おいて、樹脂封止パッケージ１４の各アウタリード１０
の上側位置には各クリームはんだ溜凹部１５がそれぞれ
没設された状態になっている。そして、樹脂封止形パッ
ケージ１４が成形されると、上型３１および下型３２は
型開きされるとともに、エジェクタ・ピン（図示せず）
により樹脂封止パッケージ１４群が離型される。このよ
うにして、樹脂封止パッケージ１４群を成形された多連
リードフレーム１はトランスファ成形装置３０から脱装
される。
止パッケージ１４が構成されることになる。この状態に
おいて、樹脂封止パッケージ１４の各アウタリード１０
の上側位置には各クリームはんだ溜凹部１５がそれぞれ
没設された状態になっている。そして、樹脂封止形パッ
ケージ１４が成形されると、上型３１および下型３２は
型開きされるとともに、エジェクタ・ピン（図示せず）
により樹脂封止パッケージ１４群が離型される。このよ
うにして、樹脂封止パッケージ１４群を成形された多連
リードフレーム１はトランスファ成形装置３０から脱装
される。
【００２６】その後、単位リードフレーム２はタブ吊り
リード５の樹脂封止パッケージ１４からの突出部、セク
ション枠４とアウタリード１０との接続部、およびダム
７ａをそれぞれ切断されるとともに、アウタリード１０
群を樹脂封止パッケージ１４の外部において下方に屈曲
され、かつ、水平外方向に屈曲される（図示せず）。こ
のリード切断成形工程により、アウタリード１０は図１
および図２に示されているように所謂ガル・ウィング形
状に形成される。このようにしてアウタリード１０群が
ガル・ウィング形状にそれぞれ成形された状態において
、各アウタリード１０における接地部１０ａは全体的に
略水平な状態になっている。そして、この状態において
、ＴＳＯＰ・ＩＣ１９が製造されたことになる。
リード５の樹脂封止パッケージ１４からの突出部、セク
ション枠４とアウタリード１０との接続部、およびダム
７ａをそれぞれ切断されるとともに、アウタリード１０
群を樹脂封止パッケージ１４の外部において下方に屈曲
され、かつ、水平外方向に屈曲される（図示せず）。こ
のリード切断成形工程により、アウタリード１０は図１
および図２に示されているように所謂ガル・ウィング形
状に形成される。このようにしてアウタリード１０群が
ガル・ウィング形状にそれぞれ成形された状態において
、各アウタリード１０における接地部１０ａは全体的に
略水平な状態になっている。そして、この状態において
、ＴＳＯＰ・ＩＣ１９が製造されたことになる。
【００２７】そして、本実施例においては、このＴＳＯ
Ｐ・ＩＣ１９の樹脂封止パッケージ１４に没設された各
クリームはんだ溜凹部１５にクリームはんだ１６がそれ
ぞれ塗布されて溜められる。クリームはんだ１６ははん
だ粒子粉末とフラックスとが練り混ぜられてペースト状
に構成されたはんだ材料であり、常温において適度な粘
性を備えている。このクリームはんだ１６の各クリーム
はんだ溜凹部１５への具体的な塗布方法としては、ディ
スペンサによる塗布法、刷毛による塗布法、スプレー塗
布法やスクリーン印刷法等を使用することができる。
Ｐ・ＩＣ１９の樹脂封止パッケージ１４に没設された各
クリームはんだ溜凹部１５にクリームはんだ１６がそれ
ぞれ塗布されて溜められる。クリームはんだ１６ははん
だ粒子粉末とフラックスとが練り混ぜられてペースト状
に構成されたはんだ材料であり、常温において適度な粘
性を備えている。このクリームはんだ１６の各クリーム
はんだ溜凹部１５への具体的な塗布方法としては、ディ
スペンサによる塗布法、刷毛による塗布法、スプレー塗
布法やスクリーン印刷法等を使用することができる。
【００２８】次に、本発明の一実施例であるＴＳＯＰ・
ＩＣの実装方法を、前記構成に係るＴＳＯＰ・ＩＣ１９
を実装基板上にリフローはんだ付け処理により表面実装
する場合について説明する。
ＩＣの実装方法を、前記構成に係るＴＳＯＰ・ＩＣ１９
を実装基板上にリフローはんだ付け処理により表面実装
する場合について説明する。
【００２９】前記構成に係るＴＳＯＰ・ＩＣ１９は実装
基板（以下、プリント配線基板ということがある。）に
、図１および図３に示されているように表面実装されて
使用される。ＴＳＯＰ・ＩＣ１９が実装されるプリント
配線基板２０は基板本体２１を備えており、この基板本
体２１はガラスエポキシ樹脂等の絶縁材料が用いられて
長方形の平板形状に形成されている。基板本体２１の一
主面には複数個のランド２２が形成されており、各ラン
ド２２は銅箔等の導電材料が用いられてリソグラフィー
処理等の適当な手段により、アウタリード１０の接地部
１０ａよりも若干大きめの微小な長方形の薄板に形成さ
れている。そして、各ランド２２上にはクリームはんだ
２３がスクリーン印刷法等の適当な手段により、極薄く
それぞれ塗布されている。また、各ランド２２には基板
本体２１に敷設された電気配線（図示せず）が電気的に
それぞれ接続されている。
基板（以下、プリント配線基板ということがある。）に
、図１および図３に示されているように表面実装されて
使用される。ＴＳＯＰ・ＩＣ１９が実装されるプリント
配線基板２０は基板本体２１を備えており、この基板本
体２１はガラスエポキシ樹脂等の絶縁材料が用いられて
長方形の平板形状に形成されている。基板本体２１の一
主面には複数個のランド２２が形成されており、各ラン
ド２２は銅箔等の導電材料が用いられてリソグラフィー
処理等の適当な手段により、アウタリード１０の接地部
１０ａよりも若干大きめの微小な長方形の薄板に形成さ
れている。そして、各ランド２２上にはクリームはんだ
２３がスクリーン印刷法等の適当な手段により、極薄く
それぞれ塗布されている。また、各ランド２２には基板
本体２１に敷設された電気配線（図示せず）が電気的に
それぞれ接続されている。
【００３０】そして、ランド２２群は前記ＴＳＯＰ・Ｉ
Ｃ１９のアウタリード１０における接地部１０ａにそれ
ぞれ対応するように配列されている。すなわち、ランド
２２群はＴＳＯＰ・ＩＣ１９のアウタリード１０におけ
る接地部１０ａの２列縦隊に対応して２列縦隊に整列さ
れているとともに、各列のランド２２、２２間のピッチ
はアウタリード１０、１０間のピッチに対応されている
。したがって、シュリンク形のＴＳＯＰ・ＩＣ１９が実
装される実装基板２０において、ランド２２は大きさが
アウタリード１０の接地部１０ａに対応して微小に形成
されているとともに、そのランド間ピッチも微小に設定
されていることになる。そして、このように微小なラン
ド２２にはきわめて少量のクリームはんだ２３しか塗布
されていないことになる。
Ｃ１９のアウタリード１０における接地部１０ａにそれ
ぞれ対応するように配列されている。すなわち、ランド
２２群はＴＳＯＰ・ＩＣ１９のアウタリード１０におけ
る接地部１０ａの２列縦隊に対応して２列縦隊に整列さ
れているとともに、各列のランド２２、２２間のピッチ
はアウタリード１０、１０間のピッチに対応されている
。したがって、シュリンク形のＴＳＯＰ・ＩＣ１９が実
装される実装基板２０において、ランド２２は大きさが
アウタリード１０の接地部１０ａに対応して微小に形成
されているとともに、そのランド間ピッチも微小に設定
されていることになる。そして、このように微小なラン
ド２２にはきわめて少量のクリームはんだ２３しか塗布
されていないことになる。
【００３１】ＴＳＯＰ・ＩＣ１９がこのプリント配線基
板２０に表面実装される際、ＴＳＯＰ・ＩＣ１９はプリ
ント配線基板２０上に、各アウタリード１０の接地部１
０ａの裏面（接地面）が各ランド２２にクリームはんだ
２３により接着されてそれぞれ位置決めされた状態で、
載置される。
板２０に表面実装される際、ＴＳＯＰ・ＩＣ１９はプリ
ント配線基板２０上に、各アウタリード１０の接地部１
０ａの裏面（接地面）が各ランド２２にクリームはんだ
２３により接着されてそれぞれ位置決めされた状態で、
載置される。
【００３２】その後、ＴＳＯＰ・ＩＣ１９がセットされ
たプリント配線基板２０は、赤外線リフロー等の適当な
リフローはんだ付け処理方法によって、はんだ付け処理
される。このリフローはんだ付け処理において、各ラン
ド２２にそれぞれ塗布されたクリームはんだ２３が加熱
溶融するとともに、樹脂封止パッケージ１４の各クリー
ムはんだ溜凹部１５にそれぞれ溜められたクリームはん
だ１６が加熱されて溶融する。そして、この樹脂封止パ
ッケージ１４の各クリームはんだ溜凹部１５に溜められ
たクリームはんだ１６が溶融して成る液状のはんだ材料
１７は、図１に示されているように、クリームはんだ溜
凹部１５からそれぞれ流出して各アウタリード１０の表
面に沿ってそれぞれ流下し、アウタリード１０の接地部
１０ａとランド２２との接触部に至る。このとき、クリ
ームはんだ溜凹部１５の容積を適切に設定しておくこと
により、接触部に供給されるはんだ材料１７の量を制御
することができる。また、アウタリード１０の接地部１
０ａ側がアウタリード１０の樹脂封止パッケージ１４側
よりも高温に加熱されていると、表面張力と温度勾配と
の関係等によって、液状のはんだ材料１７はアウタリー
ド１０の接地部１０ａ側へより一層流下し易くなる。す
なわち、液状のはんだ材料１７は温度の高い方向に向か
って導かれるように流れて行く。
たプリント配線基板２０は、赤外線リフロー等の適当な
リフローはんだ付け処理方法によって、はんだ付け処理
される。このリフローはんだ付け処理において、各ラン
ド２２にそれぞれ塗布されたクリームはんだ２３が加熱
溶融するとともに、樹脂封止パッケージ１４の各クリー
ムはんだ溜凹部１５にそれぞれ溜められたクリームはん
だ１６が加熱されて溶融する。そして、この樹脂封止パ
ッケージ１４の各クリームはんだ溜凹部１５に溜められ
たクリームはんだ１６が溶融して成る液状のはんだ材料
１７は、図１に示されているように、クリームはんだ溜
凹部１５からそれぞれ流出して各アウタリード１０の表
面に沿ってそれぞれ流下し、アウタリード１０の接地部
１０ａとランド２２との接触部に至る。このとき、クリ
ームはんだ溜凹部１５の容積を適切に設定しておくこと
により、接触部に供給されるはんだ材料１７の量を制御
することができる。また、アウタリード１０の接地部１
０ａ側がアウタリード１０の樹脂封止パッケージ１４側
よりも高温に加熱されていると、表面張力と温度勾配と
の関係等によって、液状のはんだ材料１７はアウタリー
ド１０の接地部１０ａ側へより一層流下し易くなる。す
なわち、液状のはんだ材料１７は温度の高い方向に向か
って導かれるように流れて行く。
【００３３】このようにして、クリームはんだ１６が加
熱溶融されて流下し、接地部１０ａとランド２２との接
触部に至ったはんだ材料１７は、ランド２３のクリーム
はんだ２３が加熱溶融したはんだ材料とともに、冷却に
伴って自然的に固化する。そして、はんだ材料が固化す
ると、各アウタリード１０と各ランド２２との間にはは
んだ付け部２４がそれぞれ形成される。このようにして
、ＴＳＯＰ・ＩＣ１９はプリント配線基板２０に電気的
かつ機械的に接続され、図３に示されているように表面
実装された状態になる。
熱溶融されて流下し、接地部１０ａとランド２２との接
触部に至ったはんだ材料１７は、ランド２３のクリーム
はんだ２３が加熱溶融したはんだ材料とともに、冷却に
伴って自然的に固化する。そして、はんだ材料が固化す
ると、各アウタリード１０と各ランド２２との間にはは
んだ付け部２４がそれぞれ形成される。このようにして
、ＴＳＯＰ・ＩＣ１９はプリント配線基板２０に電気的
かつ機械的に接続され、図３に示されているように表面
実装された状態になる。
【００３４】ところで、シュリンク形のＴＳＯＰ・ＩＣ
１９が実装される実装基板２０において、ランド２２は
大きさがアウタリード１０の接地部１０ａに対応して微
小に形成されているとともに、そのピッチも微小に形成
されていることになる。このように微小なランド２２に
はきわめて少量のクリームはんだ２３しか塗布されてい
ないことになる。したがって、少量のクリームはんだ２
３しか塗布されていない従来例のシュリンク形のＴＳＯ
Ｐ・ＩＣ（図示せず）においては、はんだ付け不良やは
んだ接続強度が不足が発生することになる。
１９が実装される実装基板２０において、ランド２２は
大きさがアウタリード１０の接地部１０ａに対応して微
小に形成されているとともに、そのピッチも微小に形成
されていることになる。このように微小なランド２２に
はきわめて少量のクリームはんだ２３しか塗布されてい
ないことになる。したがって、少量のクリームはんだ２
３しか塗布されていない従来例のシュリンク形のＴＳＯ
Ｐ・ＩＣ（図示せず）においては、はんだ付け不良やは
んだ接続強度が不足が発生することになる。
【００３５】しかし、本実施例においては、ランド２２
のクリームはんだ２３とは別に、樹脂封止パッケージ１
４に形成されたクリームはんだ溜凹部１５にクリームは
んだ１６が予め塗布されており、このクリームはんだ１
６がリフローはんだ付け処理時に加熱溶融して流下する
ことにより、ランド２２とアウタリード１０の接地部１
０ａとの接触部に自動的に供給されるため、ランド２２
におけるはんだ材料の不足分が補充されることになる。 その結果、クリームはんだ２３の塗布量がきわめて少量
であるシュリンク形のＴＳＯＰ・ＩＣ１９のランド２２
ついてのはんだ接続部２４であっても、はんだ付け不良
の発生を未然に防止することができる。また、適正なは
んだ付け状態により、表面実装後において充分なはんだ
接続強度を確保することができる。
のクリームはんだ２３とは別に、樹脂封止パッケージ１
４に形成されたクリームはんだ溜凹部１５にクリームは
んだ１６が予め塗布されており、このクリームはんだ１
６がリフローはんだ付け処理時に加熱溶融して流下する
ことにより、ランド２２とアウタリード１０の接地部１
０ａとの接触部に自動的に供給されるため、ランド２２
におけるはんだ材料の不足分が補充されることになる。 その結果、クリームはんだ２３の塗布量がきわめて少量
であるシュリンク形のＴＳＯＰ・ＩＣ１９のランド２２
ついてのはんだ接続部２４であっても、はんだ付け不良
の発生を未然に防止することができる。また、適正なは
んだ付け状態により、表面実装後において充分なはんだ
接続強度を確保することができる。
【００３６】前記実施例によれば次の効果が得られる。
■ ＴＳＯＰ・ＩＣにおいて、樹脂封止パッケージに
クリームはんだ溜凹部を形成し、この凹部にクリームは
んだをそれぞれ塗布して溜めておくことにより、ＴＳＯ
Ｐ・ＩＣの実装基板への実装時に、微小なランドのそれ
ぞれで不足するはんだ材料を樹脂封止パッケージのクリ
ームはんだによってそれぞれ補充することができるため
、各アウタリードにおいて適正なはんだ付け状態を作り
出すことができ、はんだ付け不良やはんだ接続強度不足
の発生を防止することができる。
クリームはんだ溜凹部を形成し、この凹部にクリームは
んだをそれぞれ塗布して溜めておくことにより、ＴＳＯ
Ｐ・ＩＣの実装基板への実装時に、微小なランドのそれ
ぞれで不足するはんだ材料を樹脂封止パッケージのクリ
ームはんだによってそれぞれ補充することができるため
、各アウタリードにおいて適正なはんだ付け状態を作り
出すことができ、はんだ付け不良やはんだ接続強度不足
の発生を防止することができる。
【００３７】■ アウタリードの実装基板との接地部
において適正な量のはんだ材料を確保することにより、
適正なはんだ付け状態を作り出すことができるため、は
んだブリッジ現象の発生を防止することができる。
において適正な量のはんだ材料を確保することにより、
適正なはんだ付け状態を作り出すことができるため、は
んだブリッジ現象の発生を防止することができる。
【００３８】■ 樹脂封止パッケージに形成するクリ
ームはんだ溜凹部の容積を適切に設定することにより、
補充するはんだ材料の量を制御することができるため、
より一層適正なはんだ付け状態を作り出すことができる
。
ームはんだ溜凹部の容積を適切に設定することにより、
補充するはんだ材料の量を制御することができるため、
より一層適正なはんだ付け状態を作り出すことができる
。
【００３９】図６は本発明の実施例２であるＴＳＯＰ・
ＩＣを示す図１に相当する拡大部分斜視である。
ＩＣを示す図１に相当する拡大部分斜視である。
【００４０】本実施例２が前記実施例１と異なる点は、
樹脂封止パッケージ１４に一続きになったクリームはん
だ溜凹部１８がアウタリード１０群に沿うように形成さ
れている点にある。
樹脂封止パッケージ１４に一続きになったクリームはん
だ溜凹部１８がアウタリード１０群に沿うように形成さ
れている点にある。
【００４１】本実施例２によれば、前記実施例１と同様
の作用および効果が得られるのに加えて、クリームはん
だ溜凹部１８が一体に形成されているため、成形型が製
造し易いという効果が得られる。
の作用および効果が得られるのに加えて、クリームはん
だ溜凹部１８が一体に形成されているため、成形型が製
造し易いという効果が得られる。
【００４２】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００４３】例えば、パッケージのクリームはんだ溜凹
部に予め塗布して溜めるクリームはんだの量は、アウタ
リードの接地部およびランドの大きさと、両者間で必要
なはんだ接続強度との相関関係等により最適値を選定す
ることが望ましい。
部に予め塗布して溜めるクリームはんだの量は、アウタ
リードの接地部およびランドの大きさと、両者間で必要
なはんだ接続強度との相関関係等により最適値を選定す
ることが望ましい。
【００４４】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野であるガル・
ウィング形状のアウタリードにつき説明したが、それに
限定されるものではなく、Ｊリーディッド形状（バッド
リード形状）やＪリーディッド形状のアウタリードにつ
いても適用することができるし、アウタリードが２方向
に突設されているパッケージを備えているＩＣに限らず
、アウタリードが４方向に突設されているクワッド・フ
ラット・パッケージを備えているＩＣの実装技術につい
ても適用することができる。
なされた発明をその背景となった利用分野であるガル・
ウィング形状のアウタリードにつき説明したが、それに
限定されるものではなく、Ｊリーディッド形状（バッド
リード形状）やＪリーディッド形状のアウタリードにつ
いても適用することができるし、アウタリードが２方向
に突設されているパッケージを備えているＩＣに限らず
、アウタリードが４方向に突設されているクワッド・フ
ラット・パッケージを備えているＩＣの実装技術につい
ても適用することができる。
【００４５】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
的なものによって得られる効果を簡単に説明すれば、次
の通りである。
【００４６】表面実装形パッケージを備えている半導体
装置の実装方法において、パッケージにクリームはんだ
溜凹部を形成し、この凹部にはんだクリームをそれぞれ
塗布しておくことにより、リフローはんだ付け処理時に
、当該はんだクリームが加熱溶融してアウタリードとラ
ンドとの接触部に自然供給される状態になるため、各ア
ウタリードにおいて適正なはんだ付け状態を作り出すこ
とができ、はんだ付け不良やはんだ接続強度不足の発生
を防止することができる。
装置の実装方法において、パッケージにクリームはんだ
溜凹部を形成し、この凹部にはんだクリームをそれぞれ
塗布しておくことにより、リフローはんだ付け処理時に
、当該はんだクリームが加熱溶融してアウタリードとラ
ンドとの接触部に自然供給される状態になるため、各ア
ウタリードにおいて適正なはんだ付け状態を作り出すこ
とができ、はんだ付け不良やはんだ接続強度不足の発生
を防止することができる。
【図１】本発明の一実施例であるＴＳＯＰ・ＩＣの実装
方法を示す拡大部分斜視図である。
方法を示す拡大部分斜視図である。
【図２】本発明の一実施例であるＴＳＯＰ・ＩＣを示す
一部切断正面図である。
一部切断正面図である。
【図３】その実装後を示す一部切断正面図である。
【図４】本発明の一実施例であるＴＳＯＰ・ＩＣの樹脂
封止後のリードフレーム状態を示す一部切断平面図であ
る。
封止後のリードフレーム状態を示す一部切断平面図であ
る。
【図５】トランスファ成形工程を示す平面図である。
【図６】本発明の実施例２であるＴＳＯＰ・ＩＣの実装
方法を示す拡大部分斜視図である。
方法を示す拡大部分斜視図である。
１…多連リードフレーム、２…単位リードフレーム、３
…外枠、３ａ…位置決め孔、４…セクション枠、５…タ
ブ吊りリード、６…タブ、７…ダム部材、８…リード、
９…インナリード、１０…アウタリード、１０ａ…接地
部、１１…ボンディング層、１２…ペレット、１３…ワ
イヤ、１４…樹脂封止パッケージ、１５…はんだクリー
ム溜凹部、、１６…はんだクリーム、１７…はんだ材料
、１８、…一連のはんだクリーム溜凹部、１９…ＴＳＯ
Ｐ・ＩＣ（半導体装置）、２０…プリント配線基板（実
装基板）、２１…基板本体、２２…ランド、２３…クリ
ームはんだ、２４…はんだ付け部、３０…トランスファ
成形装置、３１…上型、３２…下型、３３…キャビティ
ー、３４…ポット、３５…プランジャ、３６…カル、３
７…ランナ、３８…ゲート、３９…逃げ凹所、４０…は
んだ溜凹部成形用凸部、４１…レジン。
…外枠、３ａ…位置決め孔、４…セクション枠、５…タ
ブ吊りリード、６…タブ、７…ダム部材、８…リード、
９…インナリード、１０…アウタリード、１０ａ…接地
部、１１…ボンディング層、１２…ペレット、１３…ワ
イヤ、１４…樹脂封止パッケージ、１５…はんだクリー
ム溜凹部、、１６…はんだクリーム、１７…はんだ材料
、１８、…一連のはんだクリーム溜凹部、１９…ＴＳＯ
Ｐ・ＩＣ（半導体装置）、２０…プリント配線基板（実
装基板）、２１…基板本体、２２…ランド、２３…クリ
ームはんだ、２４…はんだ付け部、３０…トランスファ
成形装置、３１…上型、３２…下型、３３…キャビティ
ー、３４…ポット、３５…プランジャ、３６…カル、３
７…ランナ、３８…ゲート、３９…逃げ凹所、４０…は
んだ溜凹部成形用凸部、４１…レジン。
Claims (3)
- 【請求項１】 表面実装形パッケージを備えている半
導体装置において、前記表面実装形パッケージにおける
アウタリードに接する位置にクリームはんだ溜凹部が形
成されており、このクリームはんだ溜凹部にクリームは
んだが塗布されて溜められていることを特徴とする半導
体装置。 - 【請求項２】 前記クリームはんだ溜凹部が各アウタ
リードにそれぞれ対応するように画成されており、各ク
リームはんだ溜凹部にクリームはんだがそれぞれ溜めら
れていることを特徴とする請求項１に記載の半導体装置
。 - 【請求項３】 表面実装形パッケージを備えている半
導体装置を実装基板上に実装する半導体装置の実装方法
において、前記半導体装置のパッケージにおける各アウ
タリードに接する位置にクリームはんだ溜凹部を形成し
、このクリームはんだ溜凹部にクリームはんだを塗布し
て溜めておき、この半導体装置を前記実装基板上に各ア
ウタリードを実装基板に形成されたランド群の各ランド
にそれぞれ当接させてセットした後、リフローはんだ付
け処理により前記クリームはんだを溶融させて、溶融し
たはんだ材料をランドとアウタリードとの接触部にそれ
ぞれ供給して、各アウタリードを各ランドにそれぞれは
んだ付けさせることを特徴とする半導体装置の実装方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6923491A JPH04280663A (ja) | 1991-03-08 | 1991-03-08 | 半導体装置およびその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6923491A JPH04280663A (ja) | 1991-03-08 | 1991-03-08 | 半導体装置およびその実装方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04280663A true JPH04280663A (ja) | 1992-10-06 |
Family
ID=13396848
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6923491A Pending JPH04280663A (ja) | 1991-03-08 | 1991-03-08 | 半導体装置およびその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04280663A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132626A (ja) * | 1992-10-21 | 1994-05-13 | Nec Corp | プリント配線板 |
| EP0860877A3 (en) * | 1997-02-25 | 2001-02-28 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for producing thereof |
-
1991
- 1991-03-08 JP JP6923491A patent/JPH04280663A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06132626A (ja) * | 1992-10-21 | 1994-05-13 | Nec Corp | プリント配線板 |
| EP0860877A3 (en) * | 1997-02-25 | 2001-02-28 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for producing thereof |
| EP1577944A1 (en) * | 1997-02-25 | 2005-09-21 | Oki Electric Industry Co., Ltd. | Semiconductor device and method for production thereof |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6911353B2 (en) | Semiconductor device and method of manufacturing same | |
| US5717252A (en) | Solder-ball connected semiconductor device with a recessed chip mounting area | |
| KR101204107B1 (ko) | 보편적 풋프린트를 포함하는 반도체 다이 패키지 및 그제조방법 | |
| US6104085A (en) | Semiconductor device and method of producing the same | |
| KR910007103B1 (ko) | 도선형성 및 도선 없는 부품에 도선을 접착시키는 방법 | |
| JPH065760A (ja) | 表面実装型半導体装置用パッケージリード | |
| US9520374B2 (en) | Semiconductor device, substrate and semiconductor device manufacturing method | |
| KR20090009838A (ko) | 구부러진 히트 싱크를 구비한 플립 칩 엠엘피 | |
| JP2000200859A (ja) | チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法 | |
| EP0712158A2 (en) | Resin sealing type semiconductor device with cooling member and method of making the same | |
| US6501160B1 (en) | Semiconductor device and a method of manufacturing the same and a mount structure | |
| KR19980054919A (ko) | 디 게이팅(Degating)용 통공이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로 기판 및 이를 이용한 볼 그리드 어레이 반도체 패키지의 몰딩 방법 | |
| CN1451178A (zh) | 改进的倒装芯片连接封装 | |
| KR100438248B1 (ko) | 면실장형(面實裝型)전자부품및그제조방법 | |
| CN107924901A (zh) | 薄型底脚功率封装 | |
| JP3281859B2 (ja) | 混成集積回路装置の製造方法 | |
| JPH04280663A (ja) | 半導体装置およびその実装方法 | |
| JPS61107751A (ja) | 樹脂モ−ルド型半導体装置 | |
| JP2631520B2 (ja) | 樹脂封止パッケージの成形方法 | |
| JP2003273309A (ja) | リードフレーム及び半導体装置並びにそれらの製造方法 | |
| JPH04280662A (ja) | 半導体装置およびその実装方法 | |
| JPH09129796A (ja) | 半導体装置 | |
| JPH02151095A (ja) | 基板に対するｉｃの実装方法およびｉｃ実装基板 | |
| US20040021219A1 (en) | Method of mounting integrated circuit die in a package using a solder preform having isolatable portions | |
| KR200179419Y1 (ko) | 반도체패키지 |