KR19980054919A - 디 게이팅(Degating)용 통공이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로 기판 및 이를 이용한 볼 그리드 어레이 반도체 패키지의 몰딩 방법 - Google Patents
디 게이팅(Degating)용 통공이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로 기판 및 이를 이용한 볼 그리드 어레이 반도체 패키지의 몰딩 방법 Download PDFInfo
- Publication number
- KR19980054919A KR19980054919A KR1019960074120A KR19960074120A KR19980054919A KR 19980054919 A KR19980054919 A KR 19980054919A KR 1019960074120 A KR1019960074120 A KR 1019960074120A KR 19960074120 A KR19960074120 A KR 19960074120A KR 19980054919 A KR19980054919 A KR 19980054919A
- Authority
- KR
- South Korea
- Prior art keywords
- degating
- printed circuit
- circuit board
- hole
- resin
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000000465 moulding Methods 0.000 title claims abstract description 41
- 238000000034 method Methods 0.000 title claims abstract description 23
- 229920005989 resin Polymers 0.000 claims abstract description 96
- 239000011347 resin Substances 0.000 claims abstract description 96
- 238000005538 encapsulation Methods 0.000 claims abstract description 29
- 229910000679 solder Inorganic materials 0.000 claims abstract description 21
- 239000000758 substrate Substances 0.000 claims description 21
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 14
- 239000008393 encapsulating agent Substances 0.000 claims description 14
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 claims description 14
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 8
- 238000005520 cutting process Methods 0.000 claims description 8
- 229910052709 silver Inorganic materials 0.000 claims description 8
- 239000004332 silver Substances 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 7
- 229910052697 platinum Inorganic materials 0.000 claims description 7
- 229910052763 palladium Inorganic materials 0.000 claims description 6
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 5
- 239000010931 gold Substances 0.000 claims description 5
- 238000003825 pressing Methods 0.000 claims description 2
- 150000002739 metals Chemical class 0.000 claims 1
- 230000006378 damage Effects 0.000 abstract description 8
- 239000000463 material Substances 0.000 abstract description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052802 copper Inorganic materials 0.000 abstract description 5
- 239000010949 copper Substances 0.000 abstract description 5
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 229920006332 epoxy adhesive Polymers 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
- H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/565—Moulds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
본 발명은 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로 기판 및 이를 이용한 볼 그리드 어레이 반도체 패키지의 몰딩 방법에 관한 것으로서,
몰드 런너 게이트로 이용되는 일측 코너부에 몰딩용 캐버티를 형성시킨 인쇄 회로 기판을 이용하여 볼 그리드 어레이 반도체 패키지를 제조함에 있어서의 몰딩 방법이, 이 몰딩용 커버티를 런너 게이트부로 하여 수지를 주입, 반도체 칩을 몰딩하여 수지 봉지부를 형성시킨 다음, 상기한 수지 봉지부에 연결된 상태로 몰딩용 캐버티내에 경화된 과잉 수지물을 제거하는 것으로 구성되며,
상기한 몰딩용 캐버티의 존재로 인하여 과잉 수지물의 디케이팅시 인쇄 회로기판 표면의 박리나 파열 또는 인쇄 회로 기판의 뒤틀림 등에 의한 인쇄 회로 기판의 파손, 인쇄 회로 기판 표면의 도전성 트레이스의 파괴, 솔더 마스크의 파괴에 의한 구리층 등의 노출, 수지 봉지부와 인쇄 회로 기판 표면간의 봉지 손상등의 문제를 초래할 가능성이 없는 동시에, 생산성을 향상시킬 수가 있으며 제품의 신뢰성을 향상시킬 수 있는 신규 유용한 발명이다.
Description
본 발명은 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로 기판 및 이를 이용한 반도체 패키지의 몰딩 방법에 관한 것이며, 더욱 상세하게는, 일측 코너에 몰드 런너 게이트(Mold Runner Gate) 및 디 게이팅(Degating)영역으로서 사용하기 위한 디게이팅용 통공을 형성시킨 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판 및 이를 이용한 볼 그리드 어레이 반도체 패키지의 몰딩 방법에 관한 것이다.
일반적으로, 볼 그리드 어레이 반도체 패키지는 인쇄 회로 기판의 상면에 하나 또는 그 이상의 반도체 칩이 장착되고 마더 보드(Mother Board)와 같은 도전성 재료에 대한 전기적 접속이 반도체 칩이 부착된 PCB 기판면의 대향면상에 위치하는 솔더볼의 어레이에 의해 이루어지는 구조의 반도체 패키지로서, 볼 그리드 어레이 반도체 패키지는 200핀 이상의 다핀 디바이스 또는 고집적화된 대규모 집적회로(VLSI). 마이크로 프로세서 등의 용도로서 각광받고 있다.
이러한 통상적인 볼 그리드 어레이 반도체 패키지(100)는, 도 1에 나타낸 바와 같이, 인쇄 회로 기판(130) 상면 중앙부의 다이 패드(132) 상에 반도체 칩(150)이 에폭시 접착제로 접착되어 실장되고, 반도체 칩(150)의 본드 패드(도시하지 않음)와 인쇄 회로 기판(130)의 도전성 트레이스(133)는 와이어(140)로 본딩되어 전기적으로 접속되며, 반도체 칩(150) 및 와이어(140) 등을 외부 환경으로부터 보호하기 위한 수지 봉지부(120)가 몰딩 형성되며, 비아 홀(134)을 경유하여 연장되는 도전성 트레이스(135)에 의하여 형성되는 인쇄 회로 기판(130) 저면의 솔더볼 패드(136)에 입출력 단자로서의 솔더볼(160)이 융착되어 어레이를 구성한다.
볼 그리드 어레이 반도체 패키지는, 위에서 설명한 바와 같은 순서, 즉, 반도체 칩 실장 단계, 와이어 본딩 단계, 몰드를 이용한 수지 봉지부 몰딩 단계, 솔더볼 융착 단계를 거쳐 제조된다.
볼 그리드 어레이 반도체 패키지 제조시의 수지 봉지부의 몰딩 방법에 대하여 설명하면, 도 5에 나타낸 바와 같은 몰드(201)(즉, 상부 몰드(202)와 하부 몰드(203)로 구성)를 이용하여, 몰드(201)의 캐버티(Cavity)(202a)내로 수지봉지재(205)가 주입되는 통로인 몰드 런너(Mold Runner)(202b, 202e)의 게이트가 하부 몰드(203)의 요입부(203a)내에 위치한 인쇄 회로 기판(206)의 일부 상면과 상부 몰드(202) 저면의 이에 대응하는 위치의 홈에 의해 형성되게 하여, 수지 이송 램(Ram)(204)에 의해 압압된 포트(203b)내의 미리 용융된 수지 봉지재(205)가 게이트를 형성하는 인쇄 회로 기판(206) 상면과 직접 접촉하여 통과하며, 수지 봉지재(205)가 경화된 후, 인쇄 회로 기판(206)상에 형성된 수지 봉지부와 연결된 상태로 상면 일측에 붙어있는 과잉 수지물을 제거하는 것이 가장 효율적인 몰딩 방법이 될 수 있으나, 이러한 과잉 수지물의 제거시 인쇄 회로 기판(206) 표면의 박리나 파열 또는 솔더 마스크의 파괴에 의한 도전성 트레이스의 노출 등의 심각한 제반 문제가 있었다.
이러한 제반 문제점들을 해소하기 위한 종래의 방안으로서, 본 출원인에 의한 한국 특허 출원 공개 번호 제 95-7042호 공보에는, 도 2에 나타낸 바와 같이, 볼 그리드 어레이 반도체 패키지(10')의 일 구성 요소인 인쇄 회로 기판(30')의 상면 일측 모서리에 수지 봉지재와의 접착 강도가 인쇄 회로 기판(30')면 보다 상대적으로 낮은 소재인 백금, 팔라듐, 니켈 또는 은과 같은 금속으로 코팅 처리하거나 또는 테이프 등을 부착시킨 디게이팅(Degating) 영역(50)(몰딩 단계에서 수지 주입 통로인 몰드 런너 게이트부에 경화 잔류된 과잉 수지물을 인쇄 회로 기판(30') 표면의 손상없이 용이하게 제거하기 위한 영역)을 형성시키는 방안이 제안되어 있다. 도 5에 나타낸 바와 같은 몰드(201)를 이용하여 상기한 종래의 방안에 의해 몰딩하는 경우, 수지 봉지재의 경화 후, 인쇄 회로 기판(30')상에 형성된 수지 봉지부와 연결된 상태로 상면 일측의 디게이팅 영역(50)에 붙어있는 과잉수지물의 제거시 인쇄 회로 기판(30') 표면의 박리나 파열 또는 솔더 마스크의 파괴에 의한 도전성 트레이스의 노출 등의 문제를 상당히 완화시킬 수가 있었다.
그러나, 이러한 종래의 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판(30')은, 그 상면의 일측 모서리에 형성되는 디게이팅 영역(50)의 면적이 비교적 넓고, 수지 봉지재에 대한 디게이팅 영역(50)의 접착 강도를 인쇄 회로 기판면 보다 상대적으로 낮게 한 것에 불과하므로, 과잉 수지물의 디게이팅시 인쇄 회로 기판(30')표면의 박리나 파열 또는 솔더 마스크의 파괴에 의한 도전성 트레이스의 노출 등의 우려가 여전히 존재하여 충분히 만족스럽지 못한 문제점이 있었으며, 테이프 등을 부착시켜 디게이팅 영역(50)을 형성시키는 것은 고온하의 몰딩 공정중 테이프가 용융되어 손상되는 등, 고온하 공정중의 안정성이 열등한 문제점이 있으므로 실용화하기 곤란한 문제가 있었다.
따라서, 본 발명의 첫번째 목적은, 몰드 런너 게이트 및 디 게이팅 영역으로서 이용하기 위한 디게이팅용 통공을 일부 영역, 특히 일측 코너부에 형성시킴으로써, 몰딩 공정상의 과잉 수지물을 용이하고도 안전하게 제거할 수 있는 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판을 제공하는 것이다.
본 발명의 두번째 목적은, 상기한 첫번째 목적에 의하여 제공되는 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판을 이용한 수지 봉지부의 몰딩 방법, 즉 인쇄 회로 기판의 일측 코너부에 형성된 디게이팅용 통공을 몰드 런너 게이트로 하여 수지를 주입, 반도체 칩을 몰딩하여 수지 봉지부를 형성시킨 다음, 상기한 수지봉지부에 연결된 상태로 디게이팅용 통공내 및 그 상방에 경화된 과잉 수지물을 인쇄회로 기판 표면의 손상없이 안전하고도 용이하게 제거할 수 있는 몰딩 방법을 제공하는 것이다.
본 발명의 첫번째 목적에 따른 일 태양(態樣)에 의하면, 수지 기판과, 상기한 수지 기판 상면 중앙부에 형성되는 반도체 칩 탑재판과, 상기한 반도체 칩 탑재판의 외곽부에 위치하는 다수의 도전성 트레이스(Trace)와, 상기한 도전성 트레이스에 연결된 비아(Via) 홀을 통하여 상기한 수지 기판 저면에 형성되는, 입출력 단자로서 사용하기 위한 솔더볼을 안착시키기 위한 솔더볼 패드와, 반도체 칩을 외부 환경으로 부터 보호하기 위한 수지 봉지부의 몰딩시 몰드 런너 게이트(Mold Runner Gate)로서 사용되는 동시에, 과잉 수지물의 디게이팅(Degating) 영역으로서 사용하기 위하여, 상기한 수지 기판의 일측 모서리부에 형성되는 디게이팅용 통공으로 구성되는 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판이 제공된다.
본 발명의 첫번째 목적에 따른 다른 태양(態樣)에 의하면, 상기한 인쇄 회로 기판 유니트가 다수개 일렬로 연속되며 유니트와 유니트 사이에 커팅용 장공이 형성되는 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판 스트립이 제공된다.
본 발명의 두번째 목적에 따른 다른 태양(態樣)에 의하면, 몰드 런너 게이트(Mold Runner Gate)로서 사용되는 동시에, 과잉 수지물의 디게이팅(Degating) 영역으로서 사용하기 위한 디게이팅용(Degating)용 통공이 일측 모서리부에 형성된 인쇄 회로 기판을 몰드내에 위치시키는 상하부 몰드 계합 단계와, 용융된 수지 봉지재를 인쇄 회로 기판의 디게이팅용 통공상으로 통과시키고 경화시켜 인쇄 회로 기판 상면에 수지 봉지부를 형성시키는 몰딩 단계와, 디게이팅용 통공 내부 및 그 상방에 잔류 경화된 과잉 수지물을 상방 또는 하방으로 가볍게 압압하여 제거하는 과잉 수지물 제거 단계로 구성되는 볼 그리드 어레이 반도체 패키지의 몰딩 방법이 제공된다.
도 1은 일반적인 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지의 단면도
도 2는 기판상에 금속 도금된 디 게이팅(Degating)영역을 형성시킨 종래의 볼 그리드 어레이 반도체 패키지의 평면도
도 3은 디게이팅용 통공이 형성된 본 발명의 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로 기판
도 4는 본 발명의 인쇄 회로 기판의 일부 사시도
도 5는 볼 그리드 어레이 반도체 패키지의 몰딩시 사용되는 몰드의 단면도
도 6은 볼 그리드 어레이 반도체 패키지의 몰딩시 사용되는 몰드의 평면도
도 7 (가)는 본 발명의 인쇄 회로 기판을 이용한 몰딩후의 수지 봉지부의 상태를 나타내는 평면도
(나), (다)는 본 발명의 인쇄 회로 기판을 이용한 반도체 패키지의 몰딩후 경화 잔류되는 과잉 수지물의 절단 과정을 설명하는 단면도
* 도면의 주요부분에 대한 부호의 설명 *
10 : 볼 그리드 어레이 반도체 패키지
20 : 수지 봉지부(Encapsulant)21 : 과잉 수지물
30 : 본 발명의 인쇄 회로 기판30a : 인쇄 회로 기판 스트립
31 : 수지 기판32 : 반도체 칩 실장 영역
33 : 도전성 트레이스(Trace)34 : 비아(Via) 홀
35 : 반도체 칩 탑재판36 : 홀
37 : 디게이팅(Degating)용 통공38 : 통공 측벽
40 : 솔더 마스크
201 : 몰드202a : 몰드 캐버티(Cavity)
202b, 202e : 몰드 런너(Runner)203b : 포트(pot)
204 : 수지 이송 램(Ram)202 : 상부 몰드
203 : 하부 몰드203a : 요입부
205 : 수지 봉지재206 : 인쇄 회로 기판
207 : 반도체 칩
이하, 본 발명을 첨부 도면을 참조하여 더욱 상세히 설명하기로 한다.
도 3은 본 발명의 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판(30) 유니트에 대한 평면도로서, 본 발명의 인쇄 회로 기판(30)은 비스말레이미드트리아진(Bismaleimidetriazine)과 같은 수지 기판(31), 그 상면 중앙부의 반도체 칩 탑재판(35), 그 외곽의 도전성 트레이스(Trace)(33), 그 일단의 비아(Via) 홀(34), 인쇄 회로 기판(30) 저면의 솔더볼 패드(도시하지 않음 ; 도 1 참조) 및, 인쇄 회로 기판(30) 상면 일측 모서리에 형성되는 디게이팅용 통공(37)으로 구성된다.
반도체 칩 탑재판(35)은 통상적으로 구리로 형성되며, 반도체 칩(도시하지 않음)을 접착하기 위하여 사용되는 열 전도성이 우수한 은 충진 에폭시 수지와의 접착강도 향상을 위해서 니켈 및 백금이 순차적으로 코팅된다. 반도체 칩 탑재판(35)상의 홀(36)은 반도체 칩 작동시의 열방출 효율을 높이기 위한 것이다.
도전성 트레이스(33)는 구리로 형성되며, 비아(Via) 홀(34)을 통하여 인쇄 회로 기판(30) 저면으로 연장되어 입출력 단자로서 사용되는 솔더볼(도시하지 않음 ; 도 1 참조)을 안착시키기 위한 솔더볼 패드(도시하지 않음 ; 도 1 참조)를 형성한다. 도전성 트레이스(33)의 내측 일단에는 도전성 향상을 위하여 은 도금한 핑거(33a)가 형성되며, 이는 반도체 패키지 완성후 반도체 칩상의 본드 패드와 와이어(도시하지 않음)에 의하여 접속된다. 따라서, 반도체 칩과 솔더볼은 전기적으로 연결되어 신호의 입출력이 가능하게 된다.
인쇄 회로 기판(30)의 외곽에 형성되어 있는 장공과 원형공(도면 부호는 부여하지 않음)은 반도체 패키지 제조후 절단을 용이하게 하기 위한 것이다.
디게이팅용 통공(37)은 프레스 등의 수단에 의하여 양변이 곡선적인 역삼각형상으로 형성되며 밑변은 장공 및 원형공의 사이에 위치시키는 것이 반도체 패키지 완성후 절단을 용이하게 할 수 있으므로 바람직하다. 이러한 디게이팅용 통공(37)은 장공 및 원형공 사이를 횡단하여 밑변이 외부로 열린 상태로 형성시킬 수도 있으나, 반도체 패키지 제조 공정상의 효율성 제고를 위하여, 도 3에 도시한 바와 같이, 밑변이 닫힌 역삼각형상으로 형성시킬 수도 있다.
도 4는 본 발명에 따른 인쇄 회로 기판(30)의 일부 사시도로서, 디게이팅용 통공(37)의 밑변 부분이 외부로 열린 상태로 형성되어 있으며, 양변이 합류하는 꼭지점을 이루는 부분은 도전성 트레이스(33) 및 비아 홀(34)을 봉지시키게 될 수지 봉지부 영역(20)(점선으로 표시한 부분) 내로 인입되어 있다. 이러한 디게이팅용 통공(37)의 꼭지점 형상은 커팅되어 전체적으로 역사다리꼴의 형상으로 형성될 수도 있으며, 이는 본 발명에 있어서 임의적이다.
디게이팅용 통공(37)의 측벽(38)에는 과잉 수지물의 디게이팅을 용이하게 하기 위하여 백금, 금, 팔라듐, 니켈, 또는 은과 같이 수지 기판(31) 보다 몰딩용 에폭시 수지와의 결합력이 상대적으로 낮은 금속으로 코팅하는 것이 디게이팅을 보다 용이하고도 안전하게 수행할 수가 있으므로 바람직하나, 이러한 금속 코팅은 본 발명에 있어 제한적인 것은 아니다. 또한, 디게이팅용 통공(37)의 밑변을 이루는 측벽에 대한 이러한 금속 코팅 역시 선택적이다.
또한, 디게이팅용 통공(37) 기판(30)내 형성 위치는 임의적이나, 모서리로부터 수지 봉지재를 주입하는 코너 게이팅(Corner Gating)이 몰드 캐버티내로의 가장 양호한 수지 충진 프로파일(Profile)을 나타내므로 모서리부에 형성시키는 것이 가장 바람직하다.
도 7 (가), (나), (다) 에 도시한 과잉 수지물(21)의 디게이팅 과정을 설명하기에 앞서, 본 발명에 따른 몰딩 방법을 제 6 도를 참조하여 설명하기로 한다.
도 6에 도시한 바와 같은 몰드(200)내에 반도체 칩(도시하지 않음)이 인쇄 회로 기판(30) 유니트 마다 전기적으로 접속되어 있는 상태의 기판 스트립(30a)을 위치시켜서(상하부 몰드가 계합된 상태를 도시한 도 5 참조), 미리 용융된 수지 봉지재가 들어 있는 포트(203b)와 연통된 몰드 런너(202b)를 기판 스트리(30a)의 인쇄 회로 기판(30) 유니트 일측 코너의 디게이팅용 통공(37) 저면에 위치시킨 후, 수지 이송 램(204)으로 수지 봉지재를 압압하여 몰드 캐버티(202a)내로 이송시킨 다음, 온도를 내려 경화시키면 수지 봉지부(도 7의 도면 부호 20)가 형성됨과 동시에, 포트(203b)와 수지 봉지부(도면 부호 202a의 점선으로 표시한 영역내) 사이의 몰드 런너 게이트 영역에 과잉 수지물(도 7의 도면 부호 21)이 형성되어 잔류하게 된다.
이와 같이 형성된 과잉 수지물(21)의 디게이팅 과정을 도 7을 다시 참조하여 설명하기로 한다.
도 7 (가)는 본 발명의 인쇄 회로 기판(30)을 이용한 몰딩후의 수지 봉지부의 상태를 나타내는 평면도로서, 과잉 수지물(21)이 수지 봉지부(20)의 일측 모서리에 연겨로딘 상태로 경화되어 있으며, 과잉 수지물(21)은 디게이팅용 통공(도시되어 있지는 않음)내와 그 상방에 위치한다.
도 7 (나) 및 (다)는, (나), (다)는 본 발명의 인쇄 회로 기판(30)을 이용한 반도체 패키지의 몰딩후 경화 잔류되는 과잉 수지물(21)의 절단 과정을 설명하는 단면도로서, 실장된 반도체 칩(도시하지 않음)과 전기적으로 접속되어 있는 기판(30)을, 도 6에 도시한 바와 같은 몰드를 이용하여 반도체 패키지로 몰딩한 상태(솔더볼은 융착되지 않은 상태임)를 나타낸 것이며, 용융 수지 봉지재가 통과하는 런너 게이트가 되는 디게이팅용 통공(도시되어 있지 않으며, 도 3, 4, 6의 도면 부호 37)내 및 그 상방의 과잉 수지물(21)의 자유 단부를 상방(또는 하방)으로 힘을 약간 가하는 것에 의하여 과잉 수지물(21)을 인쇄 회로 기판(30)으로 부터 안전하고도 용이하게 제거할 수가 있다. 따라서, 집적 회로 패키지의 몰딩 마무리가 깨끗해 진다.
위에서 상세히 설명한 바와 같이, 본 발명은 볼 그리드 어레이 반도체 패키지 제조 과정중의 수지 봉지부 몰딩시, 바텀 게이트 방식을 사용하여 과잉 수지물의 디게이팅을 안전하고도 용이하게 수행할 수가 있으므로, 디게이팅에 의한 인쇄 회로기판 표면의 박리나 파열 또는 인쇄 회로 기판의 뒤틀림 등에 의한 인쇄 회로 기판의 파손, 인쇄 회로 기판 표면의 도전성 트레이스 파괴, 솔더 마스크의 파괴에 의한 구리층등의 노출, 수지 봉지부와 인쇄 회로 기판 표면간의 봉지 손상 등의 문제를 초래할 가능성이 없는 동시에, 생산성을 향상시킬 수가 있으며 제품의 신뢰성을 향상시킬 수 있는 신규 유용한 발명이다.
Claims (15)
- 수지 기판과;상기한 수지 기판 상면 중앙부에 형성되는 반도체 칩 탑재판과;상기한 반도체 칩 탑재판의 외곽부에 위치하는 다수의 도전성 트레이스(Trace)와;상기한 도전성 트레이스에 연결된 비아(Via) 홀을 통하여 상기한 수지 기판 저면에 형성되는, 입출력 단자로서 사용하기 위한 솔더볼을 안착시키기 위한 솔더볼 패드와;반도체 칩을 외부 환경으로부터 보호하기 위한 수지 봉지부의 몰딩시 몰드 런너 게이트(Mold Runner Gate)로서 사용되는 동시에, 과잉 수지물의 디게이팅(Degating) 영역으로서 사용하기 위하여, 상기한 수지 기판의 일측 모서리부에 형성되는 디게이팅용 통공으로 구성되는볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로 기판
- 청구항 1에 있어서, 디게이팅용 통공이 역삼각형상으로 형성되며, 그 양변은 곡선상이고 양변이 합류하는 꼭지점 부분이 수지 봉지부 형성을 위한 영역내로 인입되어 있는 인쇄 회로 기판.
- 청구항 1에 있어서, 디게이팅용 통공이 꼭지점 부분이 커팅되어 전체적으로 역사다리꼴의 형상으로 형성되며, 일단부가 수지 봉지부 형성을 위한 영역내로 인입되어 있는 인쇄 회로 기판.
- 청구항 2 또는 청구항 3에 있어서, 디게이팅용 통공의 밑변쪽이 외부로 열려 있는 인쇄 회로 기판.
- 청구항 2 또는 청구항 3에 있어서, 디게이팅용 통공의 밑변이 커팅용 장공 및 원형공 사이에 위치하는 인쇄 회로 기판.
- 청구항 2 또는 청구항 3에 있어서, 디게이팅용 통공의 양변쪽 측벽에 백금, 금, 팔라듐, 니켈 및, 은으로 이루어지는 군으로 부터 선택되는 금속으로 코팅되는 인쇄 회로 기판.
- 청구항 6에 있어서, 디게이팅용 통공의 양변쪽 측벽 뿐만 아니라, 밑변쪽 측벽에도 백금, 금, 팔라듐, 니켈 및, 은으로 이루어지는 군으로 부터 선택되는 금속으로 코팅되는 인쇄 회로 기판.
- 수지 기판과;상기한 수지 기판 상면 중앙부에 형성되는 반도체 칩 탑재판과;상기한 반도체 칩 탑재판의 외곽부에 위치하는 다수의 도전성 트레이스(Trace)와;상기한 도전성 트레이스에 연결된 비아(Via) 홀을 통하여 상기한 수지 기판 저면에 형성되는, 입출력 단자로서 사용하기 위한 솔더볼을 안착시키기 위한 솔더볼 패드와;반도체 칩을 외부 환경으로 부터 보호하기 위한 수지 봉지부의 몰딩시 몰드 런너 게이트(Mold Runner Gate)로서 사용되는 동시에, 과잉 수지물의 디게이팅(Degating) 영역으로서 사용하기 위하여, 상기한 수지 기판 상면의 일측 모서리에 형성되는 디게이팅용 통공으로 구성되는 인쇄 회로 기판 유니트가다수개 일렬로 연속 형성되며 유니트와 유니트 사이에 커팅용 장공이 형성되는 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로 기판 스트립(Strip).
- 볼 그리드 어레이 반도체 패키지용 인쇄 회로 기판상에 반도체 칩을 실장하고, 반도체 칩상의 본드 패드와 도전성 트레이스의 핑거를 와이어 본딩하여 전기적으로 접속시킨 후, 입출력 단자로서의 솔더볼을 융착시키기에 앞서, 상기한 반도체 칩 및 와이어를 외부 환경으로부터 보호하기 위한 수지 봉지부를 몰딩 형성시키는 방법에 있어서,몰드 러너 게이트(Mold Runner Gate)로서 사용되는 동시에, 과잉 수지물의 디게이팅(Degating) 영역으로서 사용하기 위한 디게이팅(Degating)용 통공이 일측 모서리부에 형성된 인쇄 회로 기판을 몰드내에 위치시키는 상하부 몰드 계합 단계 후;용융된 수지 봉지재를 인쇄 회로 기판의 디게이팅용 통공상으로 통과시키고 경화시켜 인쇄 회로 기판 상면에 수지 봉지부를 형성시키는 몰딩 단계를 수행한 다음;디게이팅용 통공 내부 및 그 상방에 잔류 경화된 과잉 수지물을 상방 또는 하방으로 가볍게 압압하여 제거하는 과잉 수지물 제거 단계를 수행하는 것을 특징으로 하는 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지의 몰딩 방법.
- 청구항 9에 있어서, 디게이팅용 통공이 역삼각형상으로 형성되며, 그 양변은 곡선상이고 양변이 합류하는 꼭지점 부분이 수지 봉지부 형성을 위한 영역내로 인입되어 있는 몰딩 방법.
- 청구항 9에 있어서, 디게이팅용 통공이 꼭지점 부분이 커팅되어 전체적으로 역사다리 꼴의 형상으로 형성되며, 일단부가 수지 봉지부 형성을 위한 영역내로 인입되어 있는 몰딩 방법.
- 청구항 10 또는 청구항 11에 있어서, 디게이팅용 통공의 밑변쪽이 외부로 열려 있는 몰딩 방법.
- 청구항 10 또는 청구항 11에 있어서, 디게이팅용 통공의 밑변이 커팅용 장공 및 원형공 사이에 위치하는 몰딩 방법.
- 청구항 9 또는 청구항 11에 있어서, 디게이팅용 통공의 양변쪽 측벽에 백금, 금, 팔라듐, 니켈 및, 은으로 이루어지는 군으로 부터 선택되는 금속을 코팅되는 몰딩 방법.
- 청구항 14에 있어서, 디게이팅용 통공의 양변쪽 측벽 뿐만 아니라, 밑변쪽 측벽에도 백금, 금, 팔라듐, 니켈 및, 은으로 이루어지는 군으로 부터 선택되는 금속으로 코팅되는 몰딩 방법.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074120A KR100369386B1 (ko) | 1996-12-27 | 1996-12-27 | 볼그리드어레이반도체패키지용인쇄회로기판및이를이용한볼그리드어레이반도체패키지의봉지방법 |
| JP9140979A JPH10200016A (ja) | 1996-12-27 | 1997-05-15 | ボールグリッドアレイ半導体パッケージ用印刷回路基板及びこれを用いるボールグリッドアレイ半導体パッケージのモールディング方法 |
| US08/882,248 US5981873A (en) | 1996-12-27 | 1997-06-25 | Printed circuit board for ball grid array semiconductor package |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960074120A KR100369386B1 (ko) | 1996-12-27 | 1996-12-27 | 볼그리드어레이반도체패키지용인쇄회로기판및이를이용한볼그리드어레이반도체패키지의봉지방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980054919A true KR19980054919A (ko) | 1998-09-25 |
| KR100369386B1 KR100369386B1 (ko) | 2003-04-08 |
Family
ID=19491575
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960074120A KR100369386B1 (ko) | 1996-12-27 | 1996-12-27 | 볼그리드어레이반도체패키지용인쇄회로기판및이를이용한볼그리드어레이반도체패키지의봉지방법 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5981873A (ko) |
| JP (1) | JPH10200016A (ko) |
| KR (1) | KR100369386B1 (ko) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100415281B1 (ko) * | 2001-06-29 | 2004-01-16 | 삼성전자주식회사 | 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지 |
| KR100572393B1 (ko) * | 1998-12-30 | 2006-08-30 | 삼성전자주식회사 | 비지에이 패키지용 인쇄회로기판_ |
| KR100650048B1 (ko) * | 2000-06-15 | 2006-11-27 | 삼성전자주식회사 | 반도체 칩 패키지용 기판 |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6492421B1 (en) | 1997-07-31 | 2002-12-10 | Athena Neurosciences, Inc. | Substituted phenylalanine type compounds which inhibit leukocyte adhesion mediated by VLA-4 |
| US6117708A (en) | 1998-02-05 | 2000-09-12 | Micron Technology, Inc. | Use of residual organic compounds to facilitate gate break on a carrier substrate for a semiconductor device |
| TW432550B (en) * | 1998-02-07 | 2001-05-01 | Siliconware Precision Industries Co Ltd | Method of encapsulating a chip |
| US6372553B1 (en) * | 1998-05-18 | 2002-04-16 | St Assembly Test Services, Pte Ltd | Disposable mold runner gate for substrate based electronic packages |
| KR200291282Y1 (ko) * | 1999-04-14 | 2002-10-14 | 앰코 테크놀로지 코리아 주식회사 | 반도체패키지용 인쇄회로기판 |
| US6407564B1 (en) * | 1999-08-04 | 2002-06-18 | Taiwan Semiconductor Manufacturing Co., Ltd. | Universal BGA board for failure analysis and method of using |
| US6285560B1 (en) * | 1999-09-20 | 2001-09-04 | Texas Instruments Incorporated | Method for increasing device reliability by selectively depopulating solder balls from a foot print of a ball grid array (BGA) package, and device so modified |
| US7264456B2 (en) * | 2001-10-10 | 2007-09-04 | Micron Technology, Inc. | Leadframe and method for reducing mold compound adhesion problems |
| SG145564A1 (en) * | 2003-09-09 | 2008-09-29 | Micron Technology Inc | Systems for degating packaged semiconductor devices with tape substrates |
| US6953891B2 (en) | 2003-09-16 | 2005-10-11 | Micron Technology, Inc. | Moisture-resistant electronic device package and methods of assembly |
| TWI235465B (en) * | 2004-10-28 | 2005-07-01 | Advanced Semiconductor Eng | Multi-row substrate strip and method for manufacturing the same |
| JP5153265B2 (ja) * | 2007-08-31 | 2013-02-27 | 三洋電機株式会社 | 金属基板を用いた半導体装置、電子機器および混成集積回路装置 |
| US8053349B2 (en) * | 2007-11-01 | 2011-11-08 | Texas Instruments Incorporated | BGA package with traces for plating pads under the chip |
| JP5353153B2 (ja) * | 2007-11-09 | 2013-11-27 | パナソニック株式会社 | 実装構造体 |
| US8859342B2 (en) | 2011-12-14 | 2014-10-14 | Stats Chippac Ltd. | Integrated circuit packaging system with substrate mold gate and method of manufacture thereof |
| US10020211B2 (en) * | 2014-06-12 | 2018-07-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level molding chase design |
| TWI662659B (zh) * | 2017-02-15 | 2019-06-11 | 矽品精密工業股份有限公司 | 承載件 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5517056A (en) * | 1993-09-30 | 1996-05-14 | Motorola, Inc. | Molded carrier ring leadframe having a particular resin injecting area design for gate removal and semiconductor device employing the same |
| US5635671A (en) * | 1994-03-16 | 1997-06-03 | Amkor Electronics, Inc. | Mold runner removal from a substrate-based packaged electronic device |
-
1996
- 1996-12-27 KR KR1019960074120A patent/KR100369386B1/ko not_active IP Right Cessation
-
1997
- 1997-05-15 JP JP9140979A patent/JPH10200016A/ja active Pending
- 1997-06-25 US US08/882,248 patent/US5981873A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100572393B1 (ko) * | 1998-12-30 | 2006-08-30 | 삼성전자주식회사 | 비지에이 패키지용 인쇄회로기판_ |
| KR100650048B1 (ko) * | 2000-06-15 | 2006-11-27 | 삼성전자주식회사 | 반도체 칩 패키지용 기판 |
| KR100415281B1 (ko) * | 2001-06-29 | 2004-01-16 | 삼성전자주식회사 | 양면 실장형 회로 기판 및 이를 포함하는 멀티 칩 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100369386B1 (ko) | 2003-04-08 |
| US5981873A (en) | 1999-11-09 |
| JPH10200016A (ja) | 1998-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5635671A (en) | Mold runner removal from a substrate-based packaged electronic device | |
| KR19980054919A (ko) | 디 게이팅(Degating)용 통공이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지용 인쇄 회로 기판 및 이를 이용한 볼 그리드 어레이 반도체 패키지의 몰딩 방법 | |
| US6262490B1 (en) | Substrate strip for use in packaging semiconductor chips | |
| US6104085A (en) | Semiconductor device and method of producing the same | |
| US6410363B1 (en) | Semiconductor device and method of manufacturing same | |
| US6329220B1 (en) | Packages for semiconductor die | |
| US5557150A (en) | Overmolded semiconductor package | |
| US5894108A (en) | Plastic package with exposed die | |
| JP3155741B2 (ja) | Ｃｓｐのｂｇａ構造を備えた半導体パッケージ | |
| US5715593A (en) | Method of making plastic-packaged semiconductor integrated circuit | |
| JP3194917B2 (ja) | 樹脂封止方法 | |
| JPH07321139A (ja) | 半導体装置およびその製造方法 | |
| JPH1126489A (ja) | ゲートスロットを有するサブストレートならびに半導体パッケージ成形用の金型および成形方法 | |
| JP3581814B2 (ja) | 樹脂封止方法及び樹脂封止装置 | |
| US9196470B1 (en) | Molded leadframe substrate semiconductor package | |
| JPH1074783A (ja) | 集積回路チップ・パッケージおよびカプセル化プロセス | |
| JPH10284525A (ja) | 半導体装置の製造方法 | |
| KR19990068199A (ko) | 프레임 형상의 몰드부를 갖는 반도체 장치용 패키지 및 그 제조 방법 | |
| US5445995A (en) | Method for manufacturing plastic-encapsulated semiconductor devices with exposed metal heat sink | |
| JPH0936155A (ja) | 半導体装置の製造方法 | |
| JP2000114295A (ja) | 半導体装置の製造方法 | |
| JP3404438B2 (ja) | 半導体装置及びその製造方法 | |
| KR970011135B1 (ko) | 인쇄 회로 기판상에 디게이팅(Degating) 영역이 형성된 볼 그리드 어레이(Ball Grid Array : BGA) 집적 회로 패키지 및 그 몰딩 방법 | |
| KR200179419Y1 (ko) | 반도체패키지 | |
| KR100258852B1 (ko) | 반도체 패키지의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130108 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20140103 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |