JPS61107751A - 樹脂モ−ルド型半導体装置 - Google Patents
樹脂モ−ルド型半導体装置Info
- Publication number
- JPS61107751A JPS61107751A JP59229558A JP22955884A JPS61107751A JP S61107751 A JPS61107751 A JP S61107751A JP 59229558 A JP59229558 A JP 59229558A JP 22955884 A JP22955884 A JP 22955884A JP S61107751 A JPS61107751 A JP S61107751A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- section
- pellet
- semiconductor pellet
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
及１上立肌里丘！
この発明はＩＣ等の樹脂モールド型半導体装置に関する
。
。
ｌ米勿肢歪
ＩＣやトランジスタ等の樹脂モールド型半導体装置は銅
製基板（放熱板）の主面に銀やニッケルで金属メッキ処
理したメッキ層上に半導体ペレットを半田で固着し、半
導体ペレットの表面電極と基板の近傍に配されたリード
とをアルミニウム線等のワイヤで電気的に接続して、基
板のベレット固着予定部分周辺を含む要部を樹脂材でモ
ールド被覆した構造が一般的である。
製基板（放熱板）の主面に銀やニッケルで金属メッキ処
理したメッキ層上に半導体ペレットを半田で固着し、半
導体ペレットの表面電極と基板の近傍に配されたリード
とをアルミニウム線等のワイヤで電気的に接続して、基
板のベレット固着予定部分周辺を含む要部を樹脂材でモ
ールド被覆した構造が一般的である。
この樹脂モールド型半導体装置の耐湿性はモールド成形
された外装樹脂材と基板との密着性に大きく左右される
ため、この密着性を良好にする様々な工夫がなされてい
る。
された外装樹脂材と基板との密着性に大きく左右される
ため、この密着性を良好にする様々な工夫がなされてい
る。
例えばＩＣの基板構造例及びその製造過程を第４図乃至
第８図を参照して以下説明する。第４図及び第５図のＩ
Ｃ（１）において、（２）は銅製の放熱板で、ペレット
固着側主面には部分的に酸化を防止してペレント固着性
を良好にする目的で半田との濡れ性の良い銀やニッケル
等の金属メッキ層（３）が形成されている。
第８図を参照して以下説明する。第４図及び第５図のＩ
Ｃ（１）において、（２）は銅製の放熱板で、ペレット
固着側主面には部分的に酸化を防止してペレント固着性
を良好にする目的で半田との濡れ性の良い銀やニッケル
等の金属メッキ層（３）が形成されている。
（４）は放熱板（２）の主面上にペレット固着予定部分
を囲って形成された溝、（５）は放熱板（２）の非樹脂
モールド部分に形成された取付火である。（６）は放熱
板（２）の金属メッキＭ（３）上に半田（７）でもって
固着されたＩＣペレット、（８）（８）−・−は放熱板
（２）の主面近傍に配された複数のリード、（９）（９
） −はＩＣペレット（６）の表面電極とリード（８）
（８）−−〜−−の内側端部と、を電気的に接続するワ
イヤ、（１０）は放熱板（２）のペレット固着予定部分
周辺を含む要部を封止するモールド成形されたエポキシ
樹脂等の外装樹脂材である。
を囲って形成された溝、（５）は放熱板（２）の非樹脂
モールド部分に形成された取付火である。（６）は放熱
板（２）の金属メッキＭ（３）上に半田（７）でもって
固着されたＩＣペレット、（８）（８）−・−は放熱板
（２）の主面近傍に配された複数のリード、（９）（９
） −はＩＣペレット（６）の表面電極とリード（８）
（８）−−〜−−の内側端部と、を電気的に接続するワ
イヤ、（１０）は放熱板（２）のペレット固着予定部分
周辺を含む要部を封止するモールド成形されたエポキシ
樹脂等の外装樹脂材である。
放熱板（２）は第６図に示すような帯状金属板（１１）
を打抜いて第７図に示すように複数個をタイバー（１２
） （１２）−で連結した放熱板フレーム（１３）の
形で得られる。放熱板（２）の金属メッキ層（３）は第
６図の帯状金属板（１１）の時にその主面に長手方向に
一連に形成され、また溝（４）は金属板（１１）の打抜
きの前後に形成される。放熱板フレーム（１３）には第
８図に示すようにリードフレーム（１４）が一体に組付
けられる。リードフレーム（１４）は複数のＩＣのリー
ド（８）（８）・−をタイバー（１５） （１５）−
で一体化したもので、各放熱板（２）（２）− に対
応するリード（８）（８）−の内の１本の先端部が対応
する放熱板（２）（２）−の一端に形成された切欠き（
１６） （１６）−にかしめ固定される。このように
両フレーム（１３） （１４）を一体化したものに対
してペレットマウント、ワイヤボンディング、樹脂モー
ルド成形が行ねれ、最終的に両フレーム（１３） （
１４）のタイバー （１２） （１２） −１（１５
） （１５）−が切断除去されて個々のＩＣ（１）（
１）−が得られる。
を打抜いて第７図に示すように複数個をタイバー（１２
） （１２）−で連結した放熱板フレーム（１３）の
形で得られる。放熱板（２）の金属メッキ層（３）は第
６図の帯状金属板（１１）の時にその主面に長手方向に
一連に形成され、また溝（４）は金属板（１１）の打抜
きの前後に形成される。放熱板フレーム（１３）には第
８図に示すようにリードフレーム（１４）が一体に組付
けられる。リードフレーム（１４）は複数のＩＣのリー
ド（８）（８）・−をタイバー（１５） （１５）−
で一体化したもので、各放熱板（２）（２）− に対
応するリード（８）（８）−の内の１本の先端部が対応
する放熱板（２）（２）−の一端に形成された切欠き（
１６） （１６）−にかしめ固定される。このように
両フレーム（１３） （１４）を一体化したものに対
してペレットマウント、ワイヤボンディング、樹脂モー
ルド成形が行ねれ、最終的に両フレーム（１３） （
１４）のタイバー （１２） （１２） −１（１５
） （１５）−が切断除去されて個々のＩＣ（１）（
１）−が得られる。
このＩＣ（１）における耐湿性は主として外装樹脂材（
１０）の放熱板（２）主面への密着性により決まる。こ
こで放熱板（２）の主面には溝（４）が形成され、この
溝（４）に外装樹脂材（１０）が食い込んでいるので外
装樹脂材（１０）の放熱板（２）への固着性が良くなり
、また外装樹脂材（１０）と放熱板（２）の界面に外部
から湿気が侵入しても湿気は溝（４）を通過する
・：分だけＩＣペレット（６）に到達する時間が
遅れ、従ってＩＣ（１）の耐湿性は溝（４）の付設によ
り向上することが分かる。ところが、この耐湿性向上策
は次の理由により不十分であった。
１０）の放熱板（２）主面への密着性により決まる。こ
こで放熱板（２）の主面には溝（４）が形成され、この
溝（４）に外装樹脂材（１０）が食い込んでいるので外
装樹脂材（１０）の放熱板（２）への固着性が良くなり
、また外装樹脂材（１０）と放熱板（２）の界面に外部
から湿気が侵入しても湿気は溝（４）を通過する
・：分だけＩＣペレット（６）に到達する時間が
遅れ、従ってＩＣ（１）の耐湿性は溝（４）の付設によ
り向上することが分かる。ところが、この耐湿性向上策
は次の理由により不十分であった。
”−ｎ ＜ ’ シよ゛と る１ＵＪＬ点ところで
、上記ＩＣ製造におけるペレットマウントは放熱板（２
）を加熱して金属メッキ層（３）の溝（４）で囲まれた
ペレット固着予定部分上に定量の半田（７）を供給して
溶融させておいて、その上にＩＣペレット（６）を載せ
て適当に左右にスクラブさせてＩＣペレット（６）の裏
面を熔融半田に十分になじませて行われる。ところが、
このペレットマウント時において、放熱板（２）上に供
給された定着の半田（７）は半田濡れ性の良い金属メッ
キ層（３）上で溶融するのでペレット固着予定部分から
大きく拡がり、この拡がりはＩＣペレット（６）のスク
ラブにて助長され、そのため例えば第９図及び第１０図
に示すように半田（７）の一部（７゛）が溝（４）に部
分的に埋まり、悪くするとｍ （４）を越えて拡がるこ
とがあった。このように半田（７）が不必要に拡がった
ままペレットマウント、ワイヤボンディング、樹脂モー
ルド成形して製品化すると、外装樹脂材（１０）との密
着力に劣る半田（７）が外装樹脂材（１０）の表面に過
分に近付き過ぎて、この半田（７）の不必要に拡がった
部分（７°）と外装樹脂材（１０）の界面から外部湿気
が集中的に侵入してＩＣペレット（６）に到達しく第１
０図破線矢印参照）、ＩＣペレット（６）の表面電極等
が腐蝕されてオープン不良等を引き起こすといった耐湿
性劣下の問題があった。また不必要に拡がった半田（７
）の一部（７°）は溝（４）を埋めるため、溝（４）の
前述した耐湿性向上の効果が損なわれて益々耐湿性を悪
くしていた。
、上記ＩＣ製造におけるペレットマウントは放熱板（２
）を加熱して金属メッキ層（３）の溝（４）で囲まれた
ペレット固着予定部分上に定量の半田（７）を供給して
溶融させておいて、その上にＩＣペレット（６）を載せ
て適当に左右にスクラブさせてＩＣペレット（６）の裏
面を熔融半田に十分になじませて行われる。ところが、
このペレットマウント時において、放熱板（２）上に供
給された定着の半田（７）は半田濡れ性の良い金属メッ
キ層（３）上で溶融するのでペレット固着予定部分から
大きく拡がり、この拡がりはＩＣペレット（６）のスク
ラブにて助長され、そのため例えば第９図及び第１０図
に示すように半田（７）の一部（７゛）が溝（４）に部
分的に埋まり、悪くするとｍ （４）を越えて拡がるこ
とがあった。このように半田（７）が不必要に拡がった
ままペレットマウント、ワイヤボンディング、樹脂モー
ルド成形して製品化すると、外装樹脂材（１０）との密
着力に劣る半田（７）が外装樹脂材（１０）の表面に過
分に近付き過ぎて、この半田（７）の不必要に拡がった
部分（７°）と外装樹脂材（１０）の界面から外部湿気
が集中的に侵入してＩＣペレット（６）に到達しく第１
０図破線矢印参照）、ＩＣペレット（６）の表面電極等
が腐蝕されてオープン不良等を引き起こすといった耐湿
性劣下の問題があった。また不必要に拡がった半田（７
）の一部（７°）は溝（４）を埋めるため、溝（４）の
前述した耐湿性向上の効果が損なわれて益々耐湿性を悪
くしていた。
このような問題は最近のハイパワー化の要求に応じペレ
ットライズを大形化した半導体装置において目立って発
生し、早急な改善策が要望されていた。
ットライズを大形化した半導体装置において目立って発
生し、早急な改善策が要望されていた。
。 ゛ た９手１゜
本発明の上記問題点を解決する技術的手段は半導体ペレ
ットが半田で固着される基板上の金属メッキ層の半導体
ベレット固着予定部分を囲う部分の表面を半田との濡れ
性が悪（なるよう変質処理したことである。この変質処
理は金属メッキ層上の遭択的な加熱酸化処理や、塩酸系
処理液による薬液処理などである。
ットが半田で固着される基板上の金属メッキ層の半導体
ベレット固着予定部分を囲う部分の表面を半田との濡れ
性が悪（なるよう変質処理したことである。この変質処
理は金属メッキ層上の遭択的な加熱酸化処理や、塩酸系
処理液による薬液処理などである。
立且
上記手段による変質処理にて、基板の金属メッキ層は半
導体ベレット固着予定部分が半田との濡れ性良く残され
て半導体ペレットを良好に固着し、また半導体ペレット
固着予定部分を囲う部分は半田との濡れ性が悪くてこの
部分でもって半導体ペレット固着予定部分上で溶融した
半田の不必要な拡がりが防止され、これにより半導体装
置の耐湿性が向上する。
導体ベレット固着予定部分が半田との濡れ性良く残され
て半導体ペレットを良好に固着し、また半導体ペレット
固着予定部分を囲う部分は半田との濡れ性が悪くてこの
部分でもって半導体ペレット固着予定部分上で溶融した
半田の不必要な拡がりが防止され、これにより半導体装
置の耐湿性が向上する。
直見史
上記ＩＣ（１）に本発明を通用した一実施例を第１図乃
至第３図に基づき説明する。
至第３図に基づき説明する。
第１図及び第２図において、第４図及び第５図と同一の
ものには同一参照符号を付して説明は省略する。相違点
は放熱板（２）の主面上に形成した金属メッキ層（３）
の半導体ペレット固着予定部分（ｍ）を囲う口字状の部
分（ｎ）を変質処理したことのみである。この変質処理
部分（ｎ）の処理内容は半田との濡れ性を悪くすること
で、マスクを使って前記部分（ｎ）にのみ高温スチーム
を当てたり、塩酸系処理液を塗布して表面を強制酸化さ
せる処理、又は次のような鏝（１７）を使った加熱酸化
処理が行われる。
ものには同一参照符号を付して説明は省略する。相違点
は放熱板（２）の主面上に形成した金属メッキ層（３）
の半導体ペレット固着予定部分（ｍ）を囲う口字状の部
分（ｎ）を変質処理したことのみである。この変質処理
部分（ｎ）の処理内容は半田との濡れ性を悪くすること
で、マスクを使って前記部分（ｎ）にのみ高温スチーム
を当てたり、塩酸系処理液を塗布して表面を強制酸化さ
せる処理、又は次のような鏝（１７）を使った加熱酸化
処理が行われる。
即ち、従来同様に第６図の金属板（１１）に金属メッキ
層（３）を形成し、この金属板（１１）を打抜いて第７
図の放熱板フレーム（１３）を用意する。而して、この
放熱板フレーム（１３）を第３図に示すように水平な搬
送体（１日）で間欠送りして、１つの放熱板（２）が所
定の変質処理ポジションに搬入されるとこのポジション
で １．１上下動するｆｆ１５（１７）を
降下させる。鏝（１７）は下端面がべＬ・ットサイズに
応じた口字状のもので、鏝（１７）の下端を放熱板（２
）の金属メッキＮ（３）上の定位置に押し付けて、この
定位置を局部加熱して強制酸化させてから鏝（１７）を
上昇させる。放熱板フレーム（１３）の全ての放熱板（
２）（２）−・に対し上述処理が完了すると、後は従来
同様にして放熱板フレーム（１３）にリードフレーム（
１４）を一体化してペレットマウント、ワイヤボンディ
ング、樹脂モールド成形を行う。
層（３）を形成し、この金属板（１１）を打抜いて第７
図の放熱板フレーム（１３）を用意する。而して、この
放熱板フレーム（１３）を第３図に示すように水平な搬
送体（１日）で間欠送りして、１つの放熱板（２）が所
定の変質処理ポジションに搬入されるとこのポジション
で １．１上下動するｆｆ１５（１７）を
降下させる。鏝（１７）は下端面がべＬ・ットサイズに
応じた口字状のもので、鏝（１７）の下端を放熱板（２
）の金属メッキＮ（３）上の定位置に押し付けて、この
定位置を局部加熱して強制酸化させてから鏝（１７）を
上昇させる。放熱板フレーム（１３）の全ての放熱板（
２）（２）−・に対し上述処理が完了すると、後は従来
同様にして放熱板フレーム（１３）にリードフレーム（
１４）を一体化してペレットマウント、ワイヤボンディ
ング、樹脂モールド成形を行う。
上記実施例において、放熱板（２）へのペレットマウン
トは金属メッキ層（３）の半導体ペレット固着予定部分
（ｍ）に定量の半田（７）を供給し熔融させて行われる
が、半導体ベレット固着予定部分（ｍ）は銀やニッケル
の金属メッキ面のままで半田濡れ性が良く、ＩＣペレッ
ト（６）のマウント性は良好に行われる。また半導体ペ
レット固着予定部分（ｍ）で溶融した半田（７）は外に
拡がろうとするが、半導体ペレット固着予定部分（ｍ）
は変質処理部分（ｎ）で囲まれているので、変質処理部
分（ｎ）にまで拡がった溶融半田は変質処理部分（ｒｌ
）の表面酸化膜になじまず、従って溶融半田の拡がりは
変質処理部分（ｎ ）を越えず規制される。これにより
モールド成形された外装樹脂材（１０）と放熱板（２）
との密着性が半田（７）により損なわれること無く良好
になり、ＩＣ（１°）の耐湿性が向上することが分かる
。
トは金属メッキ層（３）の半導体ペレット固着予定部分
（ｍ）に定量の半田（７）を供給し熔融させて行われる
が、半導体ベレット固着予定部分（ｍ）は銀やニッケル
の金属メッキ面のままで半田濡れ性が良く、ＩＣペレッ
ト（６）のマウント性は良好に行われる。また半導体ペ
レット固着予定部分（ｍ）で溶融した半田（７）は外に
拡がろうとするが、半導体ペレット固着予定部分（ｍ）
は変質処理部分（ｎ）で囲まれているので、変質処理部
分（ｎ）にまで拡がった溶融半田は変質処理部分（ｒｌ
）の表面酸化膜になじまず、従って溶融半田の拡がりは
変質処理部分（ｎ ）を越えず規制される。これにより
モールド成形された外装樹脂材（１０）と放熱板（２）
との密着性が半田（７）により損なわれること無く良好
になり、ＩＣ（１°）の耐湿性が向上することが分かる
。
尚、本発明は一ヒ記実施例に限らず、例えば上記ＩＣ（
１°）においては不必要な半田波がりを防止する変質処
理部分（ｎ）は金属メッキ層（３）の半導体ペレット固
着予定部分（ｉｎ）を除く全域であってもよい。
１°）においては不必要な半田波がりを防止する変質処
理部分（ｎ）は金属メッキ層（３）の半導体ペレット固
着予定部分（ｉｎ）を除く全域であってもよい。
金コユガ来
本発明によれば基板上に半導体ペレットを固着する半田
の不必要な拡がりが無くなるので、外装樹脂材と基板と
の密着性が改善され、耐湿性に優れた樹脂モールド型半
導体装置が提供できる。
の不必要な拡がりが無くなるので、外装樹脂材と基板と
の密着性が改善され、耐湿性に優れた樹脂モールド型半
導体装置が提供できる。
第１図及び第２図は本発明の一実施例を示す平面図及び
Ａ−Ａ線に沿う拡大断面図、第３図は第１図の半導体装
置の一製造工程を説明するための部分斜視図である。第
４図及び第５図は従来の樹脂モールド型半導体装置の平
面図及びＢ−Ｂ線に沿う断面図、第６図乃至第８図は第
４図の半導体装置の各製造工程を説明するための部分平
面図、第９図及び第１０図は第４図の半導体装置の不良
例を説明するための平面図及びＣ−Ｃ線に沿う拡大断面
図である。 （１゛）・−・半導体装置、（２）〜 基板（放熱板）
、（３）−金属メッキ層、（ｍ）−・−半導体ベレット
固着予定部分、（ｎ）−・−・変質処理部分、（６）
−・半導体ペレット、（７）−半田、（８）・−リード
、（９’） −ワイヤ、（ＩＱ） −樹脂材。 １― 憚８１４
Ａ−Ａ線に沿う拡大断面図、第３図は第１図の半導体装
置の一製造工程を説明するための部分斜視図である。第
４図及び第５図は従来の樹脂モールド型半導体装置の平
面図及びＢ−Ｂ線に沿う断面図、第６図乃至第８図は第
４図の半導体装置の各製造工程を説明するための部分平
面図、第９図及び第１０図は第４図の半導体装置の不良
例を説明するための平面図及びＣ−Ｃ線に沿う拡大断面
図である。 （１゛）・−・半導体装置、（２）〜 基板（放熱板）
、（３）−金属メッキ層、（ｍ）−・−半導体ベレット
固着予定部分、（ｎ）−・−・変質処理部分、（６）
−・半導体ペレット、（７）−半田、（８）・−リード
、（９’） −ワイヤ、（ＩＱ） −樹脂材。 １― 憚８１４
Claims (1)
- （１）基板の半導体ペレット固着側主面に形成された金
属メッキ層上に半導体ペレットを半田で固着すると共に
、半導体ペレットの電極とリードをワイヤで電気的接続
し、半導体ペレットを含む要部を樹脂材にてモールド被
覆したものにおいて、前記基板の金属メッキ層の半導体
ペレット固着予定部分を囲う部分の表面を半田との濡れ
性が悪くなるよう変質処理したことを特徴とする樹脂モ
ールド型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229558A JPS61107751A (ja) | 1984-10-30 | 1984-10-30 | 樹脂モ−ルド型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59229558A JPS61107751A (ja) | 1984-10-30 | 1984-10-30 | 樹脂モ−ルド型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61107751A true JPS61107751A (ja) | 1986-05-26 |
Family
ID=16894049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59229558A Pending JPS61107751A (ja) | 1984-10-30 | 1984-10-30 | 樹脂モ−ルド型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61107751A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135767A (ja) * | 1988-11-17 | 1990-05-24 | Hitachi Ltd | パターン形成方法及びろう接方法 |
| JPH04101645U (ja) * | 1991-02-08 | 1992-09-02 | 株式会社伊藤喜工作所 | 什器における抽斗の取り付け装置 |
| JP2008258541A (ja) * | 2007-04-09 | 2008-10-23 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2008288415A (ja) * | 2007-05-18 | 2008-11-27 | Fuji Electric Device Technology Co Ltd | 半導体装置及び半導体装置の製造方法 |
| JP2013532898A (ja) * | 2010-07-16 | 2013-08-19 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | はんだの浸入に対するはんだ障壁を有する半導体チップのキャリアデバイスと、キャリアデバイスを備えた電子部品およびオプトエレクトロニクス部品 |
| JP2014086563A (ja) * | 2012-10-24 | 2014-05-12 | Murata Mfg Co Ltd | 電子部品 |
| JP2017208433A (ja) * | 2016-05-18 | 2017-11-24 | Ｓｈプレシジョン株式会社 | リードフレームの製造方法、およびリードフレーム |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5890748A (ja) * | 1982-05-07 | 1983-05-30 | Nec Corp | 半導体装置 |
-
1984
- 1984-10-30 JP JP59229558A patent/JPS61107751A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5890748A (ja) * | 1982-05-07 | 1983-05-30 | Nec Corp | 半導体装置 |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02135767A (ja) * | 1988-11-17 | 1990-05-24 | Hitachi Ltd | パターン形成方法及びろう接方法 |
| JPH04101645U (ja) * | 1991-02-08 | 1992-09-02 | 株式会社伊藤喜工作所 | 什器における抽斗の取り付け装置 |
| JP2008258541A (ja) * | 2007-04-09 | 2008-10-23 | Nec Electronics Corp | 半導体装置及びその製造方法 |
| JP2008288415A (ja) * | 2007-05-18 | 2008-11-27 | Fuji Electric Device Technology Co Ltd | 半導体装置及び半導体装置の製造方法 |
| US8026566B2 (en) | 2007-05-18 | 2011-09-27 | Fuji Electric Systems Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| JP2013532898A (ja) * | 2010-07-16 | 2013-08-19 | オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツング | はんだの浸入に対するはんだ障壁を有する半導体チップのキャリアデバイスと、キャリアデバイスを備えた電子部品およびオプトエレクトロニクス部品 |
| US9076781B2 (en) | 2010-07-16 | 2015-07-07 | Osram Opto Semiconductors Gmbh | Support device for a semiconductor chip and optoelectronic component with a carrier device and electronic component with a carrier device |
| JP2014086563A (ja) * | 2012-10-24 | 2014-05-12 | Murata Mfg Co Ltd | 電子部品 |
| JP2017208433A (ja) * | 2016-05-18 | 2017-11-24 | Ｓｈプレシジョン株式会社 | リードフレームの製造方法、およびリードフレーム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6911353B2 (en) | Semiconductor device and method of manufacturing same | |
| TWI450373B (zh) | 雙側冷卻整合功率裝置封裝及模組，以及製造方法 | |
| US6992385B2 (en) | Semiconductor device, a method of manufacturing the same and an electronic device | |
| US7238549B2 (en) | Surface-mounting semiconductor device and method of making the same | |
| JP2006093255A (ja) | パワー半導体モジュールおよびその製造方法 | |
| US5719442A (en) | Resin sealing type semiconductor device | |
| JP2010123686A (ja) | 半導体装置およびその製造方法 | |
| CN103681369B (zh) | 半导体器件及其制造方法 | |
| DE102019130778A1 (de) | Ein Package, welches ein Chip Kontaktelement aus zwei verschiedenen elektrisch leitfähigen Materialien aufweist | |
| JP2019186326A (ja) | 半導体装置およびその製造方法 | |
| JP2989406B2 (ja) | 半導体装置用プリプレーテッドフレーム及びその製造方法 | |
| CN103972199B (zh) | 线键合方法和结构 | |
| JPS61107751A (ja) | 樹脂モ−ルド型半導体装置 | |
| JP5774292B2 (ja) | 回路装置およびその製造方法 | |
| CN107924901A (zh) | 薄型底脚功率封装 | |
| JPH11186304A (ja) | 混成集積回路装置の製造方法 | |
| DE102021122591A1 (de) | Mehrlagiges verbindungsband | |
| JPS61163644A (ja) | 半導体装置の封止方法と封止部材 | |
| JPH07147292A (ja) | 半導体装置の製造方法 | |
| JP2008270846A (ja) | 半導体装置の製造方法 | |
| JPH04280663A (ja) | 半導体装置およびその実装方法 | |
| JP4201060B2 (ja) | 半導体装置、およびその製造方法 | |
| JPS6130749B2 (ja) | ||
| JP2704345B2 (ja) | 半導体装置 | |
| KR100585583B1 (ko) | 반도체 팩키지 및 그 제조방법 |