JPS62105456A - 樹脂封止ic - Google Patents

樹脂封止ic

Info

Publication number
JPS62105456A
JPS62105456A JP24394785A JP24394785A JPS62105456A JP S62105456 A JPS62105456 A JP S62105456A JP 24394785 A JP24394785 A JP 24394785A JP 24394785 A JP24394785 A JP 24394785A JP S62105456 A JPS62105456 A JP S62105456A
Authority
JP
Japan
Prior art keywords
package
lead
solder
resin
sealed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP24394785A
Other languages
English (en)
Inventor
Makoto Kitano
誠 北野
Tetsuo Kumazawa
熊沢 鉄雄
Asao Nishimura
西村 朝雄
Hideo Miura
英生 三浦
Akihiro Tatemichi
立道 昭弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP24394785A priority Critical patent/JPS62105456A/ja
Publication of JPS62105456A publication Critical patent/JPS62105456A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、特に素子の大形化を可能にし、面付実装が容
易な樹脂封止ICに関する。
〔発明の背景〕
樹脂封止ICは、IC1個当りの集積度を増大させるた
め、素子の大形化が要請されている。これに対して、リ
ード位1ト1゛法など従来製品との互換性を必要とする
寸法は、規格やメーカの申しく2) 合わせなどで変更できない現状にある。そのため、互換
性を必要とする寸法を変えることなく、素子を大形化し
なければならない。
素子の大形化を妨げる最大の原因は、外部リードの折り
曲げ加工時に生じるパッケージの損傷である。
第13図は従来の小形素子を用いた樹脂封止ICを示す
もので、このパッケージの外部リード4a、4bを曲げ
るとき、固定治具6a、6bによりリードをはさみ、ロ
ーラ7a、7bをなめらかにリード上をころがし、4a
’、4b’のような形状にすることにより行っていた。
リードが固定治具により直接固定されているので、ロー
ラからの力はパッケージには伝わらず、パッケージの損
傷は無かった。
第14図は、大形の素子を用いたため、パッケージの外
形寸法が大きくなった樹脂封止ICである。この場合は
、固定治具によりリードをはさむ余裕がないためパッケ
ージを固定してローラで折り曲げ加工を行わなければな
らない。このとき、ローラからの力が直接パッケージに
伝わる。そこで、第15図に示すように、リード4とプ
ラスチック5の間にすきま8が発生ずるなど、パッケー
ジに損傷が生じる。
このようなリードの折り曲げ加工時に生じるパッケージ
の損傷を防ぐため、第16図に示すように、パッケージ
下部のプラスチック5bを−に部のプラスチック5aよ
り大きくし、突出部9を設け、この突出部9を支点とし
て折り曲げ加工を行う技術が開発され、例えば特開昭5
8−2048号公報記載のものがある。さらに、特開昭
59−5651号公報では、突出部9の形状を、リード
が曲がりやすいなめらかな形状にして、パッケージの損
傷を防いでいる。 これらの方法により、折り曲げ加工
時にローラからパッケージに伝わる力は小さくなる。
しかし、加工方法が本質的には第14図に示した方法と
異ならないため、プラスチックとリードの接着力が弱い
場合は、第1.6図に示したようなすきまが生じる恐れ
がある。4:た、第1−6図のように突出部9を設ける
余裕がないほど大きい素子を用いる場合には使用できず
、プラスチックのモールド方法が困難であるなどの問題
点があった。
〔発明の目的〕
本発明の目的は、リードの折り曲げ加工によるパッケー
ジの損傷を無くするようにした樹脂封止ICを提供する
ことにある。
〔発明の概要〕
本発明は上記目的を達成するために、パッケージの内部
から突出するリードをパッケージ側面で切断し、切断部
分からパッケージの上面または下面まではんだ層を設け
、パッケージの上下面のはんだ層と基板を接続して、電
気的導通を得るようにしたものである。
〔発明の実施例〕
以下本発明の実施例を図面を用いて詳細に説明する。な
お、図において同じ部分には同一の符号を付して示す。
第1図はリードの切断方法を示したもので、リード4は
切断治具6a、6bにより切断されるがこのとき、パッ
ケージは固定されないので、切断に際してはパッケージ
に損傷を与えない。
第2図は本発明における樹脂封止ICを基板に実装した
側面図で、切断後のリード4′と基板上の配線12は、
パッケージ表面にあらかじめ設けられたはんだ層10に
より接続されている。このようにパッケージの外部配線
を構成することにより、リードの折り曲げ加工を省略す
ることができるので、パッケージに損傷を与えることな
く素子を大形化することができる。
第3図は、本発明の第1実施例の樹脂封止ICの断面図
を示すものである。第3図において、素子1はタブ3に
接着され、素子1の電極とり−ド4はワイヤ2により電
気的に接続されている。これらの部材は、プラスチック
5によりモールドされている。パッケージ内部から突出
したリード4は、パッケージ側面においてわずかの長さ
4aを残して切断されている。このようにパッケージを
構成した後、リード切断部から、リードが突出するパッ
ケージ表面とほぼ直交するパッケージ表面5aまで、金
属層13を設ける。この金属には、使用するはんだ10
により接合可能な材料をたとえばSn、Ni、Cuなど
を用いる。また、この金属層」3は、メッキや蒸着によ
りプラスチック5の表面に直接配置するか、金属薄板を
接着剤によりプラスチック5表面に貼り着けても良い。
次に、はんだ層10を金属層13の上に配置するが、こ
のとき、金属層13ははんだ層1oで用いるはんだによ
り接合可能な材料であるから、金属層13を配置したパ
ッケージを溶接はんだ中に侵すだけで第3図に示すよう
にはんだ層1oを配置することができる。
第4図は本発明の第2実施例の樹脂封止ICを基板に実
装した断面図を示すものである。本実施例では、基板と
対向するパッケージ表面に突起物14を設け、突起物1
4の厚さによりはんだ層10の厚さを制御している。一
般にはんだ層に生じる熱ひずみは次式で表わされる。
γ=Δα・ΔT−Q/2h ここで、γは、はんだに生じる熱ひずみ、Δαはパッケ
ージと基板の線膨張係数差、八Tは温度差、Qは、はん
だの距離、hは、はんだ厚さである。
この式から明白なように、はんだ厚さhを厚くするほど
はんだの熱ひずみは小さくなるので、本実施例のように
突起物14にJ:りはんだ層10の厚さを制御すること
により、はんだ層10を熱疲労から守ることができる。
第5図〜第7図は、突起物材のパッケージを基板と対向
する面から見たものである。突起物14は、第5図のよ
うに点状でも良いし、第6図のように線状、さらには第
7回のように面状であっても良い。
第8図は本発明の第3実施例の樹脂封止■cを基板に実
装した断面図を示すものである。本実施例では、はんだ
層10に用いるはんだに高融点の材料を用い、基板に実
装する際には低隔点のはんだ15を用いてはんだ付して
る。そして、実装する際には、2つのはんだ層1.0.
15の融点の間の温度ではんだ15を融解してはんだ付
を行う。
このように融点の異なる2種類のはんだを用いることに
より、はんだ層10の厚さが確保されるので、はんだ1
5がパッケージの自重で押し漬けされても、はんだ層1
0は第2実施例のところで述べた理由により熱疲労破壊
しない。
第9図は本発明の第4実施例の樹脂封止ICを基板に実
装した断面図を示すものである。本実施例では、第1実
施例と同様に金属層13の上にはんだ層10を配置する
。第1実施例と異なる点は、金属薄板を接着剤によりプ
ラスチック5の表面に接着することにより金属層13を
設け、しかも使用する接着剤がはんだ10の融点ではも
はや接着力が失われる室温専用のものであるという点で
ある。従って、第9図のように基板に実装した場合には
、金属層13とパッケージの間にすきま16が形成され
る。このように外部配線を構成すると。
温度変化等によりパッケージと基板の配線12との間に
相対変位が生じても、その変位ははんだ層10および金
属層13の直立した部分で吸収されるので、パッケージ
および外部リードに損傷が生じない。
第10図は本発明の第5実施例の樹脂封止ICを示すも
のである。本実施例では、リードが突出する面と基板に
対向する面に溝1.7を設け、溝」7にはんだを流し込
んではんだ層10としている。
このように溝を設けることにより、はんだ層の形成が容
易になる。また、溝の内側にあらかじめ金属層を設けた
後にはんだを流し込むと、はんだ層の形成がさらに容易
になる。
第11図は本発明の第6実施例の樹脂封止ICを示すも
のである。本発明では、リードは切断するだけで、曲げ
る必要がない。そこで本実施例では、従来折曲げ加工が
不可能であるために用いられなかったプラスチックやセ
ラミックなどの絶縁材料18の上に導電層]9を設け、
リードとしている。このように本実施例では、金属以外
の材料を自由に選べるため、レジンクラッチやICの電
極の腐食を防止するパッケージを提供することができる
第]−2図は本発明の第7実施例の樹脂封止ICを示す
ものである。本実施例では、リード4を切断した後、所
定の形状に加工した外部リード21をはんだ20で接合
する。外部リードはあらかじめ加工するため、任意の形
状にすることができる。
外部リード21をはんだ付した後、さらに外部リード2
1に加工を加えても良い。外部リード21をプラスチッ
ク5に接着しない場合は、第4実施例と同じ理由により
、熱疲労に強い構造となる。
〔発明の効果〕
以上述べたように本発明によれば、リードの折り曲げ加
工をしない樹脂封止ICを得ることができるので、従来
、素子が大形化したときに問題となっていたリードの折
り曲げ加工によるパッケージの損傷を無くすことができ
る。
【図面の簡単な説明】
第1図は本発明の樹脂封止ICにおけるリードの形成方
法を示す図、第2図は本発明の樹脂封止ICを基板に実
装した断面図、第3図は本発明の第1の実施例を示す断
面図、第4図は本発明の第2の実施例を示す断面図、第
5図〜第7図は本発明の第2の実施例における突起の形
状を示す図、第8図は本発明の第3の実施例を示す断面
図、第9図は本発明の第4の実施例を示す断面図、第1
0図は本発明の第5の実施例を示す斜視図、第11、図
は本発明の第6の実施例を示す斜視図、第12図は本発
明の第7の実施例を示す断面図、第13図は従来の小形
素子を用いた樹脂封+l−T C,を示す断面図、第1
4図は従来の大形素子を用いた樹脂封止ICの断面図、
第15図は従来の大形素子を用いた樹脂封II T C
のリード折り110ず加工時に生じるパッケージ損傷髪
説明するための断面図、第16図は従来の大形素子を用
いた樹脂封止’ICの断面図である。 1・・・素子、2・・・ワイヤ、;3・・・タブ、4・
・・リード、5・・・モールド川プラスチック、6・・
・折り曲げ用固定治具、7・・・折り曲げ用ローラ、8
・・・リード折り曲げ時に生じるすきま、9・・・従来
技術によるすきま防止用突出部、10・・・はんだ層、
11・・・基板、12・・・基板上の配線、13・・・
金属層、]4・・・突起物、]−5・・・基板に実装す
るときに用いるはんだ、16・・・パッケージとはんだ
層との間に設けたすきま、17・・・パッケージ表面に
設けた溝、18・・・絶縁板、19・・・導電層、20
・・・はんだ接合部、21・・・外部端子リード。 菩1の ¥20 5υ− tg   2

Claims (1)

  1. 【特許請求の範囲】 1、プラスチックによつて素子および配線を外界から絶
    縁し、基板に直接はんだ付けする樹脂封止ICにおいて
    、パッケージ内部からパッケージ表面へ突出するリード
    をパッケージ表面からわずかの長さを残して切断し、切
    断部分から、リードが突出する面とほぼ直交するパッケ
    ージ表面まではんだ層を設けたことを特徴とする樹脂封
    止IC。 2、特許請求の範囲第1項において、使用するはんだに
    よりはんだ付が可能である金属層をはんだとプラスチッ
    クの間に設けたことを特徴とする樹脂封止IC。 3、特許請求の範囲第2項において、前記はんだとプラ
    スチックの間に位置する金属層は、金属薄板を接着剤で
    プラスチックに接着することにより設けたことを特徴と
    する樹脂封止IC。 4、特許請求の範囲第1項において、リードが突出する
    面とほぼ直交するはんだ層を設けたパッケージ表面に、
    突起物を設け、ICを塔載する基板と該表面との間にす
    きまができるようにしたことを特徴とする樹脂封止IC
    。 5、特許請求の範囲第1項において、パッケージ表面の
    はんだ層に覆われる部分に溝を設け、この溝の中にはん
    だ層を設けたことを特徴とする樹脂封止IC。 6、特許請求の範囲第1項において、絶縁材料の基板の
    上に設けた導電層をリードとして用いることを特徴とす
    る樹脂封止IC。
JP24394785A 1985-11-01 1985-11-01 樹脂封止ic Pending JPS62105456A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP24394785A JPS62105456A (ja) 1985-11-01 1985-11-01 樹脂封止ic

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24394785A JPS62105456A (ja) 1985-11-01 1985-11-01 樹脂封止ic

Publications (1)

Publication Number Publication Date
JPS62105456A true JPS62105456A (ja) 1987-05-15

Family

ID=17111400

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24394785A Pending JPS62105456A (ja) 1985-11-01 1985-11-01 樹脂封止ic

Country Status (1)

Country Link
JP (1) JPS62105456A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0416141A (ja) * 1990-05-08 1992-01-21 Mai Planning:Kk 冷凍パン生地の製造法
EP0860877A3 (en) * 1997-02-25 2001-02-28 Oki Electric Industry Co., Ltd. Semiconductor device and method for producing thereof

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0416141A (ja) * 1990-05-08 1992-01-21 Mai Planning:Kk 冷凍パン生地の製造法
EP0860877A3 (en) * 1997-02-25 2001-02-28 Oki Electric Industry Co., Ltd. Semiconductor device and method for producing thereof
EP1577944A1 (en) * 1997-02-25 2005-09-21 Oki Electric Industry Co., Ltd. Semiconductor device and method for production thereof

Similar Documents

Publication Publication Date Title
JPH0448767A (ja) 樹脂封止型半導体装置
JP2001196488A (ja) 電子部品装置及びその製造方法
JP5799974B2 (ja) 電子装置
JP2002135080A (ja) 弾性表面波装置及びその製造方法
US5545849A (en) Electronic component device and its manufacturing method
JP3391372B2 (ja) 絶縁物封止型電子装置及びその製造方法
JP2008294219A (ja) 半導体装置及びその製造方法
JPS62105456A (ja) 樹脂封止ic
JPH0582977B2 (ja)
JPH0151058B2 (ja)
JPH0817870A (ja) 半導体装置
JP2705281B2 (ja) 半導体装置の実装構造
JP4235417B2 (ja) 表面実装型電子部品及びその製造方法
JPH0122260Y2 (ja)
JPH0341475Y2 (ja)
JP2003197845A (ja) リードフレーム及びこれを用いた半導体装置並びにその製造方法
JPS6038843A (ja) 半導体装置およびその製造方法
JP2001127226A (ja) 半導体素子
JPS5927537A (ja) 半導体装置
JPS63265418A (ja) ヒューズ付きチップ状固体電解コンデンサおよび製造方法
JPH0515698Y2 (ja)
JPS60177656A (ja) 半導体装置
JP2728036B2 (ja) 圧電振動子の製造方法
JP2726555B2 (ja) 樹脂封止型半導体装置
JPH04146659A (ja) 半導体装置およびその製造方法