CN1457094A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN1457094A
CN1457094A CN03122392A CN03122392A CN1457094A CN 1457094 A CN1457094 A CN 1457094A CN 03122392 A CN03122392 A CN 03122392A CN 03122392 A CN03122392 A CN 03122392A CN 1457094 A CN1457094 A CN 1457094A
Authority
CN
China
Prior art keywords
mentioned
wire
lead
semiconductor chip
seal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN03122392A
Other languages
English (en)
Inventor
伊藤富士夫
铃木博通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Publication of CN1457094A publication Critical patent/CN1457094A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3205—Shape
    • H01L2224/32052—Shape in top view
    • H01L2224/32055—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/787—Means for aligning
    • H01L2224/78703—Mechanical holding means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种半导体器件及其制造方法，提高在封装的背面上具有外部连接端子的QFN(方形扁平无引脚封装)的装配精度。QFN1的密封体3在沿着其背面一侧的对角线方向的2个拐角部分上设置有切口部分8。在从这些切口部分8露出来的悬空引线5b的一部分上，设置具有圆形的平面形状的识别标记15，成为使得在把QFN1装配到布线基板上时，可以有光学方法从密封体3的上方检测该识别标记15。识别标记15，可采用用蚀刻除去或用冲压机冲压构成悬空引线5b的金属板的一部分的办法形成。

Description

半导体器件及其制造方法
技术领域
本发明涉及半导体器件及其制造方法，特别是涉及把在封装的背面上具有外部连接端子的树脂密封型半导体器件高精度地装配到布线基板上的技术。
背景技术
作为用由模塑树脂构成的密封体把已装载到引线框架上的半导体芯片密封起来的树脂封装的一种，有QFN(四方扁平无引线封装)。
QFN的构造为：使通过键合丝与半导体芯片电连接的多条引线的各自的一端部分从密封体的外周部分的背面(下面)露出来构成外部端子，在与上述端子的露出面相反一侧的面，就是说在密封体的内部的端子面上，把键合丝连接起来以把上述端子和半导体芯片电连接起来。能够借助于钎焊把这些端子装配到布线基板的电极(覆盖区，footprint)上。该构造，与引线从封装(密封体)的侧面向横向方向延伸构成端子的QFP(四方扁平封装)比较，具有装配面积小的优点。
关于上述QFN，例如，已记载在日本专利申请公开特开2001-189419号公报或日本专利特许第3072291号等中。
引线从密封体的侧面向横向方向延伸而构成外部连接端子的QFP，由于可以在向布线基板上装配时从上方用光学方法检测外部连接端子的位置，故得以容易地进行布线基板和外部连接端子的位置对准。
相对于此，把外部端子配置在密封体的背面(下面)上的QFN，则不能从上方用光学方法检测外部端子的位置。为此，在进行布线基板与外部连接端子的位置对准时，就需要具备从斜下方用光学方法检测外部连接端子的位置的复杂的光学系统的昂贵的定位装置，从而招致QFN的装配成本的上升。
本发明的目的在于提供无须使用具备复杂的光学系统的昂贵的定位装置而可以提高QFN的装配精度的技术。
发明内容
在本申请中所公开的发明之内，简单地说来代表性的发明如下。
本发明的半导体器件，具有：半导体芯片；装载了上述半导体芯片的管芯焊盘部分；支持上述管芯焊盘部分的悬空引线；配置在上述管芯焊盘部分的周围的多条引线；电连接上述半导体芯片和上述引线的多条金属丝；以及密封上述半导体芯片、上述管芯焊盘部分、上述悬空引线、上述多条引线和上述多条金属丝的密封体；
在上述多条引线的各条引线上，有选择地设置从上述密封体的背面向外部突出来的外部连接端子；上述悬空引线，其一部分从上述密封体的上面露出到外部；在从上述密封体的上面露出到外部的区域的上述悬空引线上，形成了用于使上述外部连接端子位置对准到布线基板上的识别标记。
借助于此，在把上述半导体器件装配到布线基板上时，从上方用光学方法检测识别标记的位置法，就可以精度良好地把配置在密封体的背面一侧的外部连接端子定位到布线基板上。
本发明的上述以及其它的目的和新的特征，将会从本说明书的讲述和附图中弄明白。
附图说明
图1是表示作为本发明的一个实施形式的半导体器件的外观(表面一侧)的平面图。
图2是表示作为本发明的一个实施形式的半导体器件的外观(背面一侧)的平面图。
图3是表示作为本发明的一个实施形式的半导体器件的内部构造(表面一侧)的平面图。
图4是表示作为本发明的一个实施形式的半导体器件的内部构造(背面一侧)的平面图。
图5是作为本发明的一个实施形式的半导体器件的剖面图。
图6是作为本发明的一个实施形式的半导体器件的剖面图。
图7是在作为本发明的一个实施形式的半导体器件的制造中使用的引线框架的整体平面图。
图8是表示图7所示的引线框架的一部分的放大平面图。
图9是表示图7所示的引线框架的制造方法的剖面图。
图10是表示在悬空引线的一部分上形成的识别标记的形状的一个例子的引线框架的主要部分平面图。
图11是表示在悬空引线的一部分上形成的识别标记的形状的一个例子的引线框架的主要部分平面图。
图12是表示在悬空引线的一部分上形成的识别标记的形状的一个例子的引线框架的主要部分平面图。
图13是表示作为本发明的一个实施形式的半导体器件的制造方法的半导体芯片粘接后的引线框架的主要部分平面图。
图14是表示作为本发明的一个实施形式的半导体器件的制造方法的金属丝键合后的引线框架的主要部分平面图。
图15是表示作为本发明的一个实施形式的半导体器件的制造方法的概略剖面图。
图16是表示作为本发明的一个实施形式的半导体器件的制造方法的模塑模具和引线框架的主要部分剖面图。
图17是表示作为本发明的一个实施形式的半导体器件的制造方法的模塑模具和引线框架的主要部分剖面图。
图18是表示作为本发明的一个实施形式的半导体器件的制造方法的模塑模具和引线框架的主要部分剖面图。
图19是表示表示作为本发明的一个实施形式的半导体器件的制造方法的模塑模具(上模)和引线框架之间的接触部分的平面图。
图20是示意性地表示示出了作为本发明的一个实施形式的半导体器件的制造方法的模塑模具的栅极位置和向腔体内注入的树脂的流动方向的平面图。
图21是表示作为本发明的一个实施形式的半导体器件的制造方法的模塑后的引线框架的平面图。
图22是沿着图21的X-X’线的引线框架的剖面图。
图23是表示作为本发明的一个实施形式的半导体器件的制造方法的模塑后的引线框架的平面图。
图24是表示与别的表面装配型的半导体器件一起把作为本发明的一个实施形式的半导体器件装配到布线基板上的状态的平面图。
图25是在作为本发明的另一个实施形式的半导体器件的制造中使用的引线框架的主要部分的平面图。
图26是在作为本发明的另一个实施形式的半导体器件的制造中使用的引线框架的主要部分的剖面图。
图27是表示图25所示的引线框架的制造方法的剖面图。
图28是表示作为本发明的另一个实施形式的半导体器件的制造方法的引线框架的主要部分剖面图。
图29是表示作为本发明的另一个实施形式的半导体器件的制造方法的模塑后的引线框架的主要部分平面图。
图30是表示作为本发明的另一个实施形式的半导体器件的外观(表面一侧)的平面图。
图31是表示作为本发明的另一个实施形式的半导体器件的外观(背面一侧)的平面图。
图32是表示作为本发明的另一个实施形式的半导体器件的内部构造(表面一侧)的平面图。
图33是表示作为本发明的另一个实施形式的半导体器件的内部构造(背面一侧)的平面图。
图34是作为本发明的另一个实施形式的半导体器件的剖面图。
图35是作为本发明的另一个实施形式的半导体器件的剖面图。
图36是作为本发明的另一个实施形式的半导体器件的剖面图。
图37是在作为本发明的另一个实施形式的半导体器件的制造中使用的引线框架的整体平面图。
图38是表示图37所示的引线框架的制造方法的剖面图。
图39是表示图37所示的引线框架的制造方法的剖面图。
图40是表示作为本发明的另一个实施形式的半导体器件的制造方法的冲压模具和引线框架的主要部分剖面图。
图41是表示作为本发明的另一个实施形式的半导体器件的制造方法的模塑后的引线框架的主要部分平面图。
图42是表示作为本发明的另一个实施形式的半导体器件的制造方法的模塑后的引线框架的主要部分平面图。
图43是表示作为本发明的另一个实施形式的半导体器件的制造方法的模塑后的引线框架的主要部分剖面图。
具体实施方式
以下，根据附图详细地说明本发明的实施形式。另外，在用来说明实施形式的所有的附图中，对于那些具有相同功能的构件赋予相同标号而省略其重复的说明。此外，在以下的实施形式中，除去特别需要的时候之外，作为原则不反复进行相同或同样的部分的说明。
(实施形式1)
图1是表示本实施形式的QFN的外观(表面一侧)的平面图。图2是表示本QFN的外观(背面一侧)的平面图。图3是表示QFN内部构造(表面一侧)的平面图。图4是表示QFN的内部构造(背面一侧)的平面图。图5和图6是QFN的剖面图。
本实施形式的QFN1，具有用由合成树脂构成的密封体3把1个半导体芯片2密封起来的表面装配型的封装构造，密封体3的外形尺寸，例如，是纵×横＝12mm×12mm、高度＝0.9mm。
半导体芯片2，以已装载到金属制的管芯焊盘部分4上的状态被配置在密封体的中央部分。半导体芯片2的外形尺寸，例如，是纵×横＝4mm×4mm、厚度＝0.28mm。此外，管芯焊盘部分4，由于要做成可以装载例如一边的尺寸处于4mm-7mm的范围内的半导体芯片2，故具有使其直径比半导体芯片2的直径更小的所谓的小接头构造，在本实施形式中，例如具有3mm的直径。
装载半导体芯片2的管芯焊盘部分4，被4条悬空引线5b支持着。这些悬空引线5b的一端部一侧(接近半导体芯片2的一侧)连接到管芯焊盘部分4上，另一端部一侧，则向密封体2的拐角部分延伸。密封体3的拐角部分的悬空引线5b的宽度，比别的部分的宽度更宽。
在管芯焊盘部分4的周围，把多条(例如116条)的引线配置得把管芯焊盘部分4围起来。这些引线5的一端部一侧(接近半导体芯片2的一侧)5a，通过金丝6电连接到半导体芯片2的主面的键合焊盘7上。此外，这些引线5的一另端部一侧5c在密封体3的侧面上终结。这些引线5和管芯焊盘部分4和悬空引线5b中的每一者的厚度，都约为75微米左右。
如图3所示，上述每一条引线5，为了缩短与半导体芯片2之间的距离，一端部一侧5a被一直引绕到半导体芯片2的附近，其顶端的步距(P3)变得比另一端部一侧5c的步距更窄(例如为0.18mm-0.2mm)。如上所述，采用把引线5的一端部一侧5a引绕到半导体芯片2的附近的办法，就可以把引线5与键合焊盘连接起来的金丝6的长度形成得短(例如3mm以下)。借助于此，即便是在使QFN1多引脚化的情况下，此外，即便是在伴随着QFN1的多引脚化引线5的步距，就是说，金丝6的间隔变窄的情况下，也可以抑制在QFN1的制造工序(例如，金属丝键合工序或树脂模塑工序)中金丝6彼此间接触的短路故障的发生。
如图2所示，在QFN1的背面(基板装配面)上，设置有多个(例如116个)外部连接端子5d。这些端子5d，沿着密封体3的各边交错地每边配置2列，每一个端子5d的顶端部分，都从密封体3的背面露出来，而且，在外侧突出出来。此外，这些端子5d，为了确保装配面积，它们的宽度变得比引线5的宽度更宽。端子5d的直径(d)为0.3mm，与相邻的端子5d之间的步距是这样的：与同一列的端子5d之间的步距(P1)为0.65mm，与别的列的端子之间的步距(P2)为0.32mm。
上述端子5d，与引线5一体地形成，形成了端子5d的部分的引线5的厚度，约为150微米左右。在向密封体3的外侧突出出来的端子5d的顶端部分上，用电镀法或印刷法附着上焊料层9，把焊料层9的膜厚规定为使得包括该焊料层9在内的端子5d的高度，就是说，从密封体3的背面向外侧突出出来的量(基准距量)至少成为50微米以上。本实施形式的QFN1，可采用把这些端子5d钎焊到布线基板的电极(覆盖区)上的办法进行装配。
如图1和图6所示，在沿着上述密封体3的表面一侧的对角线方向的2个拐角部分上，设置有用来使上述悬空引线5b的另一端部一侧露出来的切口部分8。在从这些切口部分8中露出来的悬空引线5b的一部分上，设置有例如具有圆形的平面形状的识别标记15，在把QFN1装配到布线基板上时，使得可以用光学方法从密封体3的表面一侧识别识别标记15。识别标记15，可以用蚀刻技术除去构成悬空引线5b的金属板的一部分，或用冲压机冲压的办法形成。
图7是在本实施形式的QFN1的制造中使用的引线框架LF1的整体平面图，图8的放大平面图表示图7的一部分(约2个QFN的量的区域)。
该引线框架LF1的构成为：由Cu、Cu合金或Fe-Ni合金等的金属板构成，上面所说的管芯焊盘部分4、引线5、悬空引线5b等的图形，在纵向和横向方向上反复重复地形成。就是说，引线框架LF1，成为要装载多个(例如，24个)半导体芯片的多连构造。
在制造上述引线框架LF1时，要先准备图9所示那样的板厚150微米左右的由Cu、Cu合金或Fe-Ni合金等构成的金属板10，并用光敏抗蚀剂膜11把要形成管芯焊盘部分4、引线5和悬空引线5b似的地方的单面覆盖起来。此外，在要形成外部连接用的端子5d的地方，用光敏抗蚀剂膜11把两面都覆盖起来。然后，采用在该状态下用药液蚀刻金属板10，使单面被光敏抗蚀剂膜11覆盖起来的区域的金属板10的板厚变薄到一半左右(75微米)(半蚀刻)。用这样的方法进行蚀刻，就可以使两面都未被光敏抗蚀剂膜11覆盖起来的区域的金属板10完全地消失，在单面被光敏抗蚀剂膜11覆盖起来的区域上，形成厚度75微米左右的管芯焊盘部分4、引线5和悬空引线5b。此外，两面被光敏抗蚀剂膜11覆盖起来的区域的金属板10，由于未被药液蚀刻，故可形成具有与蚀刻前相同厚度(150微米左右)的突起状的端子5d。其次，除去光敏抗蚀剂膜11，接着，在用冲压机冲压在图9中未画出来的悬空引线5b的另一端部一侧形成了上面所说的识别标记15之后，采用对引线5的一端部一侧5a的表面施行镀Ag的办法，完成引线框架LF1。另外，识别标记15，也可以在把上述光敏抗蚀剂膜11用做掩模的蚀刻中形成管芯焊盘部分
4、引线5和端子5d时同时地形成。
识别标记15的形状，例如图10所示的四角形、图11所示的十字形等只要是可以用光学方法从密封体3的表面一侧识别的形状可以是任意的形状。此外，如图12所示，也可以构成为用使设置在2个拐角部分上的识别标记15彼此不同的形状构成。这样的话，即便是在布线基板的装配面上在水平面内QFN1偏移开180度的情况下，也可以容易地检测该偏移。
使用上述引线框架LF1制造QFN1时，首先，要如图13所示，使半导体芯片2的元件形成面朝上地装载到管芯焊盘部分4上，然后用Au膏或环氧树脂系粘接剂把两者粘接起来。
其次，如图14所示，用众所周知的球键合装置用金丝6把半导体芯片2的键合焊盘7和引线5的一端部一侧5a之间连接起来。如图15所示，在金丝6的键合时或者在上述半导体芯片2和管芯焊盘部分4的粘接时，由于采用或者是预先在与支持引线框架LF1的夹具30B的端子5d对应的地方形成沟31，或者是预先在与管芯焊盘部分4对应的地方上形成突起32的办法，就可以稳定地支持引线框架LF1，故可以防止金丝6和引线5的位置偏移，或半导体芯片2与管芯焊盘部分4的位置偏移。
其次，把上述引线框架LF1装设到图16所示的模塑模具40上，树脂密封半导体芯片2。图16的剖面图表示模塑模具40的一部分(约1个QFN的量的区域)。
在使用模塑模具40树脂密封半导体芯片2时，首先向下模40B的表面上敷设薄的树脂薄片41，在该树脂薄片41上载置引线框架LF1，使端子5d和树脂薄片41进行接触。然后，在该状态下，用上模40A和下模40B把树脂薄片41和引线框架LF1夹住。这样一来，如图所示，位于引线5的下面的端子5d就借助于模具40(上模40A和下模40B)的推压力推压树脂薄片41，所以其顶端部分就将陷入到树脂薄片41中去。
其结果是，如图17所示，如果在向上模40A和下模40B的间隙(腔体)内注入熔融树脂形成了密封体3之后，使上模40A和下模40B分离开来，则已陷入到树脂薄片41中的端子5d的顶端部分就会从密封体3的背面向外侧突出出来。这时，如图18所示，在密封体3的表面一侧的2个拐角部分上形成切口8，使已形成了识别标记15的悬空引线5b的端部露出来。
图19的平面图用斜线表示上述模具40的上模40A与引线框架LF1进行接触的部分。此外，图20的平面图示意性地表示该模具40的浇口位置，和向腔体内注入的树脂的流向。
如图19所示，上述模具40的构造为：仅仅引线框架LF1的外部部分和引线5与引线5的连结部分与上模40A接触，除此之外的所有区域，都可有效地作为注入树脂的腔体加以利用。
此外，如图20所示，其构造为：在上述模具40的一边上，设置有多个浇口G1到G16，例如，通过浇口G1、G2，向在图的左端的纵向方向上排列着的3个腔体C1到C3内注入树脂，通过浇口G3、G4，向与它们相邻的3个腔体C4到C6内注入树脂。另一方面，其构造为：在与上述浇口G1到G16相对的另外一边上，设置有多个虚设腔体DC1到DC8和空气通气孔42，例如，当通过浇口G1、G2，向腔体C1到C3内注入树脂时，腔体C1到C3内的空气就向虚设腔体DC1内流入，防止在腔体C3内的树脂内产生空隙。
图21是在向上述腔体C1到C18内注入树脂形成了密封体3之后，从模具40中取出的引线框架LF1的平面图，图22是沿着图21的X-X’线的剖面图，图23是引线框架LF1的背面一侧的平面图。
然后，在引线框架LF1的背面上露出来的端子5d的表面上形成焊料层(9)，接着把产品名等的标记印刷到密封体3的背面上之后，采用沿着图23所示的切片线切断引线框架LF1和模塑树脂的一部分的办法，完成在上述图1到图6所示的本实施形式的QFN1。
图24的平面图表示与叫做SOP(Small Outline Package，小型面装配式双列引脚封装)、QFP(四方扁平封装)的别的面装配型封装一起把本实施形式的QFN1装配到布线基板20上的状态。SOP和QFP，由于引线33已从封装30的侧面露了出来，故采用用光学方法从布线基板20的上方识别这些引线33的办法，就可以正确地进行引线33和布线基板20的位置对准。
另一方面，在QFN1的情况下，采用用光学方法从布线基板20的上方识别在密封体的2个拐角部分处露出来的识别标记15的位置的办法，进行端子5d和布线基板20之间的位置对准。如上所述，识别标记15由于与管芯焊盘部分4、引线5、悬空引线5b和端子5d同时形成，故在识别标记15和端子5d之间没有相对的位置偏移。因此，采用用光学方法从布线基板20的上方识别识别标记15的位置的办法，就可以正确地进行从布线基板20的上方不能识别的端子5d和布线基板20的位置对准。
本实施形式的QFN1，由于在形成管芯焊盘部分4、引线5、悬空引线5b和端子5d的工序中同时形成识别标记15，故不需要用来形成识别标记15的特别的工序。
此外，本实施形式的QFN1，由于已把引线5的一端部一侧5a引绕到管芯焊盘部分4的附近，故可以缩短一端部一侧5a与半导体芯片2之间的距离，也可以缩短连接它们的金丝6的长度。此外，由于即便是把端子5d配置成交错状引线5的一端部一侧5a的长度也大体上相等，故一端部一侧5a的顶端对于半导体芯片2的各边将大体上一列地排列。因此。可以使把引线5的一端部一侧5a和半导体芯片2连接起来的金丝6的长度大体上相等，同时还可以使金丝6的卷线形状也大体上等同。
借助于此，由于不会产生相邻的金丝6彼此间短路，或者特别是在半导体芯片2的4个拐角附近金丝6彼此间交叉等的麻烦，故将会提高金属丝键合的工作效率。此外，由于可以把相邻的金丝6间的步距形成得窄，故可以实现QFN1的多引脚化。
此外，归因于把引线5的一端部一侧5a一直引绕到管芯焊盘部分4的附近，从端子5d到引线5的一端部一侧5a的距离变长。借助于此，由于通过在密封体3的外部露出来的端子5d浸入密封体的内部的水分难于到达半导体芯片2，故可以防止由水分引起的键合焊盘7的腐蚀，因而将提高QFN1的可靠性。
此外，归因于把引线5的一端部一侧5a一直引绕到管芯焊盘部分4的附近，即便是使半导体芯片2减小金丝6的长度的增加也是极小(例如，即便是半导体芯片2从4mm见方减小为3mm见方，金丝6的长度的增加，也为平均0.7mm左右)的，故可以防止伴随着半导体芯片2的减小所引起的金属丝键合的工作效率的降低。
(实施形式2)
在实施形式1中，对使用小接头构造的引线框架LF1制造的QFN1进行了说明，但是，例如图25和图26所示，也可以使用把由绝缘基片构成的芯片支持体34粘贴到引线5的一端部一侧5a上的引线框架LF2来制造。
此外，上述实施形式1的引线框架LF1，用4条悬空引线5b支持着管芯焊盘部分4，本实施形式的引线框架LF2，由于成为用引线5的一端部一侧5a支持芯片支持体34的构造，故不存在悬空引线5b。于是，在本实施形式中，如图25所示，设置不电连接到半导体芯片2上的位置对准用引线5e，在该位置的对准用引线5e的一部分上形成识别标记15。
在本实施形式中使用的引线框架LF2，可以用依据上述实施形式的引线框架LF1的方法制造。就是说，准备图27所示的那样的板厚150微米左右的金属板10，并用光敏抗蚀剂膜11把要形成引线5的地方的单面覆盖起来。此外，在要形成外部连接用的端子5d的地方，在两面上形成光敏抗蚀剂膜11。虽然未画出来，但在要形成位置对准用引线5e的地方，在单面上形成光敏抗蚀剂膜11，仅仅在要形成识别标记15的地方上才两面都不形成光敏抗蚀剂膜11。
然后，在用在上述实施形式1中说明的方法对金属板10进行半蚀刻，同时形成了厚度75微米左右的引线5和位置对准用引线5e和厚度150微米左右的端子5d之后，对引线5的一端部一侧5a的表面施行镀Ag，最后，把芯片支持体34粘接到该一端部一侧5a的单面上。另外，芯片支持体34，也可以用薄的金属板那样的导电材料构成而不使用绝缘薄膜。在该情况下，为了防止引线5彼此间的短路，只要用绝缘性的粘接剂把引线5和芯片支持体34粘接起来即可。此外，还可以用在金属箔的表面涂敷了绝缘性的树脂的薄片等构成芯片支持体34。
即便是在使用上述那样的引线框架LF2的情况下，由于也可以采用用光敏抗蚀剂膜11把金属板10的一部分屏蔽起来施行蚀刻的办法，使引线5的板厚减薄到金属板10的一半左右，故可以精度良好地加工引线5的一端部一侧5a的步距极其窄(例如，0.18mm到0.2mm步距)的引线5。此外，也可以把金属箔10的一部分的两面用光敏抗蚀剂膜11屏蔽起来的办法，与引线5同时地形成突起状的端子5d。
上述引线框架LF2，由于用引线5支持芯片支持体34，引线5的一端部一侧5a与半导体芯片2的距离变短，故可以进一步缩短金丝6的长度。此外，与用4条悬空引线5b支持管芯焊盘部分4的情况比较，由于可以确实地支持芯片支持体34，故在模塑工序中向模具内注入熔融树脂时，可以抑制芯片支持体34的变位，可以防止金丝6彼此间的短路不良。
如图28所示，使用该引线框架LF2的QFN1的制造方法，与在实施形式1中说明的方法大体上相同。
图29的平面图表示树脂模塑工序结束后的引线框架LF2的一部分。如该图所示，在沿着密封体3的表面一侧的对角线方向的2个拐角部分附近设置切口部分8，已形成了上述识别标记15的位置对准用引线5e就露了出来。因此，在本实施形式的QFN1中，也可以采用从上方用光学方法识别该识别标记15的位置的办法，正确地进行从密封体3的表面一侧看不见的端子5d和布线基板的位置对准。
(实施形式3)
图30的平面图表示本实施形式的QFN的外观(表面一侧)，图31的平面图表示QFN的外观(背面一侧)，图32的平面图表示QFN的内部构造(背面一侧)，图33的平面图表示QFN的内部构造(背面一侧)，图34到图36是QFN的剖面图。
本实施形式的QFN1，具有用由合成树脂构成的密封体3把1个半导体芯片2密封起来的构造，密封体3的外形尺寸，例如，是纵×横＝12mm ×12mm、厚度＝0.5mm。以已装载到管芯焊盘部分4上的状态配置在密封体3的中央部分上的半导体芯片2的外形尺寸，例如，是纵×横＝4mm×4mm、厚度＝0.14mm。此外，管芯焊盘部分4，由于具有小接头构造，故用4条悬空引线5b支持着。配置在管芯焊盘部分4的周围的引线5的一端部一侧(接近半导体芯片2的一侧)5a，通过金丝6电连接到半导体芯片2的主面的键合焊盘7上，另一端部一侧5c，则在密封体3的侧面上终结。每一条引线5，由于与半导体芯片2之间的距离短，故一端部一侧5a都可以一直引绕到管芯焊盘部分4的附近，其顶端的步距，就变得比另一端部一侧5c还窄。
如图30所示，在沿着密封体3的表面的对角线方向的2个拐角部分的附近，2条悬空引线5b的一部分露了出来。悬空引线5b，在密封体30的表面上露了出来的部分与处于密封体3的内部的部分比较，宽度变宽。在密封体3的表面上露了出来的悬空引线5b的一部分上，设置有识别标记15，在把QFN1装配到布线基板上时等，就成为可以从密封体3的表面一侧用光学方法识别识别标记15。
如图35所示，上述2条悬空引线5，使已在密封体3的表面上露出来的部分，就是说，使设置有识别标记15的部分向上方折弯使之与密封体3的表面成为相同高度。另一方面，如图36所示，未设置识别标记15的剩下的2条悬空引线5b则不向上方折弯。
如图31和图34所示，在密封体3的背面上，沿着密封体3的各边交错状地每边2列地配置有使上述多条引线5中的每一条的一部分向下方折弯地形成的多个(例如，116个)的外部连接端子5d。这些端子5d，从密封体3的背面向密封体3的外侧突出出来，在其表面上，用电镀法或印刷法形成焊料层9。把引线5的折弯量和焊料层9的膜厚规定为使得包括该焊料层9在内的端子5d的高度，就是说，从密封体3的背面向外侧突出出来的量(基准距量)至少成为50微米以上。每一个端子5b的宽度，为了确保与布线基板之间的面积，成为比引线5的宽度更宽。
图37是在本实施形式的QFN1的制造中使用的引线框架LF3的平面图。该引线框架LF3，由Cu、Cu合金或Fe-Ni合金构成的板厚100微米-150微米左右的金属板构成，具有在纵向方向和横向方向上反复重复形成了上面所说的管芯焊盘部分4、引线5、悬空引线5b等的图形的多连构造，成为可以装载例如24个半导体芯片2。
要制造上述引线框架LF3，如图38所示，首先用冲压机冲压金属板10形成管芯焊盘部分4、引线5和识别标记15等的图形，接着，采用用冲压机在下方使引线5的中途部分折弯的办法形成端子5d。此外这时，如图39所示，用冲压机使悬空引线5b的中途部分(已形成了识别标记15的部分)向上方折弯。
为要形成端子5d，要把金属板10夹到冲压模具50的上模50A和下模50B之间。然后，在该状态下，在把设置在上模50A上的冲头51推入到设置在下模50B上的冲模52上后，使各个引线5的中途部分进行塑性变形向下方折弯，形成端子5d。虽然省略了图示，但是为要使悬空引线5b向上方折弯，只要把设置在下模50B上的冲头51推入到设置在上模50A上的冲模52上即可。然后，采用用电解电镀法在引线5的一端部一侧5a的一面(要键合丝6的区域)上形成镀Ag层的办法，完成引线框架LF3。
如上所述，在本实施形式中，由于采用用冲压机对金属板进行剪切加工的办法形成引线5、悬空引线5b、管芯焊盘部分4、端子5d、识别标记15等的图形，故与用蚀刻形成这些图形的情况比较，可以简化引线框架LF3的制造工序，可以降低其造价。
在把半导体芯片2装载到上述引线框架LF3的管芯焊盘部分4上，接着，用金丝6把半导体芯片2的键合焊盘7和隐现的一端部一侧5a连接起来之后，把引线框架LF3装设到模塑模具上密封半导体芯片2的方法，与上述实施形式1是相同的。
图41的主要部分平面图表示从模塑模具中取出后的引线框架LF3的表面一侧。图42的主要部分平面图表示引线框架LF3的背面一侧。如图所示，当从模塑模具取出引线框架LF3后，在密封体3的表面上2条悬空引线5b各一部分(形成了识别标记的部分)就露出来，在密封体3的背面上，多个端子5b露了出来。
其次，如图43所示，在从密封体3的背面露出来的端子5b的表面上形成焊料层9。要形成焊料层9，可以使用电解电镀法或印刷法，但是理想的是可以在短时间内形成厚的焊料层9的焊料印刷法。在使用焊料印刷法的情况下，用使用金属网罩的丝网漏印法印刷膜厚30微米-100微米左右的焊料，接着在加热炉内加热引线框架LF3，使焊料软化。
图示虽然省略了，但是，采用向密封体3的表面上印刷产品名等的标记，接着用切片机或管芯冲头切断在密封体3的外部露出来的引线5的连结部分使密封体3个片化的办法，完成上述图30-图36所示的本实施形式的QFN1。
本实施形式的QFN1可采用把从密封体3突出出来的上述多个端子5钎焊到布线基板的电极(覆盖区)上的办法装配。这时，采用用光学方法从布线基板的上方识别在密封体3的2个拐角部分上露出来的识别标记15的位置的办法，进行端子5d和布线基板之间的位置对准。识别标记15，由于可以与管芯焊盘部分4、引线5、悬空引线5b以及端子5d同时形成，故在识别标记15与端子5d之间不存在相对的位置偏移。因此，采用从布线基板的上方用光学方法识别识别标记15的位置的办法，就可以正确地进行从布线基板20的上方不能识别的端子5d与布线基板20的位置对准。
此外，倘采用本实施形式，由于用冲压机形成引线5、悬空引线5b、管芯焊盘部分4、端子5d、识别标记15等的图形，故与使用蚀刻形成这些的图形的情况比较可以简化引线框架LF3的制造工序。借助于此，由于可以降低引线框架LF3的造价，故可以降低使用引线框架LF3的QFN1的造价。
端子5d的形状，可以采用四角形、椭圆形等种种的形状。此外，在端子数比较少的QFN的情况下，与多引脚的QFN比较，由于引线5的宽度宽，故也可以使端子5d的宽度与引线5的宽度相同。
以上，根据发明的实施形式具体地说明了由本发明人完成的发明，但是，本发明并不限定于上述发明的实施形式，在不脱离其要旨的范围内，不言而喻可以有种种的变形。
在本专利申请中所公开的发明之内，由代表性的发明得到的效果，简单地说来如下。
采用使引线的一部分在构成QFN的密封体的上表面上露出来，在那里形成识别标记的办法，在把QFN装配到布线基板上时，采用从布线基板的上方用光学方法识别识别标记的位置的办法，就可以高精度地进行已配置在密封体的背面上的外部连接端子与布线基板之间的位置对准。

Claims (16)

1.一种半导体器件，具有半导体芯片；装载了上述半导体芯片的管芯焊盘部分；支持上述管芯焊盘部分的悬空引线；配置在上述管芯焊盘部分的周围的多条引线；电连接上述半导体芯片和上述引线的多条金属丝；以及密封上述半导体芯片、上述管芯焊盘部分、上述悬空引线、上述多条引线和上述多条金属丝的密封体，其特征在于：
在上述多条引线的各条引线上，有选择地设置从上述密封体的背面向外部突出来的外部连接端子；
上述悬空引线，其一部分从上述密封体的上面露出到外部；
在从上述密封体的上面露出到外部的区域的上述悬空引线上，形成了用于使上述外部连接端子位置对准到布线基板上的识别标记。
2.根据权利要求1所述的半导体器件，其特征在于：
通过在上述密封体的上表面的一部分上设置切口，使上述悬空引线的一部分在上述密封体的外部露出来。
3.根据权利要求1所述的半导体器件，其特征在于：
通过向上方折弯上述悬空引线的一部分，使其在上述密封体的外部露出来。
4.根据权利要求1所述的半导体器件，其特征在于：
上述外部连接端子，通过向下方折弯上述多条引线中的各自的一部分，使其从上述密封体的背面向外部露出来。
5.根据权利要求1所述的半导体器件，其特征在于：
上述外部连接端子，沿着上述密封体的背面的各边，交错状地每边各排列2列。
6.一种半导体器件，具有半导体芯片；装载了上述半导体芯片的管芯焊盘部分；配置在上述管芯焊盘部分的周围的多条引线；电连接上述半导体芯片和上述引线的多条金属丝；以及密封上述半导体芯片、上述管芯焊盘部分、上述悬空引线、上述多条引线和上述多条金属丝的密封体，其特征在于：
在上述多条引线中的各条引线上，有选择地设置从上述密封体的背面向外部突出来的外部连接端子；
上述多条引线的一部分，从上述密封体的上表面向外部露出来；
在从上述密封体的上表面向外部露出来的区域的上述引线上，形成用于使上述外部连接端子位置对准到布线基板上的识别标记。
7.根据权利要求6所述的半导体器件，其特征在于：
从上述密封体的上表面向外部露出来的引线，未与上述半导体芯片电连接。
8.根据权利要求6所述的半导体器件，其特征在于：
通过在上述密封体的上表面的一部分上设置切口，使上述引线的一部分在上述密封体的外部露出来。
9.一种半导体器件，具有半导体芯片；装载了上述半导体芯片的薄片状的管芯支持体；配置在上述半导体芯片的周围的多条引线；电连接上述半导体芯片和上述引线的多条金属丝；以及密封上述半导体芯片、上述管芯支持体、上述多条引线和上述多条金属丝的密封体，其特征在于：
在上述多条引线中的各条引线上，有选择地设置从上述密封体的背面向外部突出来的外部连接端子；
上述多条引线的一部分，从上述密封体的上表面向外部露出来；
在从上述密封体的上表面向外部露出来的区域的上述引线上，形成用于使上述外部连接端子位置对准到布线基板上的识别标记。
10.根据权利要9所述的半导体器件，其特征在于：
从上述密封体的上表面向外部露出来的引线，未与上述半导体芯片电连接。
11.根据权利要9所述的半导体器件，其特征在于：
上述芯片支持体，由上述多条引线进行支持。
12.一种半导体器件的制造方法，所述半导体器件具有半导体芯片；装载了上述半导体芯片的管芯焊盘部分；支持上述管芯焊盘部分的悬空引线；配置在上述半导体芯片的周围的多条引线；电连接上述半导体芯片和上述引线的多条金属丝；以及密封上述半导体芯片、上述管芯焊盘部分、上述悬空引线、上述多条引线和上述多条金属丝的密封体，该半导体器件的制造方法的特征在于，包括以下步骤：
(a)通过对金属板冲压成型，准备反复形成了包括上述管芯焊盘部分、上述悬空引线和上述多条引线的图形的引线框架的步骤；
(b)通过使在上述引线框架上所形成的上述多条引线中的各条引线的一部分，向对上述引线框架的一面垂直的方向折弯，形成外部连接端子的步骤；
(c)使上述悬空引线的一部分，向与上述外部连接端子的突出方向相反的方向折弯的步骤；
(d)在上述悬空引线的折弯部分上，形成用于使上述外部连接端子位置对准到布线基板上的识别标记的步骤；
(e)把半导体芯片装载到在上述引线框架上所形成的上述多个管芯焊盘部分的各管芯焊盘部分，用金属丝把上述半导体芯片和上述引线的一部分连接起来的步骤；
(f)准备具有上模和下模的模具，在用树脂薄片把上述下模的表面覆盖起来之后，把上述引线框架载置到上述树脂薄片，使在上述引线的一面上所形成的上述外部连接端子和上述树脂薄片接触的步骤；
(g)用上述上模和上述下模把上述树脂薄片和上述引线框架夹住，使上述外部连接端子的顶端部分陷入到上述树脂薄片内的步骤；
(h)通过向上述上模和上述下模之间的间隙内注入树脂，密封上述半导体芯片、上述管芯焊盘部分、上述悬空引线、上述引线和上述金属丝，同时形成使上述外部连接端子从背面向外部突出来，使上述悬空引线的折弯部分在上表面上露出来的多个密封体的步骤；以及
(i)在从上述模具取出了已形成上述多个密封体的上述引线框架之后，通过切断上述引线框架，使上述多个密封体个片化的步骤。
13.根据权利要求12所述的半导体器件的制造方法，其特征在于：
同时进行上述(b)步骤、上述(c)步骤和上述(d)步骤。
14.一种半导体器件的制造方法，所述半导体器件具有半导体芯片；装载了上述半导体芯片的管芯焊盘部分；支持上述管芯焊盘部分的悬空引线；配置在上述半导体芯片的周围的多条引线；电连接上述半导体芯片和上述引线的多条金属丝；以及密封上述半导体芯片、上述管芯焊盘部分、上述悬空引线、上述多条引线和上述多条金属丝的密封体，该半导体器件的制造方法的特征在于，包括以下步骤：
(a)通过对金属板冲压成型，准备反复形成了包括上述管芯焊盘部分、上述悬空引线和上述多条引线的图形的引线框架的步骤；
(b)在形成于上述引线框架上的上述多条引线中的各条引线的一部分上，形成外部连接端子的步骤；
(c)在上述悬空引线的一部分上，形成用于使上述外部连接端子位置对准到布线基板上的识别标记的步骤；
(d)把半导体芯片装载到在上述引线框架上所形成的上述多个管芯焊盘部分的各管芯焊盘部分上，用金属丝把上述半导体芯片和上述引线的一部分连接起来的步骤；
(e)准备具有上模和下模的模具，用树脂薄片把上述下模的表面覆盖起来之后，把上述引线框架载置到上述树脂薄片上，使在上述引线中的各条引线的一部分上所形成的上述外部连接端子和上述树脂薄片接触的步骤；
(f)用上述上模和上述下模把上述树脂薄片和上述引线框架夹住，使上述外部连接端子的顶端部分陷入到上述树脂薄片内的步骤；
(g)通过向上述上模和上述下模之间的间隙内注入树脂，密封上述半导体芯片、上述管芯焊盘部分、上述悬空引线、上述多条引线和上述多条金属丝，同时形成使上述外部连接端子从背面向外部突出来，使形成了上述识别标记的区域的上述悬空引线从上表面露出来的多个密封体的步骤；以及
(h)在从上述模具取出了已形成上述多个密封体的上述引线框架之后，通过切断上述引线框架，使上述多个密封体个片化的步骤。
15.根据权利要求14所述的半导体器件的制造方法，其特征在于：
同时进行上述(a)步骤、上述(b)步骤和上述(c)步骤。
16.一种半导体器件的制造方法，所述半导体器件具有半导体芯片；装载了上述半导体芯片的薄片状的芯片支持体；配置在上述半导体芯片的周围的多条引线；电连接上述半导体芯片和上述引线的多条金属丝；以及密封上述半导体芯片、上述芯片支持体、上述多条引线和上述多条金属丝的密封体，该半导体器件的制造方法的特征在于，包括以下步骤：
(a)通过冲压成型或刻蚀金属板，准备反复形成了包括上述多条引线的图形，在上述多条引线中的各条引线的一面上，形成在对上述一面垂直的方向上突出来的外部连接端子，同时在上述多条引线的一部分上，形成了用于使上述外部连接端子位置对准到布线基板上的识别标记的引线框架的步骤；
(b)在上述引线框架的多个半导体芯片装载区域上，安装由上述多条引线所支持的上述薄片状的芯片支持体的步骤；
(c)把半导体芯片装载到上述多个芯片支持体的各芯片支持体上，用金属丝把半导体芯片和上述多条引线的一部分连接起来的步骤；
(d)准备具有上模和下模的模具，在用树脂薄片把上述下模的表面覆盖起来之后，把上述引线框架载置到上述树脂薄片，使在上述引线中的各条引线的一面上所形成的上述外部连接端子和上述树脂薄片接触的步骤；
(e)用上述上模和上述下模把上述树脂薄片和上述引线框架夹住，使上述外部连接端子的顶端部分陷入到上述树脂薄片内的步骤；
(f)通过向上述上模和上述下模之间的间隙内注入树脂，密封上述半导体芯片、上述芯片支持体、上述引线和上述金属丝，同时形成使上述外部连接端子从背面向外部突出来，使形成了上述识别标记的区域的上述引线从上表面露出来的多个密封体的步骤；以及
(g)在从上述模具内取出了已形成上述多个密封体的上述引线框架之后，通过切断上述引线框架，使上述多个密封体个片化的步骤。
CN03122392A 2002-05-10 2003-05-09 半导体器件及其制造方法 Pending CN1457094A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP134952/2002 2002-05-10
JP2002134952A JP4095827B2 (ja) 2002-05-10 2002-05-10 半導体装置

Publications (1)

Publication Number Publication Date
CN1457094A true CN1457094A (zh) 2003-11-19

Family

ID=29397479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN03122392A Pending CN1457094A (zh) 2002-05-10 2003-05-09 半导体器件及其制造方法

Country Status (5)

Country Link
US (1) US20030209815A1 (zh)
JP (1) JP4095827B2 (zh)
KR (1) KR20040007244A (zh)
CN (1) CN1457094A (zh)
TW (1) TW200405529A (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435302C (zh) * 2004-05-31 2008-11-19 新光电气工业株式会社 芯片内置基板的制造方法
CN100463166C (zh) * 2005-11-18 2009-02-18 鸿富锦精密工业（深圳）有限公司 一种芯片
CN101189712B (zh) * 2005-06-07 2010-08-11 英泰克普拉斯有限公司 用于检验半导体封装的标记的方法及设备
CN101540309B (zh) * 2008-03-14 2011-06-29 日月光半导体制造股份有限公司 半导体封装及其制作方法
CN101548372B (zh) * 2006-12-08 2012-04-18 夏普株式会社 Ic芯片封装和具有该ic芯片封装的图像显示装置
CN101416303B (zh) * 2006-01-30 2012-06-20 马维尔国际贸易有限公司 热增强型封装
CN103165557A (zh) * 2011-12-16 2013-06-19 瑞萨电子株式会社 半导体装置
CN103229285A (zh) * 2010-09-27 2013-07-31 吉林克斯公司 用于集成电路芯片的角结构
CN103390604A (zh) * 2012-05-10 2013-11-13 瑞萨电子株式会社 半导体器件制造方法以及半导体器件
CN103828038A (zh) * 2011-07-25 2014-05-28 京瓷株式会社 布线基板、电子装置及电子模块
CN110246826A (zh) * 2018-03-08 2019-09-17 艾普凌科有限公司 半导体装置以及其制造方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005093494A (ja) * 2003-09-12 2005-04-07 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP4421934B2 (ja) * 2004-04-30 2010-02-24 株式会社ルネサステクノロジ 半導体装置の製造方法
JP4646661B2 (ja) * 2005-03-18 2011-03-09 株式会社リコー プリント配線基板印刷方法と実装方法ならびにプログラム
KR101012943B1 (ko) * 2006-04-25 2011-02-08 엘지전자 주식회사 실내 구석 청소가 가능한 흡입 장치
JP4939583B2 (ja) * 2009-09-09 2012-05-30 日東電工株式会社 回路付きサスペンション基板集合体シートおよびその製造方法
JP5618873B2 (ja) * 2011-03-15 2014-11-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5851897B2 (ja) * 2012-03-19 2016-02-03 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP6150469B2 (ja) * 2012-07-12 2017-06-21 株式会社三井ハイテック リードフレームの製造方法
US8937379B1 (en) * 2013-07-03 2015-01-20 Stats Chippac Ltd. Integrated circuit packaging system with trenched leadframe and method of manufacture thereof
JP5910950B2 (ja) * 2014-09-29 2016-04-27 大日本印刷株式会社 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
US10950511B2 (en) * 2018-10-30 2021-03-16 Medtronic, Inc. Die carrier package and method of forming same
JP7185502B2 (ja) * 2018-11-16 2022-12-07 ローム株式会社 半導体装置、表示ドライバ及び表示装置
WO2021038850A1 (ja) * 2019-08-30 2021-03-04 株式会社Ｆｕｊｉ 作業機

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0895287A3 (en) * 1997-07-31 2006-04-05 Matsushita Electric Industrial Co., Ltd. Semiconductor device and lead frame for the same

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100435302C (zh) * 2004-05-31 2008-11-19 新光电气工业株式会社 芯片内置基板的制造方法
CN101189712B (zh) * 2005-06-07 2010-08-11 英泰克普拉斯有限公司 用于检验半导体封装的标记的方法及设备
CN100463166C (zh) * 2005-11-18 2009-02-18 鸿富锦精密工业（深圳）有限公司 一种芯片
CN101416303B (zh) * 2006-01-30 2012-06-20 马维尔国际贸易有限公司 热增强型封装
CN101548372B (zh) * 2006-12-08 2012-04-18 夏普株式会社 Ic芯片封装和具有该ic芯片封装的图像显示装置
CN101540309B (zh) * 2008-03-14 2011-06-29 日月光半导体制造股份有限公司 半导体封装及其制作方法
CN103229285B (zh) * 2010-09-27 2016-03-09 吉林克斯公司 用于集成电路芯片的角结构
CN103229285A (zh) * 2010-09-27 2013-07-31 吉林克斯公司 用于集成电路芯片的角结构
CN103828038A (zh) * 2011-07-25 2014-05-28 京瓷株式会社 布线基板、电子装置及电子模块
CN103828038B (zh) * 2011-07-25 2016-07-06 京瓷株式会社 布线基板、电子装置及电子模块
CN103165557A (zh) * 2011-12-16 2013-06-19 瑞萨电子株式会社 半导体装置
CN103165557B (zh) * 2011-12-16 2017-05-10 瑞萨电子株式会社 半导体装置
CN103390604A (zh) * 2012-05-10 2013-11-13 瑞萨电子株式会社 半导体器件制造方法以及半导体器件
CN103390604B (zh) * 2012-05-10 2018-12-21 瑞萨电子株式会社 半导体器件制造方法以及半导体器件
CN110246826A (zh) * 2018-03-08 2019-09-17 艾普凌科有限公司 半导体装置以及其制造方法

Also Published As

Publication number Publication date
US20030209815A1 (en) 2003-11-13
JP2003332513A (ja) 2003-11-21
TW200405529A (en) 2004-04-01
KR20040007244A (ko) 2004-01-24
JP4095827B2 (ja) 2008-06-04

Similar Documents

Publication Publication Date Title
CN1457094A (zh) 半导体器件及其制造方法
US6897093B2 (en) Method of manufacturing a resin molded or encapsulation for small outline non-leaded (SON) or quad flat non-leaded (QFN) package
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
US7514293B2 (en) Method of manufacturing a semiconductor device
CN1512574A (zh) 半导体器件及其制造方法
US7456049B2 (en) Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same
CN1674268A (zh) 半导体器件
CN1204622C (zh) 半导体器件及其制造方法
CN1659698A (zh) 包括半导体器件的四方扁平无引线封装
CN1459855A (zh) 半导体器件及其制造方法
CN1191629C (zh) 引线框、半导体装置及其制造方法、电路基板和电子装置
JP2003282809A (ja) 半導体装置およびその製造方法
US7354804B2 (en) Method for fabricating lead frame and method of fabricating semiconductor device using the same
CN1192420C (zh) 半导体器件及其制造方法、电路基板及电子装置
JP2008113021A (ja) 半導体装置の製造方法
JP2004247613A (ja) 半導体装置およびその製造方法
JP4031005B2 (ja) 半導体装置の製造方法
JP3967314B2 (ja) 発光素子
US20230317570A1 (en) Lead frame and method for manufacturing lead frame
KR100493038B1 (ko) 내부리드 끝단의 성능을 개선한 리드프레임 및 그 제조방법
JPH02170454A (ja) リードフレーム
KR100357876B1 (ko) 반도체패키지 및 그 제조 방법
JP2007294637A (ja) 半導体装置の製造方法
JP2006216979A (ja) 半導体装置の製造方法
JP2003197842A (ja) 半導体装置、半導体装置の製造方法及び製造装置、回路基板並びに電子機器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication