CN101416303B - 热增强型封装 - Google Patents

热增强型封装 Download PDF

Info

Publication number
CN101416303B
CN101416303B CN2007800120139A CN200780012013A CN101416303B CN 101416303 B CN101416303 B CN 101416303B CN 2007800120139 A CN2007800120139 A CN 2007800120139A CN 200780012013 A CN200780012013 A CN 200780012013A CN 101416303 B CN101416303 B CN 101416303B
Authority
CN
China
Prior art keywords
tube core
integrated circuit
wiring
die connectors
encapsulant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2007800120139A
Other languages
English (en)
Other versions
CN101416303A (zh
Inventor
柳程琳
善一明·娄
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kaiwei International Co
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
Mawier International Trade Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mawier International Trade Co Ltd filed Critical Mawier International Trade Co Ltd
Priority to CN201210124148.7A priority Critical patent/CN102683228B/zh
Publication of CN101416303A publication Critical patent/CN101416303A/zh
Application granted granted Critical
Publication of CN101416303B publication Critical patent/CN101416303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92222—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92224—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Manufacturing Of Electrical Connectors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

一种制造集成电路封装的方法。该方法包括：将半导体管芯的第一表面附接到导热和/或导电基板；在半导体管芯的第二表面上形成多个管芯连接器；以及以密封材料来密封半导体管芯和多个管芯连接器。该方法还包括：去除密封材料的一部分，以暴露多个管芯连接器中的一个或多个从而形成布线表面。该方法还包括：在布线表面上形成多条导电迹线。这多条导电迹线中的每条的特征在于，第一部分与多个管芯连接器中的一个电通信，且第二部分与封装连接器电通信。

Description

热增强型封装
相关申请的交叉引用
本申请要求2006年1月30日提交的申请号为60/763,609的名称为“热增强型封装(Thermal Enhanced Package)”的美国临时申请以及2006年4月3日提交的申请号为60/788,993的名称为“热增强型封装”的美国临时申请的优先权，上述两个美国临时申请被共同转让，并且其全部内容通过引用结合于此。
技术领域
本发明一般地涉及集成电路封装。更具体地，本发明提供了用于具有热增强性能的集成电路封装的方法和系统。仅仅通过示例，本发明已经被应用于如下的集成电路封装，其中，一个或多个半导体管芯被安装(mount)在导热和/或导电基板上并且被以电介质材料密封。但是，将会认识到本发明具有更广阔的应用范围。
背景技术
许多现代集成电路(IC)的特征在于，由于对小脚印(footprint)和高性能的工业需求而导致高热负荷。随着热负荷和封装密度的增加，传统集成电路(IC)封装不能提供高性能IC所需的热性能和电性能。因此，本领域需要适用于提供具有增强的热性能的集成电路封装的方法和系统。
发明内容
根据本发明的实施例，提供了与集成电路封装有关的技术和系统。更具体地，本发明提供了用于具有热增强性能的集成电路封装的方法和系统。仅仅通过示例，本发明已经被应用于具有一个或多个半导体管芯的集成电路封装，其中，该一个或多个半导体管芯被安装在导热和/或导电基板上并且被电介质材料密封。但是，将会认识到本发明具有更广阔的应用范围。
根据本发明的一个实施例，提供了一种制造集成电路封装的方法。该方法包括：将半导体管芯的第一表面附接到导热和/或导电基板；在半导体管芯的第二表面上形成多个管芯连接器；以及以密封材料来密封半导体管芯和多个管芯连接器。该方法还包括：去除密封材料的一部分，以暴露出多个管芯连接器中的一个或多个，从而形成布线表面。该方法还包括：在布线表面上形成多条导电迹线。多条导电迹线中的每条的特征在于，第一部分与多个管芯连接器中的一个电通信，而第二部分与封装连接器电通信。在一个实施例中，在布线表面之上形成绝缘层，并且在绝缘层上形成多条第二层导电迹线，以形成具有多层布线的集成电路封装。
根据本发明的另一实施例，提供了一种热增强型集成电路封装。该热增强型集成电路封装包括：导热和/或导电基板；管芯附接材料，该管芯附接材料被形成在导热和/或导电基板上；以及半导体管芯，该半导体管芯具有第一表面、多个侧表面和与第一表面相对的第二表面。第一表面相邻于管芯附接材料。该热增强型集成电路封装还包括：多个管芯连接器和密封层，这多个管芯连接器与设置在半导体管芯的第二表面上的多个管芯焊盘(die pad)电通信，该密封层的特征在于，第一密封表面在位置上相邻于导热和/或导电基板，而第二密封表面与第一表面相对。密封层包围了半导体管芯的多个侧表面并且位于半导体管芯的第二表面的第一部分之上。该热增强型集成电路封装还包括布线层，该布线层被形成在密封层的第二密封表面上。
根据本发明的一个可替代实施例，提供了一种集成电路封装。该集成电路封装包括半导体管芯，该半导体管芯包括第一表面和第二表面，其中，该第一表面被附接到导热和/或导电基板，并且该第二表面与第一表面相对。该集成电路封装还包括：多个管芯连接器和密封材料，这多个管芯连接器被形成在半导体管芯的第二表面上，该密封材料用于密封半导体管芯和多个管芯连接器的一部分。密封材料的布线表面包括多个管芯连接器的暴露部分。该集成电路封装还包括多条导电迹线，这多条导电迹线被形成在布线表面上，其中，这多条导电迹线中的每条的特征在于，第一部分与多个管芯连接器中的一个电通信，而第二部分与封装连接器电通信。在一个实施例中，该集成电路封装还包括被形成在布线表面之上的绝缘层以及被形成在绝缘层上的多条第二层导电迹线，从而形成了具有多层布线的集成电路封装。
根据本发明的另一可替代实施例，提供了一种制造热增强型集成电路封装的方法。该方法包括：在导热和/或导电基板上形成管芯附接材料层；以及将半导体管芯的第一表面安装到管芯附接材料层。半导体管芯由多个侧表面和与第一表面相对的第二表面定义。该方法还包括：形成多个管芯连接器，这多个管芯连接器与设置在半导体管芯的第二表面上的多个管芯焊盘电通信；以及形成密封层，该密封层的特征在于，第一密封表面在位置上相邻于导热和/或导电基板，而第二密封表面与第一密封表面相对。密封层包围了半导体管芯的多个侧表面并且位于半导体管芯的第二表面的第一部分之上。该方法还包括在第二密封表面上形成布线层。
根据本发明的特定实施例，提供了一种集成电路封装。该集成电路封装包括：用于支持半导体管芯的第一表面的装置；用于向半导体管芯的第二表面提供电信号的装置；以及用于密封半导体管芯的装置。该集成电路封装还包括用于将电信号从半导体管芯的第二表面路由到封装连接器的装置。
根据本发明的另一特定实施例，提供了一种热增强型集成电路封装。该热增强型集成电路封装包括：用于支持半导体管芯的装置，其中，该半导体管芯的特征在于第一表面、与第一表面相对的第二表面以及从第一表面延伸到第二表面的多个侧表面。该热增强型集成电路封装还包括：用于将半导体管芯的第二表面电耦合到导电迹线的装置；以及用于密封半导体管芯的装置。
本发明相对于传统技术获得了许多益处。例如，与传统封装相比，本发明的实施例提供了具有改善的散热特性的集成电路封装。此外，一些实施例向集成电路封装添加了无源部件。依赖于实施例，可以获得这些益处中的一个或多个以及其它益处。这些和其它益处将在本说明书中更加详细地描述，尤其是下文中结合随后的附图来详细描述。
附图说明
图1是根据本发明的一个实施例的集成电路封装的简化截面图；
图2是根据本发明的另一实施例的集成电路封装的简化截面图；
图3是示出根据本发明的一个实施例的制造集成电路封装的方法的简化流程图；
图4A-4E是根据本发明的一个实施例的在各个制造阶段期间的封装的简化截面图；
图5A-5E是根据本发明的另一实施例的在各个制造阶段期间的封装的简化截面图；
图6是根据本发明的一个实施例的具有多层布线的封装的简化透视图；
图7是根据本发明的一个实施例的多管芯封装的简化透视图；以及
图8A-8H示出了可以实施本发明的各种设备。
具体实施方式
图1是根据本发明的一个实施例的集成电路封装的简化截面图。如图1所示，通过管芯附接材料112将半导体管芯114附接到导热和/或导电基板110(例如，金属基板)。导热和/或导电基板110可以由铜或者特征在于预定热导率和机械刚性的其它金属来制作。导热和/或导电基板110用作散热器(heat spreader)以改善散热以及其它功能等。此外，导热和/或导电基板提供电功能(诸如，用作接地平面)。管芯附接材料112可以是各种导热粘着材料中的一种。一般而言，管芯附接材料112的特征在于高粘着强度、高热导率和与导热和/或导电基板110以及半导体管芯114接近的热膨胀系数(CTE)。
半导体管芯114具有接合表面(bonding surface)115、与接合表面115相对的顶部表面117和多个侧面116，其中，通过管芯附接材料112，接合表面115被耦合到导热和/或导电基板110。在图1中，侧面被示为在接合表面和顶部表面之间延伸的垂直侧面。半导体管芯包括一个或多个集成电路，并且也被称为集成电路(IC)管芯。一般而言，这样的包含多个IC管芯的半导体晶片在背面磨削和单个化(singulation)被执行之前被铜、金或者焊料所凸起，以便形成凸起的IC管芯。
顶部表面17包括多个管芯焊盘(未示出)，这多个管芯焊盘被电耦合到半导体管芯上的各种集成电路元件。为了提供去往/来自半导体管芯的电连接性，在管芯焊盘上形成多个管芯连接器120。管芯连接器120是利用多种导电材料中的任意一种形成的，例如，焊料凸块、金凸块等。在晶片级形成管芯连接器120。执行管芯单个化或锯割，以分离各个管芯。随后，将这些管芯附接到导热和/或导电基板110，如图1所示。本领域普通技术人员将会认识到许多变化、修改和替换。虽然在图1所示的截面图中管芯连接器120被示出为具有矩形截面，但是这并不是本发明所要求的。可以使用其它形状的管芯连接器，包括球形、圆柱形的等。
如下面参考图3更全面的描述，密封材料122(这里也被称为电介质材料)被形成为与导热和/或导电基板110接触并且包围半导体管芯114。密封材料122可以是多种环氧树脂中的一种或者其它类似材料。在图1所示的实施例中，密封材料122包围了管芯连接器120的侧面以及半导体管芯114的顶部表面117中的与管芯连接器120接触的部分以外的部分。因此，虽然未在图1中示出，但是管芯连接器120的侧面部分以及半导体管芯114的五个侧面都被密封材料122所包围。
在密封半导体管芯和管芯连接器之后，去除由标号124表示的表面以上的密封材料以形成布线表面124。在一个实施例中，利用磨削处理来将密封材料平坦化以形成布线表面。可以使用诸如磨削、研磨等的各种打薄处理来形成平坦表面并且暴露出管芯连接器的顶部部分。在暴露出管芯连接器的上表面后，但在达到半导体管芯的顶部表面117之前，终止打薄处理。这样，管芯连接器120的横向侧表面被密封材料122所包围，该密封材料122跨越管芯连接器120之间的横向间隙。在半导体管芯114以上的区域中，跨越从顶部表面117到布线表面124的距离的密封材料122电绝缘了半导体管芯的顶部表面。在一个实施例中，在磨削处理之后形成了包括电介质材料部分和管芯凸块部分的平坦表面。在顶示图中，管芯凸块部分表现为电介质或密封材料中的岛状物(island)。在图1中，该平坦布线表面以标号124示出。
在布线表面124上图案化多条导电迹线130，以提供管芯连接器120和封装连接器134(例如，封装管脚)之间的电互连。在一个实施例中，导电迹线130是利用铜图案化处理制作的。利用本领域技术人员公知的方法来执行图案化以形成导电迹线，其中，这些方法包括光刻、图案镀覆、溅射、氧化物或其它掩模材料的沉积和刻蚀处理。可替代地，双镶嵌(dual damascene)处理的使用对本领域技术人员来说是显而易见的。因此，管芯连接器与导电迹线的组合提供了用于由半导体管芯中的集成电路所使用或者所生成的信号的电通路。如图1所示，在一些实施例中，提供了包括单层导电迹线130的单个布线层。然而，本发明并不限于单个布线层的使用。在其它实施例中，提供了彼此电隔离的多个布线层。因此，根据特定应用(例如，高密度IC封装)，可以使用多级互连。本领域普通技术人员将认识到许多变化、修改和替换。
在定义了导电迹线130之后，将镀覆层132镀覆在封装的上表面上(在图1中，镀覆层为焊料掩模(solder mask))。镀覆层132提供的益处是额外的热扩散和耗散以及对导电迹线130的保护。此外，焊料掩模或镀覆层132定义了封装连接器岸面(land)并且保护了处于封装的封装连接器侧的导电迹线130。而且，焊料掩模或镀覆层132在与封装连接器侧相对的封装侧(即，导热和/导电基板110的下表面)定义了部件(例如，芯片电容器)连接岸面。可以利用能够使封装的顶部表面被焊接到封装的其它部分(例如，被焊接到具有或者不具有焊料凸块的岸面栅格阵列(LGA)、附接焊料球的球栅阵列(BGA)等)的金属层形成镀覆层。而且，可使用Ni和Au镀覆(在一个实施例中，仅仅所述岸面被镀覆)来形成镀覆层，之后形成焊料表面。在一个实施例中，封装焊盘134被暴露出来，并且在焊料掩模开口的顶部上镀覆有镍或金。封装焊盘提供了用于到诸如印刷电路板之类的外部电路和连接器的电连接的接触点。
在图1中示出的本发明的实施例提供了这样一种结构，其中，没有被接合到导热和/或导电基板110或者管芯连接器120的半导体管芯114的表面被电介质材料密封。如图1所示，IC管芯的上表面117中除了管芯连接器120所处的位置以外的部分都被电介质材料122所覆盖。而且，管芯连接器的横向侧面(除了被接合到IC管芯和导电迹线的侧面以外的所有侧面)也被密封。因此，通过这里所描述的封装容纳了高热负荷。
虽然图1示出了单个IC管芯，但是另外的IC管芯也可以被接合到导热和/或导电基板。在这样的封装中，根据特定应用，导电迹线被提供作为单个布线层或者多个布线层。在一些设计中，在IC管芯之间提供了电互连，以提供另外的功能。本领域的普通技术人员将会认识到许多变化、修改和替换。
图2是根据本发明的另一实施例的集成电路封装的简化截面图。如下面更全面的描述，所示出的封装提供了热导率和电导率。对于封装的相似部分，可以参考针对图1提供的描述。利用导热管芯附接材料212将半导体管芯124(也被称为IC管芯)接合到导热且导电基板210。在半导体管芯的上表面上形成多个管芯连接器220，从而为IC管芯上存在的集成电路提供电连接性。在晶片级形成管芯连接器220。执行管芯单个化或锯割，以分离各个管芯。随后，这些管芯被附接到导热且导电基板210，如图2所示。在形成管芯连接器之后，利用电介质材料222来密封IC管芯和管芯连接器。如参考图3所示，电介质材料222的垂直厚度大于管芯附接材料212、IC管芯214和管芯连接器220的总厚度，因此覆盖了在IC管芯表面以上延伸的全部管芯连接器。
使用磨削处理去除一部分电介质材料，暴露出管芯连接器的表面，并形成布线表面234。在图2所示的实施例中，磨削处理将电介质材料222的表面平坦化，从而得到了包括电介质材料和管芯连接器的暴露表面221的表面。在电介质材料中形成过孔224和225，其中，这两个过孔从布线表面234通到导热且导电基板210。用导电材料(例如，铜或者钨)填充过孔224和225，以(在特定应用中)提供用于使导热且导电基板的一部分接地的过孔插塞(via plug)。如图2所示，IC管芯右边的过孔225提供了用于诸如功率、Vcc等的其它电信号的导电通路。如上所述，导电迹线230被形成在如上所述的布线层上。
在图2所示的封装中，导电迹线230能够提供去往/来自管芯连接器220的导电通路以及填充过孔224和245的过孔插塞。金属镀覆层232被镀覆在布线层234和导电迹线230的上表面上，并且被示出为焊料掩模。可以使用Ni和Au进行镀覆(在一个实施例中，仅仅所述岸面被镀覆)，之后形成焊料表面。封装管脚236(例如，焊料球)可以用于提供从IC管芯封装的封装连接器235到其它部件(包括印刷电路板)的机械连接性和电连接性。在可替代实施例中，提供了多个布线层。例如，封装被安装到BGA，同时布线表面接近BGA。
将芯片电容器242安装在导热且导电基板210上，以提供电功能。在可替代实施例中，利用了其它有源或者无源部件。对于本领域技术人员来说，很明显，从安装了芯片电容器242的一侧看到的封装的示图将是二维图案，同时芯片电容器左边的导热且导电基板的部分与芯片电容器右边的导热且导电基板的部分被电隔离开。根据封装的接合，焊料层240或者其它被镀覆的层被形成于导热且导电基板210的下表面上。如针对图1所示封装的描述，根据特定应用，可以在导热且导电基板上安装多个IC管芯。如图2所示，焊料244或者其它适当材料被用于提供对芯片电容器242和导热且导电基板210之间的连接的机械支持。
图3是示出根据本发明的一个实施例的制造集成电路的方法的简化流程图。该方法包括：在IC晶片的表面上形成管芯连接器(310)。在一些实施例中，半导体晶片在执行背面磨削和单个化处理之前被铜、金或者焊料所凸起，以便形成多个IC管芯。该方法还包括：将经过单个化的IC管芯附接到导热和/或导电基板(312)。以电介质材料密封IC管芯和管芯连接器(314)。在本发明的实施例中，密封覆盖了所有暴露表面上的IC管芯和管芯连接器。利用磨削或者研磨处理去除一部分密封，以形成布线表面(316)。在一些实施例中，布线表面是平坦的，并且包括电介质材料区域(其中，位于该电介质材料区域中的管芯连接器的平坦表面为岛状物)。在布线表面上形成导电迹线(318)，并且将镀覆层镀覆在导电迹线和布线层上(320)，以保护导电迹线并提供散热功能和其它益处。
以上步骤序列提供了根据本发明的一个实施例的在具有增强热性能的封装中封装IC管芯的方法。如所示出的，根据本发明实施例的该方法利用了以下步骤的组合：以密封材料密封IC管芯，以及形成具有被暴露的管芯连接器的布线层。在不脱离本发明的权利要求的范围的情况下，也可以提供其它替代，其中步骤被添加，一个或多个步骤被去除，或者按照不同顺序来提供一个或多个步骤。贯穿本说明书，尤其在下文中，可以找到本发明的进一步细节。
图4A-4E是根据本发明的一个实施例的在各个制造阶段期间的封装的简化截面图。如图4A所示，利用导热管芯附接材料112将IC管芯114接合到导热和/或导电基板110。如图4B所示，利用铜、金、焊料或者其它凸起处理在IC管芯114的顶部表面117上形成管芯连接器120。在晶片级形成管芯连接器120。执行管芯单个化或锯割，以分离各个管芯。随后，将这些管芯附接到导热和/或导电基板110上，如图4A所示。
以完全密封了IC管芯和管芯连接器的电介质材料122来密封IC管芯114和管芯连接器120，如图4B所示。为了暴露出管芯连接器的上表面121，虚线124以上的一部分密封材料(例如，电介质材料)被去除。可以使用磨削或者研磨处理去除一部分密封材料，从而形成与虚线124对齐的平坦的布线表面。管芯连接器120的上表面121被暴露，同时IC管芯和管芯连接器的剩余部分的横向侧面被密封和包围。
参考图4C，在布线表面124上形成导电迹线130。导电迹线提供了在IC管芯中存在的集成电路和诸如印刷电路板之类的其它电部件之间的电连接。虽然在图4C中的单个截面图中示出了导电迹线130，但是本领域技术人员将明白，当从顶视图看时导电迹线是以二维图案被图案化的。如上所述，在一些实施例中，根据特定应用，被绝缘层隔离并被导电元件连接的多个导电迹线层被用于形成多级互连。
参考图4D，将镀覆层132(例如，焊料)镀覆在导电迹线130和布线层124上，以保护导电迹线和提供散热功能。封装连接器134被形成为与导电迹线130电接触，如图4E所示。在可替代实施例中，镀覆层和封装连接器的形成被按照导致如图4E所示的结构的方式执行，从而使得去除了图4D所示的处理。
上述处理流提供了根据本发明的一个实施例的用于在具有增强热性能的封装中封装IC管芯的方法。如所示出的，该处理流利用了根据本发明的实施例的以下步骤的组合：以密封材料密封IC管芯，以及形成具有被暴露的管芯连接器的布线层。在不脱离本发明的权利要求的范围的情况下，也可以提供其它替代，其中步骤被添加，一个或多个步骤被去除，或者按照不同顺序来提供一个或多个步骤。贯穿本说明书，尤其在下文中，可以找到本发明的进一步细节。
图5A-5E是根据本发明的另一实施例的在各个制造阶段期间的封装的简化截面图。如图5A所示，利用导热管芯附接材料212将具有管芯连接器220的IC管芯214接合到导热且导电基板210。利用铜、金、焊料或者其它凸起处理在IC管芯214的顶部表面217上形成管芯连接器220。在晶片级形成管芯连接器220。执行管芯单个化或锯割，以分离各个管芯。随后，将这些管芯附接到导热且导电基板210，如图5A所示。
以完全密封了IC管芯和管芯连接器的电介质材料222来密封IC管芯214和管芯连接器220，如图5B所示。为了暴露出管芯连接器的上表面221，虚线234以上的一部分密封材料(例如，电介质材料)被去除。可以使用磨削或者研磨处理去除一部分密封材料，从而形成与虚线234对齐的平坦的布线表面。管芯连接器220的上表面221被暴露，同时IC管芯和管芯连接器的剩余部分的横向侧面被密封和包围。
参考图5C，在电介质材料222中形成过孔224和225，过孔224和225从布线表面234通到导热且导电基板210。用导电材料(例如，铜或钨)填充过孔224和225，以(在特定应用中)提供用于使导热且导电基板210的一部分接地的过孔插塞。
如图5D所示，导电迹线230按照如上所述被形成在布线层上。导电迹线提供了在IC管芯中存在的集成电路和诸如印刷电路板之类的其它电部件之间的电连接。如上所述，在一些实施例中，根据特定应用，被绝缘层隔离并被导电元件连接的多个导电迹线层被用于形成多级互连。
参考图5E，将镀覆层232(例如，焊料)镀覆在导电迹线230和布线层234上，以保护导电迹线和提供散热功能以及其它功能。仅仅通过示例，焊料掩模或镀覆层232定义了封装连接器岸面并且保护了封装的封装连接器侧的导电迹线230。而且，焊料掩模或镀覆层232定义了诸如芯片电容器和封装下侧的连接岸面之类的部件。封装连接器235被形成为与导电迹线230电接触。封装管脚236(例如焊料球)被接合到封装连接器235，以提供从IC管芯封装的管芯焊盘(未示出)和封装连接器235到其它部件(包括印刷电路板)的机械和电连接性。
在一些实施例中，诸如图2所示的芯片电容器被安装在导热且导电基板210的下表面上。在其它实施例中，另外的镀覆层和其它处理步骤被用来形成图2所示的封装。本领域普通技术人员将会认识到许多变化、修改和替换。
上述处理流提供了根据本发明的一个实施例的用于在具有增强热性能的封装中封装IC管芯的方法。如所示出的，该处理流利用了根据本发明的实施例的以下处理步骤的组合：以密封材料密封IC管芯，形成过孔，以及形成具有被暴露的管芯连接器的布线层。在不脱离本发明的权利要求的范围的情况下，也可以提供其它替代，其中步骤被添加，一个或多个步骤被去除，或者按照不同顺序来提供一个或多个步骤。贯穿本说明书，尤其在下文中，可以找到本发明的进一步细节。
图6是根据本发明的一个实施例的具有多层布线的封装600的简化透视图。如图6所示，被绝缘层隔离并且被导电元件连接的多层导电迹线被用于形成多级互连。多层布线的使用使得信号和功率能够从IC管芯被路由到比一般由单层布线设计提供的封装的密度更高的封装上的连接。根据本发明的实施例，利用垂直延伸通过绝缘层的过孔将各级上的导电迹线连接到封装的外围部分处的封装连接器和其它导电迹线。
参考图6，IC管芯614包括利用铜、金、焊料或者其它凸起处理形成在IC管芯614的顶部表面上的多个管芯连接器620。仅仅通过示例，为了清楚起见，示出了8个管芯连接器620(虽然在本发明范围内可以包括其它数量的连接器)。如上所述，管芯连接器620被形成在晶片级。执行管芯单个化或锯割，以分离各个管芯。随后，将这些管芯附接到导热和/或导电基板610，如图6所示。
以完全密封了IC管芯614和管芯连接器的横向侧面的电介质材料622密封IC管芯614和管芯连接器620。在布线表面624上形成多条导电迹线630。导电迹线630提供了在IC管芯614中存在的集成电路和其它电部件(例如，印刷电路板)之间的电连接。如图6所示，导电迹线630是以二维图案被图案化的，以将迹线密度从IC管芯614处的第一密度减少到导热和/或导电基板610的外围部分处的第二较低密度。在具有多层布线的封装的第一布线层提供的四条导电迹线630表示第一层布线。当然，第一层布线的数量和几何形状将取决于特定应用。
布线表面624上的第一层导电迹线630通过绝缘层640与布线表面625上的第二层导电迹线631相绝缘。在一个实施例中，过孔(未示出)被用于提供导电迹线630和布线表面625上设置的封装连接器之间的电连接性。多种电介质材料可以被用于形成绝缘层640。本领域普通技术人员将会认识到各种变化、修改和替代。电绝缘层640的上表面提供第二布线表面625，在第二布线表面上形成了第二层导电迹线631。如图6所示，三条导电迹线631表示第二层布线。当然，第二层布线的数量和几何形状将取决于特定应用。
虽然图6示出了利用双层布线的封装，但是本发明的实施例并不限于两个布线层，并且在本发明的范围内可以包括其它布线层(例如，三个或者更多个)。本领域普通技术人员将认识到许多变化、修改和替代。将镀覆层(未示出)(例如焊料)镀覆在布线层625和导电迹线631的上层，以保护导电迹线并提供散热功能。如参考图1和图2所述，适当地利用过孔将封装连接器形成为与导电迹线630和631电接触，以提供多级电互连。
图7是根据本发明的一个实施例的多管芯封装700的简化透视图。两个IC管芯714a和714b被安装在导热和/或导电基板710上。虽然两个IC管芯714a和714b被示出为以相同的垂直高度附接到基板，但是这不是本发明所要求的，因为根据特定应用，可以以不同垂直高度来设置管芯。而且，虽然示出了两个IC管芯714a和714b，但是根据本发明的实施例还可以利用其它IC管芯。本领域的普通技术人员将认识到许多变化、修改和替换。
IC管芯714a和714b包括利用铜、金、焊料或者其它凸起处理在IC管芯714a和714b的顶部表面上形成的多个管芯连接器720。仅仅通过示例，为了清楚起见，在管芯714a和714b上分别示出了四个和两个管芯连接器720，虽然本发明的范围内包括其它数量的管芯连接器。如上所述，在晶片级形成管芯连接器720。执行管芯单个化或锯割，以分离各个管芯。随后，这些管芯以预定的位置被附接在导热和/或导电基板710上。
以完全密封了IC管芯714a和714b以及管芯连接器的横向侧面的电介质材料722密封IC管芯714a和714b以及管芯连接器720。在布线表面724上形成第一数量的导电迹线730。导电迹线730提供了在IC管芯714a和714b中存在的集成电路和例如印刷电路板等的其它电部件之间的电连接。如图7所示，导电迹线730以二维图案被图案化，以降低作为导热和/或导电基板710的位置函数的迹线密度。在布线层724上设置的第一数量的导电迹线730表示多管芯封装700中的第一层布线。当然，第一层布线的数量和几何形状取决于特定应用。
如图7所示，导电迹线730提供了从各个管芯到导热和/或导电基板710的外围附近的连接区域的第一布线层上的电连接性。此外，导电迹线730可以提供在多管芯封装700中包含的管芯之间的电连接性。因此，电连接可以被提供用于IC管芯714a、IC管芯714b和其它IC管芯(未示出)之间的信号和功率。
在布线表面724上的第一层导电迹线730通过绝缘层740与布线表面725上的第二层导电迹线731相绝缘。多种电介质材料可以被用于形成绝缘层740。电绝缘层740的上表面提供第二布线表面725，在第二布线表面725上形成第二层导电迹线731。为了简单起见，在图7中所示出的多管芯封装700的特征为结合IC管芯714a利用的第一层导电迹线730和结合IC管芯714b利用的第二层导电迹线731。如将会理解的，第一层、第二层或者其它层上的导电迹线可以结合多管芯封装700中包括的任何IC管芯或者所有IC管芯来使用。当然，在每个布线层上的导电迹线的数量将取决于特定应用。如图7所示，两条导电迹线731表示第二层布线。当然，第二层导电迹线的数量和几何形状将取决于特定应用。
虽然图7示出了利用双层布线的封装，但是在本发明的范围内包括其它布线层。本领域的普通技术人员将会认识到许多变化、修改和替换。将镀覆层(未示出)，例如焊料，镀覆在布线层725和导电迹线731的上层上，以保护导电迹线并且提供散热功能。适当地利用过孔，将封装连接器734形成为与导电迹线730和731电接触，以提供多层级电互连。
现在参考图8A-8G，示出了本发明的各种示例性实施例。参考图8A，本发明可以被实施在硬盘驱动器800中。本发明可以实现信号处理和/或控制电路(在图8A中总地以802指示)。在一些实施方式中，HDD800中的信号处理和/或控制电路802和/或其它电路(未示出)可以处理数据、执行编码和/或加密、执行计算和/或格式化被输出到和/或接收自磁存储介质806的数据。
HDD800可以经由一个或多个有线或无线通信链路808与诸如计算机之类的主机设备(未示出)、诸如个人数字助理、蜂窝电话、媒体或MP3播放器等的移动计算设备和/或其它设备通信。HDD800可以被连接到存储器809(例如，随机存取存储器(RAM)、诸如闪存的低等待时间非易失性存储器、只读存储器(ROM)和/或其他适当的电子数据存储装置)。
现在参考图8B，本发明可以被实施在数字通用盘(DVD)驱动器810中。本发明可以实现DVD驱动810的信号处理和/或控制电路(在图8B中总地以812指示)和/或海量数据存储装置1018。DVD810中的信号处理和/或控制电路812和/或其它电路(未示出)可以处理数据、执行编码和/或加密、执行计算和/或格式化读出自和/或写入到光存储介质816中的数据。在一些实施例中，DVD810中的信号处理和/或控制电路812和/或其它电路(未示出)还可以执行其它功能，诸如，编码和/或解码和/或与DVD驱动器相关联的任何其它信号处理功能。
DVD驱动器810可以经由一个或多个有线或无线通信链路817与诸如计算机、电视机之类的输出设备(未示出)或者其它设备通信。DVD810可以与以非易失性的方式存储数据的海量数据存储装置818通信。海量数据存储装置818可以包括诸如图8A所示的硬盘驱动器(HDD)。HDD可以是包括直径小于约1.8＂的一个或多个盘片的迷你HDD。DVD810可以被连接到存储器819(诸如，RAM、ROM、诸如闪存的低等待时间非易失性存储器和/或其它适当的电子数据存储装置)。
现在参考图8C，本发明可以被实施在高清晰度电视(HDTV)820中。本发明可以实现HDTV820的信号处理和/或控制电路(在图8C中总地以822指示)和/或WLAN接口和/或海量数据存储装置。HDTV820接收有线或无线格式的HDTV输入信号，并且生成用于显示器826的HDTV输出信号。在一些实施方式中，HDTV820的信号处理和/或控制电路822和/或其它电路(未示出)可以处理数据、执行编码和/或加密、执行计算和/或格式化数据和/或执行可能需要的任何其他类型的HDTV处理。
HDTV820可以与以非易失性的方式存储数据的海量数据存储装置827(诸如，光和/或磁存储设备)通信。至少一个HDD可以具有如图8A所示的配置并且/或者至少一个DVD可以具有如图8B所示的配置。HDD可以是包括直径小于约1.8＂的一个或多个盘片的迷你HDD。HDTV820可以被连接到存储器828(诸如，RAM、ROM、诸如闪存的低等待时间非易失性存储器和/或其它适当的电子数据存储装置)。HDTV820还可以支持经由WLAN网络接口829而与WLAN的连接。
现在参考图8D，本发明实现了车辆控制系统830、车辆控制系统的WLAN接口和/或海量数据存储装置。在一些实施例中，本发明实现了传动系控制系统832，该传动系控制系统832接收来自一个或多个传感器(诸如，温度传感器、压力传感器、旋转传感器、气流传感器和/或任何其它适当的传感器)的输入并且/或者生成一个或多个输出控制信号(诸如，发动机操作参数、传送操作参数和/或其它控制信号)。
本发明还可以被实施在车辆830的其它控制系统840中。控制系统840同样可以接收来自输入传感器842的信号和/或向一个或多个输出设备844输出控制信号。在一些实施方式中，控制系统840可以是防抱死制动系统(ABS)、导航系统、远程信息服务系统、车载信息服务系统、车道偏离系统、自适应巡航控制系统、车辆娱乐系统(诸如，立体声系统、DVD、压缩盘等等)中的一部分。还可以预见到其它实施方式。
传动系控制系统832可以与以非易失性的方式存储数据的海量数据存储装置846通信。海量数据存储装置846可以包括光和/或磁存储设备(例如，硬盘驱动器HDD和/或DVD)。至少一个HDD可以具有如图8A所示的配置和/或至少一个DVD可以具有如图8B所示的配置。HDD可以是包括直径小于约1.8＂的一个或多个盘片的迷你HDD。传动系控制系统832可以被连接到存储器847(诸如，RAM、ROM、诸如闪存的低等待时间非易失性存储器和/或其它适当的电子数据存储装置)。传动系控制系统832还可以经由WLAN网络接口848支持与WLAN的连接。控制系统840还可以包括海量数据存储装置、存储器和/或WLAN接口(所有这些均未示出)。
现在参考图8E，本发明可以被实施在蜂窝电话850中，蜂窝电话850可以包括蜂窝天线851。本发明可以实现蜂窝电话850的信号处理和/或控制电路(在图8E中总地以852指示)、WLAN接口和/或海量数据存储装置。在一些实施方式中，蜂窝电话850包括麦克风856、音频输出858(诸如，扬声器和/或音频输出插孔)、显示器860和/或输入设备862(诸如，键区、定位设备、语音致动(voice actuation)和/或其它输入设备)。蜂窝电话850中的信号处理和/或控制电路852和/或其它电路(未示出)可以处理数据、执行编码和/或加密、执行计算、格式化数据和/或执行其它蜂窝电话功能。
蜂窝电话850可以与以非易失性的方式存储数据的海量数据存储装置864(诸如，光和/或磁存储设备，例如，硬盘驱动器HDD和/或DVD)通信。至少一个HDD可以具有如图8A所示的配置和/或至少一个DVD可以具有如图8B所示的配置。HDD可以是包括直径小于约1.8＂的一个或多个盘片的迷你HDD。蜂窝电话850可以被连接到存储器866(诸如，RAM、ROM、诸如闪存的低等待时间非易失存储器和/或其它适当的电子数据存储装置)。蜂窝电话850还可以支持经由WLAN网络接口868而与WLAN的连接。
现在参考图8F，本发明可以被实施在机顶盒880中。本发明可以实现机顶盒880的信号处理和/或控制电路(在图8F中总地以884指示)、WLAN接口和/或海量数据存储装置。机顶盒880接收来自诸如宽带源之类的源的信号并且输出适用于显示器888(诸如，电视机和/或监视器和/或其它视频和/或音频输出设备)的标准和/或高清晰度的音频/视频信号。机顶盒880的信号处理和/或控制电路884和/或其它电路(未示出)可以处理数据、执行编码和/或加密、执行计算、格式化数据和/或执行任何其它机顶盒功能。
机顶盒880可以与以非易失性的方式存储数据的海量数据存储装置890通信。海量数据存储装置890可以包括光和/或磁存储设备(例如，硬盘驱动器HDD和/或DVD)。至少一个HDD可以具有如图8A所示的配置和/或至少一个DVD可以具有如图8B所示的配置。HDD可以是包括直径小于约1.8＂的一个或多个盘片的迷你HDD。机顶盒880可以被连接到存储器894(诸如，RAM、ROM、诸如闪存的低等待时间非易失存储器和/或其它适当的电子数据存储装置)。机顶盒880还可以经由WLAN网络接口896支持与WLAN的连接。
现在参考图8G，本发明可以被包含在媒体播放器872中。本发明可以实现媒体播放器872的信号处理和/或控制电路(在图8G中总地以871指示)、WLAN接口和/或海量数据存储装置。在一些实施方式中，媒体播放器872包括显示器876和/或用户输入877(诸如，键区、触摸板等等)。在一些实施方式中，媒体播放器872可以采用图形用户界面(GUI)，该图形用户界面通常通过显示器876和/或用户输入877来采用菜单、下拉菜单、图标和/或点击(point-and-click)界面。媒体播放器872还包括音频输出875(诸如，扬声器和/或音频输出插孔)。媒体播放器872的信号处理和/或控制电路871和/或其它电路(未示出)可以处理数据、执行编码和/或加密、执行计算、格式化数据和/或执行任何其它媒体播放器功能。
媒体播放器872可以与以非易失性的方式存储诸如被压缩的音频和/或视频内容的数据的海量数据存储装置870通信。在一些实施方式中，被压缩的音频文件包括遵循MP3格式或者其它适当的被压缩的音频和/或视频格式的文件。海量数据存储装置可以包括光和/或磁存储设备(例如，硬盘驱动器HDD和/或DVD)。至少一个HDD可以具有如图8A所示的配置和/或至少一个DVD可以具有如图8B所示的配置。HDD可以是包括直径小于约1.8＂的一个或多个盘片的迷你HDD。媒体播放器872可以被连接到存储器873(诸如，RAM、ROM、诸如闪存的低等待时间非易失存储器和/或其它适当的电子数据存储装置)。媒体播放器872还可以支持经由WLAN网络接口874而与WLAN的连接。
现在参考图8H，本发明可以被实施在包括天线839的因特网协议语音(Voice over Internet Protocol，VoIP)电话883中。本发明可以实现VoIP电话883中的信号处理和/或控制电路(在图8H中总地以882指示)、无线接口和/或海量数据存储装置。在一些实施方式中，VoIP电话883部分地包括麦克风887、音频输出889(诸如，扬声器和/或音频输出插孔)、显示监视器891、输入设备892(诸如，键区、定位设备、语音致动和/或其它输入设备)以及无线保真(Wi-Fi)通信模块886。VoIP电话883的信号处理和/或控制电路882和/或其它电路(未示出)可以处理数据、执行编码和/或加密、执行计算、格式化数据和/或执行任何其它VoIP电话功能。
VoIP电话883可以与以非易失性的方式存储数据的海量数据存储装置502(诸如，光和/或磁存储设备，例如，硬盘驱动器HDD和/或DVD)通信。至少一个HDD可以具有如图8A所示的配置和/或至少一个DVD可以具有如图8B所示的配置。HDD可以是包括直径小于约1.8＂的一个或多个盘片的迷你HDD。VoIP电话883可以被连接到存储器885，该存储器885可以是RAM、ROM、诸如闪存的低等待时间非易失存储器和/或其它适当的电子数据存储装置。VoIP电话883还被配置为通过Wi-Fi通信模块886建立与VoIP网络(未示出)的通信链路。除了上述内容之外，还可以预见到其它实施方式。
本发明的上述实施例是示意性的而非限制性的。各种替代和等同物都是可能的。本发明不受所使用的比较器、计数器、脉冲宽度调制器、驱动器或者过滤器的类型的限制。本发明不受用于建立基准充电和放电电流的放大器的类型的限制。本发明不受振荡器的限制。本发明不受可以处置本公开内容的集成电路的类型的限制。本发明不限于任何特定类型的处理技术，例如，可以制造本公开内容的CMOS、Bipolar或者BICMOS。考虑到本发明，其它增加、减少或者修改都是显而易见的，并且往往落入所附权利要求的范围之内。

Claims (36)

1.一种制造集成电路封装的方法，该方法包括：
将管芯的第一表面附接到传导基板，所述管芯具有至少一个侧表面；
在所述管芯的第二表面上形成至少一个管芯连接器，所述第二表面与所述第一表面相对；
连续设置包括单个整体材料的密封材料，以以所述密封材料来包围所述管芯的至少一个侧表面和所述管芯的所述第二表面的一部分；以及
去除所述密封材料的一部分，以暴露所述至少一个管芯连接器，从而形成布线表面。
2.如权利要求1所述的方法，其中，以所述密封材料来密封没有被接合到所述传导基板或者所述至少一个管芯连接器的所述管芯的表面以及所述至少一个管芯连接器的横向侧面。
3.如权利要求1所述的方法，还包括：
在所述布线表面上形成至少一条导电迹线，其中，所述至少一条导电迹线的特征在于：第一部分与所述至少一个管芯连接器中的一个电通信，且第二部分与封装连接器电通信。
4.如权利要求1所述的方法，其中，所述传导基板包括金属基板。
5.如权利要求3所述的方法，还包括形成焊料掩模层，所述焊料掩模层被耦合到所述布线表面。
6.如权利要求1所述的方法，其中，所述密封材料包括电介质材料。
7.如权利要求6所述的方法，其中，所述电介质材料包括环氧树脂。
8.如权利要求3所述的方法，其中，去除所述密封材料的一部分包括对所述密封材料的暴露部分进行磨削。
9.如权利要求3所述的方法，其中，所述封装连接器包括焊料球。
10.如权利要求3所述的方法，还包括：
在所述布线表面之上形成绝缘层；以及
在所述绝缘层上形成至少一条第二层导电迹线，从而形成具有多层布线的集成电路封装。
11.一种热增强型集成电路封装，包括：
传导基板；
管芯附接材料，该管芯附接材料被形成在所述传导基板上；
管芯，该管芯具有第一表面、至少一个侧表面和与所述第一表面相对的第二表面，其中，所述第一表面相邻于所述管芯附接材料；
在所述管芯的所述第二表面上的至少一个管芯连接器；
密封层，该密封层包括单个整体材料，该单个整体材料被连续地设置为包围所述管芯的所述至少一个侧表面并且位于所述管芯的所述第二表面的至少一部分之上；以及。
形成在所述密封层上的布线层。
12.如权利要求11所述的热增强型集成电路封装，其中，所述密封层从所述管芯的所述第二表面跨越到所述布线层。
13.如权利要求11所述的热增强型集成电路封装，还包括：
第一过孔，该第一过孔从所述布线层通到所述传导基板，其中，所述第一过孔适于与第一电压电势电通信；
第二过孔，该第二过孔从所述布线层通到所述传导基板，其中，所述第二过孔适于与第二电压电势电通信；以及
镀覆层，该镀覆层适于接收焊料并且被耦合到所述布线层。
14.如权利要求13所述的热增强型集成电路封装，还包括电容器，该电容器被耦合到所述传导基板，其中，所述电容器的第一端子与所述第一过孔电通信，且所述电容器的第二端子与所述第二过孔电通信。
15.如权利要求11所述的热增强型集成电路封装，其中，所述传导基板包括铜基板。
16.如权利要求11所述的热增强型集成电路封装，其中，所述至少一个管芯连接器是从由铜凸块和金凸块组成的组中选择的。
17.如权利要求11所述的热增强型集成电路封装，其中，所述密封材料包括电介质材料。
18.一种集成电路封装，包括：
管芯，该管芯包括第一表面和第二表面，所述第一表面被附接到传导基板，并且所述第二表面与所述第一表面相对；
至少一个管芯连接器，所述至少一个管芯连接器被形成在所述管芯的所述第二表面上；以及
密封材料，该密封材料包括单个整体材料，该单个整体材料被连续地设置为包围所述管芯和形成在所述管芯的所述第二表面上的所述至少一个管芯连接器的一部分，
其中，所述密封材料的布线表面包括所述至少一个管芯连接器的暴露部分。
19.如权利要求18所述的集成电路封装，其中，所述单个整体材料被连续地设置为密封没有被接合到所述传导基板或者所述至少一个管芯连接器的所述管芯的表面以及所述至少一个管芯连接器的横向侧面。
20.如权利要求18所述的集成电路封装，其中，所述密封材料包括布线表面，所述布线表面包括：
所述至少一个管芯连接器的暴露部分；以及
形成在所述布线表面上的至少一条导电迹线，其中，所述至少一条导电迹线的特征在于：第一部分与所述至少一个管芯连接器电通信，且第二部分与封装连接器电通信。
21.如权利要求20所述的集成电路封装，还包括焊料掩模层，所述焊料掩模层耦合到所述布线表面。
22.如权利要求18所述的集成电路封装，其中，所述传导基板包括金属基板。
23.如权利要求18所述的集成电路封装，其中，所述密封材料包括电介质材料。
24.如权利要求23所述的集成电路封装，其中，所述电介质材料包括环氧树脂。
25.如权利要求20所述的集成电路封装，其中，所述布线表面是利用磨削处理以去除所述密封材料的一部分而形成的。
26.如权利要求20所述的集成电路封装，其中，所述封装连接器包括焊料球。
27.如权利要求20所述的集成电路封装，还包括：
绝缘层，该绝缘层被形成在所述布线表面之上；以及
至少一条第二层导电迹线，所述至少一条第二层导电迹线被形成在所述绝缘层上以形成具有多层布线的集成电路封装。
28.一种制造集成电路封装的方法，该方法包括：
将管芯的第一表面附接到传导基板，所述管芯具有至少一个侧表面；
在所述管芯的第二表面上形成至少一个管芯连接器，所述第二表面与所述第一表面相对；
连续设置包括单个整体材料的密封材料，以以所述密封材料来包围所述管芯和形成在所述管芯的所述第二表面上的所述至少一个管芯连接器；以及
去除所述密封材料的一部分，以暴露所述至少一个管芯连接器，从而形成布线表面。
29.如权利要求28所述的方法，其中，所述密封材料接触没有被接合到所述传导基板或者所述至少一个管芯连接器的所述管芯的表面以及所述至少一个管芯连接器的横向侧面。
30.如权利要求28所述的方法，其中，所述密封材料包括单个整体材料，该单个整体材料被连续地设置为与所述管芯的所述至少一个侧表面和所述管芯的所述第二表面的所述一部分相接触。
31.如权利要求28所述的方法，还包括：
在所述布线表面上形成至少一条导电迹线，其中，所述至少一条导电迹线的特征在于：第一部分与所述至少一个管芯连接器电通信，且第二部分与封装连接器电通信。
32.如权利要求28所述的方法，其中，所述传导基板包括金属基板。
33.如权利要求28所述的方法，其中，所述密封材料包括电介质材料。
34.如权利要求33所述的方法，其中，所述电介质材料包括环氧树脂。
35.如权利要求31所述的方法，还包括形成焊料掩模层，所述焊料掩模层耦合到所述布线表面。
36.如权利要求31所述的方法，还包括：
在所述布线层之上形成绝缘层；以及
在所述绝缘层上形成至少一条第二层导电迹线，从而形成具有多层布线的集成电路封装。
CN2007800120139A 2006-01-30 2007-01-29 热增强型封装 Active CN101416303B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210124148.7A CN102683228B (zh) 2006-01-30 2007-01-29 热增强型封装

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
US76360906P 2006-01-30 2006-01-30
US60/763,609 2006-01-30
US78899306P 2006-04-03 2006-04-03
US60/788,993 2006-04-03
US11/471,057 2006-06-19
US11/471,057 US7675157B2 (en) 2006-01-30 2006-06-19 Thermal enhanced package
PCT/US2007/002432 WO2007089723A2 (en) 2006-01-30 2007-01-29 Thermal enhanced package

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201210124148.7A Division CN102683228B (zh) 2006-01-30 2007-01-29 热增强型封装

Publications (2)

Publication Number Publication Date
CN101416303A CN101416303A (zh) 2009-04-22
CN101416303B true CN101416303B (zh) 2012-06-20

Family

ID=38322594

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210124148.7A Active CN102683228B (zh) 2006-01-30 2007-01-29 热增强型封装
CN2007800120139A Active CN101416303B (zh) 2006-01-30 2007-01-29 热增强型封装

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201210124148.7A Active CN102683228B (zh) 2006-01-30 2007-01-29 热增强型封装

Country Status (4)

Country Link
US (3) US7675157B2 (zh)
CN (2) CN102683228B (zh)
TW (1) TWI343102B (zh)
WO (1) WO2007089723A2 (zh)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675157B2 (en) * 2006-01-30 2010-03-09 Marvell World Trade Ltd. Thermal enhanced package
JP2008211125A (ja) 2007-02-28 2008-09-11 Spansion Llc 半導体装置およびその製造方法
US7767496B2 (en) 2007-12-14 2010-08-03 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure for encapsulated die having pre-applied protective layer
US9318441B2 (en) 2007-12-14 2016-04-19 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial adhesive over contact pads of semiconductor die
US8343809B2 (en) 2010-03-15 2013-01-01 Stats Chippac, Ltd. Semiconductor device and method of forming repassivation layer with reduced opening to contact pad of semiconductor die
US8183095B2 (en) 2010-03-12 2012-05-22 Stats Chippac, Ltd. Semiconductor device and method of forming sacrificial protective layer to protect semiconductor die edge during singulation
US8456002B2 (en) 2007-12-14 2013-06-04 Stats Chippac Ltd. Semiconductor device and method of forming insulating layer disposed over the semiconductor die for stress relief
US8018043B2 (en) * 2008-03-10 2011-09-13 Hynix Semiconductor Inc. Semiconductor package having side walls and method for manufacturing the same
KR100959604B1 (ko) * 2008-03-10 2010-05-27 주식회사 하이닉스반도체 웨이퍼 레벨 반도체 패키지 및 이의 제조 방법
US8021907B2 (en) 2008-06-09 2011-09-20 Stats Chippac, Ltd. Method and apparatus for thermally enhanced semiconductor package
US8076180B2 (en) 2008-07-07 2011-12-13 Infineon Technologies Ag Repairable semiconductor device and method
EP2228903B1 (en) * 2009-03-09 2011-11-16 Micro Crystal AG Oscillator device comprising a thermally-controlled piezoelectric resonator
US8003445B2 (en) * 2009-03-26 2011-08-23 Stats Chippac Ltd. Integrated circuit packaging system with z-interconnects having traces and method of manufacture thereof
TWI456715B (zh) * 2009-06-19 2014-10-11 Advanced Semiconductor Eng 晶片封裝結構及其製造方法
TWI466259B (zh) * 2009-07-21 2014-12-21 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體的製造方法
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US8003496B2 (en) 2009-08-14 2011-08-23 Stats Chippac, Ltd. Semiconductor device and method of mounting semiconductor die to heat spreader on temporary carrier and forming polymer layer and conductive layer over the die
KR101095119B1 (ko) * 2009-08-19 2011-12-16 삼성전기주식회사 다이 패키지 및 그 제조방법
US20110084372A1 (en) 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8724339B2 (en) 2009-12-01 2014-05-13 Apple Inc. Compact media player
US8569894B2 (en) * 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
US9548240B2 (en) 2010-03-15 2017-01-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming repassivation layer for robust low cost fan-out semiconductor package
TWI411075B (zh) * 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
US8278746B2 (en) 2010-04-02 2012-10-02 Advanced Semiconductor Engineering, Inc. Semiconductor device packages including connecting elements
US8624374B2 (en) 2010-04-02 2014-01-07 Advanced Semiconductor Engineering, Inc. Semiconductor device packages with fan-out and with connecting elements for stacking and manufacturing methods thereof
US9269691B2 (en) * 2010-05-26 2016-02-23 Stats Chippac, Ltd. Semiconductor device and method of making an embedded wafer level ball grid array (EWLB) package on package (POP) device with a slotted metal carrier interposer
US8349658B2 (en) 2010-05-26 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming conductive posts and heat sink over semiconductor die using leadframe
JP2011249582A (ja) * 2010-05-27 2011-12-08 Elpida Memory Inc 半導体装置
US8860193B2 (en) 2010-06-04 2014-10-14 Marvell World Trade Ltd. Pad configurations for an electronic package assembly
US8946890B2 (en) * 2010-10-20 2015-02-03 Marvell World Trade Ltd. Power/ground layout for chips
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9564413B2 (en) * 2011-09-15 2017-02-07 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming semiconductor die with active region responsive to external stimulus
US10096535B2 (en) 2011-12-21 2018-10-09 Intel Corporation Packaged semiconductor die and CTE-engineering die pair
US9721878B2 (en) * 2012-09-28 2017-08-01 Intel Corporation High density second level interconnection for bumpless build up layer (BBUL) packaging technology
US8906743B2 (en) 2013-01-11 2014-12-09 Micron Technology, Inc. Semiconductor device with molded casing and package interconnect extending therethrough, and associated systems, devices, and methods
JP2016012720A (ja) * 2014-06-03 2016-01-21 住友ベークライト株式会社 金属ベース実装基板および金属ベース実装基板実装部材
DE102014117594A1 (de) * 2014-12-01 2016-06-02 Infineon Technologies Ag Halbleiter-Package und Verfahren zu seiner Herstellung
US9515017B2 (en) 2014-12-18 2016-12-06 Intel Corporation Ground via clustering for crosstalk mitigation
US9443921B2 (en) * 2015-02-10 2016-09-13 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US10453827B1 (en) * 2018-05-30 2019-10-22 Cree, Inc. LED apparatuses and methods
CN110544636B (zh) * 2019-08-13 2020-12-18 广东芯华微电子技术有限公司 一种提高foplp芯片线路良率的封装方法
CN115136300A (zh) * 2020-03-16 2022-09-30 华为技术有限公司 电子设备、芯片封装结构及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030102523A1 (en) * 2001-12-03 2003-06-05 Intel Corporation Capacitor having separate terminals on three or more sides and methods of fabrication
CN1424757A (zh) * 2001-12-14 2003-06-18 株式会社日立制作所 半导体器件及其制造方法
CN1457094A (zh) * 2002-05-10 2003-11-19 株式会社日立制作所 半导体器件及其制造方法
US6833609B1 (en) * 1999-11-05 2004-12-21 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5216278A (en) * 1990-12-04 1993-06-01 Motorola, Inc. Semiconductor device having a pad array carrier package
US5291062A (en) * 1993-03-01 1994-03-01 Motorola, Inc. Area array semiconductor device having a lid with functional contacts
TW449844B (en) * 1997-05-17 2001-08-11 Hyundai Electronics Ind Ball grid array package having an integrated circuit chip
JP4547728B2 (ja) * 1999-03-29 2010-09-22 ソニー株式会社 半導体装置及びその製造方法
US20020079572A1 (en) * 2000-12-22 2002-06-27 Khan Reza-Ur Rahman Enhanced die-up ball grid array and method for making the same
US6908784B1 (en) * 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6856009B2 (en) * 2003-03-11 2005-02-15 Micron Technology, Inc. Techniques for packaging multiple device components
JP4303563B2 (ja) * 2003-11-12 2009-07-29 大日本印刷株式会社 電子装置および電子装置の製造方法
US7235877B2 (en) * 2004-09-23 2007-06-26 International Rectifier Corporation Redistributed solder pads using etched lead frame
US7675157B2 (en) * 2006-01-30 2010-03-09 Marvell World Trade Ltd. Thermal enhanced package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6833609B1 (en) * 1999-11-05 2004-12-21 Amkor Technology, Inc. Integrated circuit device packages and substrates for making the packages
US20030102523A1 (en) * 2001-12-03 2003-06-05 Intel Corporation Capacitor having separate terminals on three or more sides and methods of fabrication
CN1424757A (zh) * 2001-12-14 2003-06-18 株式会社日立制作所 半导体器件及其制造方法
CN1457094A (zh) * 2002-05-10 2003-11-19 株式会社日立制作所 半导体器件及其制造方法

Also Published As

Publication number Publication date
US7675157B2 (en) 2010-03-09
CN101416303A (zh) 2009-04-22
TWI343102B (en) 2011-06-01
CN102683228B (zh) 2016-02-17
US8900932B2 (en) 2014-12-02
WO2007089723A3 (en) 2008-06-05
WO2007089723A2 (en) 2007-08-09
US20090269891A1 (en) 2009-10-29
TW200805601A (en) 2008-01-16
US20130011964A1 (en) 2013-01-10
US8357568B2 (en) 2013-01-22
CN102683228A (zh) 2012-09-19
US20070178622A1 (en) 2007-08-02

Similar Documents

Publication Publication Date Title
CN101416303B (zh) 热增强型封装
JP5305265B2 (ja) マイクロ電子ダイ用の配線基板、そのような基板にビアを形成する方法、およびマイクロ電子デバイスをパッケージ化する方法
JP5042623B2 (ja) 半導体デバイス
CN101207117B (zh) 系统级封装体及其制造方法
KR101101499B1 (ko) 다이 적층 시스템 및 방법
US7723852B1 (en) Stacked semiconductor package and method of making same
US20060216868A1 (en) Package structure and fabrication thereof
TWI226689B (en) Chip package and process for forming the same
US9451694B2 (en) Package substrate structure
WO2007026392A1 (ja) 半導体装置およびその製造方法
US10582617B2 (en) Method of fabricating a circuit module
JP2006196709A (ja) 半導体装置およびその製造方法
US7939379B2 (en) Hybrid carrier and a method for making the same
US20060102995A1 (en) Apparatus for stacking electrical components using insulated and interconnecting via
CN116314065A (zh) 包括散热器的半导体封装结构及其制造方法
US7462925B2 (en) Method and apparatus for stacking electrical components using via to provide interconnection
US20050263311A1 (en) Method and apparatus for stacking electrical components using outer lead portions and exposed inner lead portions to provide interconnection
JP2008124072A (ja) 半導体装置
JP2013055367A (ja) 半導体装置
JP3912445B2 (ja) 半導体装置
JP3491606B2 (ja) 半導体デバイスとその製造方法
US8525312B2 (en) Area array quad flat no-lead (QFN) package
JP2004273706A (ja) 電子回路装置
KR100471415B1 (ko) 티비지에이 반도체 패키지
JP2005109419A (ja) 三次元半導体集積回路装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20200424

Address after: Singapore City

Patentee after: Marvell Asia Pte. Ltd.

Address before: Ford street, Grand Cayman, Cayman Islands

Patentee before: Kaiwei international Co.

Effective date of registration: 20200424

Address after: Ford street, Grand Cayman, Cayman Islands

Patentee after: Kaiwei international Co.

Address before: Hamilton, Bermuda

Patentee before: Marvell International Ltd.

Effective date of registration: 20200424

Address after: Hamilton, Bermuda

Patentee after: Marvell International Ltd.

Address before: Babado J San Michael

Patentee before: MARVELL WORLD TRADE Ltd.

TR01 Transfer of patent right