CN103165557B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN103165557B
CN103165557B CN201210480610.7A CN201210480610A CN103165557B CN 103165557 B CN103165557 B CN 103165557B CN 201210480610 A CN201210480610 A CN 201210480610A CN 103165557 B CN103165557 B CN 103165557B
Authority
CN
China
Prior art keywords
semiconductor chip
semiconductor
interarea
pipe core
welding disc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201210480610.7A
Other languages
English (en)
Other versions
CN103165557A (zh
Inventor
金本光
金本光一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103165557A publication Critical patent/CN103165557A/zh
Application granted granted Critical
Publication of CN103165557B publication Critical patent/CN103165557B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本发明提供一种半导体装置。在使管芯焊盘(8d)的下表面(8db)从密封体(4)的下表面(4b)露出的芯片层叠结构的QFP(6)中，将半导体芯片(2)搭载于远离管芯焊盘(8d)的位置(第二层)，其中在半导体芯片(2)的表面形成有由在骨架中至少含有苯并环丁烯作为有机单体的高分子构成的BCB膜，由此即使水分从管芯焊盘(8d)和密封体(4)的界面浸入，也能够延长水分到达该半导体芯片(2)的时间，使吸湿不良的发生变困难。根据本发明，能够抑制半导体装置的可靠性的降低。

Description

半导体装置
技术领域
本发明涉及半导体装置技术，尤其涉及适用于管芯焊盘(die pad)露出型的半导体装置的有效的技术。
背景技术
在例如日本特开2001-358287号公报(专利文献1)中公开了如下结构：在芯片层叠型的半导体装置中，第一半导体芯片的背面以树脂模制状态在与密封树脂表面同一平面上露出。
此外，在例如日本特开2003-318360号公报(专利文献2)中公开了如下结构：在无引脚型的半导体装置中，具有：由绝缘性树脂构成的密封体、搭载有半导体芯片的引板(tub)、在所述密封体的安装面上露出一面的多个引脚、被支承在所述引板的一面上的第一半导体芯片、以及层叠搭载于所述第一半导体芯片上的第二半导体芯片，并且所述引板在所述安装面上露出一面。
此外，在例如日本特开2002-26233号公报(专利文献3)中公开了如下结构：在具有相互层叠并相互电连接的第一半导体芯片及第二半导体芯片的半导体装置中，具有粘着所述第一半导体芯片的第一管芯焊盘、以及粘着所述第二半导体芯片的第二管芯焊盘，并且所述第一管芯焊盘及所述第二管芯焊盘的一部分露出。
专利文献1：日本特开2001-358287号公报
专利文献2：日本特开2003-318360号公报
专利文献3：日本特开2002-26233号公报
发明内容
将引线框架(lead frame)用作搭载有半导体芯片(以后，也简单地称为芯片)的基板的半导体装置(例如，QFP(方形扁平式封装))，与使用了由布线层和绝缘层构成的布线基板的半导体装置(例如，BGA(球栅阵列))相比，能够降低半导体装置的制造成本。
但是，在QFP型的半导体装置中，作为外部端子的引脚配置在半导体装置(密封体)的周缘部，因此在设置与BGA型的半导体装置相同数量的外部端子的情况下，半导体装置的外形尺寸变大(难以小型化、多引脚化)。
因此，本申请发明人研究了以下内容：使搭载有半导体芯片的管芯焊盘(芯片搭载部)从密封半导体芯片的密封体的下表面(安装面)露出，将该管芯焊盘也用作为一个外部端子。
另一方面，近年来，存在半导体装置的高性能化、或搭载有半导体装置的安装基板的小型化的要求。因此，本申请发明人进一步研究了将多个或多种半导体芯片搭载于一个半导体装置内的情况。
评价这种结构的半导体装置的结果是，在半导体装置中产生吸湿不良。本申请发明人在对其原因进行了研究之后发现，由于使管芯焊盘的一部分从密封体露出，因此在密封体和管芯焊盘的界面上发生剥离，水分经由由于该剥离而生成的间隙从外部侵入密封体的内部。
此外得知，上述界面剥离也易在主面上形成有某种保护层(由在骨架中含有苯并环丁烯作为有机单体的高分子构成的膜，例如苯并环丁烯膜(以后，也简单地称为BCB膜))的半导体芯片和密封体的界面上发生。
此外，若水分由于该吸湿不良而到达半导体芯片的主面，则形成在半导体芯片的主面上的电极焊盘被污染。因此，对于例如经由导线(wire)电连接半导体芯片的电极焊盘和引脚的制品，成为该导线从电极焊盘上剥离(断线)的原因(半导体装置的可靠性降低)。
本发明的目的在于提供一种能够抑制半导体装置的可靠性降低的技术。
本申请发明的其他课题及新特征从本说明书的记述及附图可知。
简单地说明用于解决本申请中公开的课题的方法中的代表性的方法的概要如下。
基于代表性的实施方式的半导体装置包括：管芯焊盘、多个引脚、搭载于管芯焊盘上的第一半导体芯片、搭载于第一半导体芯片上的第二半导体芯片、多个第一及第二导电性构件、及以管芯焊盘的下表面露出的方式进行密封的密封体，并且形成在第二半导体芯片的第二主面上的第二保护膜由在骨架中含有苯并环丁烯作为有机单体的高分子构成。
简单地说明由本申请中公开的发明中的代表性的装置得到的效果如下。
能够抑制半导体装置的可靠性的降低。
附图说明
图1是表示本发明实施方式1的半导体装置的结构的一个例子的俯视图。
图2是表示图1的半导体装置的结构的一个例子的仰视图。
图3是透过密封体表示图1的半导体装置的结构的俯视图。
图4是表示沿图3的A-A线切断后的结构的一个例子的剖视图。
图5是表示沿图3的B-B线切断后的结构的一个例子的剖视图。
图6是表示搭载于图1的半导体装置上的第一层的半导体芯片的结构的一个例子的俯视图。
图7是表示沿图6的A-A线切断后的结构的一个例子的局部剖视图。
图8是表示搭载于图1的半导体装置上的第二层的半导体芯片的结构的一个例子的俯视图。
图9是表示沿图8的A-A线切断后的结构的一个例子的剖视图。
图10是表示对图9的BCB膜的分子结构进行表示的结构式的一个例子的俯视图。
图11是表示在图1的半导体装置的组装中使用的引线框架的结构的一个例子的俯视图。
图12是表示图1的引线框架中的一个器件区域的结构的一个例子的局部俯视图。
图13是表示图1的半导体装置的组装中的第一层芯片的管芯键合后的结构的一个例子的局部俯视图。
图14是表示沿图13的A-A线切断后的结构的一个例子的剖视图。
图15是表示沿图13的B-B线切断后的结构的一个例子的剖视图。
图16是表示图1的半导体装置的组装中的第二层芯片的管芯键合(die bonding)后的结构的一个例子的局部俯视图。
图17是表示沿图16的A-A线切断后的结构的一个例子的剖视图。
图18是表示沿图16的B-B线切断后的结构的一个例子的剖视图。
图19是表示图1的半导体装置的组装中的导线键合后的结构的一个例子的局部俯视图。
图20是表示沿图19的A-A线切断后的结构的一个例子的剖视图。
图21是表示沿图19的B-B线切断后的结构的一个例子的剖视图。
图22是表示图1的半导体装置的组装中的树脂模制后的结构的一个例子的局部俯视图。
图23是表示沿图22的A-A线切断后的结构的一个例子的剖视图。
图24是表示沿图22的B-B线切断后的结构的一个例子的剖视图。
图25是表示本发明实施方式2的半导体装置的结构的一个例子的俯视图。
图26是表示图25的半导体装置的结构的一个例子的仰视图。
图27是透过密封体表示图25的半导体装置的结构的俯视图。
图28是表示沿图27的A-A线切断后的结构的一个例子的剖视图。
图29是表示沿图27的B-B线切断后的结构的一个例子的剖视图。
图30是表示搭载于图25的半导体装置上的第三层的半导体芯片的结构的一个例子的俯视图。
图31是表示沿图30的A-A线切断后的结构的一个例子的局部剖视图。
图32是表示图25的半导体装置的组装中的第三层芯片的管芯键合后的结构的一个例子的局部俯视图。
图33是表示沿图32的A-A线切断后的结构的一个例子的剖视图。
图34是表示沿图32的B-B线切断后的结构的一个例子的剖视图。
图35是表示图25的半导体装置的组装中的导线键合后的结构的一个例子的局部俯视图。
图36是表示沿图35的A-A线切断后的结构的一个例子的剖视图。
图37是表示沿图35的B-B线切断后的结构的一个例子的剖视图。
图38是透过密封体表示本发明变形例1的半导体装置的结构的俯视图。
图39是表示沿图38的A-A线切断后的结构的剖视图。
图40是透过密封体表示本发明变形例2的半导体装置的结构的俯视图。
图41是表示沿图40的A-A线切断后的结构的剖视图。
图42是透过密封体表示本发明变形例3的半导体装置的结构的俯视图。
图43是表示沿图42的A-A线切断后的结构的剖视图。
图44是表示沿图42的B-B线切断后的结构的剖视图。
图45是表示安装好本发明实施方式1的半导体装置后的状态的剖视图。
附图标记说明
1 半导体芯片
1a 表面(主面)
1b 背面
1c 电极焊盘
1d 硅基板
1e 半导体元件
1f 氮化硅膜
1g 聚酰亚胺膜(保护膜)
2 半导体芯片
2a 表面(主面)
2b 背面
2c 电极焊盘
2d 硅基板
2e 半导体元件
2f 氮化硅膜
2g 聚酰亚胺膜(保护膜)
2h、2i BCB膜(保护膜)
2j 再布线(布线层)
2k 再配置焊盘(一部分)
3 半导体芯片
3a 表面(主面)
3b 背面
3c 电极焊盘
3d 硅基板
3e 半导体元件
3f 氮化硅膜
3g 聚酰亚胺膜
4 密封体
4a 侧表面
4b 下表面
5a、5b 导线(导电性构件)
6 QFP(半导体装置)
7 苯并环丁烯
8 引线框架
8a 引脚
8aa 上表面
8ab 下表面
8b 外引脚
8ba 下表面
8c 悬挂引线
8d 管芯焊盘
8da 上表面
8db 下表面
8e 内引脚
8ea 上表面
8f 引线条
8g 开口部
8h 连结部
8i 器件区域
8j 框部
8k 连接杆
9 QFP(半导体装置)
10 QFN(半导体装置)
11 芯片键合材料
12 芯片键合材料
13 焊锡材料
具体实施方式
在以下的实施方式中除特别需要时以外，原则上不重复同一或相同部分的说明。
另外，在以下的实施方式中为了方便起见，在必要时分割成多个部分或实施方式进行说明，但除特别明示的情况以外，它们之间并不是相互没有关系的，而是一方是另一方的一部分或全部的变形例、详细情况、补充说明等的关系。
此外，在以下的实施方式中，在言及要素的数量等(包括个数、数值、量、范围等)的情况下，除特别明示的情况及原理上明确限定为特定数量的情况等以外，并不限于其特定数量，可以是特定数量以上也可以是规定数量以下。
另外，在以下的实施方式中，除特别明示的情况及原理上明确是必须的情况等，其构成要素(也包括要素步骤等)并不是必须的。
此外，在以下的实施方式中，关于构成要素，在言及“由A构成”、“由A形成”、“具有A”、“包括A”时，毫无疑问除特别明示了只有该要素的情况等以外，并不排除其以外的要素。同样，在以下的实施方式中，在言及构成要素等的形状、位置关系等时，除特别明示的情况及原理上明确不成立的情况等以外，还包括实质上与该形状等近似或类似的要素等。这一点对于上述数值及范围等也相同。
以下，基于附图详细说明本发明实施方式。需要说明的是，在用于说明实施方式的所有附图中，对具有同一功能的构件标注同一符号，省略重复的说明。此外，存在为了易于理解附图而在俯视图中也标注剖面线的情况。
(实施方式1)
图1是表示本发明实施方式1的半导体装置的结构的一个例子的俯视图，图2是表示图1的半导体装置的结构的一个例子的仰视图，图3是透过密封体表示图1的半导体装置的结构的俯视图，图4是表示沿图3的A-A线切断后的结构的一个例子的剖视图，图5是表示沿图3的B-B线切断后的结构的一个例子的剖视图。此外，图6是表示搭载于图1的半导体装置上的第一层的半导体芯片的结构的一个例子的俯视图，图7是表示沿图6的A-A线切断后的结构的一个例子的局部剖视图，图8是表示搭载于图1的半导体装置上的第二层的半导体芯片的结构的一个例子的俯视图，图9是表示沿图8的A-A线切断后的结构的一个例子的剖视图，图10是表示对图9的BCB膜的分子结构进行表示的结构式的一个例子的俯视图。
首先，说明本实施方式1的半导体装置的结构。
如图1～图3所示，在本实施方式1的半导体装置是多个引脚8a中的、作为外部端子的多个外部引脚8b从密封体4的侧表面4a突出的树脂密封型的半导体装置。详细而言，多个引脚8a分别从密封体4的四个侧表面4a露出。此外，各引脚8b弯曲成形为鸥翼状(gull-wing)。另外，如图2、图4及图5所示，搭载有半导体芯片的管芯焊盘8d的一部分从密封体4的下表面4b露出。
接着，说明所述QFP6的各部位的详细结构。
首先，如图3所示，QFP6包括：平面形状为大致四方形的管芯焊盘(dia pad，引板、芯片搭载部)8d；支承管芯焊盘8d(与管芯焊盘8d连结)的多个悬挂引线(suspend lead)8c；俯视观察时配置在管芯焊盘8d的周围，并且配置在多个悬挂引线8c中相互相邻的悬挂引线8c之间的多个内引脚8e；与内引脚8e一体地相连，并作为外部端子的多个外引脚8b。需要说明的是，如图4所示，内引脚8e具有与后述的导线连接的上表面(导线接合面)8ea。另一方面，外引脚8b具有下表面(安装面)8ba。需要说明的是，管芯焊盘8d的外形尺寸大于第一层的半导体芯片的外形尺寸。换言之，如图3所示，俯视观察时管芯焊盘8d的一部分(周缘部)从第一层的半导体芯片1露出。此外，如图4及图5所示，剖视观察时管芯焊盘8d的一部分(周缘部、侧表面)从第一层的半导体芯片1的周缘部(侧表面)突出。
此外，如图3～图5所示，在QFP6中，在管芯焊盘8d的上表面(芯片搭载面)8da上隔着芯片键合材料11以面朝上状态搭载有半导体芯片1，另外在半导体芯片1上隔着芯片键合材料12同样以面朝上状态搭载有半导体芯片2。
即，半导体芯片1具有表面1a、以及与表面1a相反一侧的背面1b，并以其背面1b与管芯焊盘8d的上表面8da相对的方式搭载于管芯焊盘8d上。另一方面，半导体芯片2也具有表面2a、以及与表面2a相反一侧的背面2b，并以其背面2b与半导体芯片1的表面1a相对的方式搭载于半导体芯片1上。因此，本实施方式1的QFP6是在管芯焊盘8d上层叠两个半导体芯片1、2而成的层叠型的半导体封装。
此外，如图6及图7所示，在下层侧的半导体芯片1的表面1a上形成有多个电极焊盘(键合焊盘)1c、以及未图示的半导体元件(电路元件)1e。多个电极焊盘1c与所述半导体元件1e电连接。
另一方面，如图8及图9所示，在上层侧的半导体芯片2的表面2a上形成有多个电极焊盘2c、以及与所述半导体元件1e不同的未图示的半导体元件(电路元件)2e。多个电极焊盘2c与所述半导体元件2e电连接。
此外，在QFP6中，将管芯焊盘8d用作为公共端子化后的外部端子，成为使管芯焊盘8d的一部分(下表面8db、安装面)从密封体4露出的管芯焊盘露出型。因此，如图2、图4及图5所示，由密封用树脂形成的密封体4以管芯焊盘8d的下表面8db露出的方式密封管芯焊盘8d、半导体芯片1、半导体芯片2、及多根导线5a、5b。
这里，在本实施方式1的QFP6中，搭载于管芯焊盘8d上的第一层的半导体芯片1例如是控制器芯片(DSP(数字信号处理器))。另一方面，层叠于半导体芯片1上的第二层的半导体芯片2例如是SDRAM(同步动态随机存储器)。而且，半导体芯片1进行与QFP6外部的信号的交换、以及半导体芯片2的控制。即，QFP6也是SIP(封装系统)型的半导体装置。因此，控制器芯片(半导体芯片1)具有包括内部接口和外部接口在内的多种功能，因此具有比SDRAM等存储芯片(半导体芯片2)多的端子数(焊盘数)。
因此，如图3所示，半导体芯片1的多个电极焊盘1c在俯视观察时分别沿四方形的表面1a的四边形成。而且，沿半导体芯片1的表面1a的四边分别配置有多个内引脚(引脚8a)8e。即，为了使设置在表面1a上的多个电极焊盘1c分别易与设置在半导体芯片1周围的多个内引脚8e导线连接，沿半导体芯片1的表面1a的四个边设有多个电极焊盘1c。
另一方面，在第二层的半导体芯片2上只沿相对的两边设有多个再配置焊盘2k(与布线层2j中的导线5b连接的部分)。多个再配置焊盘2k分别与多个电极焊盘2c电连接。即，导线5b经由布线层2j与电极焊盘2c电连接。关于半导体芯片2的再配置焊盘2k将在后面详细说明。
需要说明的是，如图3及图6所示，半导体芯片1的多个电极焊盘1c中的、沿与设有半导体芯片2的多个再配置焊盘2k的边并排的边配置的多个电极焊盘1c至少设有两排。即，设置在这两排上的多个电极焊盘1c中的、配置在外侧的多个电极焊盘1c分别经由多根导线5a与多个内引脚8e电连接，而配置在两排中的内侧的多个电极焊盘1c分别经由多根导线5b与上层侧的半导体芯片2的多个再配置焊盘2k电连接。
此外，如图3所示，在QFP6中，从管芯焊盘8d、换言之从QFP6的中央部朝向各角部(沿QFP6的对角线)设有四根支承管芯焊盘8d的悬挂引线8c。而且，在该四根悬挂引线8c中相互相邻的悬挂引线8c之间，并且在俯视观察时管芯焊盘8d和多个内引脚(引脚8a)8e之间设有引线条8f(也称为汇流条)。
即，在多个内引脚8e和管芯焊盘8d之间的位置经由俯视观察时呈狭缝状的开口部8g设有引线条8f。引线条8f与悬挂引线8c一体地形成，并且经由连结部8h(参照图12)也与作为公共化端子的管芯焊盘8d一体地相连，因此在将管芯焊盘8d用作电源电位或基准电位等的公共化端子的情况下，引线条8f也成为相同的电源电位或基准电位。
因此，通过在多个部位经由导线5a倒装键合半导体芯片1的多个基准电位(以下，称为GND)用的电极焊盘1c和引线条8f，能够减少GND用的外部端子(外引脚8b)的数量。
换言之，通过减少GND用的外部端子的数量，能够减少外引脚8b的根数从而谋求QFP6的小型化。此外，通过减少GND用的外部端子的数量，能够将其减少部分的外部端子分配成其他功能的端子，其结果是，能够谋求QFP6的高性能化(高集成化)。
需要说明的是，如图4及图5所示，各引线条8f剖视观察时配置在管芯焊盘8d所在的高度H1和引脚(内引脚8e)所在的高度H2之间的位置(高度)H3。
这是在连结管芯焊盘8d和引线条8f的图12所示的连结部8h处实施弯折加工，使引线条8f的高度成为在管芯焊盘8d和内引脚8e之间的高度而成的。
由此，能够提高对引线条8f进行倒装键合时的二次键合的位置而接近芯片表面的高度，其结果是，能够提高倒装键合中的导线连接性。
需要说明的是，半导体芯片1、2例如由硅(Si)形成。此外，由内引脚8e和外引脚8b构成的多个引脚8a、管芯焊盘8d、多个悬挂引线8c及引线条8f例如由铜(Cu)等金属形成。另外，导线5a、5b例如由金(Au)或铜(Cu)形成。此外，密封体4例如由环氧类热固性树脂形成。
接着，说明搭载于QFP6上的半导体芯片1、2。
在本实施方式1的QFP6中，搭载于第一层的半导体芯片1是控制器芯片，由于如前所述焊盘数(端子数)较多，因此如图6所示多个电极焊盘1c分别沿四个边分开配置。此外，如图7所示，半导体芯片1包括：硅基板1d、形成在其表面1a上的氮化硅膜(SiN)1f、及以露出键合用的多个电极焊盘1c的方式形成在氮化硅膜1f上的聚酰亚胺膜(保护膜、绝缘膜)1g。
另一方面，层叠于半导体芯片1上的第二层的半导体芯片2是SDRAM，如图8所示，在该SDRAM上设有多个电极焊盘2c、与这些电极焊盘2c电连接的再布线(布线层)2j、以及与所述再布线2j电连接的再配置焊盘2k。需要说明的是，该再配置焊盘2k由再布线(布线层)2j的一部分构成。此外，多个再配置焊盘2k沿相互对置的两个边设置，在本实施方式中，分别沿平面形状为长方形的半导体芯片2的两个短边设置。此外，如图9所示，半导体芯片2包括：硅基板2d；形成在其表面2a上的氮化硅膜(SiN)2f；以露出多个电极焊盘2c的方式形成在氮化硅膜2f上的聚酰亚胺膜2g；及以露出多个电极焊盘2c的方式形成在聚酰亚胺膜2g上，并与聚酰亚胺膜1g、2g不同的BCB膜(保护膜、绝缘膜)2h。另外，如前所述，在半导体芯片2的表面2a上具有：多个电极焊盘2c、与这些电极焊盘2c电连接的再布线(布线层)2j、由所述再布线2j的一部分构成的再配置焊盘2k、以露出多个电极焊盘2c及再配置焊盘2k的方式形成在再布线2j上的BCB膜(保护膜、绝缘膜)2i。需要说明的是，在本实施方式中，作为配置在半导体芯片2的表面2a和再布线2j之间的绝缘膜，以氮化硅膜2f、聚酰亚胺膜2g及BCB膜2h的三层结构进行了说明，但并不限于此，也可以不配置聚酰亚胺膜2g。此外，在本实施方式中，说明了多个电极焊盘2c及再配置焊盘2k从BCB膜2i露出的结构，但也可以用BCB膜2i覆盖除再配置焊盘2k以外的部分。
这里，BCB膜2h、2i是由作为有机单体至少在骨架中含有图10的结构式所示的苯并环丁烯7的高分子构成的膜。需要说明的是，苯并环丁烯7是多环芳香烃的一种，是在苯环上结合环丁烷而成的，能够用于低介电常数的绝缘膜。另一方面，形成聚酰亚胺膜1g、2g的聚酰亚胺是在主链中具有酰亚胺键的高分子。
需要说明的是，BCB膜2h、2i具有与树脂的紧贴力小于聚酰亚胺膜，但介电常数也小于聚酰亚胺膜的特征。因此，将BCB膜2h、2i用作配置在高密度地设有布线的部位处的布线之间的绝缘膜时效果更好。
如图8所示，在本实施方式1的半导体芯片2(SDRAM)的表面2a上高密度地设有多个再布线2j。这些再布线2j例如由金(Au)形成，并且成为用于向分别与各电极焊盘2c相对应的再配置焊盘2k引出的引出布线，因此长度较长。即，在半导体芯片2的表面2a上以狭窄的间隔高密度地并排设置有长度较长，且由金形成的再布线2j，因此若将介电常数不低的绝缘膜用作覆盖再布线2j的绝缘膜，则再布线2j中的导体损耗变大，半导体芯片2的特性降低。
但是，通过如本实施方式1的QFP6那样，将BCB膜2h、2i用作覆盖半导体芯片2中的再布线2j的绝缘膜，能够维持再布线2j中的导体损耗较小，能够减少通过再布线2j的信号的损失从而抑制半导体芯片2的特性的降低。
需要说明的是，在图9所示的半导体芯片2中，作为配置在再布线2j和氮化硅膜2f之间的绝缘膜，表示了配置BCB膜2h和聚酰亚胺膜2g两种绝缘膜的情况，但配置在再布线2j和氮化硅膜2f之间的绝缘膜也可以只是BCB膜。
接着，说明在本实施方式1的QFP6的半导体芯片2(SDRAM)中设置再布线2j的理由。
SDRAM(半导体芯片2)基本上是与各种控制器芯片(半导体芯片1)相对应的存储芯片，但由于控制器芯片的存储器用接口的位置根据芯片种类而各种不同，因此在本实施方式1的QFP6中，使用在SDRAM的一方对焊盘(表面电极)的位置进行再配置的技术。即，使SDRAM的焊盘的位置对应所使用的控制器芯片(半导体芯片1)的存储器用接口的位置来再配置导线键合用的焊盘的位置。
因此，在本实施方式1的QFP6中，对应控制器芯片(半导体芯片1)的存储器用接口的位置地改变SDRAM(半导体芯片2)的电极焊盘2c的位置。即，如图8所示，在SDRAM(半导体芯片2)中，以与半导体芯片1的四方形的表面1a的任意相对的两边相对应的方式，只沿相对的两边设有多个作为导线键合用的键合焊盘的再配置焊盘(一部分)2k。即，将多个电极焊盘2c分别借助多个再布线2j再配置于多个再配置焊盘2k的位置，使半导体芯片1的电极焊盘1c和半导体芯片2的再配置焊盘2k、以及半导体芯片1的电极焊盘1c和内引脚8e能够容易地借助导线键合而进行连接。
根据以上说明，在本实施方式1的QFP6中，在SDRAM(半导体芯片2)上形成有再布线2j，因此，将BCB膜2h、2i用作覆盖该再布线2j的绝缘膜。
但是，如前所述，BCB膜2h、2i具有与树脂的紧贴力小于聚酰亚胺膜的特征。本实施方式1的QFP6是管芯焊盘露出型，因此是由于水分从管芯焊盘8d和树脂的界面浸入而易于引起由于界面剥离导致的吸湿不良的结构。
但是，通过将形成有与树脂的紧贴力较低的BCB膜2h、2i的SDRAM(半导体芯片2)配置在上层侧(密封体4中的高度方向的中央附近)，能够使SDRAM(半导体芯片2)的位置远离导致界面剥离的可能性很高的管芯焊盘8d，能够增加对QFP6中的吸湿不良的容限。
接着，说明本实施方式1的QFP(半导体装置)6的制造方法。
图11是表示在图1的半导体装置的组装中使用的引线框架的结构的一个例子的俯视图，图12是表示图1的引线框架中的一个器件区域的结构的一个例子的局部俯视图，图13是表示图1的半导体装置的组装中的第一层芯片的管芯键合后的结构的一个例子的局部俯视图，图14是表示沿图13的A-A线切断后的结构的一个例子的剖视图，图15是表示沿图13的B-B线切断后的结构的一个例子的剖视图。另外，图16是表示图1的半导体装置的组装中的第二层芯片的管芯键合后的结构的一个例子的局部俯视图，图17是表示沿图16的A-A线切断后的结构的一个例子的剖视图，图18是表示沿图16的B-B线切断后的结构的一个例子的剖视图，图19是表示图1的半导体装置的组装中的导线键合后的结构的一个例子的局部俯视图。此外，图20是表示沿图19的A-A线切断后的结构的一个例子的剖视图，图21是表示沿图19的B-B线切断后的结构的一个例子的剖视图，图22是表示图1的半导体装置的组装中的树脂模制后的结构的一个例子的局部俯视图，图23是表示沿图22的A-A线切断后的结构的一个例子的剖视图，图24是表示沿图22的B-B线切断后的结构的一个例子的剖视图。
首先，准备图11所示的多个器件区域8i相连而形成的薄板状的引线框架8。需要说明的是，器件区域8i是形成一个QFP6的区域，在本实施方式1中，为了方便起见，使用表示一个器件区域8i的图来说明QFP6的组装。
如图12所示，在器件区域8i上形成有：一个管芯焊盘(芯片搭载部)8d；支承该管芯焊盘8d的多个悬挂引线8c；配置在管芯焊盘8d的周围，并且配置在多个悬挂引线8c中相互相邻的悬挂引线8c之间的多个内引脚8e；以及与内引脚8e一体地形成的多个外引脚8b。
另外，在管芯焊盘8d的周围经由开口部8g设置有借助连结部8h而与管芯焊盘8d相连的引线条8f。引线条8f与悬挂引线8c也一体地相连。
需要说明的是，如图11及图12所示，各器件区域8i被框部8j包围，多个外引脚8b或多个悬挂引线8c被框部8j支承。
此外，引线框架8例如由铜(Cu)等金属形成。
首先，准备具有如前所述的多个器件区域8i的薄板状的引线框架8。
之后，进行管芯键合。在管芯键合工序中，首先如图13～图15所示，将作为第一层半导体芯片1的控制器芯片搭载于管芯焊盘8d上，之后，如图16～图18所示，将作为第二层半导体芯片2的SDRAM搭载(层叠)于半导体芯片1上。
此时，在半导体芯片1及半导体芯片2中，以各自的表面1a、2a朝向上方的方式将两芯片都以面朝上状态搭载。即，首先，在管芯焊盘8d的上表面8da上以使表面1a朝向上方(管芯焊盘8d的上表面8da与半导体芯片1的背面1b相对)的方式搭载半导体芯片1，之后，在半导体芯片1上以使表面2a朝向上方(半导体芯片1的表面1a与半导体芯片2的背面2b相对)的方式搭载(层叠)半导体芯片2。
需要说明的是，半导体芯片1中，如图6所示沿其表面1a的四个边分别形成有多个电极焊盘1c，并且如图7所示在表面1a的各电极焊盘1c的周围形成有聚酰亚胺膜1g。即，在半导体芯片1的表面1a上以多个电极焊盘1c露出的方式形成有聚酰亚胺膜1g。
另一方面，如图8及图9所示，在半导体芯片2的表面2a上形成有：多个电极焊盘2c、多个再配置焊盘2k、电连接电极焊盘2c和再配置焊盘2k的多个再布线2j、以及覆盖再布线2j的BCB膜2h、2i。
因此，在本实施方式1的键合工序中，将表面1a被聚酰亚胺膜1g覆盖的半导体芯片1搭载于第一层，将表面2a被BCB膜2h、2i覆盖的半导体芯片2搭载于第二层。即，由于QFP6是管芯焊盘露出型，因此以将使用了与树脂的紧贴力较低(易引起吸湿不良)的BCB膜2h、2i的半导体芯片2配置在远离易成为吸湿主要原因的管芯焊盘8d的位置(尽量远离管芯焊盘8d的位置)的方式进行键合。由此，在键合工序结束的时刻实施吸湿不良的对策。
之后，进行导线键合(wire bonding)。如图19～图21所示，在导线键合工序中，分别经由导电性构件电连接半导体芯片1的电极焊盘1c和内引脚8e、半导体芯片的电极焊盘1c和引线条8f、及半导体芯片2的电极焊盘2c和半导体芯片1的电极焊盘1c。需要说明的是，在本实施方式中，导电性构件为导线5a、5b。
此外，在所述导线键合中，首先进行芯片间的导线键合，之后进行芯片引脚间的导线键合。此时，在芯片引脚间的导线键合中，优选以各导线环的高度从低到高的顺序进行导线键合。例如在图19～图21所示的结构的情况下，首先借助导线5b连接半导体芯片2的电极焊盘2c和半导体芯片1的电极焊盘1c。之后，借助导线5a连接半导体芯片1的电极焊盘1c和引线条8f，最后连接半导体芯片1的电极焊盘1c和内引脚8e。然而，毫无疑问的是由于对未图示的毛细管的导线键合时的动作的影响等，也可以改变所述导线键合的顺序。此外，关于导线5a，采用所谓的正键合方式，即：在将导线5a的一部分连接于第一层的半导体芯片1之后，将导线5a的另一部分连接于引线条8f、或内引脚8e。另一方面，关于导线5b，也采用所谓的正键合方式，即：在将导线5b的一部分连接于第二层的半导体芯片2之后，将导线5b的另一部分连接于第一层的半导体芯片1。这里，如上所述，在本实施方式中，与电源电位或基准电位用的导线连接的部分(引线条8f)位于比管芯焊盘8d的上表面8da高的位置(半导体芯片1的表面1a和背面1b之间)。因此，在在导线键合工序中采用了正键合方式的情况下，即使在二次键合侧(这里为引线条8f)也易连接电源电位或基准电位用的导线。
之后，进行树脂模制。在树脂模制工序中，例如使用环氧类的热固性树脂，如图22～图24所示在每个各器件区域8i形成密封体4。此时，由于QFP6是管芯焊盘露出型，因此以管芯焊盘8d的下表面8db露出的方式密封管芯焊盘8d、半导体芯片1、半导体芯片2、多个内引脚8e、多个悬挂引线8c、多根导线5a及导线5b。成为多个外引脚8b从密封体4的各侧表面4a突出的状态。
之后，进行连接杆切断。在连接杆切断工序中，切断连结相邻的外引脚8b的连接杆8k，分离相邻的外引脚8b。
之后，进行去飞边。在本实施方式1的去飞边(Trimming)工序中，例如通过喷水方式进行去飞边。通过采用喷水方式，能够减少对封装主体的损伤。
此外，即使采用喷水方式，由于在本实施方式1的QFP6中在键合工序结束的时刻实施了吸湿不良对策，因此能够避免吸湿不良的问题。
之后，进行电镀形成。在电镀工序中，对从密封体4突出的多个外引脚8b及管芯焊盘8d的下表面8db实施例如锡-铋系等的外包覆电镀。
之后，进行切断成形。在切断成形工序中，将多个外引脚8b从引线框架8的框部8j上切断分离，并且弯曲成形为鸥翼状。由此单片化完成。
之后，进行标记。在标记工序中，在密封体4的表面例如使用激光等对其制造履历等进行标记。
之后，进行检测(分类)。在检测(分类)工序中，进行组装好的QFP6的电特性检测，进行良品和不良品的分类。
之后，进行烘烤处理。在本烘烤处理工序中，例如在125℃下对QFP6加热处理大约16小时。由此，能够除去QFP6内所包含的水分，因此能够增加对吸湿不良的容限。此外，也能够实施QFP6的弯曲对策。特别是作为封装尺寸较大的半导体装置的弯曲对策更有效。
需要说明的是，本烘烤处理优选在从树脂模制工序结束后开始的规定时间内进行，至少在出货时的捆包前进行。
之后，进行外观扫描。这里，借助扫描器检查QFP6的外观，由此QFP6的组装完成。
之后，以不使湿气进入QFP6内部的方式捆包(防湿捆包)完成的QFP6。之后，如图45所示，经由焊锡材料13将该QFP6安装(回流安装)于母板等。此时，在本实施方式1的QFP6中，具有BCB膜2h、2i的半导体芯片2配置在远离管芯焊盘8d的位置，对QFP6的吸湿不良的容限增加，因此能够使QFP6的吸湿不良的发生变困难。
另外，由于在QFP6的组装的键合工序结束的时刻实施了吸湿不良对策，因此在组装中，即使假设在较早的阶段发生吸湿不良，也能够抑制半导体芯片1、2的铝制的电极焊盘1c、2c的腐蚀的发生。
根据本实施方式1的QFP6，在半导体芯片1上搭载有半导体芯片2的芯片层叠型，且使管芯焊盘8d的下表面8db从密封体4的下表面4b露出的结构的半导体封装(QFP6)中，将形成有由至少在骨架中含有苯并环丁烯7作为有机单体的高分子构成的BCB膜2h、2i的半导体芯片2配置在远离管芯焊盘8d的位置，由此即使水分从管芯焊盘8d和密封体4的界面浸入，水分到达该半导体芯片2也需要时间。
即，在管芯焊盘露出型的QFP6的管芯焊盘8d上层叠的半导体芯片1、2中，将形成有BCB膜2h、2i的半导体芯片2搭载于第二层，由此半导体芯片2位于比半导体芯片1远离管芯焊盘8d的位置，因此即使水分从管芯焊盘8d和密封体4的界面浸入，也能够延长水分到达该半导体芯片2的时间。即，能够增加对QFP6中的吸湿不良的容限。
由此，能够使吸湿不良的发生变困难，因此能够抑制QFP6的可靠性的降低。
此外，由于是层叠多个(在本实施方式1中为两个)半导体芯片的结构，因此与平置多个半导体芯片的结构相比，半导体芯片搭载区域较少即可，其结果是，能够实现QFP6的小型化。
此外，通过使管芯焊盘8d的下表面8db从密封体4的下表面4b露出，能够将管芯焊盘8d用作GND或电源等公共化端子，从而用为一个外部端子来使用，因此能够增加QFP6的端子数，能够实现QFP6的多引脚化。
另外，设置有与管芯焊盘8d相连的引线条8f，由此能够在引线条8f上进行倒装键合，因此能够进一步增加公共化的端子数，能够进一步谋求QFP6的多引脚化。
此外，由于能够增加QFP6的端子数，因此在考虑固定端子数的情况下，能够减小QFP6的外形尺寸。即，能够实现QFP6的小型化。
此外，由于通过芯片层叠而搭载多个或多种半导体芯片，因此能够实现QFP6的高性能化(高集成化)。
(实施方式2)
图25是表示本发明实施方式2的半导体装置的结构的一个例子的俯视图，图26是表示图25的半导体装置的结构的一个例子的仰视图，图27是透过密封体表示图25的半导体装置的结构的俯视图，图28是表示沿图27的A-A线切断后的结构的一个例子的剖视图，图29是表示沿图27的B-B线切断后的结构的一个例子的剖视图。另外，图30是表示搭载于图25的半导体装置上的第三层的半导体芯片的结构的一个例子的俯视图，图31是表示沿图30的A-A线切断后的结构的一个例子的局部剖视图。
本实施方式2的半导体装置与实施方式1的QFP6相同，是芯片层叠型，且管芯焊盘露出型的半导体装置，但与实施方式1的QFP6的不同点为，搭载(层叠)有三个半导体芯片，在本实施方式2中，作为所述半导体装置的一个例子，列举QFP9进行说明。
图25～图29所示的本实施方式2的QFP9是在实施方式1的QFP6中的第二层的半导体芯片2上层叠半导体芯片3而成的，管芯焊盘8d的下表面8db在密封体4的下表面4b露出等除层叠有半导体芯片3以外的结构与实施方式1的QFP6相同。
即，如图28及29所示，在QFP9中，在管芯焊盘8d上搭载有第一层的半导体芯片1(控制器芯片)，在半导体芯片1上层叠有半导体芯片2(SDRAM)，另外在半导体芯片2上层叠有半导体芯片3。半导体芯片3例如是闪存(非易失性存储器)。
如图30及31所示，半导体芯片3具有表面3a和与其相反一侧的背面3b，在表面3a上形成有多个电极焊盘(键合焊盘)3c，并且形成有未图示的半导体元件(电路元件)3e，多个电极焊盘3c与所述半导体元件3e电连接。
此外，如图31所示，半导体芯片3包括：硅基板3d、形成在其表面3a上的氮化硅膜(SiN)3f、及以露出键合用的多个电极焊盘3c的方式形成在氮化硅膜3f上的聚酰亚胺膜(保护膜、绝缘膜)3g。
需要说明的是，在本实施方式2的QFP9中，在第二层的半导体芯片(SDRAM)2上层叠有第三层的半导体芯片(闪存)3，因此如图27所示第二层的半导体芯片2的多个电极焊盘2c的一部分形成在俯视观察时与半导体芯片3重叠的位置。即，第二层的半导体芯片2的多个电极焊盘2c中的一部分电极焊盘2c成为隐藏在第三层的半导体芯片3下方的配置状态，这些电极焊盘2c俯视观察时不露出。
因此，由于配置成隐藏在第三层的半导体芯片3下方的状态，因此不能对这些电极焊盘2c进行导线键合。
因此，在半导体芯片(SDRAM)2中，与实施方式1的结构相同，如图8及图9所示在表面2a上形成有再布线2j。即，借助再布线2j将多个电极焊盘2c在能够进行导线键合的位置进行再配置。在图27所示的结构中，由再布线2j分别引出多个电极焊盘2c，俯视观察时沿图8的表面2a的露出的两个相对的边形成有多个再配置焊盘2k，多个电极焊盘2c和多个再配置焊盘2k分别被再布线2j电连接。即，在半导体芯片2中，再布线(布线层)2j的再配置焊盘2k形成在俯视观察时与第三层的半导体芯片3不重叠的位置。
此外，如实施方式1中说明的那样，在半导体芯片2的表面2a上以狭窄的间隔高密度地并排设置有长度较长，且由金形成的再布线2j，因此作为覆盖再布线2j的绝缘膜形成有介电常数较低的BCB膜2h、2i。
需要说明的是，由于本实施方式2的QFP9也是管芯焊盘露出型，因此与实施方式1的QFP6相同，需要对来自管芯焊盘8d的吸湿采取对策，在本实施方式2的QFP9中，也将具有BCB膜2h、2i的半导体芯片2配置在远离管芯焊盘8d的位置。
即，将具有BCB膜2h、2i的半导体芯片2远离管芯焊盘8d配置在第二层(从管芯焊盘侧开始)。
需要说明的是，QFP9是层叠三个半导体芯片的结构，在第三层的半导体芯片3之上配置有密封体4的一部分，但由于是三层芯片结构，因此第三层的芯片表面易位于距离密封体表面较近的位置。因此，考虑远离管芯焊盘8d的情况及来自密封体表面的吸湿，在三层芯片结构的情况下，优选在中层(第二层)的位置配置具有BCB膜2h、2i的半导体芯片(SDRAM)2。
其结果是，半导体芯片2位于远离管芯焊盘8d的位置，并且也远离密封体表面，因此即使水分从管芯焊盘8d和密封体4的界面或密封体表面浸入，也能够延长水分到达该半导体芯片2的时间。即，能够增加对三层芯片结构的QFP9中的吸湿不良的容限。
由此，能够使吸湿不良的发生变困难，因此能够抑制QFP9的可靠性的降低。
本实施方式2的QFP9的其他结构与实施方式1的QFP6相同，因此省略其重复的说明。
接着，说明QFP9的组装。
由于QFP9是三层芯片结构，因此与实施方式1的QFP6的组装的不同点为追加第三层的半导体芯片3的管芯键合和对该半导体芯片3的导线键合。
在QFP9的组装中，与实施方式1的QFP6相同，首先准备图11所示的多个器件区域8i相连而形成的薄板状的引线框架8。需要说明的是，器件区域8i是形成一个QFP9的区域，在本实施方式2中为了方便起见，也使用表示一个器件区域8i的图来说明QFP9的组装。
如图12所示，准备薄板状的引线框架8，其中在在该引线框架8的器件区域8i上具有：一个管芯焊盘(芯片搭载部)8d；支承该管芯焊盘8d的多个悬挂引线8c；配置在管芯焊盘8d的周围，并且配置在多个悬挂引线8c中相互相邻的悬挂引线8c之间的多个内引脚8e；以及与内引脚8e一体地形成的多个外引脚8b。
此外，在管芯焊盘8d的周围经由开口部8g设置有借助连结部8h而与管芯焊盘8d相连的引线条8f。引线条8f与悬挂引线8c也一体地相连。
需要说明的是，如图11及图12所示，各器件区域8i被框部8j包围，多个外引脚8b或多个悬挂引线8c被框部8j支承。
此外，引线框架8例如由铜(Cu)等金属形成。
之后，进行管芯键合。在管芯键合工序中，首先如图13～图15所示，将作为第一层半导体芯片1的控制器芯片搭载于管芯焊盘8d上，之后，如图16～图18所示，将作为第二层半导体芯片2的SDRAM搭载(层叠)于半导体芯片1上，另外，如图32～图34所示将作为第三层半导体芯片3的闪存搭载(层叠)于半导体芯片2上。
此时，半导体芯片1、半导体芯片2及半导体芯片3都以各自的表面1a、2a、3a朝向上方的方式以面朝上状态搭载。即，首先，在管芯焊盘8d的上表面8da上以使表面1a朝向上方(管芯焊盘8d的上表面8da与半导体芯片1的背面1b相对)的方式搭载半导体芯片1，之后，在半导体芯片1上以使表面2a朝向上方(半导体芯片1的表面1a与半导体芯片2的背面2b相对)的方式搭载(层叠)半导体芯片2。另外，在半导体芯片2上以使表面3a朝向上方(半导体芯片2的表面2a与半导体芯片3的背面3b相对)的方式搭载(层叠)半导体芯片3。
需要说明的是，半导体芯片1中，如图6所示沿其表面1a的四个边分别形成有多个电极焊盘1c，并且如图7所示在表面1a的各电极焊盘1c的周围形成有聚酰亚胺膜1g。即，在半导体芯片1的表面1a上以多个电极焊盘1c露出的方式形成有聚酰亚胺膜1g。
另一方面，如图8及图9所示，在半导体芯片2的表面2a上形成有：多个电极焊盘2c、多个再配置焊盘2k、电连接电极焊盘2c和再配置焊盘2k的多个再布线2j、以及覆盖再布线2j的BCB膜2h、2i。
此外，半导体芯片3是与半导体芯片1的截面结构相同的结构，如图31所示，在表面3a的各电极焊盘3c的周围形成有聚酰亚胺膜3g。即，在半导体芯片3的表面3a上以多个电极焊盘3c露出的方式形成有聚酰亚胺膜3g。
因此，在本实施方式2的键合工序中，将表面1a被聚酰亚胺膜1g覆盖的半导体芯片1搭载于第一层，将表面2a被BCB膜2h、2i覆盖的半导体芯片2搭载于第二层，另外将表面3a被聚酰亚胺膜3g覆盖的半导体芯片3搭载于第三层。
即，由于QFP9也是管芯焊盘露出型，因此将使用了与树脂的紧贴力较低(易引起吸湿不良)的BCB膜2h、2i的半导体芯片2配置在远离管芯焊盘8d的位置，并且配置在也远离密封体表面的中层的第二层。由此，在键合工序结束的时刻实施吸湿不良的对策。
之后，进行导线键合。在导线键合工序中，分别通过导线键合如图19～图21所示电连接半导体芯片1的电极焊盘1c和内引脚8e、半导体芯片的电极焊盘1c和引线条8f、半导体芯片2的电极焊盘2c和半导体芯片1的电极焊盘1c、以及如图35～37所示电连接半导体芯片3的电极焊盘3c和半导体芯片1的电极焊盘1c。
需要说明的是，在所述导线键合中，首先进行芯片间的导线键合，之后进行芯片引脚间的导线键合。此时，在芯片引脚间的导线键合中，优选以各导线环的高度从低到高的顺序进行导线键合。例如在QFP9的导线键合的情况下，首先借助导线5b连接半导体芯片3的电极焊盘3c和半导体芯片1的电极焊盘1c，进而借助导线5b连接半导体芯片2的电极焊盘2c和半导体芯片1的电极焊盘1c。之后，借助导线5a连接半导体芯片1的电极焊盘1c和引线条8f，最后连接半导体芯片1的电极焊盘1c和内引脚8e。然而，毫无疑问的是由于对未图示的毛细管的导线键合时的动作的影响等，也可以改变所述导线键合的顺序。
之后，进行树脂模制。在树脂模制工序中，例如使用环氧类的热固性树脂，在每个各器件区域8i形成图28及图29所示的密封体4。此时，由于QFP9也是管芯焊盘露出型，因此以管芯焊盘8d的下表面8db露出的方式密封管芯焊盘8d、半导体芯片1、半导体芯片2、半导体芯片3、多个内引脚8e、多个悬挂引线8c、多根导线5a及导线5b。成为多个外引脚8b从密封体4的各侧表面4a突出的状态。
之后，进行连接杆切断。在连接杆切断工序中，切断图35所示的连结相邻的外引脚8b的连接杆8k，分离相邻的外引脚8b。
之后，进行去飞边。在本实施方式1的去飞边工序中，例如通过喷水方式进行去飞边。通过采用喷水方式，能够减少对封装主体的损伤。
此外，即使采用喷水方式，由于在本实施方式2的QFP9中在键合工序结束的时刻实施了吸湿不良对策，因此能够避免吸湿不良的问题。
之后，进行电镀形成。在电镀工序中，对从密封体4突出的多个外引脚8b及管芯焊盘8d的下表面8db实施例如锡-铋系等的外包覆电镀。
之后，进行切断成形。在切断成形工序中，将多个外引脚8b从引线框架8的框部8j上切断分离，并且弯曲成形为鸥翼状。由此单片化完成。
之后，进行标记。在标记工序中，在密封体4的表面例如使用激光等对其制造履历等进行标记。
之后，进行检测(分类)。在检测(分类)工序中，进行组装好的QFP6的电特性检测，进行良品和不良品的分类。
之后，进行烘烤处理。在本烘烤处理工序中，例如在125℃下加热处理QFP6大约16小时。由此，能够除去QFP9内所包含的水分，因此能够增加对吸湿不良的容限。此外，能够实施QFP9的弯曲对策。特别是作为封装尺寸较大的半导体装置的弯曲对策更有效。
需要说明的是，本烘烤处理优选在从树脂模制工序结束后开始的规定时间内进行，至少在出货时的捆包前进行。
之后，进行外观扫描。这里，借助扫描器检查QFP9的外观，由此QFP9的组装完成。
之后，以不使湿气进入QFP9内部的方式捆包(防湿捆包)完成的QFP9。之后，经由焊锡材料13(参照图45)将该QFP9安装(回流安装)于母板等。此时，在本实施方式2的QFP9中，具有BCB膜2h、2i的半导体芯片2配置在远离管芯焊盘8d及密封体表面的位置，对QFP9的吸湿不良的容限增加，因此能够使QFP9的吸湿不良的发生变困难。
另外，由于在QFP9的组装的键合工序结束的时刻实施了吸湿不良对策，因此在组装中，即使假设在较早的阶段发生吸湿不良，也能够抑制半导体芯片1、2、3的铝制的电极焊盘1c、2c、3c的腐蚀的发生。
在本实施方式2的QFP9中，将形成有BCB膜2h、2i的半导体芯片2配置在远离管芯焊盘8d及密封体表面的第二层的位置，由此即使水分从管芯焊盘8d和密封体4的界面、或者密封体表面浸入，水分到达该半导体芯片2也需要时间。
即，在管芯焊盘露出型的QFP9的管芯焊盘8d上层叠的半导体芯片1、2、3中，将形成有BCB膜2h、2i的半导体芯片2搭载于第二层，由此半导体芯片2位于比半导体芯片1或半导体芯片3远离管芯焊盘8d或密封体表面的位置，因此即使水分从管芯焊盘8d和密封体4的界面、或者密封体表面浸入，也能够延长水分到达该半导体芯片2的时间。即，能够增加对QFP9中的吸湿不良的容限。
由此，能够使吸湿不良的发生变困难，因此能够抑制QFP9的可靠性的降低。
需要说明的是，根据本实施方式2的QFP9而得到的其他效果与实施方式1的QFP6相同，因此省略其重复说明。
以上，基于发明实施方式具体说明了由本发明人完成的发明，但毫无疑问本发明并不限于所述发明实施方式，能够在不脱离其主旨的范围内进行各种变更。
(变形例1)
例如，在所述实施方式1、2中，说明了具有设置在管芯焊盘8d周围的多个引线条8f的QFP结构，但也可以如图38及图39所示没有引线条8f。在该情况下，使用外形尺寸比所述实施方式1、2中说明的管芯焊盘8d的外形尺寸大的管芯焊盘8d。而且，在从第一层的半导体芯片1露出的管芯焊盘8d的上表面8da中的周缘部连接导线5a。由此，与所述实施方式1、2相比，能够进一步提高QFP9的散热效果。此外，在进行管芯焊盘8d的焊锡连接的情况下，与所述实施方式1、2相比，能够提高将QFP9安装于安装基板时的安装强度。
(变形例2)
此外，例如如图40及图41所示，可以采用管芯焊盘的外形尺寸比第一层的半导体芯片的外形尺寸小的管芯焊盘，详细而言，采用管芯焊盘8d的上表面8da小于半导体芯片1的背面1b的所谓小引板。需要说明的是，在图40中为了方便起见，为了易于理解附图而省略各芯片的电极焊盘及多根导线进行表示。
在图40的QFP9中，在面积比半导体芯片1的背面1b小的管芯焊盘8d的周围经由开口部8g设有引线条8f，管芯焊盘8d和引线条8f被连结部8h连结。此外，图41的变形例2的QFP9与实施方式2的QFP9相同，对各引线条8f进行倒装键合。
如图41的变形例2所示使QFP9形成小引板结构，由此即使在管芯焊盘8d的侧面和密封体4之间产生剥离，也能够抑制该剥离到达(发展到)半导体芯片1的表面1a。即，半导体芯片1由硅(Si)形成，与由金属(例如铜(Cu))形成的引线框架8(管芯焊盘8d)和构成密封体4的树脂(例如，环氧类的热固性树脂)的紧贴力相比，半导体芯片1和构成密封体4的树脂的紧贴力较高，因此可以说半导体芯片1和树脂的紧贴面积更大的小引板结构对吸湿不良的容限更大。
(变形例3)
此外，在所述实施方式1、2中，列举半导体装置为QFP的情况进行了说明，但所述半导体装置若是管芯焊盘露出型且层叠有多个半导体芯片的结构，则并不限于QFP，也可以是如图42～图44的变形例3所示的QFN(方形扁平无引脚封装)10。QFN10中，多个引脚8a分别具有上表面(导线接合面)8aa和下表面(安装面)8ab，且各引脚8a的下表面8ab作为外部而在密封体4的下表面4b露出。
通过使所述半导体装置为QFN10，与实施方式1、2的QFP6、9相比，能够减小半导体装置的外形尺寸。
需要说明的是，在变形例1的大引板结构的QFP9、变形例2的小引板结构的QFP9、以及变形例3的QFN10中，毫无疑问除所述各自的效果外，也能够得到与实施方式1的QFP6相同的效果。
产业上的可利用性
本发明能够用于使用引线框架组装而成的半导体装置。

Claims (23)

1.一种半导体装置，其特征在于，包括：
管芯焊盘，其具有上表面、及与所述上表面相反一侧的下表面；
多个引脚，其配置在所述管芯焊盘的周围；
第一半导体芯片，其包括：第一主面、形成在所述第一主面上的第一半导体元件、形成在所述第一主面上并与所述第一半导体元件电连接的多个第一电极焊盘、以露出所述多个第一电极焊盘的方式形成在所述第一主面上的第一保护膜、及与所述第一主面相反一侧的第一背面，并且所述第一半导体芯片以所述第一背面与所述管芯焊盘的所述上表面相对的方式搭载于所述管芯焊盘上；
第二半导体芯片，其包括：第二主面、形成在所述第二主面上的第二半导体元件、形成在所述第二主面上并与所述第二半导体元件电连接的多个第二电极焊盘、以露出所述多个第二电极焊盘的方式形成在所述第二主面上的第二保护膜、及与所述第二主面相反一侧的第二背面，并且所述第二半导体芯片以所述第二背面与所述第一半导体芯片的所述第一主面相对的方式搭载于所述第一半导体芯片上；
多个第一导电性构件，其分别电连接所述多个第一电极焊盘和所述多个引脚；
多个第二导电性构件，其分别电连接所述多个第一电极焊盘和所述多个第二电极焊盘；以及
密封体，其以所述管芯焊盘的所述下表面露出的方式密封所述管芯焊盘、所述第一半导体芯片、所述第二半导体芯片、所述多个第一导电性构件、及所述多个第二导电性构件，
所述第二保护膜由在骨架中含有苯并环丁烯作为有机单体的高分子构成。
2.根据权利要求1所述的半导体装置，其特征在于，
在所述第二半导体芯片的所述第二主面上还形成有布线层，
所述第二保护膜以使所述布线层的一部分露出的方式形成在所述布线层上。
3.根据权利要求2所述的半导体装置，其特征在于，
在所述第二半导体芯片上还层叠有第三半导体芯片，
所述第二半导体芯片的所述第二电极焊盘形成在俯视观察时与所述第三半导体芯片重合的位置，
所述第二半导体芯片的所述布线层的一部分形成在俯视观察时与所述第三半导体芯片不重合的位置，
所述第二导电性构件经由所述布线层与所述第二电极焊盘电连接。
4.根据权利要求3所述的半导体装置，其特征在于，
在所述第三半导体芯片之上配置有所述密封体的一部分。
5.根据权利要求4所述的半导体装置，其特征在于，
所述密封体由环氧类的热固性树脂形成。
6.根据权利要求1所述的半导体装置，其特征在于，
俯视观察时，所述管芯焊盘的外形尺寸大于所述第一半导体芯片的外形尺寸，
所述管芯焊盘经由所述第一导电性构件与所述第一半导体芯片的所述第一电极焊盘电连接。
7.根据权利要求1所述的半导体装置，其特征在于，
俯视观察时，所述管芯焊盘的外形尺寸小于所述第一半导体芯片的外形尺寸。
8.根据权利要求1所述的半导体装置，其特征在于，
所述管芯焊盘由多个悬挂引线支承，
在所述多个悬挂引线中相互相邻的悬挂引线之间，并且在俯视观察时所述管芯焊盘和所述多个引脚之间设有引线条。
9.根据权利要求8所述的半导体装置，其特征在于，
所述引线条配置在剖视观察时所述管芯焊盘所在的高度和所述引脚所在的高度之间的高度。
10.根据权利要求1所述的半导体装置，其特征在于，
所述多个引脚的各下表面在所述密封体的下表面露出。
11.根据权利要求1所述的半导体装置，其特征在于，
在所述第一半导体芯片的所述第一主面上沿所述第一主面的四边分别形成有所述多个第一电极焊盘，并且在所述第一主面的四边各自的周围配置有所述多个引脚。
12.一种半导体装置，其特征在于，包括：
管芯焊盘，其具有上表面、及与所述上表面相反一侧的下表面；
多个引脚，其配置在所述管芯焊盘的周围；
第一半导体芯片，其包括：第一主面、形成在所述第一主面上的多个第一电极焊盘、以从第一保护膜露出所述多个第一电极焊盘的方式形成在所述第一主面上的第一保护膜、及与所述第一主面相反一侧的第一背面，并且所述第一半导体芯片以所述第一背面与所述管芯焊盘的所述上表面面对的方式搭载于所述管芯焊盘上；
第二半导体芯片，其包括：第二主面、形成在所述第二主面上的多个第二电极焊盘、以从第二保护膜露出所述多个第二电极焊盘的方式形成在所述第二主面上的第二保护膜、及与所述第二主面相反一侧的第二背面，并且所述第二半导体芯片以所述第二背面与所述第一半导体芯片的所述第一主面面对的方式搭载于所述第一半导体芯片上；
多个第一导线，其分别电连接所述多个第一电极焊盘；
多个第二导线，其分别电连接所述多个第二电极焊盘；以及
密封体，其以所述管芯焊盘的所述下表面从所述密封体露出的方式密封所述管芯焊盘、所述第一半导体芯片、所述第二半导体芯片、所述多个第一导线、及所述多个第二导线，
所述第二保护膜由在骨架中含有苯并环丁烯的高分子形成，
所述第一保护膜由不同于所述高分子的材料形成。
13.根据权利要求12所述的半导体装置，其特征在于，
所述第一保护膜由聚酰亚胺膜形成。
14.根据权利要求12所述的半导体装置，其特征在于，
在所述第一保护膜上没有形成保护膜，
在所述第二保护膜上没有形成保护膜。
15.根据权利要求12所述的半导体装置，其特征在于，
在所述第一半导体芯片的所述第一主面上形成有多个保护膜，所述第一保护膜是形成在所述第一半导体芯片的所述第一主面上的所述多个保护膜的顶层，
在所述第二半导体芯片的所述第二主面上形成有多个保护膜，所述第二保护膜是形成在所述第二半导体芯片的所述第二主面上的所述多个保护膜的顶层。
16.根据权利要求12所述的半导体装置，其特征在于，
在所述第二半导体芯片的所述第二主面上隔着所述第二保护膜形成有布线层。
17.根据权利要求16所述的半导体装置，其特征在于，
第三保护膜以使所述布线层的一部分从该第三保护膜露出的方式形成在所述布线层上，
所述第三保护膜由与所述高分子相同的材料形成。
18.根据权利要求16所述的半导体装置，其特征在于，
在所述第二半导体芯片上以使所述第二电极焊盘与第三半导体芯片重合的方式搭载有所述第三半导体芯片，
所述布线层的一部分形成在与所述第三半导体芯片不重合的位置，
所述第二导线分别经由所述布线层与所述第二电极焊盘电连接。
19.根据权利要求18所述的半导体装置，其特征在于，
在所述第三半导体芯片之上配置有所述密封体的一部分。
20.根据权利要求12所述的半导体装置，其特征在于，
所述密封体由环氧类的热固性树脂形成。
21.根据权利要求12所述的半导体装置，其特征在于，
所述多个引脚从所述密封体的下表面露出。
22.根据权利要求12所述的半导体装置，其特征在于，
所述管芯焊盘的外形尺寸小于所述第一半导体芯片的外形尺寸。
23.根据权利要求12所述的半导体装置，其特征在于，
所述管芯焊盘由铜形成，
所述第一半导体芯片由硅形成，
所述第二半导体芯片由硅形成。
CN201210480610.7A 2011-12-16 2012-11-16 半导体装置 Expired - Fee Related CN103165557B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011276483A JP5752026B2 (ja) 2011-12-16 2011-12-16 半導体装置
JP2011-276483 2011-12-16

Publications (2)

Publication Number Publication Date
CN103165557A CN103165557A (zh) 2013-06-19
CN103165557B true CN103165557B (zh) 2017-05-10

Family

ID=48567961

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201210480610.7A Expired - Fee Related CN103165557B (zh) 2011-12-16 2012-11-16 半导体装置
CN2012206275061U Withdrawn - After Issue CN202996821U (zh) 2011-12-16 2012-11-16 半导体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN2012206275061U Withdrawn - After Issue CN202996821U (zh) 2011-12-16 2012-11-16 半导体装置

Country Status (5)

Country Link
US (2) US8637966B2 (zh)
JP (1) JP5752026B2 (zh)
KR (1) KR20130069509A (zh)
CN (2) CN103165557B (zh)
TW (1) TWI567879B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5752026B2 (ja) * 2011-12-16 2015-07-22 ルネサスエレクトロニクス株式会社 半導体装置
US8853840B2 (en) * 2013-02-21 2014-10-07 Freescale Semiconductor, Inc. Semiconductor package with inner and outer leads
DE112013002916T5 (de) * 2013-06-27 2015-03-05 Intel IP Corporation Hochleitende, hochfrequente Durchkontaktierung für elektronische Anlagen
CN105474388B (zh) * 2013-07-03 2018-06-19 罗森伯格高频技术有限及两合公司 电磁干扰互连低的裸片封装体
DE102017202345A1 (de) * 2017-02-14 2018-08-16 Infineon Technologies Ag Leiterrahmen, halbleitergehäuse, das einen leiterrahmen umfasst, und verfahren zum bilden eines halbleitergehäuses

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1457094A (zh) * 2002-05-10 2003-11-19 株式会社日立制作所 半导体器件及其制造方法
CN202996821U (zh) * 2011-12-16 2013-06-12 瑞萨电子株式会社 半导体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10256473A (ja) * 1997-03-10 1998-09-25 Sanyo Electric Co Ltd 半導体装置
JP2001358287A (ja) 2000-06-14 2001-12-26 Matsushita Electric Ind Co Ltd 半導体装置
JP3650001B2 (ja) 2000-07-05 2005-05-18 三洋電機株式会社 半導体装置およびその製造方法
JP2002217356A (ja) * 2001-01-19 2002-08-02 Nec Corp 半導体装置及びその製造方法
JP2003318360A (ja) * 2002-04-19 2003-11-07 Hitachi Ltd 半導体装置およびその製造方法
JP4103796B2 (ja) * 2003-12-25 2008-06-18 沖電気工業株式会社 半導体チップパッケージ及びマルチチップパッケージ
JP2008277639A (ja) * 2007-05-02 2008-11-13 Casio Comput Co Ltd 半導体装置およびその製造方法
JP5514437B2 (ja) * 2007-12-28 2014-06-04 三菱マテリアル株式会社 誘電体薄膜の製造方法。
US20100164083A1 (en) * 2008-12-29 2010-07-01 Numonyx B.V. Protective thin film coating in chip packaging
JP2010165777A (ja) * 2009-01-14 2010-07-29 Renesas Technology Corp 半導体装置及びその製造方法
TWI433243B (zh) * 2010-07-12 2014-04-01 矽品精密工業股份有限公司 無載具之半導體封裝件及其製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1457094A (zh) * 2002-05-10 2003-11-19 株式会社日立制作所 半导体器件及其制造方法
CN202996821U (zh) * 2011-12-16 2013-06-12 瑞萨电子株式会社 半导体装置

Also Published As

Publication number Publication date
US20130154075A1 (en) 2013-06-20
CN202996821U (zh) 2013-06-12
US8637966B2 (en) 2014-01-28
CN103165557A (zh) 2013-06-19
TW201327730A (zh) 2013-07-01
US20140103515A1 (en) 2014-04-17
TWI567879B (zh) 2017-01-21
KR20130069509A (ko) 2013-06-26
JP5752026B2 (ja) 2015-07-22
US8803303B2 (en) 2014-08-12
JP2013128019A (ja) 2013-06-27

Similar Documents

Publication Publication Date Title
JP5088583B2 (ja) マイクロ電子装置、積層型マイクロ電子装置、およびそうした装置の製造方法
CN103165557B (zh) 半导体装置
CN207542239U (zh) 半导体器件
US8643189B1 (en) Packaged semiconductor die with power rail pads
JP2013080957A (ja) 高密度コンタクトを有するリードレス集積回路パッケージ
CN103946976A (zh) 具有翻转式球接合表面的双层级引线框架及装置封装
JP2009534812A (ja) 電源リング及びアース・リングを有するｑｆｎパッケージの製造方法
CN103050467B (zh) 封装结构及其制造方法
US7638862B2 (en) Die attach paddle for mounting integrated circuit die
CN107546196A (zh) 半导体装置及其制造方法
CN103579029A (zh) 封装结构及其制造方法
JP2000299423A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR100831481B1 (ko) 반도체 장치와 그것을 이용한 반도체 패키지 및 회로 장치
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
US20150029678A1 (en) Substrateless device and the method to fabricate thereof
JP5240610B2 (ja) リードフレームのインナーリード同士の接続構造
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
CN103137498B (zh) 半导体封装结构及其制作方法
TW201725656A (zh) 晶片封裝結構及其製作方法
JP3649064B2 (ja) 半導体装置の製造方法
JP5149694B2 (ja) 半導体装置及びその製造方法
US9123699B1 (en) Formation of package pins in semiconductor packaging
KR20070032468A (ko) 패드 재배열에 의한 반도체 패키지 및 그 제조방법
JP2001044351A (ja) 半導体装置およびその製造方法
KR20130140355A (ko) 반도체 패키지 및 그 제조방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20170510

Termination date: 20191116