JP2009534812A - 電源リング及びアース・リングを有するｑｆｎパッケージの製造方法 - Google Patents

電源リング及びアース・リングを有するｑｆｎパッケージの製造方法 Download PDF

Info

Publication number
JP2009534812A
JP2009534812A JP2009500432A JP2009500432A JP2009534812A JP 2009534812 A JP2009534812 A JP 2009534812A JP 2009500432 A JP2009500432 A JP 2009500432A JP 2009500432 A JP2009500432 A JP 2009500432A JP 2009534812 A JP2009534812 A JP 2009534812A
Authority
JP
Japan
Prior art keywords
ring
die pad
package
lead
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009500432A
Other languages
English (en)
Inventor
アントニオ、ロマリコ、エス． サン
スバージョ、アナング
Original Assignee
ユニセム （モーリシャス） ホールディングス リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ユニセム （モーリシャス） ホールディングス リミテッド filed Critical ユニセム （モーリシャス） ホールディングス リミテッド
Publication of JP2009534812A publication Critical patent/JP2009534812A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48253—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a potential ring of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4943—Connecting portions the connecting portions being staggered
    • H01L2224/49433—Connecting portions the connecting portions being staggered outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

少なくとも１つの集積回路デバイス３４を格納するパッケージ４４の製造方法、及びそれによって製造されたパッケージ４４である。この方法は、１ダイ・パッド１４と、リード２０と、ダイ・パッド１４を囲み、ダイ・パッド１４とリード２０との間に配置された少なくとも１つのリング１６、１８と、少なくとも１つのリング１６、１８から外側に突出する複数のタイ・バーと、ダイ・パッド１４をリング１６、１８と電気的に相互接続してこれを機械的に支持する少なくとも１つの接続バーとを有するリードフレームを準備するステップと、２少なくとも１つの集積回路デバイス３４をダイ・パッド１４の第１の面に固着し、少なくとも１つの集積回路デバイス３４をリード２０及び少なくとも１つのリング１６、１８と電気的に相互接続する３６、３８、４０ステップと、３リングの反対側の第２の面を成形樹脂の外側に保持しつつ、少なくとも１つの集積回路デバイス３４と、ダイ・パッド１４の第１の面とリング１６、１８の第１の面とを前記成形樹脂内に封入するステップと、４ダイ・パッド１４をリング１６、１８から電気的に絶縁するため、少なくとも１つの接続バーを切断するステップと、を含んでいる。

Description

本発明は１つ又は複数の集積回路デバイスを封入するためのパッケージに関し、特にダイ・パッドと、ダイ・パッドを囲む電源リング又はアース・リングの少なくとも１つとを有する外部リードなしのパッケージの製造方法に関する。
リードフレームを使用した半導体パッケージでは、電気信号は少なくとも１つの集積回路デバイス（ダイ）と、印刷配線板等の外部回路との間で導電性リードフレームによって伝送される。リードフレームは、各々が内部リードの端部と、反対側の外部リードの端部とを有する何本かのリードを含んでいる。内部リードの端部はダイ上の入力／出力（Ｉ／Ｏ）パッドに電気的に相互接続され、外部リードの端部は外部回路に相互接続するための端子をパッケージ本体の外側に備えている。外部リードの端部がパッケージ本体の側壁で終端する場合は、パッケージは「リードなし」パッケージとして知られている。外部リードがパッケージ本体の周縁を越えて延びている場合には、パッケージは「リード付き」と言われる。よく知られているリードなしパッケージの実施例は、方形のパッケージ本体の底部の周縁の周りに配置された４組のリードを有するクワット・フラット・ノーリード（ＱＦＮ）パッケージと、パッケージ本体の底部の反対側に沿って配置された２組のリードを有するデュアル・フラット・ノーリード（ＤＦＮ）パッケージとが含まれる。
内部リード端部に対するダイの相互接続は、一般的にはワイヤ・ボンディング、テープ自動ボンディング（ＴＡＢ）、又はフリップ・チップ・ボンディングを使用して行われる。ワイヤ・ボンディング又はＴＡＢボンディングの場合は、内部リード端部はダイから距離を隔てて終端し、直径が小さいワイヤ又は導電性テープによりダイの電気活性面上のＩ／Ｏパッドに電気的に相互接続される。ダイは、リードによって囲まれたダイ・パッドにより支持されることができる。フリップ・チップ・ボンディングの場合は、リードフレームの内部リード端部はダイの下に延び、ダイの電気活性面上のＩ／Ｏパッドがはんだ接合部などの直接電気接点によって内部リード端部に接触するようにフリップされる。
代表的なＱＦＮパッケージ及びその製造方法は、２００５年２月２４日に公刊されたＰＣＴ国際出願第ＷＯ２００５／０１７９６８ Ａ２号明細書により詳細に開示されている。
あるパッケージ構成では、複数のＩ／Ｏパッド、及びこれらのＩ／Ｏパッドに関連する集積回路デバイスの電気活性面上の回路は共通の電圧にあり、又は共通のアースに相互接続される。誘電体基板型のパッケージの場合は、これらのＩ／Ｏパッドを複数のリードに相互接続するのではなく、１つ又は複数の導電性リングをダイ・パッドの周囲に形成し、これらのリングを共通の電圧バス又は共通のアースとして使用することが知られている。Ｗｅｎｚｅｌらの米国特許第６，８１２，５８０号明細書の図１は、２つの環状電源バスを開示している。しかし、これらの電源バスをＱＦＮなどのリードフレームを使用したパッケージ内に形成することは未だ知られていない。例えば、米国特許第６，８１２，５８０号の図６は、アースとしてのダイ・パッド、及び信号源としてのリードを示している。
リードフレームを使用したパッケージは熱性能が高い。すなわち、これらは基板を使用するパッケージよりも効率的に集積回路デバイスから熱を逃がす。ダイ・パッドを囲む少なくとも１つの電源バス及び／又はアース・バスを有するリードフレームを使用したパッケージは、現在入手可能なリードなしパッケージよりも向上した熱及び電気特性を有するであろう。この分野ではこのようなパッケージの必要性がなお残されている。
本発明の１つ又は複数の実施例の詳細が添付図面及び以下の説明に記載されている。本発明のその他の特徴、目的、及び利点は説明及び図面、並びに特許請求の範囲によって明らかにされる。
本発明の実施例により、少なくとも１つの集積回路デバイスを格納するパッケージの製造方法が提供される。この方法は、（１）ダイ・パッドと、リードと、ダイ・パッドを囲み、ダイ・パッドとリードとの間に配置された少なくとも１つのリングと、少なくとも１つのリングから外側に突出する複数のタイ・バーと、ダイ・パッドをリングと電気的に相互接続してこれを機械的に支持する少なくとも１つの接続バーとを有するリードフレームを準備するステップと、（２）少なくとも１つの集積回路デバイスをダイ・パッドの第１の面に固着し、少なくとも１つの集積回路デバイスをリード及び少なくとも１つのリングと電気的に相互接続するステップと、（３）リングの反対側の第２の面を成形樹脂の外側に保持しつつ、少なくとも１つの集積回路デバイスと、ダイ・パッドの第１の面とリングの第１の面とを前記成形樹脂内に封入するステップと、（４）ダイ・パッドをリングから電気的に絶縁するため、少なくとも１つの接続バーを切断するステップと、を含んでいる。
本発明の第２の実施例により、少なくとも１つの集積回路デバイスを格納するパッケージが提供される。パッケージは、ダイ・パッドと、複数のリードと、ダイ・パッドを囲み、ダイ・パッドと複数のリードとの間に配置された少なくとも第１のリングとを含み、ダイ・パッドと、複数のリードと、第１のリングの各々が第１の面と、反対側の第２の面とを有している。少なくとも１つの集積回路デバイスがダイ・パッドの第１の面に結合され、少なくとも１つのリングの第１の面及び複数のリードの第１の面と電気的に相互接続されている。成形樹脂は少なくとも１つの集積回路デバイスと、ダイ・パッドの第１の面と、少なくとも１つのリングの第１の面と、複数のリードの第１の面とを封入し、一方、ダイ・パッドの反対側の第２の面と、少なくとも１つのリングの反対側の第２の面と、複数のリードの反対側の第２の面とは成形樹脂内に封入されない。
様々な図面で同様の参照符号は同様の素子を示す。
図１は、本発明によるリードフレーム１２のアレイを形成するリードフレーム・マトリクス１０の一部の底面平面図を示す。リードフレーム１２は、銅又は銅合金などの導電性材料から形成され、ダイ・パドル１４、内部リング１６、外部リング１８、及び複数のリード２０を有している。内部１６及び外部１８のリングの一方は、このリングに電気的に相互接続された集積回路デバイスの全てのＩ／Ｏパッドに共通の電圧を供給する電源バスであってよく、また、他方のリングは、このリングに電気的に相互接続された全てのＩ／Ｏパッドに共通のアースを供給するアースであってよい。電源バスとアース・リングの両方がある必要はなく、一方又は他方があればよい。さらに、電源リングとアース・リングのいずれか、又は双方が２つ以上あってもよい。
タイ・バー２２は外部リング１８を支持し、リードフレーム・マトリクス１０の隣接するリードフレーム１２を機械的且つ電気的に相互接続する。接続バー２４は外部リング１８を内部リング１６に、また内部リング１６をダイ・パドル１４に電気的且つ機械的に相互接続する。図２はリードフレーム・マトリクスのリードフレームの一部の拡大図を示す。ダイ・パドル１４は接続バー２４によって内部リング１６に電気的に相互接続され、内部リング１６によって支持されている。内部リング１６は接続バー２４’によって外部リング１８に電気的に相互接続され、外部リング１８によって支持されている。接続バー２４及び接続バー２４’は千鳥配列され、又は一線に位置合わせされている。
図３Ａから３Ｃの断面図に示すように、リードフレーム１２は好ましくはハーフ・エッチ工程で形成される。第１の面２６はエッチ・レジスト材料が部分的に塗布され、次いで化学エッチング溶液に浸漬されて、リードフレームに形成される金属シートを一部貫通して深さＤまで第１のエッチ・チャンネル２８が形成される。完全な電気的及び機械的絶縁が望まれる場合は、第２の面３０に部分的にエッチ耐性材料が塗布され、第２の化学エッチングが３２で仮想線で示した第２のエッチ・チャンネルが形成され、これは第１の化学エッチ・チャンネル２８とともに貫通穴を形成する。
図３Ａは、第１の面２６がリードフレーム１２の底面であり、第１のエッチ・チャンネル２８の双方がこの面からの化学エッチングによって形成されるエッチング環境を示す。図４Ａを参照すると、次いで集積デバイス３４がダイ・パドル１４に固着され、第１のリング１６、第２のリング１８、及びリード２０の１つ又は複数に電気的に相互接続される。次いでアセンブリは第１の成形樹脂３５で封入される。封入に引き続き、第２のエッチ・チャンネル３２が化学エッチング又は図４Ｂに示すように切断若しくはレーザー切削などの機械的工程によって形成される。次いで、第２のエッチ・チャンネル３２に任意選択で図４Ｃに示すように第２の成形化合物３７、又はその他の誘電体が充填される。第２の成形化合物によって環境保護及び外装上の課題が改善され、したがって好ましいが任意選択である。この第２の封入に引き続き、リング１６、１８はパッケージの表面３９で露出される。
図３Ｂは、第１の面２６がリードフレーム１２の上面であり、第１のエッチ・チャンネル２８が両方ともこの面からのエッチングによって形成されるエッチング環境を示す。図５Ａを参照すると、次いで集積デバイス３４がダイ・パドル１４に固着され、第１のリング１６、第２のリング１８、及びリード２０の１つ又は複数に電気的に相互接続される。次いでアセンブリは第１の成形樹脂３５で封入される。封入に引き続き、第２のエッチ・チャンネル３２が化学エッチング又は図５Ｂに示すように切断若しくはレーザー切削などの機械的工程によって形成される。次いで、第２のエッチ・チャンネル３２に任意選択で図５Ｃに示すように第２の成形化合物３７、又はその他の誘電体が充填される。この第２の封入に引き続き、リング１６、１８はパッケージの表面３９で露出される。
図３Ｃは、第１の面２６がリードフレーム１２のいずれかの面であり、第１のエッチ・チャンネル２８がこの面からのエッチングによって形成されるエッチング環境を示す。第２のエッチ・チャンネル３２は、反対側の第２の面３０からのエッチングによって形成される。図６Ａを参照すると、次いで集積デバイス３４がダイ・パドル１４に固着され、第１のリング１６、第２のリング１８、及びリード２０の１つ又は複数に電気的に相互接続される。次いでアセンブリは第１の成形樹脂３５で封入される。封入に引き続き、第３のエッチ・チャンネル４１が化学エッチング又は図６Ｂに示すように切断若しくはレーザー切削などの機械的工程によって形成される。次いで、第３のエッチ・チャンネル４１に任意選択で図６Ｃに示すように第２の成形化合物３７、又はその他の誘電体が充填される。この第２の封入に引き続き、リング１６、１８はパッケージ内に埋め込まれ、パッケージの表面３９で露出されない。
図８及び９に示すように、１つ又は複数の集積回路デバイス３４は、導電性エポキシ・ダイ接着剤又は適宜のはんだを使用することによってダイ・パドル１４に固着される。図示のように単一の集積デバイス３４をダイ・パドル１４に固着してもよく、或いは複数の集積回路デバイス、又は集積回路デバイスと抵抗器などの受動素子との組合せをシングル・パス又はマルチ・パスのダイ固着工程で固着してもよい。次いで集積回路デバイスはリード２０に電気的に相互接続され３６、内部リング１６に電気的に相互接続され３８、外部リング１８に電気的に相互接続され４０、且つ必要に応じて受動素子（図示せず）の電気的に相互接続される。
次いでリードフレーム・マトリクスが適宜の鋳型内に配置され、集積回路デバイスとリードフレームの第１の面とを封入する成形樹脂が鋳込まれる。一般的には、ダイ・パドルの第２の面、リングの第２の面及びリードの第２の面が、パッケージの側壁と共に共通の表面を形成する。リードフレームに事前メッキが施されていない場合は、露出した第２の表面がこの時点で異なる材料でメッキされ、耐食性と増強されたはんだぬれ性とを付与する。次いで、ダイ・パドル、内部リング及び外部リングを電気的に絶縁するために接続バーが切断される。接続バーの切断は、化学エッチング、ドリル、部分切断及びレーザー切削を含むいずれかの適当な工程で行うことができる。
平坦なパッケージ底面が望ましい場合は、切断領域を封止するために追加の成形樹脂、又はその他の誘電体を使用してもよい。或いは、ラッカーなどのマスキング材料を露出面に塗布して耐食性を付与してもよい。
次いでリードフレーム・マトリクスが分断されて、図７及び９に示すように分離されたパッケージ４４が形成される。パッケージ４４は１つ又は複数のリング１６、１８によって囲まれたダイ・パドル１４を有している。リングの第１の面２６はダイ・パドルの第１の面２６’とほぼ同一面上にあり、ワイヤ・ボンディング又はテープ自動ボンディング（ＴＡＢ）の金属ストリップなどによる電気的相互接続用に利用できる。リングの第２の面３０は、パッケージ４４の表面４６とほぼ同一面上にあり、外部回路へのはんだ付け又はその他の電気的相互接続用に利用できる。
この実施例では、内部１６及び外部１８のリングは、パッケージ４４の内部から表面へと延びる固体金属である、その結果、基板を使用した半導体パッケージと比較して向上した熱及び電気特性を有するパッケージが生ずる。
本発明の１つ又は複数の実施例を記載してきた。しかし、本発明の趣旨及び範囲から離れることなく様々な修正を加えることができることが理解されよう。例えば、ＤＦＮパッケージ及び外部リードを有するある種のパッケージは、本明細書に記載のアース・リング及び電源リングと共に形成されることにより利点が得られる。したがって、他の実施例は添付の特許請求の範囲内にある。
本発明のリードフレーム・マトリクスの底面平面図である。 図１のマトリクスのリードフレーム・マトリクスの部分拡大図である。 代替エッチング手順によって達成される異なるリードフレーム構成と共に示す図２の拡大図の断面図である。 代替エッチング手順によって達成される異なるリードフレーム構成と共に示す図２の拡大図の断面図である。 代替エッチング手順によって達成される異なるリードフレーム構成と共に示す図２の拡大図の断面図である。 図３Ａのリードフレーム構成の後続の封入及び絶縁を示す断面図である。 図３Ａのリードフレーム構成の後続の封入及び絶縁を示す断面図である。 図３Ａのリードフレーム構成の後続の封入及び絶縁を示す断面図である。 図３Ｂのリードフレームの構成の後続の封入及び絶縁を示す断面図である。 図３Ｂのリードフレームの構成の後続の封入及び絶縁を示す断面図である。 図３Ｂのリードフレームの構成の後続の封入及び絶縁を示す断面図である。 図３Ｃのリードフレームの構成の後続の封入及び絶縁を示す断面図である。 図３Ｃのリードフレームの構成の後続の封入及び絶縁を示す断面図である。 図３Ｃのリードフレームの構成の後続の封入及び絶縁を示す断面図である。 本発明のＱＦＮパッケージの底部透視図である。 本発明のＱＦＮパッケージの上部透視図である。 本発明のＱＦＮパッケージの断面図である。

Claims (20)

  1. １つ又は複数の集積回路デバイス（３４）を封入するためのパッケージ（４４）で使用するのに適したリードフレーム（１２）を製造する方法であって、
    第１に金属シートをその第１の面（２６）から部分的に化学エッチングして、ダイ・パッド（１４）と、リード（２０）と、前記ダイ・パッド（１４）を囲み、前記ダイ・パッド（１４）と前記リード（２０）との間に配置された少なくとも１つのリング（１６、１８）と、前記少なくとも１つのリング（１６、１８）から外側に突出する複数のタイ・バー（２２）とを含むリードフレーム機構を形成するステップを特徴とする方法。
  2. 第１のリング（１６）が前記ダイ・パッド（１４）を囲んで形成され、第２のリング（１８）が前記第１のリング（１６）を囲んで形成され、前記複数のタイ・バー（２２）が前記第２のリング（１８）から外側に突出し、接続バー（２４）の第１のアレイが前記ダイ・パッド（１４）を前記第１のリング（１６）と電気的に相互接続してこれを機械的に支持し、接続バー（２４’）の第２のアレイが前記第１のリング（１６）を前記第２のリング（１８）と電気的に相互接続してこれを機械的に支持することを特徴とする請求項１に記載の方法。
  3. 配列内に形成された前記接続バー（２４）の第１のアレイの前記部材と、前記接続バー（２４’）の第２のアレイの部材とが、千鳥配列、一線配列及びそれらの組合せからなる群から選択されることを特徴とする請求項２に記載の方法。
  4. 少なくとも１つの接続バー（２４）が、前記複数のタイ・バー（２２）の少なくとも１つによって前記ダイ・パッド（１４）と前記少なくとも１つのリング（１６、１８）とを電気的に相互接続し、これを機械的に支持することを保ちつつ、前記金属シートをその反対側の第２の面（３０）から、前記リード（２０）を電気的に絶縁するために必要な深さ未満の深さまで第２の部分的な化学エッチングする追加ステップがあることを特徴とする請求項２に記載の方法。
  5. 少なくとも１つの集積回路デバイス（３４）を格納するためのパッケージ（４４）を製造する方法であって、
    ダイ・パッド（１４）と、リード（２０）と、前記ダイ・パッド（１４）を囲み、前記ダイ・パッド（１４）と前記リード（２０）との間に配置された少なくとも１つのリング（１６、１８）と、前記少なくとも１つのリング（１６、１８）から外側に突出する複数のタイ・バー（２２）と、前記ダイ・パッド（１４）を前記リング（１６、１８）と電気的に相互接続してこれを機械的に支持する少なくとも１つの接続バー（２４）とを有するリードフレーム（１２）を準備するステップと、
    前記少なくとも１つの集積回路デバイス（３４）を前記ダイ・パッド（１４）の第１の面に固着し、前記少なくとも１つの集積回路デバイス（３４）を前記リード（２０）及び前記少なくとも１つのリング（１６、１８）と電気的に相互接続する（３６、３８、４０）ステップと、
    前記リング（１６、１８）の反対側の第２の面を成形樹脂（３５）の外側に保持しつつ、前記少なくとも１つの集積回路デバイス（３４）と、前記ダイ・パッド（１４）の前記第１の面と前記リング（１６、１８）の第１の面とを前記成形樹脂（３５）内に封入するステップと、
    前記ダイ・パッド（１４）を前記リング（１６、１８）から電気的に絶縁するため、前記少なくとも１つの接続バー（２４）を切断するステップと、を特徴とする方法。
  6. 前記ダイ・パッド（１４）の反対側の第２の面と、前記リング（１６、１８）の前記反対側の第２の面とが前記切断ステップの前にメッキされることを特徴とする請求項５に記載の方法。
  7. 第１のリング（１６）が前記ダイ・パッド（１４）を囲んで形成され、且つ第２のリング（１８）が前記第１のリング（１６）を囲んで形成され、前記複数のタイ・バー（２２）が前記第２のリング（１８）から外側に突出し、接続バー（２４）の第１のアレイが前記ダイ・パッド（１４）を前記第１のリング（１６）と電気的に相互接続し、これを機械的に支持し、接続バー（２４’）の第２のアレイが前記第１のリング（１６）を前記第２のリング（１８）と電気的に相互接続し、これを機械的に支持することを特徴とする請求項５に記載の方法。
  8. 前記ダイ・パッド（１４）の反対側の第２の面と、前記第１のリング（１６）の前記反対側の第２の面と、前記第２のリング（１８）とが、前記切断ステップの前にメッキされることを特徴とする請求項７に記載の方法。
  9. 成形樹脂（３７）が、前記切断ステップ中に除去される前記パッケージ（４４）の一部に配置されることを特徴とする請求項５に記載の方法。
  10. 前記切断ステップ中に除去される前記パッケージ（４４）の部分にラッカーが塗布されることを特徴とする請求項５に記載の方法。
  11. 前記リードフレーム（１２）がリードフレームのアレイ（１０）の部材として備えられ、前記部材が前記封入ステップの後に、しかし前記切断ステップの前に分断されることを特徴とする請求項５に記載の方法。
  12. 前記リードフレームがリードフレーム（１２）のアレイの部材として備えられ、前記部材が前記切断ステップの後に分断されることを特徴とする請求項５に記載の方法。
  13. 少なくとも１つの集積回路デバイス（３４）を格納するパッケージ（４４）であって、
    ダイ・パッド（１４）と、複数のリード（２０）と、前記ダイ・パッド（１４）を囲み、前記ダイ・パッド（１４）と前記複数のリード（２０）との間に配置された少なくとも第１のリング（１６、１８）との各々が第１の面と、反対側の第２の面とを有し、
    前記少なくとも第１の集積回路デバイス（３４）が前記ダイ・パッド（１４）の前記第１の面に結合され、前記少なくとも１つのリング（１６、１８）の前記第１の面及び前記複数のリード（２０）の前記第１の面と電気的に相互接続され、
    成形樹脂（３５）が前記少なくとも１つの集積回路デバイス（３４）と、前記ダイ・パッド（１４）の前記第１の面と、前記少なくとも１つのリング（１６、１８）の前記第１の面と、前記複数のリード（２０）の前記第１の面とを封入し、一方、前記ダイ・パッド（１４）の前記反対側の第２の面と、前記少なくとも１つのリング（１６、１８）の前記反対側の第２の面と、前記複数のリード（２０）の前記反対側の第２の面とは前記成形樹脂（３５）内に封入されないことを特徴とするパッケージ（４４）。
  14. 請求項１３に記載のパッケージ（４４）であって、前記反対側の第２の面が前記パッケージの側壁（４６）と共通の表面を形成することを特徴とするパッケージ（４４）。
  15. 前記反対側の第２の面に異なる材料が塗布されることを特徴とする請求項１４に記載のパッケージ（４４）。
  16. 第２のリング（１８）が前記第１のリング（１６）と前記複数のリード（２０）との間に配置されることを特徴とする請求項１３に記載のパッケージ（４４）。
  17. 請求項１６に記載のパッケージ（４４）であって、前記反対側の第２の面が前記パッケージの側壁（４６）と共通の表面を形成することを特徴とするパッケージ（４４）。
  18. 前記反対側の第２の面に異なる材料が塗布されることを特徴とする請求項１７に記載のパッケージ（４４）。
  19. 前記第１のリング（１６）と前記第２のリング（１８）の少なくとも１つが所望の電位を有することを特徴とする請求項１７に記載のパッケージ（４４）。
  20. 前記第１のリング（１６）と前記第２のリング（１８）の少なくとも１つが電気的にアースされることを特徴とする請求項１７に記載のパッケージ（４４）。
JP2009500432A 2006-03-14 2007-03-13 電源リング及びアース・リングを有するｑｆｎパッケージの製造方法 Pending JP2009534812A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US78225506P 2006-03-14 2006-03-14
US11/714,390 US7816186B2 (en) 2006-03-14 2007-03-06 Method for making QFN package with power and ground rings
PCT/US2007/006312 WO2007106487A2 (en) 2006-03-14 2007-03-13 Methods of making qfn package with power and ground rings

Publications (1)

Publication Number Publication Date
JP2009534812A true JP2009534812A (ja) 2009-09-24

Family

ID=38510054

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009500432A Pending JP2009534812A (ja) 2006-03-14 2007-03-13 電源リング及びアース・リングを有するｑｆｎパッケージの製造方法

Country Status (5)

Country Link
US (1) US7816186B2 (ja)
EP (1) EP1994551A4 (ja)
JP (1) JP2009534812A (ja)
TW (1) TWI351067B (ja)
WO (1) WO2007106487A2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7554179B2 (en) * 2005-02-08 2009-06-30 Stats Chippac Ltd. Multi-leadframe semiconductor package and method of manufacture
US7977774B2 (en) * 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7838974B2 (en) * 2007-09-13 2010-11-23 National Semiconductor Corporation Intergrated circuit packaging with improved die bonding
US7737537B2 (en) * 2007-12-12 2010-06-15 Infineon Technologies Ag Electronic device
US8067821B1 (en) * 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US8618674B2 (en) * 2008-09-25 2013-12-31 Infineon Technologies Ag Semiconductor device including a sintered insulation material
JP5404083B2 (ja) * 2009-02-10 2014-01-29 株式会社東芝 半導体装置
US8133759B2 (en) * 2009-04-28 2012-03-13 Macronix International Co., Ltd. Leadframe
US8203201B2 (en) * 2010-03-26 2012-06-19 Stats Chippac Ltd. Integrated circuit packaging system with leads and method of manufacture thereof
US8017447B1 (en) * 2010-08-03 2011-09-13 Linear Technology Corporation Laser process for side plating of terminals
CN102044445B (zh) * 2010-10-26 2013-02-20 日月光封装测试(上海)有限公司 无外引脚半导体封装构造的导线架制造方法
DE102011112659B4 (de) 2011-09-06 2022-01-27 Vishay Semiconductor Gmbh Oberflächenmontierbares elektronisches Bauelement
US20130161804A1 (en) * 2011-12-21 2013-06-27 Clifford R. Fishley Integrated circuit (ic) leadframe design
US9087777B2 (en) * 2013-03-14 2015-07-21 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
JP6164895B2 (ja) * 2013-04-02 2017-07-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI566357B (zh) * 2014-01-03 2017-01-11 矽品精密工業股份有限公司 半導體封裝件及其製法暨其承載結構與其製法
TW201539674A (zh) * 2014-04-10 2015-10-16 Chipmos Technologies Inc 四方扁平無引腳封裝及其製造方法
US9704785B2 (en) 2015-01-14 2017-07-11 Mediatek Inc. Semiconductor package with die paddle
US10264664B1 (en) 2015-06-04 2019-04-16 Vlt, Inc. Method of electrically interconnecting circuit assemblies
KR20210058165A (ko) * 2019-11-13 2021-05-24 삼성전자주식회사 반도체 패키지
CN113035721A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 用于侧壁镀覆导电膜的封装工艺
CN113035722A (zh) 2019-12-24 2021-06-25 维谢综合半导体有限责任公司 具有选择性模制的用于镀覆的封装工艺
EP3879569A1 (en) * 2020-03-11 2021-09-15 Nexperia B.V. A leadless semiconductor package and method of manufacture

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5764484A (en) * 1996-11-15 1998-06-09 Olin Corporation Ground ring for a metal electronic package
US5877551A (en) * 1996-11-18 1999-03-02 Olin Corporation Semiconductor package having a ground or power ring and a metal substrate
JP3285815B2 (ja) * 1998-03-12 2002-05-27 松下電器産業株式会社 リードフレーム，樹脂封止型半導体装置及びその製造方法
US6933594B2 (en) * 1998-06-10 2005-08-23 Asat Ltd. Leadless plastic chip carrier with etch back pad singulation
KR100359304B1 (ko) * 2000-08-25 2002-10-31 삼성전자 주식회사 주변 링 패드를 갖는 리드 프레임 및 이를 포함하는반도체 칩 패키지
US6348726B1 (en) * 2001-01-18 2002-02-19 National Semiconductor Corporation Multi row leadless leadframe package
KR100369393B1 (ko) * 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
US6630373B2 (en) * 2002-02-26 2003-10-07 St Assembly Test Service Ltd. Ground plane for exposed package
US6812552B2 (en) * 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
JP2004071801A (ja) * 2002-08-06 2004-03-04 Shinko Electric Ind Co Ltd リードフレーム及びその製造方法
JP4159431B2 (ja) * 2002-11-15 2008-10-01 株式会社ルネサステクノロジ 半導体装置の製造方法
TWI250632B (en) * 2003-05-28 2006-03-01 Siliconware Precision Industries Co Ltd Ground-enhancing semiconductor package and lead frame
US6812580B1 (en) * 2003-06-09 2004-11-02 Freescale Semiconductor, Inc. Semiconductor package having optimized wire bond positioning
US6882035B2 (en) * 2003-07-09 2005-04-19 Agilent Technologies, Inc. Die package
US7563648B2 (en) 2003-08-14 2009-07-21 Unisem (Mauritius) Holdings Limited Semiconductor device package and method for manufacturing same
TWI250622B (en) * 2003-09-10 2006-03-01 Siliconware Precision Industries Co Ltd Semiconductor package having high quantity of I/O connections and method for making the same

Also Published As

Publication number Publication date
TWI351067B (en) 2011-10-21
WO2007106487A3 (en) 2008-07-31
US20070215990A1 (en) 2007-09-20
EP1994551A2 (en) 2008-11-26
EP1994551A4 (en) 2010-03-10
US7816186B2 (en) 2010-10-19
WO2007106487A2 (en) 2007-09-20
TW200741924A (en) 2007-11-01

Similar Documents

Publication Publication Date Title
JP2009534812A (ja) 電源リング及びアース・リングを有するｑｆｎパッケージの製造方法
US10438873B2 (en) Semiconductor chip package having heat dissipating structure
US8836101B2 (en) Multi-chip semiconductor packages and assembly thereof
US8350369B2 (en) High power semiconductor package
US7504733B2 (en) Semiconductor die package
KR100723454B1 (ko) 높은 열 방출 능력을 구비한 전력용 모듈 패키지 및 그제조방법
US8487424B2 (en) Routable array metal integrated circuit package fabricated using partial etching process
US9117815B2 (en) Method of fabricating a packaged semiconductor
US8105881B2 (en) Method of fabricating chip package structure
US7692276B2 (en) Thermally enhanced ball grid array package formed in strip with one-piece die-attached exposed heat spreader
US20240096759A1 (en) Smds integration on qfn by 3d stacked solution
US20140103505A1 (en) Die down integrated circuit package with integrated heat spreader and leads
US20120306064A1 (en) Chip package
US20090206459A1 (en) Quad flat non-leaded package structure
US8785253B2 (en) Leadframe for IC package and method of manufacture
JP4975615B2 (ja) 集積回路装置パッケージ用切り欠きヒート・スラグ
JP2006049694A (ja) 二重ゲージ・リードフレーム
CN112216658A (zh) 具有适应各种管芯尺寸的引线框架的半导体器件
US9190355B2 (en) Multi-use substrate for integrated circuit
US11916090B2 (en) Tapeless leadframe package with exposed integrated circuit die
KR100704311B1 (ko) 내부리드 노출형 반도체 칩 패키지와 그 제조 방법
KR20000026099A (ko) 칩크기 반도체 패키지와 그 제조방법
CN110610919A (zh) 一种引线框架、制作方法及封装结构
KR20070032468A (ko) 패드 재배열에 의한 반도체 패키지 및 그 제조방법
JPH0982840A (ja) Ｐｂｇａ半導体装置

Legal Events

Date Code Title Description
RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20090727