CN1735963A - 具有局部预制图形化引线框架的半导体封装及其制造方法 - Google Patents

具有局部预制图形化引线框架的半导体封装及其制造方法 Download PDF

Info

Publication number
CN1735963A
CN1735963A CNA2004800020813A CN200480002081A CN1735963A CN 1735963 A CN1735963 A CN 1735963A CN A2004800020813 A CNA2004800020813 A CN A2004800020813A CN 200480002081 A CN200480002081 A CN 200480002081A CN 1735963 A CN1735963 A CN 1735963A
Authority
CN
China
Prior art keywords
chip
lead frame
lead
bonding
encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004800020813A
Other languages
English (en)
Other versions
CN100385641C (zh
Inventor
S·伊斯兰
R·S·圣安东尼奥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Interconnect Technolo
Original Assignee
先进互联技术有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 先进互联技术有限公司 filed Critical 先进互联技术有限公司
Publication of CN1735963A publication Critical patent/CN1735963A/zh
Application granted granted Critical
Publication of CN100385641C publication Critical patent/CN100385641C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4828—Etching
    • H01L21/4832—Etching a temporary substrate after encapsulation process to form leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

披露了一种形成引线框架以及具有接近芯片尺寸封装(CSP)引线数量的局部图形化引线框架封装的方法，其中该方法使其更加适用于生产线的自动化以及改进由其所生产的封装的质量和可靠性。这是通过执行使金属条在其一侧局部图形化成具有类似网状引线框架的制造工艺步骤的大部分步骤来完成的，与常规完全刻蚀模板型的引线框架相比较，类似网状的引线框架在其另一侧上是实体和平坦的，使其具有机械上的刚性和热性能上的稳健性，从而可以在芯片粘结和引线键合处理工艺的过程中在没有任何扭曲或变形的情况下在芯片层和封装层上进行。金属引线框架的底部一侧进行图形化，以便于只在包括芯片和引线的前面一侧采用密封材料进行密封之后隔离芯片焊盘和引线键合触点。最终的封装具有电性能绝缘，使得条测试和可靠分割(成单个)可以在不一定要切割任何其它金属的条件下进行。也披露了在形成ELP、ELPF和ELGA类型的CSP中的典型的局部图形化引线框架的使用。

Description

具有局部预制图形化引线框架的半导体封装及其制造方法
发明领域
本发明一般涉及电子封装，尤其涉及局部图形化引线框架以及生产和使用该框架的方法。局部图形化引线框架比常规的引线框架更加牢固和更加稳定。局部图形化引线框架的坚固改进了制造引线框架封装的工艺并且提高了终端产品的整体可靠性。
背景技术
在生产使用引线框架的电子封装中，有几个步骤会使引线框架忍受机械和热应力。当前引线框架的较细几何尺寸以及在半导体芯片上不断增加集成电路已经导致对引线框架置以更大应力的过程。较细结构的引线框架非常像精巧的嵌件或者类似雕刻的金属结构，这些结构容易被弄弯、折断、损坏或者变形(见图1a和1b)。在工业中经常使用这种常规的引线框架来生产各种芯片封装，包括引线键合和倒装晶片(FC)的封装(见图2a-2d和3a-3b)。
常规的引线框架一般都缺乏结构上的刚性。引线框架的类似指状部分一般都非常之薄且难以固定到位。这就会引起在装配工艺中的装卸缺陷、损坏和变型并且使得引线键合状态复杂化。因此，在键合工艺中，键合的参数必须进行优化，以便于能够补偿引线框架的颤动。对补偿引线框架机械不稳定而进行的键合参数优化的失败就会导致较差的键合粘结，并且导致键合的质量和可靠性都较差。
典型的引线框架的类似指状的部分是从这些中心部分开始延伸的，称之为芯片接受区域，也可以称之为芯片焊盘。芯片通常是采用背面向下的方式粘结着接受区域，并且前面一侧是定位成面对着在芯片的四周边缘的端点，或者采用阵列的方式盖在芯片的表面。接受区域通常所具有的尺寸是5mm×5mm，并且从芯片焊盘区域向外延伸的引线通常所具有的尺寸是大约10mm长×1mm宽×0.5mm厚。引线框架一般是采用真空夹盘和机械卡盘保持的。夹盘和卡盘必须改装，以便于适合于不同尺寸和形状的引线框架。本发明就是为了能够缓减这一问题。
现有技术还未能显示出任何引线框架可以承受在目前半导体封装工艺过程中所遇到的应力并且可以较低的成本方式来生产。本发明通过提供局部图形化引线框架达到了这一目的，这不仅改进了引线框架自身的可制造性，而且还改进了由此所形成的电子封装的整体性和可靠性。
发明内容
引线框架是由薄膜所制成，该薄膜具有顶部表面和底部表面。薄膜的第一区域是从顶部表面进行局部图形化，但没有整个贯穿薄膜到底部表面。薄膜的第二区域，不是从顶部表面进行图形化，它形成了用于支撑集成电路(IC)的芯片接受区域和用于提供与IC芯片电性能连接的多个引线触点。第一区域以薄膜的方式形成沟道并且创建一个网状结构，该结构可以互连着不是从顶部表面进行局部图形化的第二区域。本发明还提出了一种制造局部图形化引线框架的方法，以及提出了使用该引线框架所制成的电子封装的方法。由于具有类似网状或者网状的结构，本发明的引线框架已经改进了结构的刚性。
根据本发明能够，金属薄膜的顶部表面，由其可以形成引线框架，首先使用标准的照相平版印刷技术或者类似的技术进行图形化，以勾画出对应于芯片接受区域和引线的区域。在下一步中，在所勾画区域以外的薄膜第一区域中进行刻蚀，从薄膜的顶部表面局部贯穿下层薄膜的厚度，以便于在薄膜中创建引线框架的图形。在局部图形化之后，从顶部表面没有图形化的其余区域形成第二区域，该区域用于芯片接受区域和沿着顶部表面的引线，第一区域形成了一个比薄膜顶部表面低的下凹网状区域。第一区域的网状结构将引线部分相互连接着并连接着芯片接受区域。于是，局部图形化的薄膜看上去就像蜘蛛的脚并且保持着它的刚性和强度，使得它能够承受后续制造工艺步骤中的力。特别是，局部图形化引线框架可以忍受在引线键合和封装工艺过程中所遇到的力。在部分实施例中，芯片接受区域和电性能引线可以由第二区域的相同部分制成(例如，在电性能引线支撑集成电路以及提供对其电性能连接的情况下)。
本发明还提供了一种使用局部图形化引线框架来制成多个电子封装的独特方法。该方法包含具有顶部表面和底部表面的薄膜，在第一区域中，仅仅只是从顶部表面进行局部图形化，但是不是整体贯穿到底部表面。从顶部表面没有进行局部图形化的薄膜上所剩余的第二区域形成多个局部图形化的引线框架。各个引线框架具有一个用于支撑一个集成电路(IC)芯片的芯片接受区域以及用于提供与IC芯片电性能连接的多个电性能引线。
薄膜的第一区域形成网状结构，用于互连芯片接受区域和各个引线框架的电性能引线。第一区域也在薄膜的芯片间隔部分将多个引线框架相互连接。
也提供了多个芯片，各个芯片具有多个电性能端点，可用于粘结相对应的引线框架。各个芯片可以粘结着在相对应引线框架中的芯片接受区域并且在各个芯片的至少一个端点和引线框架的电性能引线之间形成电性能连接。此后，在引线框架和薄膜的芯片间隔部分上涂覆封装材料，以完全覆盖薄膜的上面。一旦封装材料干燥之后，就可以对第一区域中的薄膜底部表面进行背面图形化处理，以去除薄膜的网状结构和芯片间隔部分。随后，分割沉积在薄膜芯片间隔部分上的封装材料，以便于形成单独的封装。
在较佳实施例中，该方法包括采用方块/窗口图形以阵列方式在薄膜中形成引线框架，并且包含芯片尺寸封装的生产。
本发明的局部图形化引线框架具有一些优点。引线框架的平坦和固体未刻蚀的底部表面可以在引线键合工艺中作为优良的散热片使用。这就为更好和更一致的键合质量提供均匀的热传递。另外，固体结构提供一个连续的表面，以便于通用真空夹盘可保持引线框架，从而使得芯片粘结处理可以更加稳定并且使得后续工艺更加安全。消除了引线框架外围边缘难以卡住的问题，从而允许阵列引线框架的设计和处理不再需要任何转换。因为局部图形化引线框架的底部表面是平坦的连续表面，因此可以使用通用的真空夹盘来保持许多不同尺寸的框架。这就去除了在封装处理工艺中采用不同尺寸的引线框架时每次都需要改装真空夹盘的复杂性。同样，也就不再需要卡盘了。通用真空夹盘的使用以及消除卡盘，使得在第二区域上能够构成两行或者三行交错的引线，以适用于更高的引线数量。
本发明提出了一种局部图形化引线框架，它不仅可以实现引线键合芯片，而且还可以实现焊接凸缘式倒装芯片。另外，本发明教导了一种能够使用局部引线框架的方法，该方法适用于使用引线键合所制成的刻蚀引线框架封装(ELP)，采用倒装芯片的ELP(ELPF)，以及具有焊区网状阵列(LGA)焊盘以形成刻蚀的焊区网状阵列(ELGA)封装的ELP或ELPF，正如在本发明实施例中所进一步讨论的。
倒装芯片(FC)技术是一种多步骤的技术针对将芯片电性能端点自动连接至下一级封装，例如，陶瓷或者塑料基片，或者与基片后续相结合的芯片微载体。微载体，仅仅只比芯片本身稍大一些，现在称之为芯片尺寸封装(CSP)。FC技术是由卷带式自动键合(TAB)技术演变而成的，而卷带式自动键合技术起源于引线键合(WB)技术。于是，在WB和TAB中，芯片都是定位在它的背面表面上，电性能连接是连接着在它的顶部表面四周边缘上的端点。而在FC技术中，芯片的方向则是相反的。芯片是面向下放置，并且芯片的背面取向朝上。在发展高效热传递设计的过程中，这倒装的方向是极其有利的，这样可以集中电功能于芯片下面，而上侧可自由利用。
在FC工艺中，芯片的端点或者键合焊盘都可以在芯片表面上采用不同类型的凸缘来密封，其中，在区域阵列中可以形成图形，边缘图形或者其它图形。芯片可以采用下列方法粘结着下一级：a)粘结至引线框架的FC；b)层/基片的FC粘结称之为插入，适用于在引线框架上的连接空间中重新连接；c)粘结着引线框架上的预先粘结插入的FC；或者d)使用包括芯片回流方法的常规技术粘结着印刷电路板的FC。
使用常规技术的芯片粘结当应用至在制造QFN(四边形扁平无引线)封装或者其衍生产品(例如，VFQPF-N)时的QFN引线框架上就会变得十分困难。这是因为常规引线框架一般都缺乏结构上的刚性。引线框架中类似指状的部分可以十分精细，并且很难保持在一个精确的位置上。这就容易在装配工艺过程中引起操作上的缺陷、损坏和变形以及使得芯片键合状态复杂。PC结合工艺需要凸缘焊盘头与引线框架的悬浮和精细的引线端精确对准。此外，网状焊接端必须在经过焊接回流工艺的放置之后保持在它们各自的位置上。因此，必须对回流的参数进行优化，以便于补偿在芯片结合过程中的引线框架的颤动，如果不能进行适当的优化，则有可能产生较差的结合，并因此使得最终产品的质量和可靠性都较差。
通过在金属条上利用光刻胶进行图形化，并通过图形的刻蚀，形成从芯片接受区域向外延伸以类似指状引线方法来形成模板型的引线框架是常见的实现方法。也可以专门使用在指之间的“连接条”，以便于在各个工艺步骤中保持指相互分开，正如图3a和3b所示。本发明通过形成网状、局部图形化引线框架取代模板型的引线框架，缓减了引线框架缺乏结构刚性的问题。
根据本发明的方法，所有适用于形成半导体封装的主要工艺步骤都可以从将要形成引线框架的薄膜一侧开始。另一侧，即，下一侧，则可以保持表面上的平坦和不触接，例如，真空夹盘的表面。这包括封装和密封局部形成的封装前侧。一旦完成封装之后，底部表面进行背面刻蚀，以便于选择性地去除相互连接引线以及芯片接受区域的网状部分。在ELP的情况下，其中，芯片是背面键合至芯片接受区域上的芯片焊盘上的，并且采用引线键合的方式来形成与芯片端点的电性能连接，所有中间的网状部分都可通过刻蚀来切断，从而可以通过在芯片、引线以及引线键合触点面积的周围模压材料使得在引线键合端点单的芯片焊盘和引线触点相互隔离。然而，在ELPF封装的情况下，只有连接着引线的网状区域可以通过刻蚀切断，因为连接至芯片焊接头部凸缘引线本身提供对下一级封装的电性能连接。
通过锯断厚度或者芯片间隔部分，在网状部分中所嵌入金属的去除具有几项优点，包括消除通过引线框架结构所传播的锯力，以及防止金属-塑料界面上的分层。同样，采用背面刻蚀的电性能隔离可以在任何锯断或者分割之前，甚至于在任何其它处理工艺之前进行条的测试。在背面图形化之后，在底部表面上的剩余和外露的金属部分都可以采用浸锡或者非电解镀镍的方法很快形成任意数量的可焊接的材料。然而，ELGA封装使用ELPF封装的PC，具有用于连接下一级封装的LGA焊盘。
为了防止在制造过程中模压材料和封装的其它部件之间的任何分开，本发明还教授了如何在局部刻蚀引线框架的下凹网状部分的外露垂直壁上形成锁闭特征，例如，在引线的侧壁上，这一部分将与诸如树脂之类的模压材料相接触。另外，还教授了在芯片焊盘和引线触点的边缘上形成“唇缘”，以便于将模压材料俘获在各个唇缘下，从而使得模压材料难以与配合的表面相分开。
从上述描述中，显而易见的是，局部刻蚀引线框架提供了结构上的整体性以及附加的刚性和强度，能够较好承受在制造电子封装中所需经历的各种制造工艺的应力和张力。因为局部刻蚀引线框架所具有的这些独特机械特性还能够承受引线与封装的底部表面的超声波键合的严格限制，这些键合是用于连接下一级封装，这在传统的塑料封装中是不可能的。在本发明的另一实施例中，提供了形成具有超声波键合引线的电子封装的方法。形成局部刻蚀引线框架的模块，其中，引线框架包括网状部分并且由芯片间隔部分将其相互分开，它具有连续的底部表面。芯片粘结在引线框架上的芯片接受区域。在各芯片的端点和相对应引线框架的电性能引线部分之间形成电性能连接。引线采用超声波键合在引线框架的底部表面。引线框架通过在引线框架上，包括分开引线框架的芯片间隔部分，涂覆封装材料来封装引线框架。接着，进行底部表面的背面图形化，以便于去除网状部分和芯片间隔部分。随后，在芯片间隔部分上分割所封装的引线框架，从而形成在底部表面上具有超声波键合引线的各个独立的芯片尺寸封装。
附图的简要说明
图1a是根据现有技术具有引线和芯片焊盘区域的常规引线框架的示意图。
图1b是图1a所示根据现有技术的常规引线框架的示意图，它显示了芯片与芯片焊盘的粘结，以及引线从芯片的端点至引线的键合。
图2a是根据现有技术的引线键合和引线接近(具有引线)芯片尺寸封装(CSP)的剖面图，它显示了采用引线方式的连接至下级封装。
图2b是根据现有技术的引线键合和无引线接近(不具有引线)芯片尺寸封装(CSP)的剖面图，它显示了采用焊接凸缘或者焊球的方式与下一级封装连接。
图2c是根据现有技术的倒装芯片和引线接近CSP的剖面图，它显示了采用引线的方式与下一级封装连接。
图2d是根据现有技术的倒装芯片和无引线接近CSP的剖面图，它显示了采用焊球的方式与封装下层的连接。
图3a是根据现有技术的模板型的引线框架的俯视图，它显示了背面键合芯片与引线框架之间引线的引线键合连接。
图3b是根据现有技术的模板型的引线框架的俯视图，它显示了采用焊接回流工艺倒装芯片与引线框架的引线的连接。
图4是根据本发明的均匀厚度金属薄膜的剖面图，它采用可键合材料预先涂覆在两表面。
图5是图4所示的金属薄膜的剖面图，其中根据本发明仅仅只预涂覆在对应于两个芯片位置的顶部表面上予以图形化，这两个位置分别包括芯片焊盘和在芯片焊盘周围的引线触点。
图6是图4所示的电镀金属薄膜的剖面图，这是根据本发明已经进行了局部图形化的。
图6a是显示根据本发明的局部图形化引线框架阵列的俯视图。
图6b和6c显示了图6a所示阵列中的引线框架的逐渐放大俯视图。
图7a是图6所示的局部图形化金属薄膜的剖面图，其中根据本发明将芯片已经粘结着两个芯片位置中的各个芯片焊盘。
图7b是显示根据本发明在芯片和芯片焊盘之间的结合的放大示意图，它显示了粘结包括环氧或焊接。
图8是图7a或7b所示的芯片粘结金属薄膜的剖面图，其中根据本发明将各个芯片上的端点已经键合在引线框架的引线部分，形成在各个芯片位置上。
图9是图8所示的引线键合引线框架的剖面图，其中根据本发明，金属薄膜的顶部表面包括已经密封在封装中的芯片和引线键合。
图10是图9所示的密封封装的剖面图，其中根据本发明，该密封封装是从背面进行刻蚀，以便于去除在薄膜中的各个引线框架的第一区域和芯片间隔区域。
图11是显示两个接近芯片尺寸局部图形化封装的剖面图，其中根据本发明，封装已经在芯片间隔部分进行分割且形成两个单独的封装。
图12a是图11所示的分割后的封装之一的俯视图，其中根据本发明，显示了芯片、触点、芯片端点与引线触点相连接的引线，以及采用引线键合的一个触点的放大剖面图。
图12b是显示芯片焊盘和一个触点之间区域的剖面图，其中根据本发明，显示了在与模压材料相接触的垂直表面上使用“唇缘”，以便于提供锚定和防止分层。
图12c是显示芯片焊盘和一个触点之间区域的剖面图，其中根据本发明，显示了在与模压材料相接触的垂直表面上使用不同形状的腔体，以便于提供锚定和防止分层。
图13a-13f是各种腔体的示意图，根据本发明，它可以用于为图12b和12c所示垂直表面上的模压材料提供锚定部件。
图14是根据本发明制成局部图形化封装的各种工艺步骤的流程示意图。
图15a是显示根据本发明的具有外围I/O配置的封装的俯视、侧视和底视图。
图15b是显示根据本发明的具有I/O焊盘阵列配置的封装的俯视、侧视和底视图。
图16是图4所示金属薄膜的剖面图，其中根据本发明仅仅只预涂覆在对应于两个倒装芯片位置已经进行图形化的顶部表面上，这两个位置分别包括芯片接受区域和在各个芯片接受区域周围的引线。
图17是图16所示电镀金属薄膜的剖面图，这是根据本发明已经进行了局部图形化且形成类似网状的引线框架(即，网状结构)。
图18是显示芯片结合引线框架(FCL)的剖面图，根据本发明，它显示了倒装芯片(FC)结合。
图19是图18所示的FCL剖面图，其中根据本发明，金属薄膜的顶部表面包括芯片且已经密封在一个封装中。
图20是图19所示的密封封装的剖面图，其中根据本发明，已经从背面进行刻蚀以便于选择性地去除在各个引线之间和在各个下凹的芯片接受区域之间的网状部分。
图21是显示两个接近芯片尺寸局部图形化封装的剖面图，根据本发明，它已经由图20所示的封装分割而成。
图22a是图21所示的分割后封装的俯视图，根据本发明，它显示了芯片以及将芯片端点与引线的端点部分相连接的引线，该引线端点部分还连接着下一级封装。
图22b是显示在倒装芯片和下一层封装连接之间区域的放大剖面图，根据本发明，它显示了引线的两个端点连接。
图23是根据本发明形成支撑倒装芯片的局部图形化封装的各种工艺步骤的流程图。
图24a和24b显示了两个接近芯片尺寸局部图形化封装的剖面图和底视图，其中根据本发明，该封装已经被分割，并随后提供了适用于连接封装下一层以形成ELGA类型封装的球栅阵列连接。
图25a和25b显示了本发明另一实施例，其中，图24a和24b所示的封装是根据本发明分别采用铝引线或者采用铜引线球键合技术进行超声波键合的。
具体实施方法
图4-15b和16-24b显示了形成局部图形化引线框架的不同实施例，该局部图形化引线框架可以具有比接近芯片尺寸封装(CSP)更多的引线数。本发明的方法改进了生产线的自动化以及由此所制造的封装的质量和可靠性。这是通过执行制造工艺步骤中的大多数步骤之后，然后再局部图形化金属薄膜的一侧面形成网状引线框架来完成的。与常规穿透的模板型的引线框架相比较，本发明所使用的引线框架是在其一侧面进行局部图形化，而在另一侧面是实体和平坦的。这种结构改进了机械和热性能，从而可以在芯片的粘结、引线的键合、以及封装的过程中可在没有扭曲或变形的情况下进行。在完成芯片粘结和引线键合工艺步骤以及芯片和引线键合都粘结在一起并且密封封装在模压材料中之后，刻蚀底部表面使之完全穿过薄膜，以便于使得引线触点与芯片焊盘以及自身相互之间隔离。因此，最终所形成的密封封装可以在不需要切割到其它附加金属的条件下进行分割。
具体地说，图4-15b显示了形成适用于引线键合芯片的局部图形化引线框架以及使用该框架来形成ELP类型电子封装的方法。另一方面，图16-22显示了形成适用于倒装芯片的局部图形化引线框架以及使用该框架来形成ELP类型电子封装的方法。还结合图24a和24b讨论了使用速成的局部图形化引线框架来形成ELGA类型电子封装的方法。
图4是薄膜的剖面图，较佳的是一片金属薄片，更佳的是采用铜的薄片，它不仅可以用于形成引线框架，而且还在确保形成引线框架的工艺步骤中可作为稳定的载体来使用。金属条的厚度等于或者大于大约0.05mm。在另一实施例中，该厚度可以在大约0.05mm至0.5mm的范围内。
形成引线框架一般包括刻穿金属条，类似切割模板，并随后采用非常精细的指状引线工作。为了能够将这类精密的结构保持到位，一般可以使用真空夹盘。然而，常规的真空夹盘一般都难以对这类精细的器件提供吸力。并且通常都必须卡住引线框架的边缘。当由一种类型和尺寸的引线框架变化成另一种时，任何一种适用于这一目的的设备都必须进行重新改装。但是，本发明可以缓减这种重新改装的步骤。因为局部图形化引线框架的底部表面是实体的并且是连续的，所以在处理过程中，常规真空夹盘可以方便地将引线框架保持到位。此外，在引线框架的制造过程中，可以通用一种尺寸的金属条，但该金属条能够容纳各种的工业引线框架。芯片粘结和引线健合的后续加工工艺步骤可以对所要形成的引线框架只有很少应力和张力的方法来完成。因为引线是采用类似网状结构保持在一起并且在最后的步骤之前是不会相互分开的，所以就可以很容易地制造出具有十分精细几何尺寸的引线框架。
可以采用多种方法来完成在引线框架上制成各种图形。一种方法可以是将图形压印/铸造在金属中。另一种方法可以包括化学或者电化学刻蚀和电学放电加工(EDM)。另一方面，较佳的是，采用在半导体制造工艺中常用的照相平版印刷图形化技术。在本发明中，图4所示的金属条(100)是在照相平版印刷图形化之前预先电镀在前(或顶部)侧和背(或者底部)侧的两面。前表面和背表面中的一个或者两个表面都可以采用能够分别键合以及可焊接的材料进行预先电镀。在一个实施例中，前表面采用可键合的材料进行预先电镀，例如，Ni/Pd/Au-渗透或Ag。在另一实施例中，背表面采用可焊接的材料进行预先电镀，例如，Sn/Pb、无铅焊料、浸锡无电解镍或者Au-渗透。该预先电镀也可以根据需要在后续的步骤中进行。
在接下去的步骤中，经过预先电镀的前面(110)进行照相平版印刷图形化，以便于形成对应于芯片焊盘(115)的区域以及环绕着芯片焊盘区域的电性能触点(113)。电性能触点(113)可以具有引线端点部分的特征该部分通过形成类似网状结构的中间下凹部分的第一区域连接至芯片焊盘区域(115)。在最后从背表面刻蚀金属薄膜(100)时，可以取出这些中间的下凹类似网状部分，以便于端点部分和芯片焊盘部分能够相互隔离。包含芯片焊盘(115)和环绕着触点(113)的区域有时可称之为芯片位置。在链动至一个滚筒上的连续的铜薄片卷上可以形成多个芯片位置，从而可以方便地自动形成由一个或多个芯片所组成的引线框架。图5图示说明了两个芯片位置，这可以形成了两个相应的引线框架，并以此可由该引线框架形成两个封装部分。
适用于图5所说明的两个芯片位置的所示的图形可随后通过刻蚀传递至薄膜条(100)。正如图6所示，本发明的主要特征在于刻蚀仅仅只是部分刻穿金属的厚度，因此本文称之为局部图形化。该局部图形化可以在薄膜的第一区域中进行，以便于形成连接着各个引线框架的引线触点(113)的芯片焊盘(115)的网状结构(130)。第一区域也可以在薄膜芯片间隔部分(136)中相互连接着引线框架。
正如图6a-6c所示，一个阵列或者这类引线框架(例如，16×16)可以采用方块/窗口薄膜(138)来形成。图6b和6c显示了包括网状结构(139)的第一区域，其中，该网状结构连接着芯片焊盘和各个引线框架的引线触点。第一区域也在薄膜的芯片间隔部分(136)中相互连接着多个引线框架。
在一个实施例中，局部图形化可以从薄膜厚度的25％变化到90％。然而，事实上，局部图形化可以是薄膜厚度的任意百分比，并且局部刻蚀的量可以根据影响制造参数的各种因素来确定，这些因素包括柔性、刚性以及热厚度(或者热传导)。引线触点区域(113)和芯片焊盘区域(115)的横向尺寸可以基于所给定芯片尺寸和引线键合或者其它可以用于在给定封装或者在下一级封装中的两个封装之间的中间层或者中间层连接的连接媒介所需的小型化程度来确定。特别值得注意的是，现在，关注引线框架的精细特征和尺寸稳定性的可制造性由于类似指状引线的类似网状结构而变得意义不再十分重要了。
正如图7a所示，芯片(140)接着最好是采用环氧(150)粘结在芯片焊盘区域。图7b是根据本发明在芯片和芯片焊盘之间结合的放大示意图，它显示了包括环氧或者焊接的粘结。环氧(150)可以采用导电粒子来填充，以增强芯片的冷却。在另一实施例，焊接膏(150’)来替代环氧(150)，也可以用于在芯片和芯片焊盘之间提供较强的键合，并且对周围环境提供更加有效的冷却路径。固化环氧，并且正如图8所示，在芯片粘结之后，可以使用众所周知的引线键合技术，将引线(160)键合在端点(145)上和相对应的引线触点(113)上，正如图8所示。因为根据本发明所制成的引线框架具有实体、连续的背面表面，它可以进行牢固的安置并且可以采用诸如真空夹盘(未显示)来保持在平坦的表面上，所以引线的类似网状结构在引线键合的过程中就不会摆动或弹跳。这就能够产生良好的键合，从而可以改进终端产品的可靠性。
在图9中，在将芯片和对应的触点相连接之后，在金属薄膜的前表面一侧上的所有元件都可以随后密封在模制材料中，例如，树脂封装(170)可形成在薄膜和所有暴露的表面上，包括引线框架和它们所相关联的引线(160)，芯片(140)和触点(113)以及网状结构(130)和芯片间隔部分(136)。在对最终的模制封装进行脱模时，就可以为下一步处理提供有效的清洁背面。可以采用这一讨论的方法来消除对封装底部轨迹的模制溢出的最常见问题。
正如图10所示，现在，对引线触点(113)和芯片焊盘(115)两者可以实现相互隔离，以通过封装背面一侧刻蚀第一区域的网状结构来形成它们各自的岛。这时，也可以背面刻蚀芯片间隔部分(136)。背面刻蚀持续，直至达到模制材料。适用于背面刻蚀金属的刻蚀方法应该与前面所使用的方法相同。然而，适用于背面刻蚀的刻蚀时间可以不同于适用于前面刻蚀所使用的刻蚀时间，这取决于从前面进行刻蚀的局部刻蚀的程度。于是，初始形成局部刻蚀引线框架可以由用户来进行裁剪，以适用于最终封装的自动化、质量、可靠性和功能的制造需要。
在最后的步骤中，在引线框架之间的芯片间隔部分(136)上的密封材料(170)中进行分割，以形成两个独立的封装，正如图11所示。这一步骤可以采用多种方法来完成，包括锯子切割、水喷射切割、激光切割或上述方法组合，或者其它特别适用于切割塑料的技术。换句话说，没有很多金属需要割穿，并因此就不存在着变形和其它与组合切割塑料和金属相关联的问题。与常规的封装相比较，其中，在芯片间隔部分之间的桥接金属必须与封装分割同时进行切割。有许多次，当同时切割金属和塑料时，部分金属芯片就会短路和短接，从而对锯片引起不需要和不期望的磨损。正如图6a所示，这一方法也可以应用于从一个引线框架阵列中产生大量的封装。
图12a显示了分割后的ELP的俯视图，其中，所示的触点(120)和芯片(140)在它们各自岛中是相互隔离的，但只可以通过已经引线键合的引线(160)相互连接。图12b显示了封装一角的放大视图，这是在芯片和一个触点之间的封装，其中触点可以包括原始的金属带(100)，形成可键合层(113)的预先电镀的顶部表面，以及形成可焊接层(123)的预先电镀的底部表面的部分。在图12b中，所显示的“唇缘”是在触点和芯片的角上。
现在，在封装底部上所预先电镀的表面(120)可以适用于几个目的。首先，直接外部达到芯片焊盘(140)的背部可以提供冷却用的附加热路径。其次，在接近芯片尺寸封装(CSP)的轨迹中的触点(123)使得它有可能紧密地安装在下一级封装上所分开的封装上，并因此可增强同一区域的性能。
本发明的另一方面提供了适用于减少在模制材料和它所应该粘结的表面之间的变形的可能性。这是通过一半刻蚀环绕着芯片焊盘和触点区域的边缘以形成凸耳或者“唇缘”来完成的，例如，图12b中的标号(105)所表示的。也有可能形成图12c所示的不规则形状的腔体(107)，来增强与模制材料相接触表面的互锁机制。图13a-13f还显示了各种其它腔体的放大视图，以及形成这些表面增强可以迅速与从前面一侧进行局部刻蚀相结合。这样就不再需要从背面一侧进行刻蚀，因为模制材料仅仅只密封从前面一侧局部形成的表面。
图14概述了本发明的方法，该方法从前面一侧局部刻蚀引线框架(200)成为金属条开始，并且以在同一金属条上进行背面图形刻蚀(250)为结束，从而采用该方法形成所需要的芯片焊盘和四周的触点。芯片粘结(210)、环氧固化(220)、引线键合(230)，以及密封(240)的中间步骤都可以在机械和热稳定的引线框架上完成，因为引线依然是通过在金属薄膜中局部刻蚀而成的类似网状或网状结构上的中间下凹部分地第一区域相互连接的。值得注意的是，很重要的是只能在封装的所有部件都已经在密封中固化之后，通过背面图形化刻蚀(250)去除中间下凹部分的第一区域，并且使得四周的触点和芯片焊盘相互分开，以便于形成适当的隔离。因此，就不再需要在分割成单个接近芯片尺寸封装(260)的过程中切割任何金属。
本发明的方法可以用于形成各种类型的封装，例如，适用于电子封装的阵列类型的引线框架。图15b显示了阵列类型的封装(400)的俯视图，而图15a则显示了标准的边缘类型的封装(300)。在标号(305)表示芯片端点的边缘结构的同时，标号(405)则表示端点的阵列类型结构，这可以构成直线结构或者交错结构。这两种封装可以使用所披露的局部图形化发明来制成，并可采用标号(310)和(410)来表示。在阵列类型ELP中，显示了内部引线(440)和外部引线(445)。两种封装都可以采用模制材料(320)和(420)来密封。使触点和芯片相隔离的背面图形化刻蚀可由(330)和(430)来表示。标号(450)表示接地环的特征，它可以刻蚀到成模材料的同一层。标号(460)表示了在ELP的底视图上的阵列类型输入/输出的结构。
附图16和24b所示的第二实施例披露了形成局部图形化VFQFP-N类型的引线框架的方法，该方法特别适用于大批量生产FC电子封装。因此，与倒装芯片相兼容的引线框架可以称之为FCL，以示区别于传统的引线框架。这是因为，不同于传统引线框架，FCL是刚性的并且更加适用于自动生产流水线，正如以下所描述的。
FCL也具有类似网状的结构，这不同于常用的多用途的贯穿的模板类型的引线框架。类似网状FCL的前面一侧具有下凹的部分，并包括局部图形化的引线，而背面一侧是实体和平坦的，这就提供机械上的刚性，从而在制造加工处理过程中可以在没有扭曲或变形的情况下进行。在完成芯片粘结以及封装的密封之后，刻蚀背面一侧，以便于引线触点的相互隔离。因此，最后所密封的封装可以在不一定要割断任何附加金属的条件下进行分割。于是，可以意识到的是，具有精细几何结构的FCL，例如，VFQFP-N封装，都可以很方便地制造，因为引线是都由类似网状或者网状结构保持在一起的，并且只到最后的分割步骤之前是没有完全相互分开。
类似于第一实施例所已经披露的局部图形化引线框架，第二实施例的FCL也是有一片金属所制成的，较佳的是由铜薄膜所制成的，正如图4所示，其中，薄膜的前表面和背表面都是预先电镀的，或者正如以上所阐述的，该电镀也可以推迟到后续步骤中。(值得注意的是，当两个实施例的工艺处理步骤都相似时，只要适合所采用的标号都可以保持相同的标号，除非第二实施例在初期所表示的标号。相同的标号(100)继续保持两个实施例中所使用的金属薄膜的一致性。随后，预先电镀的前面一侧(110’)进行照相平版印刷的图形化，以便于形成芯片接受区域(115’)、环绕着芯片接受区域的引线部分(113’)，以及其它中间区域(117’)。在以下所披露的后续处理步骤中，引线的一端端部将连接着PC的端点，而另一端部可以连接着下一层封装。包含芯片接受区域和环绕的引线的区域有时称之为芯片位置，类似采用引线键合芯片的芯片位置。在链动至一个滚轮上的连续铜薄片卷上可以形成包括多个芯片位置的多个引线框架，从而可以方便地自动形成由一个或多个芯片所组成的引线框架。图16图示说明了两个芯片位置，这可以形成两个相应的引线框架，并依次可由两个引线框架形成的两个封装部分。
适用于图16所说明的两个芯片位置的所示的图形可随后通过局部图形化贯穿刻蚀传递至金属薄膜(100)。如图17所示的局部图形化可以达一半、四分之一，或者对于某些情况可以是金属条厚度的任何比率，并且局部刻蚀的量可以根据影响制造参数的各种因素来确定，这些因素包括柔性、刚性以及热厚度(或者热传导)。引线触点区域(113’)和芯片焊盘区域(115’)的横向尺寸可以基于包括芯片尺寸和在给定封装或者在下一级封装中的两个封装之间作为中间层或者中间层连接的引线的给定封装位置所需的小型化确定。特别值得注意的是，现在，关注引线框架的精细特征和尺寸稳定性的可制造性由于具有类似指状引线的类似网状结构而变得意义不再十分重要了。
倒装芯片(FC)(130’)可以随后倒装在上面，使得在芯片前面一侧的端点(135’)可以驻留在引线的一端部，正如图18所示。在后一步骤中，引线的另一端部可以形成适用于连接封装下一层(例如，卡或者板)的电性能触点。然而，首先，在类似图18所示的网状引线框架结构上的芯片配件可以通过芯片连结炉送出，正如在现有技术中所实现的那样。回流焊球，使得回流受限于BLM，从而形成可焊接的立柱。由于根据本发明所制成的引线框架具有实体的连续的背面一侧且它可牢固地设置和保持在平坦的表面上，所以引线的类似网状结构就不会在芯片连结炉中摆动或弹跳，从而产生优良的芯片结合。因此，所披露的方法可以改进最终产品的可靠性，也就是，可以改进VFQFP-N类型封装的可靠性。
在芯片结合之后，芯片，沿着在原始金属薄膜的前面一侧上所局部图形化的引线，采用模制材料，例如，采用树脂材料进行密封性密封，正如图19所示。密封(140’)可以形成在所有暴露的表面四周，包括引线(113’)、焊球(135’)的周围、芯片下面、沿着芯片接受区域(115’)的垂直壁的区域，以及除了能够牢固保持在平坦表面上的金属条(100)所未刻蚀、实体和平坦的背面一侧之外的下凹区域(117’)的垂直壁的区域。在最终模制的封装脱模时，就可以为下一步处理提供有效的清洁背面。在该实施例中，也可以消除对封装底部轨迹的模制溢出的最常见问题。
现在，通过对封装背面一侧的图形化且与在工艺开始时从前面一侧进行局部刻蚀的图形相对准就可以使得引线(113’)相互隔离。背面刻蚀持续，直至达到模制材料。正如图20所示，去除引线框架的类似网状部分，也就是区域(111’)和区域(119’)，使得芯片区域(115’)可以相互断开，以及引线(113’)相互断开。较佳的是，适用于背面图形化金属的刻蚀处方是与从前面一侧进行局部刻蚀所使用的处方是完全相同的。然而，从背面一侧所进行刻蚀的时间可以不同于适用于前面一侧刻蚀所使用的刻蚀时间，这取决于从前面进行的局部刻蚀的程度。于是，初步形成局部刻蚀引线框架可以由用户来进行裁剪，以适用于最终封装的自动化、质量、可靠性和功能的制造需要。
在最后的步骤中，接着分割图20所示的封装，它具有两个使用本发明所说明目的的两个密封芯片位置，将其分成单个接近于芯片尺寸封装(CSP)，这是VFQFP-N类型封装中常见的，正如图21所示。图22a显示了分割后的局部图形化引线框架封装的俯视图，其中所示的引线(113’)是相互隔离的并且连接着在芯片(130’)下面的焊球(135’)。图22b显示了在芯片和连接着一个外部触点(145’)的一个引线之间的封装一角的放大视图，其中外部触点设置在卡或板(150’)上。预先电镀的表面(120’)已经制备好，用于结合下一级的触点，正如在同一附图中所显示的。同样，引线(113’)的下面暴露于外部环境，从而改善冷却。
之前所披露的相同技术可以用于防止密封材料与FCL表面的分层，也就是说，通过在网状引线框架的下凹区域(115’)和(117’)的垂直壁上合并图13a-13f所示的不规则形状的腔体。这些表面增强的形成可以迅速合并从前面一侧所进行的局部刻蚀。这就不再需要从背面一侧所进行的刻蚀，因为模制材料仅仅只密封从前面一侧所局部形成的表面。
图23概述了本实施例的方法，该方法从前面一侧引线框架(200’)局部图形化成为金属条开始，并且以在同一金属条上进行背面图形图形化(240’)为结束，从而采用该方法形成所需要的芯片接受区域和四周的引线。FC设置(210’)、FC芯片结合(220’)，以及密封(230’)的中间步骤都可以在机械和热稳定的FCL上完成，因为引线依然是通过在金属薄膜中局部刻蚀而成的类似网状或网状结构相互连接的。值得注意的是，很重要的是只能在封装的所有部件都已经在密封中牢固之后，可以通过背面图形化刻蚀(240’)选择性地去除引线的网状部分，并且引线可以相互分开一提供适当的隔离。因此，就不再需要在分割成单个接近芯片尺寸封装(260)的过程中切割任何金属。
本发明的方法可以用于形成很多种封装，例如，阵列类型的局部图形化引线框架，其中可焊接凸缘的区域阵列可以是能够同时结合于具有芯片倒装的引线框架上的芯片，该方法类似于本文所讨论的具有四周可焊接凸缘的方法。同样，局部图形化的引线框架的阵列也可以同时形成，并因此也同时形成FC结合，随之通过将阵列分割成多个单独的VFQFP-N类型封装。同样，各个最终的CSP可随后具有可焊接的凸缘、焊盘或者其它在封装之下的电性能连接，可用于与封装的下层相结合以形成具有球栅阵列的刻蚀引线框架封装或ELGA类，正如图24a和24b所示。在图24a中，显示了剖面图，其中芯片焊盘(135’)可形成在引线(145’)上。在背面图形化之后，引线(145’)是相互间电性能隔离的，以便于结合下一级封装。引线(145’)所暴露的底部表面可以通过浸锡或者无电解镍电镀与任何数量的可焊接材料闪速结束。ELGA封装的底部表面(111’)如图24b所示，具有适用于电性能连接(145’)的阵列图形。
因为形成ELP、ELPF或者ELGA封装中的任何一种封装的局部刻蚀方法在各种制造步骤中都具有良好的稳健性，所以其它形成电子封装的方法也都是可能的。一种这类方法包括本发明的引线框架封装与下一级封装引线键合。超声波键合技术不能适用于常规的引线框架，因为引线本身的脆弱，除非将它们粘结在可提供稳定性和强度的实体基础上。相反，通过依靠它们的网状结构，局部刻蚀引线框架是稳定的。局部图形化引线框架的未刻蚀和预先电镀的底部表面(120’)提供了实体键合区域，或者立柱，以便于有效地应用超声波能量，使得铝引线楔入键合在ELP或ELPF的块或者条上。因此，根据本发明的另一方面，铝引线(121)可超声波粘结在局部刻蚀引线框架的模块或条的底部表面上，正如图25a所示。引线直径范围在大约0.001英寸至0.020英寸之间，后者尺寸则表示取代引线的带子。随后，可以密封该条，背面图形化和分割，以形成各个接近的CPS。超声波键合是理想的，因为它可以避免暴露由于球栅阵列类型封装所经历的球键合温度，并因此改善其可靠性。铜引线球键合也可以应用，正如图25b所示。应该理解的是，图25a和25b所示的CSP可以是ELP和ELPF中的任何一种。
在电子封装制造过程中，本发明还具有许多其它优点。例如，在背面刻蚀之后以及在进行分割之前，封装块可固有地准备条测试，而在该块上仍可以设置多个封装。这与将封装只作为单个单位处理相比较就提供了鲜明的优点。在该块上设置封装的同时进行条测试封装可改善测试的可靠性。
本发明也使得制造商能够生产具有双排或者三排交错引线的封装，它使得给定封装的I/O功能成倍。引线框架的平坦连续的底部表面使得通用配件装备的使用更加方便不再需要对每次应用重新改装，并且对自动化具有更多的灵活性。例如，在2×2至12×12的封装块之间的处理就不再需要任何机械上的变化。另外，本发明更加便于具有各个脚“远离”的封装结构(例如，在脚表面上各模制主体底部之间为2密尔)。该远离的结构可以在芯片封装与下一级封装(例如，板)连接时提供其它优点。
在本发明参考特定实施例进行特定显示和讨论的同时，本领域熟练的技术人士都会理解到，可以在不背离本发明的精神和范围的条件下对形式和细节上作出各种不同的改变。

Claims (13)

1.一种形成具有超声波键合引线的电子封装的方法，其特征在于，该方法包括步骤：
形成局部刻蚀引线框架块，其中所述引线框架包括网状部分并采用芯片间隔部分相互分开，且具有底部表面；
将芯片粘结在对应引线框架上的芯片接受区域中；
在各个芯片的端点和对应引线框架的电引线部分之间形成电连接；
将引线超声波键合在所述引线框架的底部表面上；
通过在所述引线框架以及分开所述引线框架的芯片间隔部分上施加密封材料，以密封所述引线框架；
背面图形化所述底部表面以去除网状部分和芯片间隔部分；和，
分割在芯片间隔部分上所设置的密封材料，以在其底部表面上形成各个具有引线的芯片尺寸封装。
2.如权利要求1所述方法，其特征在于，所述引线框架包括铜或铜合金的薄膜。
3.如权利要求1所述方法，其特征在于，所述引线框架是采用压印或者铸造法来制成的。
4.如权利要求2所述方法，其特征在于，所述铜的薄膜具有大于或等于大约0.05mm的厚度。
5.如权利要求1所述方法，其特征在于，所述芯片包括半导体器件。
6.如权利要求1所述方法，其特征在于，所述粘结芯片是通过使用环氧树脂将芯片背面键合在接受区域来完成的。
7.如权利要求1所述方法，其特征在于，所述粘结芯片是通过使用焊膏将芯片背面键合在接受区域来完成的。
8.如权利要求1所述方法，其特征在于，所述形成电性能连接是采用引线键合技术来完成的。
9.如权利要求1所述方法，其特征在于，所述形成电性能连接是通过将所述芯片的端点与延伸至所述芯片区域的电性能引线的端部相连接来完成的。
10.如权利要求1所述方法，其特征在于，所述超声波键合引线包括铝引线。
11.如权利要求1所述方法，其特征在于，所述密封材料是树脂。
12.如权利要求1所述方法，其特征在于，所述背面图形化是通过刻蚀来完成的。
13.如权利要求1所述方法，其特征在于，所述分割(成单个)是通过对密封材料切片来完成的。
CNB2004800020813A 2003-01-15 2004-01-15 具有局部预制图形化引线框架的半导体封装及其制造方法 Expired - Fee Related CN100385641C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/342,732 US6777265B2 (en) 2002-04-29 2003-01-15 Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US10/342,732 2003-01-15

Publications (2)

Publication Number Publication Date
CN1735963A true CN1735963A (zh) 2006-02-15
CN100385641C CN100385641C (zh) 2008-04-30

Family

ID=32711795

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800020813A Expired - Fee Related CN100385641C (zh) 2003-01-15 2004-01-15 具有局部预制图形化引线框架的半导体封装及其制造方法

Country Status (7)

Country Link
US (1) US6777265B2 (zh)
JP (1) JP2006516812A (zh)
KR (1) KR20050118665A (zh)
CN (1) CN100385641C (zh)
HK (1) HK1087838A1 (zh)
TW (1) TWI336912B (zh)
WO (1) WO2004064144A2 (zh)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101651126A (zh) * 2008-08-12 2010-02-17 三星电子株式会社 芯片封装件及其制造方法
US8106492B2 (en) 2009-04-10 2012-01-31 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8115285B2 (en) 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US8237250B2 (en) 2008-08-21 2012-08-07 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
CN102651360A (zh) * 2011-02-24 2012-08-29 万国半导体股份有限公司 一种可铜线键接的封装体结构及其制作方法
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
WO2017041689A1 (zh) * 2015-09-11 2017-03-16 深圳市汇顶科技股份有限公司 传感芯片封装组件和具有该传感芯片封装组件的电子设备
CN107078122A (zh) * 2017-01-22 2017-08-18 深圳市汇顶科技股份有限公司 一种指纹芯片封装及加工方法
CN112530895A (zh) * 2020-12-22 2021-03-19 宁波康强电子股份有限公司 用于封装的引线框架、半导体封装结构及封装方法
CN112542389A (zh) * 2020-11-25 2021-03-23 上达电子（深圳）股份有限公司 一种高精密引线二次蚀刻成型方法
CN112595908A (zh) * 2020-11-25 2021-04-02 四川金湾电子有限责任公司 引线框架检测系统及检测方法

Families Citing this family (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7247526B1 (en) * 1998-06-10 2007-07-24 Asat Ltd. Process for fabricating an integrated circuit package
US8236612B2 (en) * 2002-04-29 2012-08-07 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US6812552B2 (en) 2002-04-29 2004-11-02 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) 2002-04-29 2010-09-21 Unisem (Mauritius) Holdings Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US20040058478A1 (en) 2002-09-25 2004-03-25 Shafidul Islam Taped lead frames and methods of making and using the same in semiconductor packaging
US7008825B1 (en) * 2003-05-27 2006-03-07 Amkor Technology, Inc. Leadframe strip having enhanced testability
JP4796271B2 (ja) * 2003-07-10 2011-10-19 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI223424B (en) * 2004-01-02 2004-11-01 Advanced Semiconductor Eng Process of cutting electrical packages
WO2005078789A1 (en) * 2004-01-13 2005-08-25 Infineon Technologies Ag Chip-sized filp-chip semiconductor package and method for making the same
US7087461B2 (en) * 2004-08-11 2006-08-08 Advanced Semiconductor Engineering, Inc. Process and lead frame for making leadless semiconductor packages
TWI247367B (en) * 2004-12-02 2006-01-11 Siliconware Precision Industries Co Ltd Semiconductor package free of carrier and fabrication method thereof
DE102005007643A1 (de) * 2005-02-19 2006-08-31 Assa Abloy Identification Technology Group Ab Verfahren und Anordnung zum Kontaktieren von Halbleiterchips auf einem metallischen Substrat
WO2006122467A1 (en) * 2005-04-07 2006-11-23 Jiangsu Changjiang Electronics Technology Co., Ltd. A packaging substrate with flat bumps for ic or discrete device and method of manufacturing the same
CN100403530C (zh) * 2005-04-28 2008-07-16 日月光半导体制造股份有限公司 半导体封装制程
WO2006127696A2 (en) * 2005-05-25 2006-11-30 Asat Ltd. Process for fabricating an integrated circuit package
WO2007005639A2 (en) * 2005-06-30 2007-01-11 Controlled Semiconductor, Inc. Lead frame isolation using laser technology
TWI267995B (en) * 2005-09-06 2006-12-01 Siliconware Precision Industries Co Ltd Non-carrier semiconductor package having stand-off member and fabrication method thereof
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7301225B2 (en) * 2006-02-28 2007-11-27 Freescale Semiconductor, Inc. Multi-row lead frame
US8310060B1 (en) 2006-04-28 2012-11-13 Utac Thai Limited Lead frame land grid array
US8461694B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8492906B2 (en) 2006-04-28 2013-07-23 Utac Thai Limited Lead frame ball grid array with traces under die
US8460970B1 (en) 2006-04-28 2013-06-11 Utac Thai Limited Lead frame ball grid array with traces under die having interlocking features
US8487451B2 (en) 2006-04-28 2013-07-16 Utac Thai Limited Lead frame land grid array with routing connector trace under unit
JP4533875B2 (ja) * 2006-09-12 2010-09-01 株式会社三井ハイテック 半導体装置およびこの半導体装置に使用するリードフレーム製品並びにこの半導体装置の製造方法
US8013437B1 (en) 2006-09-26 2011-09-06 Utac Thai Limited Package with heat transfer
US8125077B2 (en) 2006-09-26 2012-02-28 Utac Thai Limited Package with heat transfer
CN101601133B (zh) 2006-10-27 2011-08-10 宇芯（毛里求斯）控股有限公司 部分图案化的引线框以及在半导体封装中制造和使用其的方法
US9711343B1 (en) 2006-12-14 2017-07-18 Utac Thai Limited Molded leadframe substrate semiconductor package
US9761435B1 (en) 2006-12-14 2017-09-12 Utac Thai Limited Flip chip cavity package
US7790512B1 (en) 2007-11-06 2010-09-07 Utac Thai Limited Molded leadframe substrate semiconductor package
US8008132B2 (en) * 2007-12-28 2011-08-30 Sandisk Technologies Inc. Etched surface mount islands in a leadframe package
US8063470B1 (en) 2008-05-22 2011-11-22 Utac Thai Limited Method and apparatus for no lead semiconductor package
US7944043B1 (en) 2008-07-08 2011-05-17 Amkor Technology, Inc. Semiconductor device having improved contact interface reliability and method therefor
US9947605B2 (en) 2008-09-04 2018-04-17 UTAC Headquarters Pte. Ltd. Flip chip cavity package
KR101036351B1 (ko) * 2008-09-26 2011-05-23 엘지이노텍 주식회사 반도체 패키지용 다열형 리드리스 프레임 및 그 제조방법
US8334764B1 (en) 2008-12-17 2012-12-18 Utac Thai Limited Method and apparatus to prevent double semiconductor units in test socket
EP2248161B1 (en) * 2009-03-06 2019-05-01 Kaixin Inc. Leadless integrated circuit package having high density contacts
US8569877B2 (en) * 2009-03-12 2013-10-29 Utac Thai Limited Metallic solderability preservation coating on metal part of semiconductor package to prevent oxide
US8785253B2 (en) * 2009-04-03 2014-07-22 Kaixin, Inc. Leadframe for IC package and method of manufacture
US8133763B2 (en) * 2009-05-22 2012-03-13 Texas Instruments Incorporated Method for semiconductor leadframes in low volume and rapid turnaround
US20100314728A1 (en) * 2009-06-16 2010-12-16 Tung Lok Li Ic package having an inductor etched into a leadframe thereof
US8334467B2 (en) * 2009-06-17 2012-12-18 Lsi Corporation Lead frame design to improve reliability
US9449900B2 (en) 2009-07-23 2016-09-20 UTAC Headquarters Pte. Ltd. Leadframe feature to minimize flip-chip semiconductor die collapse during flip-chip reflow
CN102576701B (zh) 2009-09-02 2016-08-17 凯信公司 Ic封装件及其制造方法
US7943424B1 (en) * 2009-11-30 2011-05-17 Alpha & Omega Semiconductor Incorporated Encapsulation method for packaging semiconductor components with external leads
US8844123B2 (en) * 2009-12-03 2014-09-30 Chin-Chi Yang Method of manufacturing a hollow surface mount type electronic component
US9355940B1 (en) 2009-12-04 2016-05-31 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
US8368189B2 (en) 2009-12-04 2013-02-05 Utac Thai Limited Auxiliary leadframe member for stabilizing the bond wire process
TWI469289B (zh) * 2009-12-31 2015-01-11 矽品精密工業股份有限公司 半導體封裝結構及其製法
US8575732B2 (en) 2010-03-11 2013-11-05 Utac Thai Limited Leadframe based multi terminal IC package
US8871571B2 (en) 2010-04-02 2014-10-28 Utac Thai Limited Apparatus for and methods of attaching heat slugs to package tops
US8716873B2 (en) * 2010-07-01 2014-05-06 United Test And Assembly Center Ltd. Semiconductor packages and methods of packaging semiconductor devices
US9029198B2 (en) 2012-05-10 2015-05-12 Utac Thai Limited Methods of manufacturing semiconductor devices including terminals with internal routing interconnections
US9449905B2 (en) 2012-05-10 2016-09-20 Utac Thai Limited Plated terminals with routing interconnections semiconductor device
US9006034B1 (en) 2012-06-11 2015-04-14 Utac Thai Limited Post-mold for semiconductor package having exposed traces
JP6043959B2 (ja) * 2013-03-26 2016-12-14 パナソニックＩｐマネジメント株式会社 半導体パッケージの製造方法、半導体チップ支持キャリア及びチップ搭載装置
US10242953B1 (en) 2015-05-27 2019-03-26 Utac Headquarters PTE. Ltd Semiconductor package with plated metal shielding and a method thereof
US10242934B1 (en) 2014-05-07 2019-03-26 Utac Headquarters Pte Ltd. Semiconductor package with full plating on contact side surfaces and methods thereof
US10032645B1 (en) 2015-11-10 2018-07-24 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple molding routing layers and a method of manufacturing the same
US10276477B1 (en) 2016-05-20 2019-04-30 UTAC Headquarters Pte. Ltd. Semiconductor package with multiple stacked leadframes and a method of manufacturing the same
JP6644978B2 (ja) * 2016-07-25 2020-02-12 大口マテリアル株式会社 半導体素子搭載用基板及び半導体装置、並びにそれらの製造方法
CN114937605A (zh) * 2022-05-31 2022-08-23 浙江禾芯集成电路有限公司 一种垂直型mosfet芯片的封装结构的封装方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5656550A (en) * 1994-08-24 1997-08-12 Fujitsu Limited Method of producing a semicondutor device having a lead portion with outer connecting terminal
WO1996037333A1 (en) * 1995-05-26 1996-11-28 Formfactor, Inc. Ribbon-like core interconnection elements
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US5847458A (en) * 1996-05-21 1998-12-08 Shinko Electric Industries Co., Ltd. Semiconductor package and device having heads coupled with insulating material
JPH11195742A (ja) * 1998-01-05 1999-07-21 Matsushita Electron Corp 半導体装置及びその製造方法とそれに用いるリードフレーム
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
JP2001068586A (ja) * 1999-08-25 2001-03-16 Fujitsu Ltd 半導体装置
US6238952B1 (en) * 2000-02-29 2001-05-29 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
JP3883784B2 (ja) * 2000-05-24 2007-02-21 三洋電機株式会社 板状体および半導体装置の製造方法
TW507482B (en) * 2000-06-09 2002-10-21 Sanyo Electric Co Light emitting device, its manufacturing process, and lighting device using such a light-emitting device
US6762118B2 (en) * 2000-10-10 2004-07-13 Walsin Advanced Electronics Ltd. Package having array of metal pegs linked by printed circuit lines
WO2003103038A1 (en) * 2002-04-29 2003-12-11 Advanced Interconnect Technologies Limited Partially patterned lead frames and methods of making and using the same in semiconductor packaging

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115285B2 (en) 2008-03-14 2012-02-14 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having a protective layer to enhance surface mounting and manufacturing methods thereof
US8120152B2 (en) 2008-03-14 2012-02-21 Advanced Semiconductor Engineering, Inc. Advanced quad flat no lead chip package having marking and corner lead features and manufacturing methods thereof
US8492883B2 (en) 2008-03-14 2013-07-23 Advanced Semiconductor Engineering, Inc. Semiconductor package having a cavity structure
CN101651126A (zh) * 2008-08-12 2010-02-17 三星电子株式会社 芯片封装件及其制造方法
US8237250B2 (en) 2008-08-21 2012-08-07 Advanced Semiconductor Engineering, Inc. Advanced quad flat non-leaded package structure and manufacturing method thereof
US8106492B2 (en) 2009-04-10 2012-01-31 Advanced Semiconductor Engineering, Inc. Semiconductor package and manufacturing method thereof
US8124447B2 (en) 2009-04-10 2012-02-28 Advanced Semiconductor Engineering, Inc. Manufacturing method of advanced quad flat non-leaded package
CN102651360A (zh) * 2011-02-24 2012-08-29 万国半导体股份有限公司 一种可铜线键接的封装体结构及其制作方法
CN102651360B (zh) * 2011-02-24 2015-03-11 万国半导体股份有限公司 一种可铜线键接的封装体结构及其制作方法
US9570381B2 (en) 2015-04-02 2017-02-14 Advanced Semiconductor Engineering, Inc. Semiconductor packages and related manufacturing methods
WO2017041689A1 (zh) * 2015-09-11 2017-03-16 深圳市汇顶科技股份有限公司 传感芯片封装组件和具有该传感芯片封装组件的电子设备
US10121750B2 (en) 2015-09-11 2018-11-06 Shenzhen GOODIX Technology Co., Ltd. Sensor chip package assembly and electronic device having sensor chip package assembly
CN107078122A (zh) * 2017-01-22 2017-08-18 深圳市汇顶科技股份有限公司 一种指纹芯片封装及加工方法
WO2018133060A1 (zh) * 2017-01-22 2018-07-26 深圳市汇顶科技股份有限公司 一种指纹芯片封装及加工方法
CN107078122B (zh) * 2017-01-22 2020-04-03 深圳市汇顶科技股份有限公司 一种指纹芯片封装及加工方法
CN112542389A (zh) * 2020-11-25 2021-03-23 上达电子（深圳）股份有限公司 一种高精密引线二次蚀刻成型方法
CN112595908A (zh) * 2020-11-25 2021-04-02 四川金湾电子有限责任公司 引线框架检测系统及检测方法
CN112595908B (zh) * 2020-11-25 2023-11-17 四川金湾电子有限责任公司 引线框架检测系统及检测方法
CN112542389B (zh) * 2020-11-25 2024-03-29 江苏上达半导体有限公司 一种高精密引线二次蚀刻成型方法
CN112530895A (zh) * 2020-12-22 2021-03-19 宁波康强电子股份有限公司 用于封装的引线框架、半导体封装结构及封装方法

Also Published As

Publication number Publication date
WO2004064144A2 (en) 2004-07-29
KR20050118665A (ko) 2005-12-19
TWI336912B (en) 2011-02-01
TW200503117A (en) 2005-01-16
JP2006516812A (ja) 2006-07-06
WO2004064144A3 (en) 2004-11-25
HK1087838A1 (en) 2006-10-20
US20030207498A1 (en) 2003-11-06
CN100385641C (zh) 2008-04-30
US6777265B2 (en) 2004-08-17

Similar Documents

Publication Publication Date Title
CN100385641C (zh) 具有局部预制图形化引线框架的半导体封装及其制造方法
US6812552B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7799611B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
KR100789348B1 (ko) 부분적으로 패터닝된 리드 프레임 및 이를 제조하는 방법및 반도체 패키징에서 이를 이용하는 방법
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
TWI337775B (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
US7205658B2 (en) Singulation method used in leadless packaging process
CN1512574A (zh) 半导体器件及其制造方法
US20060001130A1 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
CN1490870A (zh) 引线框及其制造方法，以及用该引线框制造的半导体器件
CN1266752C (zh) 电路装置的制造方法
CN1424757A (zh) 半导体器件及其制造方法
CN1659698A (zh) 包括半导体器件的四方扁平无引线封装
CN1835222A (zh) 半导体器件及其制造方法
US20160013122A1 (en) Methods of fabricating qfn semiconductor package and metal plate
CN1855450A (zh) 高散热性的半导体封装件及其制法
JP6913993B2 (ja) 半導体装置用基板、半導体装置の製造方法
JP2017108191A (ja) 半導体装置
JP6889531B2 (ja) 半導体装置用基板およびその製造方法、半導体装置の製造方法
JP2003188332A (ja) 半導体装置およびその製造方法
JP2020205451A (ja) 半導体装置用基板、半導体装置の製造方法
CN1767161A (zh) 散热型封装结构及其制法
JP2006093556A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1087838

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
C56 Change in the name or address of the patentee

Owner name: ADVANCED INTERCONNECT TECH LTD (MAURITIUS)

Free format text: FORMER NAME OR ADDRESS: ADVANCED INTERNET TECHNOLOGY CO., LTD.

CP03 Change of name, title or address

Address after: Mauritius Port Louis

Patentee after: Advanced Interconnect Technolo

Address before: Mauritius Port Louis

Patentee before: Advanced Interconnect Technolo

REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1087838

Country of ref document: HK

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080430

Termination date: 20150115

EXPY Termination of patent right or utility model