CN1767161A - 散热型封装结构及其制法 - Google Patents

散热型封装结构及其制法 Download PDF

Info

Publication number
CN1767161A
CN1767161A CNA2004100884600A CN200410088460A CN1767161A CN 1767161 A CN1767161 A CN 1767161A CN A2004100884600 A CNA2004100884600 A CN A2004100884600A CN 200410088460 A CN200410088460 A CN 200410088460A CN 1767161 A CN1767161 A CN 1767161A
Authority
CN
China
Prior art keywords
fin
chip
heat
radiation type
type package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2004100884600A
Other languages
English (en)
Other versions
CN100433278C (zh
Inventor
黄建屏
萧承旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siliconware Precision Industries Co Ltd
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to CNB2004100884600A priority Critical patent/CN100433278C/zh
Publication of CN1767161A publication Critical patent/CN1767161A/zh
Application granted granted Critical
Publication of CN100433278C publication Critical patent/CN100433278C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种散热型封装结构及其制法，该结构包括芯片载体；接置并电性连接至该芯片载体的半导体芯片；具有第一表面及相对第二表面并形成有镂空结构的散热片，该散热片以其第二表面与该芯片粘接，且该芯片尺寸大于该镂空结构尺寸，使该芯片能够部分显露在该散热片的镂空结构；成形于该散热片及芯片载体间以包覆该芯片的封装胶体，且使该散热片的第一表面及环接在该第一表面的侧表面外露在大气中；以及多个布设在该芯片载体上的导电元件，供芯片借之与外界装置电性连接；本发明能有效提高散热效率、降低封装成本、提高优良率，使用的封装模具可应用于不同尺寸的产品。

Description

散热型封装结构及其制法
技术领域
本发明是有关一种半导体封装件及其制法，特别是关于一种具有散热件的球栅阵列(BGA)封装结构及其制作方法。
背景技术
球栅阵列(Ball Grid Array，BGA)是一种先进的半导体芯片封装技术，其特点在于采用一基板安置半导体芯片，并在该基板背面植置多个成栅状排列的焊球(Solder Ball)，使相同单位面积的半导体芯片载体上可以容纳更多的输入/输出连接端(I/O Connection)，以符合高度集成化(Integration)的半导体芯片所需，借由这些焊球将整个封装单元焊接及电性连接至外部的印刷电路板。
高度集成化的半导体芯片运行时，会伴随大量热量的产生，由于包覆半导体芯片的封装胶体是一导热系数仅0.8w/m-k的不良传热材质，其热量的逸散不好，因而会危及半导体芯片的性能及使用寿命。
因此，为提高BGA半导体封装件的散热效率，就要在封装件中增设散热结构。
请参阅图1，它是美国第5,726,079号专利案的半导体封装件。这种现有的半导体封装件1是在芯片10上直接粘设一散热片11，使该散热片11的顶面11a外露出用于包覆该芯片10的封装胶体12，直接与大气接触，芯片10产生的热量能够传递至散热片11，进而逸散至大气中，不需须经过导热性差的封装胶体12。
然而，这种半导体封装件1在制造上存在若干的缺点。首先，该散热片11与芯片10粘接后，置入封装模具的模穴中进行该封装胶体12的模压作业(Molding)时，该散热片11的顶面11a必须顶抵至模穴的顶壁，倘若该散热片11的顶面11a未能有效地顶抵至模穴的顶壁，使两者之间形成间隙时，即会在散热片11的顶面11a上溢胶，一旦散热片11的顶面11a上形成溢胶，除了会影响该散热片11的散热效率外，还会造成制成品外观上的不良，故往往要进行去胶(Deflash)处理；然而，去胶处理不但耗时，增加封装成本，且也会导致制成品受损。此外，若散热片11顶抵住模穴顶壁的力量过大，则往往会使质脆的芯片10因过度的压力而裂损。
若散热片11的顶面11a至基板13的上表面的距离，大于模压作业时的模穴深度，则模具合模后，模具会压迫散热片11，导致与散热片11直接粘结的芯片10被散热片11压裂；反之，若散热片11的顶面11a至基板13的上表面的距离小于模穴的深度，则封装胶体会在散热片11的顶面11a上溢胶，溢胶的形成除了会影响制成品的外观，还会减少散热片11的顶面11a外露在大气中的面积，使散热效能因此变差，往往须进行额外的清除程序去除散热片11顶面11a上的溢胶。然而，清除程序会增加整体封装制程的复杂度，还会导致成本的提高。
此外，为使散热片11的顶面11a至基板13的上表面的距离能恰等于模具模穴的深度，散热片11与芯片10的粘接、芯片10与基板13的粘接以及散热片11的厚度必须进行精准的控制与制作，然而这种精密度上的要求，会使封装成本增加并提高制程的复杂度，所以在实施上存在一定的难度。
再而，由于散热片11与芯片10粘结后的高度须精确控制以避免上述问题的发生，该半导体封装件1的封装即无法以批次(Batch-type)方式粘结芯片10与散热片11；也就是，散热片11必须与对应的芯片10逐一粘接，进一步增加了整体封装制程的复杂性与所需要的时程，故不利封装成本的降低与封装效率的提高。
此外，该半导体封装件1的散热效率与其使用的散热片11外露顶面11a的面积成正比，也就是，在半导体封装件1大小不变的情况下，散热片11与封装件的面积相同时，其具有最大的外露面积，使散热片11能提供最大的散热效率。然而，将散热片的面积扩大至与封装件相等时，表示散热片的大小也须与封装模具模穴的边壁切齐或嵌接，而若散热片制作精度不足，在散热片过大时，将使散热片无法顺利置入模穴中，若散热片过小，其顶面及侧面即易形成溢胶。所以，该结构会有良率上的顾虑，使得其在实施上具有相当的难度。
请参阅图2A至图2C以及图3所示，鉴于上述现有技术的缺点，美国第6,458,626及6,444,498号专利案(专利权人与本发明的申请人相同)是一种散热片能直接粘置在芯片上，不会产生压损芯片或在散热片外露表面形成溢胶问题的半导体封装件。该半导体封装件在散热片21外露在大气中的表面上，形成与封装胶体24间的粘结性差或与散热片21间的粘结性差的材料层25，再将该散热片21直接粘置在基板23的芯片20上，继而进行模压制程以封装胶体24完全包覆该散热片21及芯片20，并使封装胶体24覆盖在散热片21的材料层25上(如图2A所示)，如此，模压制程使用模具的模穴深度，大于芯片20与散热片21的厚度之和，故在模具合模后，模具不会触及散热片21，因而一会使芯片20受压，也就不会导致其裂损；接着，进行切单(Singulation)程序(如图2B所示)，将散热片21上方的封装胶体24去除，其中当形成在散热片21上的材料层25(例如是镀金层)与散热片21间的粘结性大于其与封装胶体24间的粘结性时，将封装胶体24剥除后，该材料层25仍存留在散热片21上，但因材料层25与封装胶体24间的粘结性差，封装胶体24不会残留在散热片21上(如图2C所示)，故没有溢胶的问题产生。相对地，当形成在散热片21上的材料层25(例如是聚酰亚胺树脂制成的胶粘片)与散热片21间的粘结性，小于其与封装胶体24间的粘结性时，将封装胶体24剥除后，该材料层25会粘附在封装胶体24上而随之去除(如图3所示)，故该散热片21上也不会形成溢胶。
但是上述半导体封装件中，为使该散热片21有效接着在半导体芯片20上，在该半导体芯片20与散热片21间必须填充有粘着层26，为增加芯片20的散热性通常是采用导热胶(Thermal Grease)粘着该芯片与散热片，其中虽然该导热胶的导热系数(约3w/m-k)比封装胶体的导热系数(约0.8w/m-k)高，然而相对于铜质散热片的导热系数(约400w/m-k)而言仍明显偏小，因此芯片运行时产生的热量，仍需经由该导热系数较小的导热胶传递至散热片，之后再逸散至大气，如此会增加热阻，不利于散热。
另外，请参阅图4A至图4C所示，美国第6,699,731号专利案(专利权人与本发明的申请人相同)是一种裸晶式半导体装件，它是在接置在基板43的芯片40上，通过胶片42接着有一模块板41，继而进行模压制程，封装胶体44完全包覆该模块片41及芯片40(如图4A所示)；之后，进行切单(Singulation)程序(如图4B所示)，并将该芯片40上的胶片42、模块板41及其上方的封装胶体44去除，借以形成裸晶式半导体封装件，使该芯片40运行时产生的热量能够直接逸散至大气。
但在实际操作上述半导体装件制程中，先前所暂时接置在该芯片40上的胶片42，在撕除时容易使胶片42的粘着材料残留在封装胶体44上，不仅影响封装成品的外观，同时往往要进行额外的清除作业，增加整体封装制程的复杂度与成本。
发明内容
为克服上述现有技术的缺点，本发明的主要目的在于提供一种散热型封装结构及其制法，使散热片与芯片可直接接合以提高散热效率，不会在模压制程中造成芯片的裂损与溢胶，进而提高制成品的优良率。
本发明的另一目的在于提供一种散热型封装结构及其制法，使芯片部分直接显露在外界，以提高散热效率。
本发明的再一目的在于提供一种散热型封装结构及其制法，避免芯片与散热片接着时受限于粘着材料的设置，从而影响芯片散热效率。
本发明的又一目的在于提供一种散热型封装结构及其制法，避免粘着材料残存在半导体封装件的表面而影响其外观及增加移除步骤及成本。
本发明的又一目的在于提供一种散热型封装结构及其制法，使整合有散热片与芯片的半导体封装件能够以批次方式生产，从而简化制程，减少封装的耗时以及降低成本。
本发明的又一目的在提供一种散热型封装结构及其制法，使散热片与芯片粘接的作业不需要进行高精度的控制，从而降低封装成本及提高优良率。
本发明的又一目的在提供一种散热型封装结构及其制法，所使用的封装模具可应用于不同尺寸的产品，不需要随产品尺寸的改变而更换封装模具，所以可降低封装成本及模具的管理成本。
为达上述及其它目的，本发明的散热型封装结构的制法包括：将半导体芯片接置并电性连接在芯片载体上，另在接口层上接着具有镂空结构的散热片，将该附有接口层的散热片固着在该半导体芯片上，其中该半导体芯片的尺寸大于该散热片的镂空结构的尺寸；进行封装模压制程，利用封装胶体完整包覆住位于该芯片载体上的半导体芯片及该附有接口层的散热片；进行切割制程，去除完成封装模压制程后封装元件四周非电性作用部分，显露出该散热片侧边；以及移除该接口层及位于该接口层上的封装胶体，外露出该散热片，并使该半导体芯片部分显露在该散热片的镂空结构。
本发明还涉及另一种散热型封装结构的制法，该制法包括：准备矩阵式芯片载体模块片，该芯片载体模块片由多个呈矩阵方式排列的芯片载体构成；接置至少一个芯片在各该芯片载体的预设位置处，并使该芯片电性连接至该芯片载体；提供具有上表面及下表面的散热片，且该散热片形成有镂空结构，在其上表面附着接口层，并将该下表面粘接至该芯片上；形成封装胶体，借以包覆该散热片及该芯片；进行切单作业，借以形成个别半导体封装件的半成品；以及去除形成该接口层上的封装胶体及该接口层。
在本发明的制程中，该芯片载体可采用基板或导线架型式，且半导体芯片可以倒装芯片或打线方式电性连接至该芯片载体，其中，在采用倒装芯片方式电性连接芯片与芯片载体时，可直接将该具有镂空结构的散热片接置在该芯片的非主动面，相对采用打线方式电性连接芯片与芯片载体时，可先在该芯片主动面上未影响焊线设置处，接置与芯片热膨胀系数(CTE，Coefficientof Thermal Expansion)相当的缓冲垫片(Buffer Pad)后，再在该缓冲垫片上接置该具有镂空结构的散热片，并使该缓冲垫片能够部分显露在该镂空结构，避免散热片与芯片直接的粘接会碰触至焊线，同时可降低散热片与芯片CTE的不同，在两者直接粘接的情况下散热片对芯片产生的热应力效应。
另外，还可在该散热片上借由导热的粘着层以接置散热结构，并使该散热结构得以延伸接触至显露在该散热片镂空结构的芯片或缓冲垫片上，借由该散热结构逸散芯片工作时产生的热量。
此外，本发明的该封装结构的制法可采用批次方式制程，借由将多半导体芯片接置在矩阵式芯片载体模块片上，再进行接置具有接口层的散热片及封装制程后，即可利用切单形成多个整合有散热片的封装结构，有利于大量制造生产。
本发明的散热型封装结构包括：芯片载体；半导体芯片，接置并电性连接至该芯片载体上；具有镂空结构的散热片，接置在该半导体芯片上，且该芯片的尺寸大于该镂空结构的尺寸，使该芯片非主动面能够部分显露在该散热片的镂空结构；以及封装胶体，形成于该散热片与芯片载体之间，用于包覆该半导体芯片。
其中该散热片的镂空结构可以是任意形状，且并不局限单一镂空结构，另在该散热片与封装胶体接触部分可形成表面凹凸不平的结构及/或进行黑化处理，借以增加散热片与封装胶体之间的接触力。此外，在该芯片与该具有镂空结构的散热片之间有缓冲垫片，并使该缓冲垫片部分显露在该镂空结构，降低散热片与芯片的CTE的不同，在两者直接粘接的情况下散热片对芯片所产生的热应力效应。
在本发明的实施例中，该芯片载体是球栅阵列(BGA)基板，且在该基板上开设有至少一开孔，供焊线通过该开孔电性连接该基板与芯片，该基板位于芯片下方的表面上并植接有多个焊球，作为芯片与外界装置电性连接的介质。
在本发明的另一实施例中，该芯片载体是倒装芯片式(Flip Chip)基板，也就是基板的上表面具有多个成矩阵方式排列的焊垫，用于电性连接芯片与基板的多个导电凸块连接，同时，该基板的下表面上则植接有多个焊球，供芯片与外界装置电性连接。
在本发明的芯片载体还可以是QFN导线架，将半导体芯片以倒装芯片方式接置并电性连接至该QFN导线架的管脚上，供后续经由该管脚而电性连接至外部装置。
在本发明的芯片载体可以是LGA(LAND GRID ARRAY)基板，将半导体芯片的非主动面接置在该LGA基板上，并通过焊线将电性连接至该LGA基板，供后续经由多排列在该基板底面的金属接点进而电性连接至外部装置。
在本发明的该芯片载体还可以是BGA基板，将半导体芯片的非主动面接置在该BGA基板上，并通过焊线将电性连接至该BGA基板，供后续经由多排列在该基板底面的焊球进而电性连接至外部装置。
在本发明的芯片载体可以是QFN导线架，将半导体芯片以其非主动面接置在QFN导线架的芯片座上，并通过焊线将电性连接至该QFN导线架的管脚部分，供后续经由该管脚而电性连接至外部装置。
因此，本发明的散热型封装结构及其制法主要是将芯片接着并电性连接至芯片载体，另将具有镂空结构的散热片与接口层相互接着，使该接口层封闭住该散热片镂空结构的一侧，而后将附有接口层的散热片，粘着在该芯片上，且该芯片的尺寸大于该散热片镂空结构的尺寸，较好的选择是使该芯片周围与该散热片粘着，供后续该芯片的中心部分面积显露在该镂空结构，减少芯片与散热片之间粘着层的热阻影响，同时提供芯片直接与大气接触的机会，从而得增加散热效率。接着即可进行模压制程，利用封装胶体完整包覆位于该芯片载体上的半导体芯片及接着有接口层的散热片，再进行切割制程，去除封装制程时封装组件四周非电性作用部分，接着移除散热片上的封装胶体，通过该接口层与封装胶体的接触力是大于其与散热片的接触力，因此可同时移除该接口层及该接口层上的封装胶体，不会使接口层残留在封装结构上，直接外露出该散热片并使该半导体芯片得以部分显露于该散热片的镂空结构，如此将可提供芯片直接与大气接触，从而增加散热效率。
本发明提供的一种散热型封装结构及其制法，使散热片与芯片可直接接合以提高散热效率，并且不会在模压制程中造成芯片的裂损与溢胶，进而提高了制成品的优良率；该散热结构使芯片部分直接显露在外界，能够有效提高散热效率；制成品上不会残留粘着材料，避免对半导体封装件表面的影响，节省了移除步骤及成本；采用本发明制法的半导体封装件，能够以批次方式生产，从而简化制程，减少封装的耗时以及降低成本，简化了散热片与芯片粘接的作业，不需要进行高精度的控制，从而降低封装成本及提高优良率；本发明使用的封装模具可应用于不同尺寸的产品，不需要随产品尺寸的改变更换封装模具，所以可降低封装成本及模具的管理成本。
附图说明
图1是美国专利第5,726,079号案的半导体封装件剖面示意图；
图2A至图2C是美国专利第6,458,626号案的半导体封装件剖面示意图；
图3是美国专利第6,444,498号案的半导体封装件剖面示意图；
图4A至图4C是美国专利第6,699,731号案的半导体封装件剖面示意图；
图5A至图5G是本发明的散热型封装结构制法实施例1的剖面示意图；
图6A是本发明实施例1的散热型封装结构中强化散热片与封装胶体接合的剖面示意图；
图6B是本发明实施例1的散热型封装结构中在散热片上增设散热结构的剖面示意图；
图7A至图7G是本发明的散热型封装结构制法实施例2的剖面示意图；
图8A是本发明实施例2的散热型封装结构中强化散热片与封装胶体接合的剖面示意图；
图8B是本发明实施例2的散热型封装结构中在散热片上增设散热结构的剖面示意图；
图9A及图9B是应用本发明的散热型封装结构制法所形成的实施例3的封装结构；
图10A及图10B是应用本发明的散热型封装结构制法所形成的实施例4的封装结构；
图11A及图11B是应用本发明的散热型封装结构制法所形成的实施例5的封装结构；以及
图12A及图12B是应用本发明的散热型封装结构制法所形成的实施例6的封装结构。
具体实施方式
实施例
以下通过特定的具体实施例说明本发明的实施方式。
实施例1
请参阅图5A至图5H，它是本发明的散热型封装结构制法实施例1的制造流程示意图。
如图5A所示，首先，提供矩阵式基板模块片50A，该基板模块片50A是由多个基板单元50以矩阵方式排列构成。该各基板单元50分别具有上表面500、下表面501，并开设有贯穿的开孔502。其中应注意的是该基板单元50除了以矩阵方式排列外，也能够以直线方式排列，且如制程条件许可也可采用单个基板单元的方式进行。
如图5B所示，在各基板单元50的上表面500上，预设位置处通过例如银胶的粘着层55将芯片51的主动面51a接置其上，并使该芯片51封闭住该开孔502的一端，再以多条焊线52经过该开孔502，分别焊接至该芯片51的主动面51a及基板单元50的下表面501上，使该芯片51电性连接至该基板单元50。此焊线制程(Wire Bonding)与现有技术相同，故在此不赘述。
如图5C所示，另在例如胶片的接口层54上接一个具有镂空结构530的散热片53，在本图中，该散热片53的镂空结构530的位置对应于芯片51的中心部分位置，且该散热片53的镂空结构530尺寸小于半导体芯片51尺寸，将该附有接口层54的散热片53，利用导热的粘着层56粘着在该半导体芯片51非主动面51b的周围部分，供后续该芯片51非主动面51b的中心部分面积显露在该镂空结构530中，从而减少芯片51与散热片53之间粘着层56的热阻影响，同时提供芯片51直接与大气接触的机会，从而增加了散热效率。
该散热片53的大小须完全遮覆住通过芯片51相接的基板单元50，也就是，该散热片53的侧边须延伸出任一个位于外侧的基板单元50的侧边503(如图5A中虚线所示)。另外，该散热片53可由铜、铝、铜合金或铝合金等金属材料制成，该散热片53的镂空结构530可以是任意形状，并不局限单镂空结构。
该接口层54可例如是以聚酰亚胺(Polyimide)为底材的胶片(P.I.tape)，或以金属(如铜、铝)为底材的金属贴片，或以高耐热性的有机材料(如FR4、BT)为底材的贴片，或以高耐热性纸材为底材的纸贴片，其中，该接口层54与包覆芯片51用的封装胶体57间的粘结性需大于散热片53的顶面与该接口层54之间的粘结性，且使该接口层54与散热片53之间的粘结性小于该散热片53与封装胶体之间的粘结性。
如图5D所示，将该结合有接口层54、具有镂空结构530的散热片53、芯片51及基板模块片50A的结构体置入封装模具的模穴(未标出)中，进行模压作业，形成用于包覆该附有接口层54的散热片53、芯片51及焊线52的封装胶体57。由于该结构体的高度使散热片53上的接口层54与模穴的顶壁之间有一适当的距离，所以在封装模具合模后，芯片51不会受到来自封装模具或散热片53的压力，不会出现裂损现象，且散热片53与芯片51的粘接也不需要精确控制高度，因此，有效提高了制成品的优良率与可靠性。
如图5E所示，在基板模块片50A的各基板单元50的下表面501上植接多个例如焊球58的导电元件，供该芯片51与外界装置形成电性连接关系。该焊球58的植接是以现有的植球方式进行，故不另赘述。另外，该例如焊球58导电元件的设置也可在后续完成基板单元切割制程后再进行。
如图5F所示，进行切割制程，它是以卡具(未标出)真空吸附住植球完成的半成品在接口层54上形成的封装胶体57，使切单作业进行时及完成后，经切单后的各半成品仍能吸附在卡具上。由于该接口层54上封装胶体57可借由该接口层54与该散热片53粘结，所以切单作业进行时，该封装胶体57不会与半成品的其余部分脱离。
该切单作业可去除完成模压制程后封装组件四周非电性作用部分，借以构成各封装单元，同时使该散热片的侧面531外露出所形成的封装胶体57，并与该封装胶体57的侧面571切齐，令该散热片53的侧面531上不会有溢胶的产生，且也达到该散热片53与基板单元50具有相同面积的目的，不需要散热片53必须与封装模具的模穴大小精准配合。同时，各该散热片53与芯片51的接合是以批次方式进行的，所以可简化制程，减少耗时及降低成本。
如图5G所示，进行各切单后半成品的接口层54及残留在该接口层54上的封装胶体57的去除作业。利用该散热片53及接口层54之间的粘结性，小于该接口层54与形成在接口层54上的封装胶体57之间的粘结性的特点，在剥除残留在其上的封装胶体57时，使该接口层54随之脱离散热片53；同时，由于散热片53与封装胶体57之间的粘结性，还大于接口层54与散热片53之间的粘结性，所以将该接口层54从散热片53上去除时，不会影响到散热片53与封装胶体57之间的粘结，也不会在散热片53及封装胶体57上残留任何粘着材料，使该散热片53可外露出该封装胶体57直接与大气接触，同时使半导体芯片51的非主动面51b部分的面积，能够显露在该散热片53的镂空结构530中，从而减少芯片51与散热片53之间粘着层的热阻影响，另可提供芯片51直接与大气接触的机会从而增加散热效率，同时不须进行任何去除溢胶及残留粘着材料的处理，可降低封装成本并确保制成的半导体封装结构外观的良好。
此外，如图6A所示，为提高散热片53与封装胶体57之间的接触力，可在该散热片53上与封装胶体57接触的部分形成表面凹凸不平的结构60及/或进行黑化处理。另外，本发明也可在该散热片53上借由导热的粘着层62接置散热结构61(如图6B所示)，并使该散热结构61可以延伸接触至该半导体芯片51显露在该散热片53镂空结构530的非主动面51b上，借由该散热结构61逸散芯片51运行时的热量。
实施例2
图7A至图7G是本发明的散热型封装结构制法实施例2的制造流程示意图。本发明实施例2的制程与实施例1大致相同，主要差异在于实施例2中半导体芯片是以倒装芯片方式接置并电性连接至基板上。
如图7A所示，首先，提供一矩阵式基板模块片70A，该基板模块片70A是由多个基板单元70以矩阵方式排列构成。各该基板单元70分别具有上表面700、下表面701。其中应注意的是该基板单元70除了以矩阵方式排列外，也能够以直线方式排列，且如制程条件许可也可采用单个基板单元方式进行。
如图7B所示，在各基板单元70的上表面700上预设位置处将半导体芯片71以倒装芯片方式，通过接置导电凸块72与其主动面71a接置并电性连接至该基板单元70。另外还可在该倒装芯片式芯片71与基板单元70之间进行倒装芯片底部填胶(未标出)。该倒装芯片制程与现有技术相同，故在此不再赘述。
如图7C所示，另在例如胶片的接口层74上接着具有镂空结构730的散热片73，在本图中，该散热片73的镂空结构730的位置对应于芯片71中心部分位置，且该散热片73的镂空结构730尺寸小于半导体芯片71的尺寸，将该附有接口层74的散热片73，借由导热的粘着层76粘贴在该半导体芯片71非主动面71b的周围部分，供后续该芯片71非主动面71b的中心部分面积显露在该镂空结构730，从而减少芯片71与散热片73间粘着层76的热阻影响，同时提供芯片71直接与大气接触的机会而增加散热效率。
该散热片73的大小须完全遮覆住通过芯片71相接的基板单元70，也就是，该散热片73的侧边须延伸出任一个位于外侧的基板单元70的侧边703(如图7A中虚线所示)。另该散热片73可由铜、铝、铜合金或铝合金等金属材料制成，该散热片73的镂空结构730可以是任意形状，且并不局限单一镂空结构。
该接口层74例如是以聚酰亚胺(Polyimide)为底材的胶片(P.I.tape)，或以金属(如铜、铝)为底材的金属贴片，或以高耐热性的有机材料(如FR4、BT)为底材的贴片，或以高耐热性纸材为底材的纸贴片。
如图7D所示，将该结合有接口层74、具有镂空结构730的散热片73、芯片71及基板模块片70A的结构体置入封装模具的模穴(未标出)中，进行模压作业，形成包覆该附有接口层74的散热片73、芯片71及导电凸块72的封装胶体77。由于该结构体的高度使散热片73上的接口层74与模穴的顶壁间有适当的距离，所以在封装模具合模后，芯片71不会受到来自封装模具或散热片73的压力，不会出现裂损的现象，且散热片73与芯片71的粘接也不需要精确地控制高度，因此可有效提高制成品的优良率与可靠性。
如图7E所示，在基板模块片70A的各基板单元70的下表面701上植接多个例如焊球78的导电元件，供该芯片71与外界装置形成电性连接关系。该焊球78的植接是以现有的植球方式完成，故不另赘述。另外，该例如焊球78的导电元件的设置也可在后续完成基板单元切割制程后再进行。
如图7F所示，进行切割制程，它是以卡具(未标出)真空吸附住植球完成的半成品在接口层74上形成的封装胶体77，使切单作业进行时及完成后，经切单后的各半成品仍能吸附在卡具上。由于该接口层74上的封装胶体77可借由该接口层74与该散热片73粘接，故切单作业进行时，该封装胶体77不会与半成品的其余部分脱离。
经切单后该散热片的侧面731外露出所形成的封装胶体77，并与该封装胶体77的侧面771切齐，令该散热片73的侧面731上不会有溢胶产生，且也达到该散热片73与基板单元70具有相同面积的目的，不需要散热片73与封装模具的模穴大小精准地配合。同时，各该散热片73与芯片71的粘接是以批次方式完成，故可简化制程，减少耗时及降低成本。
如图7G所示，进行各切单后半成品的接口层74及残留在该接口层74上的封装胶体77的去除作业。利用该散热片73及接口层74之间的粘结性，小于该接口层74与形成在接口层74上的封装胶体77之间的粘结性的特点，使该接口层74能够剥除残留其上的封装胶体77时而随之脱离散热片73；同时，由于散热片73与封装胶体77之间的粘结性，还大于接口层74与散热片73之间的粘结性，所以将该接口层74从散热片73上去除时，不会影响至散热片73与封装胶体77之间的粘结，也不会在散热片73及封装胶体77上残留任何粘着材料，使该散热片73能够外露出该封装胶体77，直接与大气接触，同时使半导体芯片71的非主动面71b部分面积，能够显露在该散热片73的镂空结构730中，从而减少芯片71与散热片73之间粘着层的热阻影响，另能够提供芯片71直接与大气接触的机会，从而增加散热效率，同时不须进行任何去除溢胶及残留粘着材料的处理，可降低封装成本并确保制成的半导体封装结构外观的良好。
此外，如图8A所示，为提高散热片73与封装胶体77间的接触力，可在该散热片73上与封装胶体77接触部分形成表面凹凸不平的结构80及/或进行黑化处理。另外，本发明也可在该散热片73上借由导热的粘着层82接置散热结构81(如图8B所示)，并使该散热结构81可以延伸接触至该半导体芯片71显露在该散热片73镂空结构730的非主动面71b上，由该散热结构81逸散芯片71工作时产生的热量。
实施例3
图9A是参照本发明上述散热型封装结构制法制成的半导体封装结构实施例3的剖面示意图。本发明的该半导体封装结构是通过类似于制备实施例1及实施例2的半导体结构的方法制成的，其不同处在于，本实施例3的半导体封装结构是以QFN导线架90作为半导体芯片91的芯片载体，将半导体芯片91以倒装芯片方式接置并电性连接至该QFN导线架的管脚90a上，供后续经由该管脚90a电性连接至外部装置，且在该芯片91的非主动面91b上可借由例如导热粘着层95以接置具有镂空结构930的散热片93，该芯片91的尺寸大于该镂空结构930的尺寸，使该芯片非主动面91b部分显露在该散热片93的镂空结构930中，另外，在该散热片93与QFN导线架90之间形成有用于包覆该半导体芯片的封装胶体97，同时令管脚90a的底面及侧面均外露出该封装胶体97，以及使该散热片93的侧面外露出所形成的封装胶体97，并与该封装胶体97的侧面切齐。
另请参阅图9B，本发明也可在该散热片93上与封装胶体97接触的部分形成表面凹凸不平的结构93a及/或进行黑化处理，提高散热片93与封装胶体97间的接触力；另可在该散热片97上借由导热的粘着层接置散热结构93b，并使该散热结构93b延伸接触至该半导体芯片91显露在该散热片93镂空结构930的非主动面91b上，借由该散热结构93b逸散芯片91工作时产生的热量。
实施例4
图10A是参照本发明上述散热型封装结构制法制成的半导体封装结构实施例4的剖面示意图。本发明的该半导体封装结构是通过类似于制备实施例1及实施例2的半导体结构的方法制成的，其不同处在于本实施例的的半导体封装结构是以LGA(LAND GRID ARRAY)基板100作为半导体芯片101的芯片载体，将半导体芯片101的非主动面101b接置在该LGA基板100上，并通过焊线102电性连接至该LGA基板100，供后续经由多个排列在该LGA基板100底面的金属接点100a电性连接至外部装置；且在该芯片101的主动面101a上未影响焊线102设置处，可接置与芯片101的热膨胀系数(CTE)相当的缓冲垫片(BufferPad)109，并在该缓冲垫片109上设置具有镂空结构1030的散热片103，且该缓冲垫片109的尺寸大于该镂空结构1030的尺寸，借以使该缓冲垫片109部分显露在该散热片103的镂空结构1030中，另在该散热片103与LGA基板100之间形成有用于包覆该半导体芯片101的封装胶体107，且该散热片103的侧面外露出所形成的封装胶体107，并与该封装胶体107的侧面切齐。其中，该缓冲垫片109的大小是限制在不会干涉到焊线102的范围内，且其厚度须略高于焊线102线弧的顶点，在该缓冲垫片109上接置散热片103时，该散热片103不会碰触到焊线102，同时，该缓冲垫片109可消除在高温环境下散热片103因热膨胀系数的不同对该芯片101产生的热应力效应，确保该芯片101不会受压而裂损，但仍能令该芯片101产生的热量借由该缓冲垫片109传递至该散热片103，或直接通过显露在该镂空结构1030的缓冲垫片109部分，将热量逸散至大气。
另请参阅图10B，本发明也可在该散热片103上与封装胶体107接触部分形成表面凹凸不平的结构103a及/或进行黑化处理，提高散热片103与封装胶体107之间的接触力；还可在该散热片103上借由导热的粘着层接置散热结构103b，并使该散热结构103b延伸接触至显露在该镂空结构1030的缓冲垫片109上，借由该散热结构103b逸散芯片101工作时产生的热量。该导热缓冲垫片109可以废弃芯片(Dummydie)，另外，若材料许可，也可采用铜、铝等金属材质。
实施例5
图11A是参照本发明上述散热型封装结构制法所制成的半导体封装结构实施例5的剖面示意图。本发明的该半导体封装结构是通过类似于制备实施例1及实施例2的半导体结构的方法制成的，其不同处在于，本实施例5的半导体封装结构是以BGA(BALL GRID ARRAY)基板110作为半导体芯片111的芯片载体，将半导体芯片111的非主动面111b接置在该BGA基板110上，并通过焊线112电性连接至该BGA基板110，供后续经由多个排列在该BGA基板110底面的焊球118电性连接至外部装置；另外在该芯片111的主动面111a上未影响焊线112设置处，可接置与芯片111的热膨胀系数相当的缓冲垫片119，并在该缓冲垫片119上设置具有镂空结构1130的散热片113，且该缓冲垫片119的尺寸大于该镂空结构1130的尺寸，使该缓冲垫片119部分显露在该镂空结构1130中，在该散热片113与BGA基板110之间形成包覆该半导体芯片111的封装胶体117，且该散热片113的侧面外露出所形成的封装胶体117，并与该封装胶体117的侧面切齐。其中，该缓冲垫片119的大小限制在不会干涉到焊线112的范围内，且其厚度须略高于焊线112线弧的顶点，在该缓冲垫片119上接置散热片113时，该散热片113不会碰触到焊线112，同时，该缓冲垫片119可消除在高温环境下散热片113因热膨胀系数的不同，对该芯片111所产生的热应力效应，从而确保该芯片111不会受压而裂损，但仍能令该芯片111产生的热量，借由该缓冲垫片119传递至该散热片113，或直接通过显露在该镂空结构1130的缓冲垫片119部分，将热量逸散至大气。
另请参阅图11B，本发明也可在该散热片113上与封装胶体117接触部分形成表面凹凸不平的结构113a及/或进行黑化处理，提高散热片113与封装胶体117之间的接触力；还可在该散热片113上借由导热的粘着层接置散热结构113b，并使该散热结构113b延伸接触至显露在该散热片113镂空结构1130的缓冲垫片119上，借由该散热结构113b逸散芯片111工作时产生的热量。
实施例6
图12A是参照本发明上述散热型封装结构制法所制成的半导体封装结构实施例6的剖面示意图。本发明的该半导体封装结构是通过类似于制备实施例1及实施例2的半导体结构的方法制成的，其不同处在于，本实施例6的半导体封装结构是以QFN导线架120作为半导体芯片121的芯片载体，将半导体芯片121以其非主动面121b接置在QFN导线架120的芯片座120b上，并通过焊线122电性连接至该QFN导线架120的管脚120a部分，供后续经由该管脚120a电性连接至外部装置；另在该芯片121的主动面121a上未影响焊线122设置处，接置与芯片121的热膨胀系数相当的缓冲垫片129，并在该缓冲垫片129上设置具有镂空结构1230的散热片123，且该缓冲垫片129的尺寸大于该镂空结构1230的尺寸，使该缓冲垫片129部分显露在该镂空结构1230中，还在该散热片123与QFN导线架120之间形成包覆该半导体芯片121的封装胶体127，且该散热片123的侧面外露出形成的封装胶体127，并与该封装胶体127的侧面切齐。其中，该缓冲垫片129的大小限制在不会干涉到焊线122的范围内，且其厚度须略高于焊线122线弧的顶点，在该缓冲垫片129上接置散热片123时，该散热片123不会碰触到焊线122，同时，该缓冲垫片129可消除在高温环境下散热片123因热膨胀系数的不同而对该芯片121所产生的热应力效应，从而确保该芯片121不会受压而裂损，但仍能令该芯片121产生的热量借由该缓冲垫片129传递至该散热片123，或直接通过显露在该散热片123镂空结构1230的缓冲垫片129部分，将热量逸散至大气。
另请参阅图12B，本发明也可在该散热片123上与封装胶体127接触部分形成表面凹凸不平的结构123a及/或进行黑化处理，提高散热片123与封装胶体127之间的接触力；还可在该散热片123上借由导热的粘着层接置散热结构123b，并使该散热结构123b延伸接触到显露在该散热片123镂空结构1230的缓冲垫片129上，借由该散热结构123b逸散芯片121工作时产生的热量。
因此，本发明的散热型封装结构及其制法主要是将芯片接着并电性连接至芯片载体，另将具有镂空结构的散热片与接口层相互接着，使该接口层封闭住该散热片镂空结构的一侧，而后将附有接口层的散热片，粘着在该芯片上，且该芯片的尺寸大于该散热片的镂空结构的尺寸，较好的选择是使该芯片周围与该散热片粘着，供后续该芯片的中心部分面积显露在该镂空结构，从而减少芯片与散热片之间粘着层的热阻影响，同时提供芯片直接与大气接触的机会而增加散热效率，接着即可进行模压制程，利用封装胶体完整包覆位于该芯片载体上的半导体芯片及接着有接口层的散热片，再进行切割制程，去除先前进行封装制程时封装组件四周非电性作用部分，接着移除散热片上的封装胶体，通过该接口层与封装胶体的接触力大于其与散热片的接触力，因此可同时移除该接口层及该接口层上的封装胶体，不会使接口层残留在封装结构上，直接外露出该散热片并使该半导体芯片部分显露在该散热片的镂空结构，如此芯片可直接与大气接触从而增加散热效率。此外，本发明中是以批次方式进行的，从而可简化制程，减少封装的耗时以及降低成本，且不会在模压制程中造成芯片裂损或溢胶问题，因而不会影响外观及增加移除步骤及成本，使散热片与芯片粘接的作业不需要高精度的控制，也不用随着产品尺寸的改变而更换封装模具，所以可降低封装成本及机具的管理成本。

Claims (26)

1.一种散热型封装结构制法，其特征在于，该制法包括：
将半导体芯片接置并电性连接在芯片载体上，另在接口层上接着具有镂空结构的散热片，将该附有接口层的散热片固着在该半导体芯片上，其中该半导体芯片的尺寸大于该散热片的镂空结构的尺寸；
进行封装模压制程，利用封装胶体完整包覆住位于该芯片载体上的半导体芯片及该附有接口层的散热片；
进行切割制程，去除完成封装模压制程后封装元件四周非电性作用部分，显露出该散热片侧边；以及
移除该接口层及位于该接口层上的封装胶体，外露出该散热片，并使该半导体芯片部分显露在该散热片的镂空结构。
2.如权利要求1所述的散热型封装结构制法，其特征在于，该接口层与封装胶体的粘结性大于该接口层与散热片之间的粘结性，且该接口层与散热片之间的粘结性小于该散热片与该封装胶体之间的粘结性。
3.如权利要求1所述的散热型封装结构制法，其特征在于，该接口层与该散热片之间的粘结性要保证在切割作业时，该散热片不会与该接口层分离。
4.如权利要求1所述的散热型封装结构制法，其特征在于，该芯片载体是基板及导线架中的一种，且其形态是采用矩阵式排列、线状排列及单个形态中的一种。
5.如权利要求1所述的散热型封装结构制法，其特征在于，该芯片是以焊线及倒装芯片中的一种方式电性连接至该芯片载体。
6.如权利要求1所述的散热型封装结构制法，其特征在于，经切割后该散热片的侧面外露出所形成的封装胶体，并与该封装胶体的侧面切齐。
7.如权利要求1所述的散热型封装结构制法，其特征在于，该芯片载体的下表面上设置有多个导电元件，该芯片通过该多个导电元件与外界装置形成电性连接关系。
8.如权利要求1所述的散热型封装结构制法，其特征在于，该接口层是以聚酰亚胺为底材的胶片、金属为底材的金属贴片、高耐热性有机材料为底材的贴片以及高耐热性纸材为底材的纸贴片中的一种。
9.如权利要求1所述的散热型封装结构制法，其特征在于，在该半导体芯片接置并电性连接至该芯片载体后，还可先在该芯片上接置缓冲垫片，再在该缓冲垫片上接置该附有接口层且具有镂空结构的散热片，其中该缓冲垫片的尺寸大于该镂空结构的尺寸，供后续该缓冲垫片部分显露在该镂空结构。
10.如权利要求9所述的散热型封装结构制法，其特征在于，该缓冲垫片的材质是废弃芯片及金属中的一种。
11.如权利要求1或9所述的散热型封装结构制法，其特征在于，该散热片与封装胶体接触处选择性地形成有凹凸结构及黑化处理层。
12.如权利要求1或9所述的散热型封装结构制法，其特征在于，该制法还包括在该散热片上借由导热粘着层来接置散热结构，并使该散热结构延伸接触至显露在该散热片镂空结构的半导体芯片部分。
13.一种散热型封装结构制法，其特征在于，该制法包括：
准备矩阵式芯片载体模块片，该芯片载体模块片由多个呈矩阵方式排列的芯片载体构成；
接置至少一个芯片在各该芯片载体的预设位置处，并使该芯片电性连接至该芯片载体；
提供具有上表面及下表面的散热片，且该散热片形成有镂空结构，在其上表面附着接口层，并将该下表面粘接至该芯片上；
形成封装胶体，借以包覆该散热片及该芯片；
进行切单作业，借以形成个别半导体封装件的半成品；以及
去除形成该接口层上的封装胶体及该接口层。
14.如权利要求13所述的散热型封装结构制法，其特征在于，该接口层与封装胶体的粘结性大于该接口层与散热片之间的粘结性，该接口层与散热片间的粘结性小于该散热片与该封装胶体之间的粘结性。
15.如权利要求13所述的散热型封装结构制法，其特征在于，该散热片的面积足以完全遮覆住该芯片载体模块片的芯片载体。
16.如权利要求13所述的散热型封装结构制法，其特征在于，在该半导体片接置并电性连接至该芯片载体模块片后，还可先在该芯片上接置缓冲垫片，再在该缓冲垫片上接置该附有接口层且具有镂空结构的散热片，其中该缓冲垫片的尺寸大于该镂空结构的尺寸，供后续该缓冲垫片能够部分显露在该镂空结构。
17.如权利要求16所述的散热型封装结构制法，其特征在于，该缓冲垫片的材质是废弃芯片及金属中的一种。
18.一种散热型封装结构，其特征在于，该散热型封装结构包括：
芯片载体；
半导体芯片，接置并电性连接至该芯片载体上；
具有镂空结构的散热片，接置在该半导体芯片上，且该芯片的尺寸大于该镂空结构的尺寸，使该芯片非主动面能够部分显露在该散热片的镂空结构；以及
封装胶体，形成于该散热片与芯片载体之间，用于包覆该半导体芯片。
19.如权利要求18所述的散热型封装结构，其特征在于，该芯片载体是基板及导线架中的一种，且其形态是采用矩阵式排列、线状排列及单个形态中的一种。
20.如权利要求18所述的散热型封装结构，其特征在于，该芯片是以焊线及倒装芯片其中一种方式电性连接至该芯片载体。
21.如权利要求18所述的散热型封装结构，其特征在于，该散热片的侧面外露出所形成的封装胶体，并与该封装胶体的侧面切齐。
22.如权利要求18所述的散热型封装结构，其特征在于，该芯片载体的下表面上设置有多个导电元件，供该芯片与外界装置形成电性连接关系。
23.如权利要求18所述的散热型封装结构，其特征在于，该散热型封装结构还包括设置在该半导体芯片与该具有镂空结构的散热片之间的缓冲垫片，其中该缓冲垫片的尺寸大于该镂空结构的尺寸，使该缓冲垫片部分显露在该镂空结构。
24.如权利要求23所述的散热型封装结构，其特征在于，该缓冲垫片的材质是废弃芯片及金属中的一种。
25.如权利要求18或23所述的散热型封装结构，其特征在于，该散热片与封装胶体接触处选择性地形成有凹凸结构及黑化处理层。
26.如权利要求18或23所述的散热型封装结构，其特征在于，该散热型封装结构还包括形成在该散热片上的散热结构，且该散热结构延伸接触至显露在该散热片镂空结构的该半导体芯片。
CNB2004100884600A 2004-10-29 2004-10-29 散热型封装结构及其制造方法 Expired - Fee Related CN100433278C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2004100884600A CN100433278C (zh) 2004-10-29 2004-10-29 散热型封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2004100884600A CN100433278C (zh) 2004-10-29 2004-10-29 散热型封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN1767161A true CN1767161A (zh) 2006-05-03
CN100433278C CN100433278C (zh) 2008-11-12

Family

ID=36742911

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100884600A Expired - Fee Related CN100433278C (zh) 2004-10-29 2004-10-29 散热型封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN100433278C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752326A (zh) * 2008-12-17 2010-06-23 费查尔德半导体有限公司 具有隔离的散热件的功率四方平板形无引线半导体芯片封装件、使用其的系统及其制造方法
CN105762084A (zh) * 2016-04-29 2016-07-13 南通富士通微电子股份有限公司 倒装芯片的封装方法及封装装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5289039A (en) * 1988-02-05 1994-02-22 Citizen Watch Co., Ltd. Resin encapsulated semiconductor device
US5726079A (en) * 1996-06-19 1998-03-10 International Business Machines Corporation Thermally enhanced flip chip package and method of forming
TW449844B (en) * 1997-05-17 2001-08-11 Hyundai Electronics Ind Ball grid array package having an integrated circuit chip
CN1234159C (zh) * 2002-06-28 2005-12-28 矽品精密工业股份有限公司 半导体封装方法
CN1484302A (zh) * 2002-09-17 2004-03-24 华泰电子股份有限公司 半导体芯片的高散热微小封装体

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101752326A (zh) * 2008-12-17 2010-06-23 费查尔德半导体有限公司 具有隔离的散热件的功率四方平板形无引线半导体芯片封装件、使用其的系统及其制造方法
CN101752326B (zh) * 2008-12-17 2014-04-02 费查尔德半导体有限公司 具有隔离的散热件的半导体芯片封装件及其制造方法
CN105762084A (zh) * 2016-04-29 2016-07-13 南通富士通微电子股份有限公司 倒装芯片的封装方法及封装装置
CN105762084B (zh) * 2016-04-29 2020-11-13 通富微电子股份有限公司 倒装芯片的封装方法及封装装置

Also Published As

Publication number Publication date
CN100433278C (zh) 2008-11-12

Similar Documents

Publication Publication Date Title
US8546183B2 (en) Method for fabricating heat dissipating semiconductor package
TWI249232B (en) Heat dissipating package structure and method for fabricating the same
US8062933B2 (en) Method for fabricating heat dissipating package structure
CN1777988A (zh) 条带引线框和其制作方法以及在半导体包装中应用的方法
CN1337738A (zh) 用于半导体封装处理的具有可注入导电区的带及其制造方法
CN1685498A (zh) 用于整体成型组件的热增强封装
CN1735963A (zh) 具有局部预制图形化引线框架的半导体封装及其制造方法
US20070141761A1 (en) Method for fabricating semiconductor packages, and structure and method for positioning semiconductor components
CN1652314A (zh) 引线框架、半导体芯片封装、及该封装的制造方法
CN1835222A (zh) 半导体器件及其制造方法
CN1855450A (zh) 高散热性的半导体封装件及其制法
CN101101881A (zh) 散热型封装结构及其制法
CN100411121C (zh) 散热型封装结构及其制法
CN1172369C (zh) 具散热片的半导体封装件
CN102194707B (zh) 制造半导体结构的方法
CN116093046A (zh) 单颗芯片的制备方法及芯片结构
JPH10335577A (ja) 半導体装置及びその製造方法
CN1767161A (zh) 散热型封装结构及其制法
CN101064259A (zh) 半导体封装件及其芯片承载结构与制法
CN213366617U (zh) 一种扇出型led封装结构
CN1828853A (zh) 散热型封装结构及其制法
CN1835211A (zh) 电子装置的电路板及制造方法
CN1171294C (zh) 薄型球栅阵列式集成电路封装的制作方法
CN114203882A (zh) 一种扇出型led封装结构及其封装方法
CN1234159C (zh) 半导体封装方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20081112

Termination date: 20211029