CN103325699A - 半导体器件的制造方法 - Google Patents

半导体器件的制造方法 Download PDF

Info

Publication number
CN103325699A
CN103325699A CN2013101031479A CN201310103147A CN103325699A CN 103325699 A CN103325699 A CN 103325699A CN 2013101031479 A CN2013101031479 A CN 2013101031479A CN 201310103147 A CN201310103147 A CN 201310103147A CN 103325699 A CN103325699 A CN 103325699A
Authority
CN
China
Prior art keywords
wire
lead
metal pattern
semiconductor device
top ends
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2013101031479A
Other languages
English (en)
Other versions
CN103325699B (zh
Inventor
蒲池胜仁
冲田孝典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of CN103325699A publication Critical patent/CN103325699A/zh
Application granted granted Critical
Publication of CN103325699B publication Critical patent/CN103325699B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48739—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48839—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种可提高构成功率晶体管的半导体器件的制造成品率的方法。即在使用冲模(spanking die)SDM1来形成第1引线的顶端部LE1c、第2引线的顶端部LE2c及第3引线的顶端部LE3c时，通过下金属模SD1的冲压面上设置的突起部的上表面和上金属模SU1的冲压面上设置的槽部的底面对第1引线的顶端部LE1c、第2引线的顶端部LE2c及第3引线的顶端部LE3c进行冲压，并通过下金属模SD1的平坦的冲压面和上金属模SU1的平坦的冲压面将第2引线的弯曲部及第3引线的弯曲部进行冲压。

Description

半导体器件的制造方法
技术领域
本发明涉及一种半导体器件的制造技术，适合用于如具有多条引线(外部端子)且由功率晶体管构成的半导体器件。
背景技术
在将半导体器件所具有的多条引线(外部端子)插入在布线基板上形成的多个安装孔进行连接时，必须对引线的形状进行加工，以使安装孔的节距和引线的节距一致。
例如，在日本特开昭62-237717号公报(专利文献1)中，公开了通过根压臂来压住引线的根部，并通过顶端压臂来压住引线的顶端，接着，在将引线支撑台往左右压开的同时使加工臂的顶端下降，并通过加工臂将引线的中间部压弯的引线的加工方法。压弯引线的台具有分别将引线的根部、引线的中间部及引线的顶端进行固定的壁。
另外，日本特开平8-46106号公报(专利文献2)中，公开了在外部端子用弯曲加工的装置中，通过使下端的圆锥部插入可动主体的圆锥孔，并将可动主体压向左右压宽，使啮合材料的啮合边缘与半导体元件的外部端子啮合，且沿着凹部的折曲型部使外部端子塑性变形为曲柄状的方法。
专利文献1    特开昭62-237717号公报
专利文献2    特开平8-46106号公报
发明内容
例如，在具有3根引线(外部端子)的半导体器件中，外侧的2根引线具有从将半导体芯片进行封装的树脂封装体突出的根部、顶端部、以及位于根部和顶端部之间的弯曲部。但是，在将引线的形状进行加工时由于顶端部的变形，导致了引线的形状不能满足产品规格，从而导致半导体器件的生产成品率降低的问题。
本发明的所述内容及所述内容以外的目的和新特征在本说明书的描述及附图说明中写明。
根据上述一实施方式，在将变形后的引线的顶端部进行对齐时，不仅对于引线的顶端部，对于引线的弯曲部也应通过金属模来进行冲压。
根据上述以实施方式，即可提高半导体器件的生产成品率。
附图说明
图1的(A)及(B)分别表示第1实施方式中3端子的半导体器件的正视图及背视图。
图2所示的是第1实施方式中3端子的半导体器件的侧视图。
图3所示的是第1实施方式中3端子的半导体器件的底视图。
图4所示的是第1实施方式中半导体器件的制造方法的工序图。
图5所示的是第1实施方式中引线框的外形之一例的主要部分平面图。
图6的(A)为将第1实施方式的引线框电镀工序中的半导体器件的一部分进行放大的主要部分平面图(正视图)，(B)为沿着(A)的A-A线剖开的主要部分剖面图。
图7的(A)为将第1实施方式的芯片封装工序中的半导体器件的一部分进行放大的主要部分平面图(正视图)，(B)为沿着(A)的A-A线剖开的主要部分剖面图。
图8的(A)为将第1实施方式的引线焊接工序中的半导体器件的一部分进行放大的主要部分平面图(正视图)，(B)为沿着(A)的A-A线剖开的主要部分剖面图。
图9的(A)为第1实施方式的塑封工序中半导体器件的主要部分平面图(正视图)，(B)为沿着(A)的A-A线剖开的主要部分剖面图。
图10所示的是第1实施方式的拉杆切断工序中半导体器件的主要部分平面图(正视图)。
图11所示的是第1实施方式的引线切断工序中半导体器件的主要部分平面图(正视图)。
图12所示的是第1实施方式的引线电镀工序中半导体器件的主要部分平面图(正视图)。
图13所示的是第1实施方式的打标工序中半导体器件的主要部分平面图(背视图)。
图14所示的是第1实施方式的引线弯曲工序中半导体器件的主要部分平面图(正视图)。
图15所示的是第1实施方式的引线弯曲工序中加工前的成形金属模及半导体器件的主要部分平面图。
图16所示的是第1实施方式的引线弯曲工序中加工前的成形金属模及半导体器件的主要部分剖面图(沿着图15的B-B线剖开的主要部分剖面图)。
图17所示的是第1实施方式的引线弯曲工序的加工过程中的成形金属模及半导体器件的主要部分平面图。
图18所示的是第1实施方式的引线弯曲工序的加工过程中的成形金属模及半导体器件的主要部分剖面图(沿着图17的B-B线剖开的主要部分剖面图)。
图19所示的是第1实施方式的引线弯曲工序中加工后的成形金属模及半导体器件的主要部分平面图。
图20所示的是第1实施方式的引线弯曲工序中加工后的成形金属模及半导体器件的主要部分剖面图(沿着图19的B-B线剖开的主要部分剖面图)。
图21所示的是第1实施方式的引线顶端对齐工序中半导体器件的主要部分平面图(正视图)。
图22所示的是第1实施方式的引线顶端对齐工序中冲模的下金属模及半导体器件的主要部分平面图。
图23所示的是第1实施方式的引线顶端对齐工序中透过上金属模的冲模的上金属模及半导体器件主要部分平面图。
图24所示的是第1实施方式的引线顶端对齐工序中被冲模冲压后的各引线的顶端部的主要部分剖面图。
图25所示的是第1实施方式的引线顶端对齐工序中被冲模冲压后的各引线的弯曲部的主要部分剖面图。
图26所示的是第1实施方式的引线顶端对齐工序中被冲模冲压后的各引线的弯曲部的其他例的主要部分剖面图。
图27所示的是第2实施方式的引线顶端对齐工序中冲模的下金属模及半导体器件的主要部分平面图。
图28所示的是第2实施方式的引线顶端对齐工序中透过上金属模的冲模的上金属模及半导体器件的主要部分平面图。
图29所示的是第2实施方式的引线顶端对齐工序中被冲模冲压后的各引线的顶端部的主要部分剖面图。
图30所示的是第2实施方式的引线顶端对齐工序中被冲模冲压后的各引线的弯曲部的主要部分剖面图。
图31所示的是第2实施方式的引线顶端对齐工序中被冲模冲压后的各引线的弯曲部的其他例的主要部分剖面图。
图32的(A)及(B)分别表示第2实施方式的变形例中的5端子的半导体器件的正视图及底视图。
图33所示的是第2实施方式中变形例的引线顶端对齐工序中冲模的下金属模及半导体器件的主要部分平面图。
图34所示的是第2实施方式的变形例的引线顶端对齐工序中透过上金属模的冲模的上金属模及半导体器件的主要部分平面图。
图35所示的是第2实施方式中变形例的引线顶端对齐工序中被冲模冲压后的各引线的顶端部的主要部分剖面图。
图36所示的是第2实施方式中变形例的引线顶端对齐工序中被冲模冲压后的各引线的弯曲部的主要部分剖面图。
图37所示的是第2实施方式中变形例的引线顶端对齐工序中被冲模冲压后的各引线的弯曲部的其他例的主要部分剖面图。
图38的(A)为本发明者研究的引线顶端对齐工序中透过上金属模的冲模及半导体器件的主要部分平面图，(B)为沿着(A)的C-C线剖开的主要部分剖面图。
符号说明
AG                              电镀膜
B                               底面(第4面)
CO                              夹头
F                               正面(第1面)
FD1                             第1压弯冲模
FD2                             第2压弯冲模
FSD                             下金属模固定部(第2固定部)
FSU                             上金属模固定部(第1固定部)
FP1                             第1弯曲冲头
FP2                             第2弯曲冲头
GSD                             下金属模导引部(第2导引部)
GSU                             上金属模导引部(第1导引部)
L1                              引线长度
L2                              封装体长度
LE1                             第1引线
LE2                             第2引线
LE3                             第3引线
LE4                             第4引线
LE5                             第5引线
LE1a，LE2a，LE3a，LE4a，LE5a    根部(第1部分)
LE2b，LE3b，LE4b，LE5b          弯曲部(第2部分)
LE1c，LE2c，LE3c，LE4c，LE5c    顶端部(第3部分)
LEW                             引线宽度
LET                             引线厚度(纵深)
LF                              引线框(配线材料)
LFH                             保持部
P1，P2                          节距
PT0，PT1，PT2                   半导体器件
R                               背面(第2面)
RS                              树脂封装体(封装体)
S                               侧面(第3面)
SC                              半导体芯片
SCB                             芯片安装部
SD0，SD1，SD2，SD3              下金属模(第2金属模)
SD1a，SD2a，SD3a                下金属模(第2金属模)
SDM0，SDM1，SDM2，SDM3          冲模
SDM1a，SDM2a，SDM3a             冲模
SU0，SU1，SU2，SU3              上金属模(第1金属模)
SU1a，SU2a，SU3a                上金属模(第1金属模)
TB                              拉杆
W1                              突起部的宽度
W2                              槽部的宽度
W4，W6                          突起部上表面的宽度
W5，W7                          槽部底面的宽度
WG，WS                          引线(导电性材料)
θ1，θ2，θ3，θ4              角度
具体实施方式
在以下实施方式中，为了方便，在必要时将几个部分或将实施方式分割来说明，除了需要特别说明的以外，这些都不是彼此独立且无关系的，而是与其它一部分或者全部的变形例、详细内容及补充说明等相互关联的。
另外，在以下实施方式中提及要素数等(包括个数、数值、量、范围等)时，除了特别说明及原理上已经明确限定了特定的数量等除外，所述的特定数并非指固定的数量，而是可大于等于该特定数或可小于等于该特定数。而且，在以下实施方式中，除了特别说明及原理上已经明确了是必要时除外，所述的构成要素(包括要素步骤等)也并非是必须的要素。同样地，在以下实施方式中提及的构成要素等的形状、位置关系等时，除了特别说明时及原理上已经明确了并非如此时，实质上包括与前述形状等相近或者类似的。同理，上述的数值及范围也是同样的。
以下根据附图详细说明本发明的实施方式。另外，为了说明实施方式的所有图中，原则上对具有同一功能的构件采用同一符号，省略掉重复的说明。另外，在除了需要特别说明的以外，对具有同一或同样的部分原则上不进行重复说明
如图38所示，3端子的半导体器件PT0的结构如下：即，在将半导体芯片(图中未示出)进行封装的树脂封装体(封装体)RS的下表面(底面、下端)有3根引线(外部端子)即第1引线LE1、第2引线LE2以及第3引线LE3突出的结构。
半导体芯片安装在与第1引线LE1连结的芯片安装部上，半导体芯片上如形成有功率MOSFET(Metal Oxide Semiconductor FieldEffect Transistor，金属氧化物半导体场效晶体管)。第1引线LE1与功率MOSFET的漏极电连接，第2引线LE2与功率MOSFET的栅极电连接，第3引线LE3与功率MOSFET的源极电连接。
第2引线LE2和第3引线LE3彼此相互隔开而从树脂封装体RS的下表面突出。另外，在第2引线LE2和第3引线LE3之间的分别与第2引线LE2及第3引线LE3隔开的位置上，第1引线LE1从树脂封装体RS的下表面突出。因此，第2引线LE2及第3引线LE3分别与第1引线LE1隔开而位于第1引线LE1的外侧。
第1引线LE1由以下部分构成：与树脂封装体RS的下表面接触的直线形状的根部(第1部分)LE1a、以及与根部LE1a连结的直线形状的顶端部(第3部分)LE1c构成。
另一方面，第2引线LE2由以下部分构成：与树脂封装体RS的下表面接触的直线形状的根部(第1部分)LE2a、直线形状的顶端部(第3部分)LE2c、以及一端与根部LE2a连结且另一端与顶端部LE2c连结的弯曲部(第2部分)LE2b。其中，第1引线LE1的顶端部LE1c和第2引线LE2的顶端部LE2c之间的节距(间隔)比第1引线LE1的根部LE1a和第2引线LE2的根部LE2a之间的节距大。
同样地，第3引线LE3由以下部分构成：与树脂封装体RS的下表面接触的直线形状的根部(第1部分)LE3a、直线形状的顶端部(第3部分)LE3c、以及一端与根部LE3a连结且另一端与顶端部LE3c连结的弯曲部(第2部分)LE3b。其中，第1引线LE1的顶端部LE1c和第3引线LE3的顶端部LE3c之间的节距比第1引线LE1的根部LE1a和第3引线LE3的根部LE3a之间的节距大。
如上所述，在第2引线LE2及第3引线LE3上形成弯曲部的原因是，由于在安装有3端子的半导体器件PT0的布线基板上形成的安装孔的节距与3端子的半导体器件PT0所具有的第1引线LE1的顶端部LE1c和第2引线LE2的顶端部LE2c之间的节距、以及第1引线LE1的顶端部LE1c和第3引线LE3的顶端部LE3c之间的节距相同。
但是，在制造上述3端子的半导体器件PT0时，还存在如下问题：
(1)在第2引线LE2及第3引线LE3上分别形成弯曲部LE2b、LE3b时，由于所述弯曲部LE2b、LE3b上残留的加工应力，导致第2引线LE2及第3引线LE3各自的顶端部LE2c、LE3c也发生变形。因此，在之后的工序中，必须使发生变形的顶端部LE2c、LE3c对齐成为直线状。因此，如图38所示，使用具有下金属模SD0及上金属模SU0的冲模SDM0，通过下金属模SD0的平坦的上表面和上金属模SU0平坦的下表面对第1引线LE1、第2引线LE2及第3引线LE3各自的顶端部LE1c、LE2c、LE3c进行冲压。由此，便可使第1引线LE1、第2引线LE2以及第3引线LE3各自的顶端部LE1c、LE2c、LE3c对齐。
但是，如果第1引线LE1、第2引线LE2及第3引线LE3的长度过长，将难于保证第1引线LE1的顶端部LE1c和第2引线LE2的顶端部LE2c之间的节距、以及第1引线LE1的顶端部LE1c和第3引线LE3的顶端部LE3c之间的节距与在安装有半导体器件PT0的布线基板上形成的安装孔的节距为相同距离。
这是由于以下原因造成的：即，第1引线LE1、第2引线LE2以及第3引线LE3各自的顶端部LE1c、LE2c、LE3c没对齐的原因是由于是由残留于第2引线LE2的弯曲部LE2b及第3引线LE3的弯曲部LE3b上的加工应力引起的。即使将第1引线LE1、第2引线LE2及第3引线LE3的长度拉长后，残留于第2引线LE2的弯曲部LE2b及第3引线LE3的弯曲部LE3b的加工应力的量并没有显著增加，而是几乎保持不变。但是，将第1引线LE1、第2引线LE2及第3引线LE3的长度拉长的部分，将使第1引线LE1、第2引线LE2及第3引线LE3各自的顶端部LE1c、LE2c、LE3c彼此之间将越离越远(更难于使其对齐)。
(2)另外，第1引线LE1、第2引线LE2及第3引线LE3的剖面形状为四边形。因此，在第2引线LE2及第3引线LE3上形成弯曲部LE2b、LE3b时，由于加工应力容易集中在第2引线LE2及第3引线LE3的弯曲部LE2b、LE3b的角部，所以与剖面形状为圆形的引线(请参照专利文献1)时相比，第2引线LE2及第3引线LE3的顶端部LE2c、LE3c的变形量将变大。
(3)而且，近年来，为了确保半导体器件PT0的安装成功率，出现了逐渐将第1引线LE1、第2引线LE2及第3引线LE3各自的顶端部LE1c、LE2c、LE3c的偏差管理值(规格)缩小的倾向，而上述的冲模SDM0无法满足所要求的管理值，因此，造成了半导体器件PT0本身的生产成品率显著降低的现象。
本实施方式中，公开了在具有多条引线的半导体器件中，特别是3端子的功率晶体管及5端子的功率晶体管中，通过将多条引线的顶端部彼此间的节距限定在规定值内(减少引线顶端部没对齐的现象)便可提高半导体器件的生产成品率的技术。
(第1实施方式)
《半导体器件》下面用图1～图3来说明第1实施方式中具有多条引线的半导体器件的结构。本实施方式中，以3端子的半导体器件作为具有多条引线的半导体器件的一例进行说明。图1的(A)及(B)分别为3端子的半导体器件的正视图和背视图，图2所示的是3端子的半导体器件的侧视图，图3所示的是3端子的半导体器件的底视图。
如图1～图3所示，3端子的半导体器件PT1的结构如下：即，在将半导体芯片(图中未示出)进行封装的树脂封装体(封装体)RS的下表面(底面、下端)有3根引线(外部端子)即第1引线LE1、第2引线LE2及第3引线LE3突出的结构。
半导体芯片安装在与第1引线LE1连结的芯片安装部上，且半导体芯片上形成有功率晶体管。本实施方式中，功率晶体管以功率MOSFET为例。因此，第1引线LE1与功率MOSFET的漏极电连接、第2引线LE2与功率MOSFET的栅极电连接、第3引线LE3与功率MOSFET的源极电连接。换言之即是，也可将第1引线LE1称为漏极引线、将第2引线LE2称为栅极引线、以及将第3引线LE3称为源极引线。
第2引线LE2及第3引线LE3相互隔开并从树脂封装体RS的下表面突出。另外，在第2引线LE2和第3引线LE3之间，第1引线LE1分别与第2引线LE2及第3引线LE3隔开而从树脂封装体RS的下表面突出。因此，第2引线LE2及第3引线LE3分别与第1引线LE1隔开而位于第1引线LE1的外侧。本实施方式中，以第1引线LE1配置在第2引线LE2和第3引线LE3之间的结构为例进行了说明，但是第1引线LE1、第2引线LE2及第3引线LE3的配置方式并不仅限于此。
第1引线LE1由以下部分构成：与树脂封装体RS的下表面接触的直线形状的根部(第1部分)LE1a、以及与根部LE1a连结的直线形状的顶端部(第3部分)LE1c。另外，顶端部LE1c插入形成于布线基板上的安装孔内，且经由焊锡等与布线基板电连接。
另一方面，第2引线LE2由以下部分构成：与树脂封装体RS的下表面接触的直线形状的根部(第1部分)LE2a、直线形状的顶端部(第3部分)LE2c、以及一端与根部LE2a连结且另一端与顶端部LE2c连结的弯曲部(第2部分)LE2b。其中，第1引线LE1的顶端部LE1c和第2引线LE2的顶端部LE2c之间的节距比第1引线LE1的根部LE1a和第2引线LE2的根部LE2a之间的节距大。另外，顶端部LE2c插入形成于布线基板上的安装孔内，且经由焊锡等与布线基板电连接。
同样地，第3引线LE3由以下部分构成：与树脂封装体RS的下表面接触的直线形状的根部(第1部分)LE3a、直线形状的顶端部(第3部分)LE3c、以及一端与根部LE3a连结且另一端与顶端部LE3c连结的弯曲部(第2部分)LE3b。其中，第1引线LE1的顶端部LE1c和第3引线LE3的顶端部LE3c之间的节距比第1引线LE1的根部LE1a和第3引线LE3的根部LE3a之间的节距大。另外，顶端部LE3c插入形成于布线基板上的安装孔内，且经由焊锡等与布线基板电连接。
另外，3端子的半导体器件PT1所具有的第1引线LE1的顶端部LE1c和第2引线LE2的顶端部LE2c之间的节距、以及第1引线LE1的顶端部LE1c和第3引线LE3的顶端部LE3c之间的节距相同。
如上所述，在第2引线LE2及第3引线LE3上分别形成弯曲部LE2b、LE3b的原因如下：由于在安装有3端子的半导体器件PT1的布线基板等上形成的安装孔的节距与3端子的半导体器件PT1所具有的第1引线LE1的顶端部LE1c和第2引线LE2的顶端部LE2c之间的节距、以及第1引线LE1的顶端部LE1c和第3引线LE3的顶端部LE3c之间的节距相同。
第1引线LE1、第2引线LE2及第3引线LE3的剖面形状为四边形。在以下的说明中，将第1引线LE1、第2引线LE2及第3引线LE3的各个面称为正面(第1面)、背面(第2面)、侧面(第3面)及底面(第4面)。正面为图2及图3中的符号F所示的面。背面为图2及图3中的符号R所示的面，即为正面的相反侧的面。侧面为图1(B)及图3中的符号S所示的面，底面为图1(B)及图3中的符号B所示的面。
从剖面上看时，第1引线LE1、第2引线LE2及第3引线LE3的正面侧及背面侧的一边的长度(图1(A)及图3中的符号LEW所示的引线宽度)比从剖面上看时第1引线LE1、第2引线LE2及第3引线LE3的侧面侧的一边的长度(图2及图3中的符号LET所示的引线厚度(纵深))长。例如，从剖面上看时，第1引线LE1、第2引线LE2及第3引线LE3的正面侧及背面侧的一边的长度(引线宽度LEW)为0.5mm。另外，例如，从剖面上看时，第1引线LE1、第2引线LE2及第3引线LE3的侧面侧的一边的长度(引线厚度LET)为0.4mm。
如图1(A)所示，从树脂封装体RS的下表面突出的第1引线LE1的引线长度L1为第1引线LE1的延伸方向上的树脂封装体RS的封装体长度L2的至少2倍。例如，从树脂封装体RS的下表面突出的第1引线LE1的引线长度L1为12.5mm，树脂封装体RS的封装体长度L2为5.0mm。
另外，如图1(A)所示，从第1引线LE1的剖面的中心到第2引线LE2的顶端部LE2c的剖面的中心的节距P1例如为(2.5+0.4)mm至(2.5-0.1)mm的范围内的值。同样地，从第1引线LE1的剖面的中心到第3引线LE3的顶端部LE3c的剖面的中心的节距P2例如为(2.5+0.4)mm至(2.5-0.1)mm的范围内的值。
《半导体器件的制造方法》
接下来通过图4～图26按工序顺序对第1实施方式中的3端子的半导体器件PT1的制造方法进行说明。本实施方式中，以形成有功率晶体管的半导体芯片作为构成3端子的半导体器件PT1的半导体芯片的一例进行说明。而且，以功率MOSFET作为所述功率晶体管的一例进行说明。
图4所示的是半导体器件的制造方法的工序图。图5所示的是引线框的外形之一例的主要部分平面图。图6的(A)及(B)分别为将引线框电镀工序中的半导体器件的一部分进行放大后的主要部分平面图及沿着(A)的A-A线剖开的主要部分剖面图。图7的(A)及(B)分别为将芯片封装工序中的半导体器件的一部分进行放大后的主要部分平面图及沿着(A)的A-A线剖开的主要部分剖面图。图8的(A)及(B)分别为将引线焊接工序中的半导体器件的一部分进行放大的主要部分平面图及沿着(A)的A-A线剖开的主要部分剖面图。而且，图6(A)、图7(A)及图8(A)中，仅示出了相当于1个单位帧的树脂封装部分的区域。
图9的(A)及(B)分别为塑封工序中半导体器件的主要部分平面图及沿着(A)的A-A线剖开的主要部分剖面图。图10所示的是拉杆切断工序中半导体器件的主要部分平面图。图11所示的是引线切断工序中半导体器件的主要部分平面图。图12所示的是引线电镀工序中半导体器件的主要部分平面图。图13所示的是打标工序中半导体器件的主要部分平面图。
图14所示的是引线弯曲工序中半导体器件的主要部分平面图。图15所示的是引线弯曲工序中加工前的成形金属模及半导体器件的主要部分平面图，图16所示的是引线弯曲工序中加工前的成形金属模及半导体器件的主要部分剖面图(沿着图15的B-B线剖开的主要部分剖面图)。图17所示的是引线弯曲工序的加工过程中的成形金属模及半导体器件的主要部分平面图，图18所示的是引线弯曲工序的加工过程中的成形金属模及半导体器件的主要部分剖面图(沿着图17的B-B线剖开的主要部分剖面图)。图19所示的是引线弯曲工序中加工后的成形金属模及半导体器件的主要部分平面图，图20所示的是引线弯曲工序中加工后的成形金属模及半导体器件的主要部分剖面图(沿着图19的B-B线剖开的主要部分剖面图)。
图21所示的是引线顶端对齐工序中半导体器件的主要部分平面图。图22所示的是引线顶端对齐工序中冲模的下金属模及半导体器件的主要部分平面图，图23所示的是引线顶端对齐工序中透过上金属模的冲模的上金属模及半导体器件的主要部分平面图，图24所示的是引线顶端对齐工序中被冲模冲压后的各引线的顶端部的主要部分剖面图，图25所示的是引线顶端对齐工序中被冲模冲压后的各引线的弯曲部的主要部分剖面图。图26所示的是引线顶端对齐工序中被冲模冲压后的各引线的弯曲部的其他例的主要部分剖面图。
<半导体芯片准备工序>
在半导体晶片的电路形成面(表面)上形成多个功率MOSFET。多个功率MOSFET在被称为前端处理或扩散过程的制造工序中，按照规定的制造工艺在半导体晶片上以芯片单位形成。接着，在判断半导体晶片上形成的各半导体芯片的良品或不良品后，将半导体晶片进行切割，以将各个半导体芯片进行划片。
半导体芯片具有表面以及位于所述表面相反侧的背面。在半导体芯片的表面上形成有与功率MOSFET的栅极电连接的焊盘(电极片、表面电极)、以及与功率MOSFET的源极电连接的焊盘(电极片、表面电极)。形成于半导体芯片表面上的焊盘由金属膜(如铝(A1)膜)构成，且从表面保护膜上形成的开口部露出。另外，半导体芯片的背面上形成有与功率MOSFET的漏极电连接的背面电极。
<引线框准备工序>
如图5所示，准备具有第1面、与所述第1面为相反侧的第2面、以及由金属框架构成的引线框(配线材料)LF。引线框LF如由铜(Cu)合金等导电性材料构成。在图5所示的第2方向上，引线框LF为配置有多个单位帧(每一个帧相当于1个半导体产品的量)的结构。各单位帧具有芯片安装部SCB、以及沿着与第2方向正交的第1方向延伸且相互间隔开配置的第1引线LE1、第2引线LE2及第3引线LE3。第1引线LE1、第2引线LE2及第3引线LE3的剖面形状为四边形，例如，剖面中的正面(第1面)侧及背面(第2面)侧的一边的长度(上述的引线宽度LEW)为0.5mm，而与此边正交的侧面侧的其他边的长度(上述的引线厚度LET)为0.4mm。
多个单位帧的第1方向上的一个端部都通过保持部LFH连结保持。因此，第1引线LE1的一端、第2引线LE2的一端以及第3引线LE3的一端通过保持部LFH连结保持。另外，在多个单位帧的第1方向上的一端和另一端之间形成有拉杆TB，所述拉杆TB对第1引线LE1、第2引线LE2及第3引线LE3进行连结保持。
多个单位帧的第1方向上的其他端部在之后的工序中成为安装半导体芯片且形成树脂封装体的本体部的部分。多个单位帧的第1方向上的其他端部的每一个被彼此隔开，第1引线LE1的另一端在之后的工序中与安装有半导体芯片的芯片安装部SCB连结。成为各单位帧的本体部的部分中，第2引线LE2及第3引线LE3彼此隔开配置，另外，在第2引线LE2和第3引线LE3之间，第2引线LE2及第3引线LE3分别彼此隔开且配置有芯片安装部SCB以及与芯片安装部SCB连结的第1引线LE1。
<引线框电镀工序>
如图6的(A)及(B)所示，对引线框LF进行电镀处理。由此，便可在引线框LF的第1面上形成如由银(Ag)构成的电镀膜AG。
<芯片封装工序>
如图7的(A)及(B)所示，由夹头CO来运送半导体芯片SC，使第1引线LE1的第1面面向半导体芯片SC的背面，并在各单位帧的芯片安装部SCB的第1面上安装半导体芯片SC。例如，可用金-锡(Au-Sn)共晶接合等将芯片安装部SCB的第1面和半导体芯片SC的背面进行贴合。由此，形成在半导体芯片SC上的功率MOSFET的漏极和第1引线LE1可经由背面电极而被电连接。另外，本实施方式中，已对通过金-锡(Au-Sn)共晶接合等将芯片安装部SCB的第1面和半导体芯片SC的背面进行连接的方法进行了说明，但是连接方法并不仅限于此。也可通过其他的导电性粘结材料(焊锡或银(Ag)焊剂)将芯片安装部SCB的第1面和半导体芯片SC的背面进行连接。
<引线焊接工序>
如图8的(A)及(B)所示，例如进行键合时可通过兼用了超音波振动的钉头式键合(球焊)法将形成于半导体芯片SC表面且与功率MOSFET的栅极电连接的焊盘(图中未示出)和成为本体部的部分的第2引线LE2的第1面经由导电性材料(例如引线WG)进行电连接。由此，功率MOSFET的栅极和第2引线LE2间可经由焊盘及引线WG进行电连接。
同样地，可通过导电性材料(例如引线WS)将形成于半导体芯片SC表面且与功率MOSFET的源极电连接的焊盘(图中未示出)和成为本体部的部分的第3引线LE3的第1面进行电连接。由此，功率MOSFET的源极和第3引线LE3经由焊盘及引线WS被电连接。引线WG、WS可使用金(Au)、铜(Cu)及铝(Al)等金属材料。
<塑封工序>
如图9的(A)及(B)所示，将配置有半导体芯片SC的引线框LF安装到金属模成型机上，提高温度后将液化的封装树脂压铸入金属模成型机，并用封装树脂将成为本体部的部分进行封装，即可形成1个树脂封装体RS。接着，例如通过175℃的温度进行5小时的热处理(后固化烘烤)。由此，便可通过树脂封装体RS将半导体芯片SC的一部分(上表面及侧面)、引线WG、WS、芯片安装部SCB、以及成为本体部的部分的第1引线LE1、第2引线LE2及第3引线LE3等进行封装。为了实现低应力，树脂封装体RS可由如添加了酚醛类硬化剂、硅胶、以及多种填充物(如二氧化硅)等的环氧树脂类的热硬化性绝缘树脂构成。
<拉杆切断工序>
如图10所示，使用切断装置将拉杆TB进行切断。所述拉杆TB在多个单位帧的第1方向上的一个端部和另一端部之间形成、且对第1引线LE1、第2引线LE2及第3引线LE3进行连结保持。
<引线切断工序>
如图11所示，使用切断装置将对多个单位帧的第1方向上的一个端部连结保持的保持部LFH进行切断，并划片为多个半导体器件(半导体产品)PT1。此时，通过使切断装置上的切断冲头冲打放置在切断装置的芯片上的引线框LF，便可将各半导体器件PT1从引线框LF的本体切离。
<引线电镀工序>
如图12所示，对从树脂封装体RS突出的第1引线LE1、第2引线LE2及第3引线LE3进行电镀处理。由此，便可在从树脂封装体RS突出的第1引线LE1、第2引线LE2及第3引线LE3各自的表面(正面、背面、侧面、以及底面)上形成如厚度不超过10μm的由锡(Sn)类合金或锡-铅(Sn-Pb)类合金构成的电镀膜(图中未示出)。如为锡(Sn)类合金时，可为锡-银(Sn-Ag)类合金、锡-铜(Sn-Cu)类合金、或者锡-铋(Sn-Bi)类合金等。另外，也可为纯锡(Sn)。
<打标工序>
如图13所示，可通过激光或油墨等在树脂封装体RS的背面印上产品名称等。
<引线弯曲(成形)工序>
如图14所示，使用成形金属模将从树脂封装体RS突出的第2引线LE2及第3引线LE3加工成规定的形状。
首先，通过图15及图16来说明加工前的状态。图15及图16中用虚线表示半导体器件PT1。
成形金属模具有由各种金属模构成的压弯冲模和弯曲冲头。压弯冲模由第1压弯冲模FD1及第2压弯冲模FD2构成。第1压弯冲模FD1和第2压弯冲模FD2之间的节距设定为：成形后可获得所希望获得的第2引线LE2的顶端部LE2c和第3引线LE3的顶端部LE3c之间的节距。弯曲冲头由第1弯曲冲头FP1及第2弯曲冲头FP2构成。
以使第1引线LE1、第2引线LE2及第3引线LE3位于压弯冲模和弯曲冲头之间的方式将半导体器件PT1设置在成形金属模上。此时，半导体器件PT1的设置如下：即，使半导体器件PT1的第1引线LE1、第2引线LE2及第3引线LE3排成一列的方向、与压弯冲模和弯曲冲头为面对面的方向正交。
其次，通过图17及图18来说明加工过程中的状态。图17及图18中用虚线表示半导体器件PT1。
在第1引线LE1和第2引线LE2之间插入第1弯曲冲头FP1的顶端，在第1引线LE1和第3引线LE3之间插入第2弯曲冲头FP2的顶端。而且，使第1压弯冲模FD1及第2压弯冲模FD2在半导体器件PT1的两个侧面(第1引线LE1、第2引线LE2及第3引线LE3排成一列的方向上的两侧)上移动。
接着通过图19及图20来说明加工后的状态。图19及图20中用虚线表示半导体器件PT1。
将第1弯曲冲头FP1往远离第1引线LE1的方向移动，同时将第2弯曲冲头FP2往远离第1引线LE1的方向移动，并将第2引线LE2的顶端部LE2c及第3引线LE3的顶端部LE3c强行按开。由此，可将第1引线LE1的顶端部LE1c和第2引线LE2的顶端部LE2c之间的节距、以及第1引线LE1的顶端部LE1c和第3引线LE3的顶端部LE3c之间的节距设为规定的节距。此时，第2引线LE2的一部分弯曲而形成弯曲部LE2b，同时第3引线LE3的一部分也弯曲而形成弯曲部LE3b。
<引线顶端对齐(打模)工序>
在引线弯曲工序后的第2引线LE2的顶端部LE2c及第3引线LE3的顶端部LE3c中，由于弯曲的部分(弯曲部LE2b、LE3b)所产生的加工应力，有可能导致第2引线LE2的顶端部LE2c及第3引线LE3的顶端部LE3c发生变形(导致没对齐)。
因此，为了使第2引线LE2的顶端部LE2c及第3引线LE3的顶端部LE3c呈直线的形状对齐，所以使用冲模将第1引线LE1的顶端部LE1c、第2引线LE2的顶端部LE2c以及第3引线LE3的顶端部LE3c对齐。由此，如图21所示，便可得到第1引线LE1的顶端部LE1c和第2引线LE2的顶端部LE2c之间的节距、以及第1引线LE1的顶端部LE1c和第3引线LE3的顶端部LE3c之间的节距满足管理值(规格)的半导体器件PT1。
首先通过图22～图25来说明冲模的上金属模及下金属模的形状。
使用的冲模SDM1具有图22所示的下金属模(第2金属模)SD1及图23所示的上金属模(第1金属模)SU1。半导体器件PT1被夹在下金属模SD1的冲压面和上金属模SU1的冲压面之间，并将第1引线LE1的顶端部LE1c、第2引线LE2的弯曲部LE2b和顶端部LE2c以及第3引线LE3的弯曲部LE3b和顶端部LE3c进行冲压。由此，便可使第1引线LE1的顶端部LE1c、第2引线LE2的顶端部LE2c以及第3引线LE3的顶端部LE3c对齐。
如图22、图23及图24所示，将第1引线LE1的顶端部LE1c、第2引线LE2的顶端部LE2c以及第3引线LE3的顶端部LE3c进行冲压的下金属模SD1的下金属模导引部(第2导引部)GSD的冲压面及上金属模SU1的上金属模导引部(第1导引部)GSU的冲压面为梳型。
具体地说就是，下金属模SD1的下金属模导引部GSD的冲压面上设有沿着第1方向延伸的3个彼此隔开的突起部(凸部)。突起部的侧壁与上表面为几乎垂直的关系。另外，上金属模SU1的上金属模导引部GSU的冲压面上也设置有沿着第1方向延伸的3个彼此隔开的槽部(凹部)，以对应于下金属模SD1的下金属模导引部GSD上所设置的所述3个突起部。槽部的侧壁与底面为几乎垂直的关系。
金属模SD1突起部的宽度W1为固定值，如设定为大于等于第1引线LE1、第2引线LE2及第3引线LE3的剖面中的正面侧(或者背面侧)的一边的长度(引线宽度LEW)、且小于等于(引线宽度LEW+(引线宽度LEW×0.1)×2)。如上述的引线宽度LEW为0.5mm时，突起部的宽度W1至少为0.5mm，且不超过0.6(＝0.5+(0.5×0.1)×2)mm。另外，上金属模SU1槽部的宽度W2为固定值，且比下金属模SD1的突起部的宽度W1大。
另一方面，如图22、图23及图25所示，将第2引线LE2的弯曲部LE2b及第3引线LE3的弯曲部LE3b进行冲压的下金属模SD1的下金属模固定部(第2固定部)FSD的冲压面及上金属模SU1的上金属模固定部(第1固定部)FSU的冲压面为平坦的状态。
接下来通过图22～图25来说明使用冲模进行引线顶端对齐的步骤。
首先，将下金属模SD1的下金属模导引部GSD上设置的3个突起部的上表面设定为分别与第1引线LE1的顶端部LE1c的背面、第2引线LE2的顶端部LE2c的背面、以及第3引线LE3的顶端部LE3c的背面为面对面。另外，将下金属模SD1的下金属模固定部FSD上设置的平坦的冲压面和第2引线LE2的弯曲部LE2b的背面及第3引线LE3的弯曲部LE3b的背面设为面对面。下金属模SD1的冲压面上放置第1引线LE1、第2引线LE2及第3引线LE3。
接下来，将上金属模SU1的上金属模导引部GSU上设置的3个槽部的底面设定为分别与第1引线LE1的顶端部LE1c的正面、第2引线LE2的顶端部LE2c的正面、以及第3引线LE3的顶端部LE3c的正面为面对面。另外，将上金属模SU1的上金属模固定部FSU上设置的平坦的冲压面和第2引线LE2的弯曲部LE2b的正面及第3引线LE3的弯曲部LE3b的正面设为面对面。接着对第1引线LE1、第2引线LE2及第3引线LE3进行冲压。
如上所述，在将第1引线LE1的顶端部LE1c、第2引线LE2的顶端部LE2c及第3引线LE3的顶端部LE3c进行对齐时，不仅对第1引线LE1的顶端部LE1c、第2引线LE2的顶端部LE2c及第3引线LE3的顶端部LE3c进行冲压，同时也对第2引线LE2的弯曲部LE2b及第3引线LE3的弯曲部LE3b进行冲压。由此，便可解决了导致第1引线LE1的顶端部LE1c、第2引线LE2的顶端部LE2c及第3引线LE3的顶端部LE3c没对齐的原因，即消除了(尽量使加工应力变为最小，或者抵消)第2引线LE2的弯曲部LE2b及第3引线LE3的弯曲部LE3b的加工应力。换言之即是，通过对第2引线LE2的弯曲部LE2b及第3引线LE3的弯曲部LE3b进行冲压，可使积累在各弯曲部LE2b、LE3b上的加工应力强制性地扩散到第2引线LE2及第3引线LE3内，从而可尽量使加工应力不影响到第2引线LE2的顶端部LE2c及第3引线LE3的顶端部LE3c。
结果，可使第1引线LE1、第2引线LE2及第3引线LE3各自的顶端部LE1c、LE2c、LE3c对齐，且可使第1引线LE1的顶端部LE1c和第2引线LE2的顶端部LE2c之间的节距、以及第1引线LE1的顶端部LE1c和第3引线LE3的顶端部LE3c之间的节距变得稳定。
上述的第1实施方式中，使用的冲模SDM1为如下结构：在下金属模SD1的下金属模导引部GSD的冲压面上设置3个突起部，在上金属模SU1的上金属模导引部GSU的冲压面上设置有3个槽部，以与下金属模SD1的下金属模导引部GSD上设置的上述3个突起部对应，但也可为其他结构的冲模。
如图26所示，也可使用如下结构的冲模SDM1a：在下金属模(第2金属模)SD1a的下金属模导引部GSD的冲压面上设置3个槽部，且在上金属模(第1金属模)SU1a的上金属模导引部GSU的冲压面上设置3个突起部，以对应于下金属模SD1a的下金属模导引部GSD上设置的所述3个槽部。
此时，首先，将下金属模SD1a的下金属模导引部GSD上设置的3个槽部的底面设定为分别与第1引线LE1的顶端部LE1c的背面、第2引线LE2的顶端部LE2c的背面、以及第3引线LE3的顶端部LE3c的背面为面对面。另外，将下金属模SD1a的下金属模固定部FSD上设置的平坦的冲压面和第2引线LE2的弯曲部LE2b的背面及第3引线LE3的弯曲部LE3b的背面设为面对面。而且，在下金属模SD1a的冲压面上放置第1引线LE1、第2引线LE2及第3引线LE3。
接下来，将上金属模SU1a的上金属模导引部GSU上设置的3个突起部的上表面设定为分别与第1引线LE1的顶端部LE1c的正面、第2引线LE2的顶端部LE2c的正面、以及第3引线LE3的顶端部LE3c的正面为面对面。另外，将在上金属模SU1a的上金属模固定部FSU上设定的平坦的冲压面和第2引线LE2的弯曲部LE2b的正面及第3引线LE3的弯曲部LE3b的正面设为面对面。接着，将第1引线LE1、第2引线LE2及第3引线LE3进行冲压。
如上所述，对于在下金属模导引部GSD的冲压面及上金属模导引部GSU的冲压面上设置突起部或是槽部并无特别限定。
在上述的冲模SDM1中，如果在下金属模SD1的下金属模导引部GSD的冲压面上设置突起部、在上金属模SU1的上金属模导引部GSU的冲压面上设置槽部时，由于下金属模导引部GSD的冲压面侧也为突起形状，所以与为槽形状时相比，在产生电镀屑或异物时，电镀屑或异物也难于堆积在下金属模导引部GSD的冲压面上。结果，在对第1引线LE1、第2引线LE2及第3引线LE3进行冲压时，可减少吸入上述电镀屑或异物的现象。
另外，在上述的冲模SDM1a中，如果在下金属模SD1a的下金属模导引部GSD的冲压面上设置槽部、在上金属模SU1a的上金属模导引部GSU的冲压面上设置突起部时，由于下金属模导引部GSD的冲压面侧为槽状，所以与突起形状相比，在安装半导体器件PT1时，将能更好地将第1引线LE1、第2引线LE2及第3引线LE3进行收线。结果，将可稳定地使用下金属模SD1a和上金属模SU1a将第1引线LE1、第2引线LE2及第3引线LE3进行冲压。
而且，在第1实施方式中，将第2引线LE2的弯曲部LE2b及第3引线LE3的弯曲部LE3b进行冲压的下金属模SD1、SD1a的下金属模固定部FSD及上金属模SU1、SU1a的上金属模固定部FSU的冲压面为平面形状，但并不仅限于此。例如，也可与下金属模SD1、SD1a的下金属模导引部GSD及上金属模SU1、SU1a的上金属模导引部GSU的冲压面一样形成为梳型。将下金属模SD1、SD1a的下金属模固定部FSD及上金属模SU1、SU1a的上金属模固定部FSU的冲压面设为梳型时，除了可获得上述效果以外，还可提高第2引线LE2的弯曲部LE2b及第3引线LE3的弯曲部LE3b的平面方向上的弯曲精度。
<筛选工序及外观检查工序>
接着按照产品规格进行筛选，并在进行最终外观检查后完成产品(半导体器件PT1)的制造过程。
<打包工序>
接着将产品(半导体器件PT1)放进载带上预先形成的凹面内。之后，如将载带卷到卷轴上，并将卷轴放进防湿袋后再出货。
如上所述，根据第1实施方式，可使第2引线LE2的顶端部LE2c及第3引线LE3的顶端部LE3c对齐为直线的形状。由此，可使第1引线LE1的顶端部LE1c和第2引线LE2的顶端部LE2c之间的节距、以及第1引线LE1的顶端部LE1c和第3引线LE3的顶端部LE3c之间的节距稳定化。
(第2实施方式)
本实施方式与第1实施方式的不同点在于：在半导体器件的制造过程之一即引线顶端对齐工序中所使用的冲模的下金属模(或者上金属模)上形成的突起部及上金属模(或者下金属模)上形成的槽部的形状不同。即，第1实施方式中，突起部的宽度及槽部的宽度任何一方都是固定的。而第2实施方式中，突起部的宽度及槽部的宽度任何一方都不固定，且突起部及槽部的剖面形状为锥形。
下面说明第2实施方式中半导体器件的制造方法，由于引线顶端对齐工序以外的制造工序与第1实施方式一样，所以下面仅对引线顶端对齐工序进行说明。
《半导体器件的制造方法》<引线顶端对齐(打模)工序>
下面通过图27～图31来说明第2实施方式中的3端子的半导体器件的制造方法。图27所示的是引线顶端对齐工序中冲模的下金属模及半导体器件的主要部分平面图，图28所示的是引线顶端对齐工序中透过上金属模的冲模的上金属模及半导体器件的主要部分平面图，图29所示的是引线顶端对齐工序中被冲模冲压后的各引线的顶端部的主要部分剖面图，图30所示的是引线顶端对齐工序中被冲模冲压后的各引线的弯曲部的主要部分剖面图。图31所示的是引线顶端对齐工序中被冲模冲压后的各引线的弯曲部的其他例的主要部分剖面图。
如上所述，在引线弯曲工序后的第2引线LE2的顶端部LE2c及第3引线LE3的顶端部LE3c中，由于弯曲的部分(弯曲部LE2b、LE3b)中产生的加工应力的影响，有可能出现第2引线LE2的顶端部LE2c及第3引线LE3的顶端部LE3c没对齐的现象。
因此，为了使第2引线LE2的顶端部LE2c及第3引线LE3的顶端部LE3c对齐为直线的形状，所以使用冲模使第1引线LE1的顶端部LE1c、第2引线LE2的顶端部LE2c、以及第3引线LE3的顶端部LE3c对齐。
首先，通过图27～图30来说明冲模的上金属模及下金属模的形状。
使用具有图27所示的下金属模(第2金属模)SD2及图28所示的上金属模(第1金属模)SU2的冲模SDM2。将半导体器件PT1夹在下金属模SD2的冲压面和上金属模SU2的冲压面之间，并对第1引线LE1的顶端部LE1c、第2引线LE2的弯曲部LE2b和顶端部LE2c、以及第3引线LE3的弯曲部LE3b和顶端部LE3c进行冲压。由此，便可使第1引线LE1的顶端部LE1c、第2引线LE2的顶端部LE2c、以及第3引线LE3的顶端部LE3c对齐。1
如图27、图28及图29所示，将第1引线LE1的顶端部LE1c、第2引线LE2的顶端部LE2c以及第3引线LE3的顶端部LE3c进行冲压的下金属模SD2的下金属模导引部GSD的冲压面及上金属模SU2的上金属模导引部GSU的冲压面为梳型。
具体地说就是，在下金属模SD2的下金属模导引部GSD的冲压面上设置沿着第1方向延伸且彼此隔开的3个突起部(凸部)。另外，在上金属模SU2的上金属模导引部GSU的冲压面上设置沿着第1方向延伸且彼此隔开的3个槽部(凹部)，以与下金属模SD2的下金属模导引部GSD上设置的上述3个突起部对应。
下金属模SD2突起部的宽度不是固定的，且其剖面形状为锥形。放置第1引线LE1的顶端部LE1c、第2引线LE2的顶端部LE2c以及第3引线LE3的顶端部LE3c的突起部的上表面很平坦，但离突起部的上表面越远突起部的宽度就越宽。突起部上表面的宽度W4例如可设定为大于等于第1引线LE1、第2引线LE2及第3引线LE3的剖面中的正面侧(或者背面侧)的一边的长度(引线宽度LEW)，且小于等于(引线宽度LEW+(引线宽度LEW×0.1)×2)。例如，上述的引线宽度LEW为0.5mm时，突起部的上表面的宽度W4就为大于等于0.5mm且小于等于0.6(＝0.5+(0.5×0.1)×2)mm。
另外，上金属模SU2的槽部的宽度不是固定的，且其剖面形状为与下金属模SD2的突起部对应的锥形。将第1引线LE1的顶端部LE1c、第2引线LE2的顶端部LE2c以及第3引线LE3的顶端部LE3c进行冲压的槽部的底面为平坦形状，但离槽部的底面越远槽部的宽度就越宽。槽部底面的宽度W5设定为比引线宽度LEW宽。
另外，下金属模SD2的突起部的两个侧壁所形成的角度θ1、以及上金属模SU2的槽部的两个侧壁所形成的角度θ2都设定为0度至90度之间。
如上所述，通过使上金属模SU2的槽部成为锥形，就可与第1实施方式中的冲模SDM1一样，与槽部的侧壁几乎垂直于其底面的形状相比，可使第1引线LE1、第2引线LE2及第3引线LE3更容易被引到槽部。另外，通过使下金属模SD2的突起部成为锥形，在槽部和突起部进行咬合时，可以很顺利地将第1引线LE1、第2引线LE2及第3引线LE3推送到上金属模SU2的槽部的底面。这些特征在第1引线LE1、第2引线LE2及第3引线LE3的长度变长、且第1引线LE1、第2引线LE2及第3引线LE3各自的顶端部LE1c、LE2c、LE3c的偏差(没对齐)变大时特别有效。
而且，优选所述角度θ1及θ2小于90度。由此，便可确保诱引第1引线LE1的顶端部LE1c、第2引线LE2的顶端部LE2c及第3引线LE3的顶端部LE3c的特性。
另外，如图27、图28及图30所示，将第2引线LE2的弯曲部LE2b及第3引线LE3的弯曲部LE3b进行冲压的下金属模SD2的下金属模固定部FSD的冲压面及上金属模SU2的上金属模固定部FSU的冲压面为平坦状。
接下来，如图27～图30所示使用冲模进行引线顶端对齐的步骤。
首先，将下金属模SD2的下金属模导引部GSD上设置的3个突起部的上表面设定为分别与第1引线LE1的顶端部LE1c的背面、第2引线LE2的顶端部LE2c的背面、以及第3引线LE3的顶端部LE3c的背面为面对面。另外，还将下金属模SD2的下金属模固定部FSD上的平坦的冲压面和第2引线LE2的弯曲部LE2b的背面及第3引线LE3的弯曲部LE3b的背面设为面对面。接着，在下金属模SD2的冲压面上放置第1引线LE1、第2引线LE2及第3引线LE3。
接着，将在上金属模SU2的上金属模导引部GSU上设置的3个槽部的底面设定为分别与第1引线LE1的顶端部LE1c的正面、第2引线LE2的顶端部LE2c的正面、以及第3引线LE3的顶端部LE3c的正面为面对面的状态。另外，将上金属模SU2的上金属模固定部FSU上的平坦的冲压面和第2引线LE2的弯曲部LE2b的正面及第3引线LE3的弯曲部LE3b的正面设为面对面。接着，对第1引线LE1、第2引线LE2及第3引线LE3进行冲压。
如上所述，通过使用冲模SDM2，便可与第1实施方式同样地，可消除(尽量使加工应力变为最小，或者抵消)第2引线LE2的弯曲部LE2b及第3引线LE3的弯曲部LE3b的加工应力。由此，便可分别将第1引线LE1、第2引线LE2及第3引线LE3各自的顶端部LE1c、LE2c、LE3c进行对齐，且可使第1引线LE1的顶端部LE1c和第2引线LE2的顶端部LE2c之间的节距、以及第1引线LE1的顶端部LE1c和第3引线LE3的顶端部LE3c之间的节距变得稳定。
在以上的第2实施方式中，使用的冲模SDM2结构如下：在下金属模SD2的下金属模导引部GSD的冲压面上设置3个突起部，且在上金属模SU2的上金属模导引部GSU的冲压面上设置有3个槽部，以对应于下金属模SD2的下金属模导引部GSD上设置的所述3个突起部，但也可为其他结构的冲模。
如图31所示，也可使用如下结构的冲模SDM2a：在下金属模(第2金属模)SD2a的下金属模导引部GSD的冲压面上设置3个槽部，且在上金属模(第1金属模)SU2a的上金属模导引部GSU的冲压面上设置3个突起部，以对应于下金属模SD2a的下金属模导引部GSD上设置的所述3个槽部。
此时，首先要将下金属模SD2a的下金属模导引部GSD上设置的3个槽部的底面设定为分别与第1引线LE1的顶端部LE1c的背面、第2引线LE2的顶端部LE2c的背面、以及第3引线LE3的顶端部LE3c的背面为面对面。另外，将下金属模SD2a的下金属模固定部FSD上的平坦的冲压面和第2引线LE2的弯曲部LE2b的背面及第3引线LE3的弯曲部LE3b的背面设为面对面。接着，在下金属模SD2a的冲压面上放置第1引线LE1、第2引线LE2及第3引线LE3。
接下来，将上金属模SU2a的上金属模导引部GSU上设置的3个突起部的上表面设定为分别与第1引线LE1的顶端部LE1c的正面、第2引线LE2的顶端部LE2c的正面、以及第3引线LE3的顶端部LE3c的正面为面对面。另外，将上金属模SU2a的上金属模固定部FSU上的平坦的冲压面和第2引线LE2的弯曲部LE2b的正面及第3引线LE3的弯曲部LE3b的正面设为面对面。接着，对第1引线LE1、第2引线LE2及第3引线LE3进行冲压。
如上所述，对于在下金属模导引部GSD的冲压面及上金属模导引部GSU的冲压面上设置突起部或槽部并无特别限定。各自的效果请参考第1实施方式的内容。
另外，在第2实施方式中，叙述了将第2引线LE2的弯曲部LE2b及第3引线LE3的弯曲部LE3b进行冲压的下金属模SD2、SD2a的下金属模固定部FSD及上金属模SU2、SU2a的上金属模固定部FSU的冲压面为平面形状，但并不仅限于此。例如也可与下金属模SD2、SD2a的下金属模导引部GSD及上金属模SU2、SU2a的上金属模导引部GSU的冲压面一样为梳型。其效果与第1实施方式中所说明的一样。
《变形例》
在第2实施方式中，以3端子的半导体器件为例说明了具有多条引线的半导体器件，并说明了形成3端子的半导体器件中所具有的3根引线的顶端部的引线顶端对齐工序。本实施方式中以形成5端子的半导体器件所具有的5根引线的顶端部的引线顶端对齐工序为变形例进行了说明。
首先，通过图32的(A)及(B)来说明5端子的半导体器件的结构。图32的(A)及(B)分别为5端子的半导体器件的正视图及底视图。
如图32的(A)及(B)所示，5端子的半导体器件PT2的结构如下：在将半导体芯片进行封装的树脂封装体RS的下表面有5根引线即第1引线LE1、第2引线LE2、第3引线LE3、第4引线LE4、以及第5引线LE5突出的结构。
第4引线LE4及第5引线LE5彼此隔开而从树脂封装体RS的下表面突出。而且，第1引线LE1位于第4引线LE4和第5引线LE5之间，且分别与所述第4引线LE4及所述第5引线LE5隔开而从树脂封装体RS的下表面突出。第2引线LE2位于第1引线LE1和第4引线LE4之间，且分别与所述第1引线LE1及所述第4引线LE4隔开而从树脂封装体RS的下表面突出。第3引线LE3位于第1引线LE1和第5引线LE5之间，且分别与所述第1引线LE1及所述第5引线LE5隔开而从树脂封装体RS的下表面突出。
因此，第2引线LE2及第3引线LE3位于第1引线LE1的外侧，而且，第4引线LE4及第5引线LE5位于第2引线LE2及第3引线LE3的外侧。
第1引线LE1由与树脂封装体RS的下表面接触的直线形状的根部(第1部分)LE1a、以及与根部LE1a连结的直线形状的顶端部(第2部分)LE1c构成。
另一方面，第2引线LE2由根部(第1部分)LE2a、弯曲部(第2部分)LE2b、及顶端部(第3部分)LE2c构成，第3引线LE3由根部(第1部分)LE3a、弯曲部(第2部分)LE3b、及顶端部(第3部分)LE3c构成，第4引线LE4由根部(第1部分)LE4a、弯曲部(第2部分)LE4b、及顶端部(第3部分)LE4c构成，第5引线LE5由根部(第1部分)LE5a、弯曲部(第2部分)LE5b、及顶端部(第3部分)LE5c构成。
第1引线LE1、第2引线LE2、第3引线LE3、第4引线LE4及第5引线LE5的剖面形状为四边形。在下文的说明中，将第1引线LE1、第2引线LE2、第3引线LE3、第4引线LE4及第5引线LE5的各个面称为正面(第1面)、背面(第2面)、侧面(第3面)以及底面(第4面)。正面即为图32(B)中的符号F所示的面，背面为图32(B)中的符号R所示的面(位于正面的相反侧的面)、侧面为图32(A)及(B)中的符号S所示的面、底面为图32(A)中的符号B所示的面。
从剖面上看时，第1引线LE1、第2引线LE2、第3引线LE3、第4引线LE4以及第5引线LE5的正面侧及背面侧的一边的长度(引线宽度)比从剖面上看时的第1引线LE1、第2引线LE2、第3引线LE3、第4引线LE4以及第5引线LE5的侧面侧的一边的长度(引线厚度(纵深))更长。例如，从剖面上看时，第1引线LE1、第2引线LE2、第3引线LE3、第4引线LE4以及第5引线LE5的正面侧及背面侧的一边的长度(引线宽度)为0.5mm，而从剖面上看时，第1引线LE1、第2引线LE2、第3引线LE3、第4引线LE4以及第5引线LE5的侧面侧的一边的长度(引线厚度)为0.4mm。
从树脂封装体RS的下表面突出的第1引线LE1的长度为在第1引线LE1的延伸方向上的树脂封装体RS的长度的2倍及2倍以上。例如，从树脂封装体RS的下表面突出的第1引线LE1的引线长度L1为12.5mm，而在第1引线LE1的延伸方向上的树脂封装体RS的封装体长度L2为5.0mm。
与上述3端子的半导体器件PT1同样地，使用冲模分别将5端子的半导体器件所具有的第1引线LE1、第2引线LE2、第3引线LE3、第4引线LE4以及第5引线LE5各自的顶端部LE1c、LE2c、LE3c、LE4c及LE5c进行对齐。
接下来，通过图33～图37来说明使用冲模对5端子的半导体器件PT2的制造过程之一即引线顶端对齐工序进行说明。图33所示的是引线顶端对齐工序中冲模的下金属模及半导体器件的主要部分平面图，图34所示的是引线顶端对齐工序中透过上金属模的冲模的上金属模及半导体器件的主要部分平面图，图35所示的是引线顶端对齐工序中被冲模冲压后的各引线的顶端部的主要部分剖面图，图36所示的是引线顶端对齐工序中被冲模冲压后的各引线的弯曲部的主要部分剖面图。图37所示的是引线顶端对齐工序中被冲模冲压后的各引线的弯曲部的其他例的主要部分平面图
使用具有图33所示的下金属模(第2金属模)SD3及图34所示的上金属模(第1金属模)SU3的冲模SDM3。将半导体器件PT2夹在下金属模SD3和上金属模SU3之间，并对第1引线LE1的顶端部LE1c、第2引线LE2的弯曲部LE2b和顶端部LE2c、第3引线LE3的弯曲部LE3b和顶端部LE3c、第4引线LE4的弯曲部LE4b和顶端部LE4c、以及第5引线LE5的弯曲部LE5b和顶端部LE5c进行冲压。由此，即可使第1引线LE1的顶端部LE1c、第2引线LE2的顶端部LE2c、第3引线LE3的顶端部LE3c、第4引线LE4的顶端部LE4c以及第5引线LE5的顶端部LE5c对齐。
如图33、图34及图35所示，在下金属模SD3的下金属模导引部GSD的冲压面上设置沿着第1方向延伸的且彼此隔开的5个突起部(凸部)。另外，上金属模SU3的上金属模导引部GSU的冲压面上设置沿着第1方向延伸且彼此隔开的5个槽部(凹部)，且所述5个槽部(凹部)与在下金属模SD3的下金属模导引部GSD上设置的所述5个突起部对应。
下金属模SD3的突起部的剖面形状为锥形，而为了与所述下金属模SD3的突起部对应，上金属模SU3的槽部的剖面形状也为锥形。突起部的上表面的宽度W6例如设定为大于等于第1引线LE1、第2引线LE2、第3引线LE3、第4引线LE4及第5引线LE5的剖面中的正面侧(或者背面侧)的一边的长度(引线宽度LEW)且小于等于(引线宽度LEW+(引线宽度LEW×0.1)×2)。槽部的底面的宽度W7设定为比引线宽度LEW大。另外，下金属模SD3的突起部的两个侧壁形成的角度θ3、以及上金属模SU3的槽部的两个侧壁所形成的角度θ4为0度至90度之间。
另一方面，如图33、图34及图36所示，将第2引线LE2的弯曲部LE2b、第3引线LE3的弯曲部LE3b、第4引线LE4的弯曲部LE4b及第5引线LE5的弯曲部LE5b进行冲压的下金属模SD3的下金属模固定部FSD的冲压面及上金属模SU3的上金属模固定部FSU的冲压面为平坦的状态。
如上所述，5端子的半导体器件中也与3端子的半导体器件同样地，可消除(尽量使加工应力变为最小，或者抵消)在第2引线LE2、第3引线LE3、第4引线LE4及第5引线LE5各自的弯曲部LE2b、LE3b，LE4b，LE5b上的加工应力。由此，便可分别将第1引线LE1、第2引线LE2、第3引线LE3、第4引线LE4及第5引线LE5各自的顶端部LE1c、LE2c、LE3c、LE4c、LE5c对齐。结果，可使第1引线LE1的顶端部LE1c和第2引线LE2的顶端部LE2c之间的节距、第2引线LE2的顶端部LE2c和第4引线LE4的顶端部LE4c之间的节距、第1引线LE1的顶端部LE1c和第3引线LE3的顶端部LE3c之间的节距、以及第3引线LE3的顶端部LE3c和第5引线LE5的顶端部LE5c之间的节距变得稳定。
如上所述，在第2实施方式的变形例中，在下金属模SD3的下金属模导引部GSD的冲压面上设置5个突起部时，且所述5个突起部与上金属模SU3的上金属模导引部GSU的冲压面及下金属模SD3的下金属模导引部GSD上所设置的5个突起部对应，此时使用了设置有5个槽部的冲模SDM3，但并不仅限于此。
如图37所示，在下金属模(第2金属模)SD3a的下金属模导引部GSD的冲压面上设置5个槽部，且所述5个槽部与上金属模(第1金属模)SU3a的上金属模导引部GSU的冲压面及下金属模SD3a的下金属模导引部GSD上所设置的5个槽部对应，此时也可使用设置有5个突起部的冲模SDM3a。
以上根据实施方式具体地说明了本案发明人所作的发明，但是本发明并不受到所述实施方式的限定，在不超出其要旨的范围内能够进行种种变更，在此无需赘言。
例如，上述MOSFET为栅极绝缘膜由氧化硅(SiO2等)膜构成的场效晶体管，但并不仅限于此，如栅极绝缘膜也可由氧化硅膜以外的绝缘膜构成的场效晶体管(MISFET(Metal Insulator SemiconductorField Effect Transistor，金属绝缘半导体场效晶体管))。

Claims (12)

1.一种半导体器件的制造方法，其特征在于，具有以下工序：
工序(a)，准备半导体芯片，所述半导体芯片具有表面以及位于所述表面的相反侧的背面；
工序(b)，准备引线框，所述引线框具有第1面和与所述第1面为相反侧的第2面，而且还具有芯片安装部、第1引线、以及与所述第1引线隔开间隔地配置的第2引线，其中，所述第1引线的一端和所述第2引线的一端通过保持部连结保持，所述第1引线的另一端与所述芯片安装部连结；
工序(c)，在使所述芯片安装部的所述第1面面向所述半导体芯片的所述背面的状态下将所述半导体芯片安装到所述芯片安装部的所述第1面上；
工序(d)，将在所述半导体芯片的所述表面上形成的表面电极和所述第2引线的所述第1面进行电连接；
工序(e)，通过树脂对所述半导体芯片、所述芯片安装部、所述第1引线的一部分以及所述第2引线的一部分进行封装而形成树脂封装体；
工序(f)，从所述保持部分离所述第1引线和所述第2引线；
工序(g)，将从所述树脂封装体突出的所述第2引线的一部分在远离所述第1引线的方向上进行成形；
工序(h)，将从所述树脂封装体突出的所述第1引线的顶端部和从所述树脂封装体突出的所述第2引线的顶端部进行对齐，
而且，所述工序(g)中，所述第2引线以包括第1部分、第2部分及第3部分的方式形成，其中，所述第2部分的一端与所述第1部分连结而另一端位于比所述第1部分更远离所述第1引线的位置上，所述第3部分与所述第2部分的另一端连结；
所述工序(h)中，用金属模将所述第2引线的所述第2部分的所述第1面和所述第2部分的所述第2面进行冲压。
2.如权利要求1所述的半导体器件的制造方法，其特征在于，
所述金属模包括将所述第2引线的所述第1面进行冲压的第1金属模和将所述第2引线的所述第2面进行冲压的第2金属模，
其中，所述第1金属模具有将所述第2引线的所述第2部分进行冲压的第1固定部和将所述第2引线的所述第3部分进行冲压的第1导引部；
所述第2金属模具有将所述第2引线的所述第2部分进行冲压的第2固定部和将所述第2引线的所述第3部分进行冲压的第2导引部；
所述第2金属模的所述第2导引部的冲压面上设置有沿着第1方向延伸的突起部，所述第1金属模的所述第1导引部的冲压面上设置有与所述突起部对应、且沿着所述第1方向延伸的槽部，
而且，在所述工序(h)中，通过设置在所述第1金属模上的所述槽部的底面对所述第2引线的所述第3部分的所述第1面进行冲压，通过设置在所述第2金属模上的所述突起部的上表面对所述第2引线的所述第3部分的所述第2面进行冲压。
3.如权利要求2所述的半导体器件的制造方法，其特征在于，
所述第1金属模的所述第1固定部的冲压面及所述第2金属模的所述第2固定部的冲压面都为平坦状。
4.如权利要求2所述的半导体器件的制造方法，其特征在于，
与所述第2金属模上设置的所述突起部的上表面的所述第1方向正交的第2方向的宽度大于等于所述第2引线的引线宽度，且小于等于(所述第2引线的所述引线宽度+(所述第2引线的所述引线宽度×0.1)×2)。
5.如权利要求2所述的半导体器件的制造方法，其特征在于，
在沿着与所述第1方向正交的第2方向的剖面上，所述第2金属模上设置的所述突起部的剖面形状为锥形，且所述突起部的上表面的所述第2方向的宽度比所述突起部的其他部分的所述第2方向的宽度小。
6.如权利要求2所述的半导体器件的制造方法，其特征在于，
与所述第1金属模上设置的所述槽部的底面的所述第1方向正交的第2方向的宽度比所述第2引线的引线宽度大。
7.如权利要求2所述的半导体器件的制造方法，其特征在于，
在沿着与所述第1方向正交的第2方向的剖面上，所述第1金属模上设置的所述槽部的剖面形状为锥形，所述槽部的底面的所述第2方向的宽度比所述槽部的其他部分的所述第2方向的宽度小。
8.如权利要求1所述的半导体器件的制造方法，其特征在于，
所述第2引线的剖面形状为四边形。
9.如权利要求8所述的半导体器件的制造方法，其特征在于，
所述第2引线的引线宽度比所述第2引线的引线厚度大。
10.如权利要求1所述的半导体器件的制造方法，其特征在于，
所述第1引线的长度至少为所述树脂封装体在所述第1引线延伸方向上的长度的2倍。
11.如权利要求1所述的半导体器件的制造方法，其特征在于，
所述半导体芯片上形成有由源极、漏极及栅极构成的功率MOSFET，其中，所述第1引线经由形成于所述半导体芯片的所述背面上的背面电极而与所述功率MOSFET的所述漏极电连接，所述第2引线经由形成于所述半导体芯片的所述表面上的所述表面电极及导电性材料而与所述功率MOSFET的所述源极或所述栅极电连接。
12.如权利要求1所述的半导体器件的制造方法，其特征在于，
所述工序(d)中，通过引线将所述半导体芯片的所述表面电极和所述第2引线的所述第1面进行电连接。
CN201310103147.9A 2012-03-19 2013-03-18 半导体器件的制造方法 Active CN103325699B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012-062149 2012-03-19
JP2012062149A JP5851897B2 (ja) 2012-03-19 2012-03-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
CN103325699A true CN103325699A (zh) 2013-09-25
CN103325699B CN103325699B (zh) 2017-04-19

Family

ID=49158006

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310103147.9A Active CN103325699B (zh) 2012-03-19 2013-03-18 半导体器件的制造方法

Country Status (5)

Country Link
US (1) US8975119B2 (zh)
JP (1) JP5851897B2 (zh)
KR (1) KR102052459B1 (zh)
CN (1) CN103325699B (zh)
TW (1) TWI559415B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779287A (zh) * 2014-02-11 2014-05-07 扬州江新电子有限公司 超薄微型贴片微功耗声控传感器用封装芯片及其封装方法
CN108962760A (zh) * 2017-05-19 2018-12-07 株式会社三井高科技 引线框架的制造方法和制造装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859339B2 (en) * 2008-07-09 2014-10-14 Freescale Semiconductor, Inc. Mold chase
JP7103193B2 (ja) * 2018-12-03 2022-07-20 株式会社デンソー 電子回路および電子回路の接合方法
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107676A (en) * 1997-03-21 2000-08-22 Rohm Co., Ltd. Leadframe and a method of manufacturing a semiconductor device by use of it
US20040145043A1 (en) * 2002-07-26 2004-07-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and semiconductor assembly module
CN1192420C (zh) * 2001-12-28 2005-03-09 精工爱普生株式会社 半导体器件及其制造方法、电路基板及电子装置
CN100446234C (zh) * 2003-11-19 2008-12-24 罗姆股份有限公司 引线框的制造方法及使用该方法的半导体装置的制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556118Y2 (zh) * 1974-05-10 1980-02-12
JPS5987152U (ja) * 1982-11-30 1984-06-13 三菱電機株式会社 半導体装置用フレ−ム
JPS62237717A (ja) 1986-04-07 1987-10-17 日本電気株式会社 リ−ドフオ−ミング機
JPH0846106A (ja) 1994-08-02 1996-02-16 Masahiro Nishio 半導体素子の外部端子取付構造
JP2000188366A (ja) * 1998-12-24 2000-07-04 Hitachi Ltd 半導体装置
KR100857161B1 (ko) * 2001-01-31 2008-09-05 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
JP4095827B2 (ja) * 2002-05-10 2008-06-04 株式会社ルネサステクノロジ 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6107676A (en) * 1997-03-21 2000-08-22 Rohm Co., Ltd. Leadframe and a method of manufacturing a semiconductor device by use of it
CN1192420C (zh) * 2001-12-28 2005-03-09 精工爱普生株式会社 半导体器件及其制造方法、电路基板及电子装置
US20040145043A1 (en) * 2002-07-26 2004-07-29 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and semiconductor assembly module
CN100446234C (zh) * 2003-11-19 2008-12-24 罗姆股份有限公司 引线框的制造方法及使用该方法的半导体装置的制造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103779287A (zh) * 2014-02-11 2014-05-07 扬州江新电子有限公司 超薄微型贴片微功耗声控传感器用封装芯片及其封装方法
CN103779287B (zh) * 2014-02-11 2016-10-12 扬州江新电子有限公司 超薄微型贴片微功耗声控传感器用封装芯片及其封装方法
CN108962760A (zh) * 2017-05-19 2018-12-07 株式会社三井高科技 引线框架的制造方法和制造装置
CN108962760B (zh) * 2017-05-19 2023-09-19 株式会社三井高科技 引线框架的制造方法和制造装置

Also Published As

Publication number Publication date
JP5851897B2 (ja) 2016-02-03
CN103325699B (zh) 2017-04-19
US8975119B2 (en) 2015-03-10
TWI559415B (zh) 2016-11-21
KR20130106327A (ko) 2013-09-27
TW201344816A (zh) 2013-11-01
JP2013197276A (ja) 2013-09-30
KR102052459B1 (ko) 2019-12-05
US20130244381A1 (en) 2013-09-19

Similar Documents

Publication Publication Date Title
US8129227B2 (en) Semiconductor device having grooved leads to confine solder wicking
KR102054385B1 (ko) 수지 봉지형 반도체 장치 및 그 제조 방법
US6709892B2 (en) Electronic device fabrication method comprising twofold cutting of conductor member
CN103325699A (zh) 半导体器件的制造方法
JPH05144992A (ja) 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
US11502045B2 (en) Electronic device with step cut lead
US20230068748A1 (en) Leaded semiconductor device package
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
JPH03250756A (ja) 半導体素子の外部リードの成型方法
US10840171B2 (en) Integrated circuit package including inward bent leads
JP4948436B2 (ja) レーザ素子用フレームパッケージおよびその製造方法
JP4455166B2 (ja) リードフレーム
CN108630632B (zh) 用于改进的集成电路封装的方法和装置
US20040065953A1 (en) Semiconductor device and process of manufacture
JP4200150B2 (ja) リードフレームの製造方法
KR100571558B1 (ko) 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수있는 방법
JP6887932B2 (ja) リードフレームの製造方法
JP2001007266A (ja) Ｑｏｎ用リードフレーム及びその製造方法
JPH04103154A (ja) 半導体装置及びその製造方法及びその実装方法
CN107919339B (zh) 具有高密度引线阵列的半导体装置及引线框架
JPH06350009A (ja) 半導体装置の製造方法及びリードフレーム
WO2010042119A1 (en) Semiconductor device having grooved leads to confine solder wicking
JPH01128456A (ja) 面実装型半導体デバイスおよびリードフレーム
JP4018595B2 (ja) 半導体装置、半導体装置に用いるリードフレーム及びその製造方法
JP2005322803A (ja) 半導体装置用リードフレームの製造方法及びその製造金型

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Tokyo, Japan, Japan

Applicant after: Renesas Electronics Corporation

Address before: Kanagawa

Applicant before: Renesas Electronics Corporation

COR Change of bibliographic data
GR01 Patent grant
GR01 Patent grant