TW201344816A - 半導體裝置之製造方法 - Google Patents

半導體裝置之製造方法 Download PDF

Info

Publication number
TW201344816A
TW201344816A TW102108716A TW102108716A TW201344816A TW 201344816 A TW201344816 A TW 201344816A TW 102108716 A TW102108716 A TW 102108716A TW 102108716 A TW102108716 A TW 102108716A TW 201344816 A TW201344816 A TW 201344816A
Authority
TW
Taiwan
Prior art keywords
lead
mold
semiconductor device
distal end
die
Prior art date
Application number
TW102108716A
Other languages
English (en)
Other versions
TWI559415B (zh
Inventor
Katsuhito Kamachi
Takanori Okita
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Publication of TW201344816A publication Critical patent/TW201344816A/zh
Application granted granted Critical
Publication of TWI559415B publication Critical patent/TWI559415B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48739—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48839—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本發明公開了一種可提高構成功率電晶體之半導體裝置製造成品率之方法。即在使用沖模(spanking die)SDM1來形成第1引線之頂端部LE1c、第2引線之頂端部LE2c及第3引線之頂端部LE3c時，通過下模具SD1按壓面上設置之突起部之上表面和上模具SU1按壓面上設置之槽部之底面對第1引線之頂端部LE1c、第2引線之頂端部LE2c及第3引線之頂端部LE3c進行按壓，並通過下模具SD1平坦之按壓面和上模具SU1平坦之按壓面將第2引線之彎曲部及第3引線之彎曲部進行按壓。

Description

半導體裝置之製造方法
本發明涉及一種半導體裝置之製造技術，適合用於如具有複數條引線(外部端子)且由功率電晶體構成之半導體裝置。
在將半導體裝置所具有之複數條引線(外部端子)插入在佈線基板上形成之複數個安裝孔進行連接時，必須對引線形狀進行加工，以使安裝孔之節距和引線之節距一致。
例如，在日本特開昭62-237717號公報(專利文獻1)中，公開了通過根壓臂來壓住引線根部，並通過頂端壓臂來壓住引線頂端，接著，在將引線支撐台往左右壓開之同時使加工臂之頂端下降，並通過加工臂將引線之中間部壓彎之引線加工方法。壓彎引線之台具有分別將引線根部、引線中間部及引線頂端進行固定之壁。
另外，日本特開平8-46106號公報(專利文獻2)中，公開了在外部端子用彎曲加工之裝置中，通過使下端之圓錐部插入可動主體之圓錐孔，並將可動主體壓向左右壓寬，使嚙合材料之嚙合邊緣與半導體元件之外部端子嚙合，且沿著凹部之折曲型部使外部端子塑性變形為曲柄狀之方法。
[先前技術文獻] [專利文獻]
專利文獻1 特開昭62-237717號公報
專利文獻2 特開平8-46106號公報
例如，在具有3根引線(外部端子)之半導體裝置中，外側2根引線具有從將半導體晶片進行封裝之樹脂封裝體突出之根部、頂端部、以及位於根部和頂端部之間之彎曲部。但是，在將引線形狀進行加工時由於頂端部之變形，導致了引線形狀無法滿足產品規格，從而導致半導體裝置之生產成品率降低之問題。
本發明之前述內容及前述內容以外之目的和新特徵在本說明書之描述及圖式簡單說明中寫明。
根據上述一實施方式，在將變形後之引線頂端部進行對齊時，不僅對於引線頂端部，對於引線之彎曲部也應通過模具來進行按壓。
根據上述實施方式，即可提高半導體裝置之生產成品率。
AG‧‧‧電鍍膜
B‧‧‧底面(第4面)
CO‧‧‧夾頭
F‧‧‧正面(第1面)
FD1‧‧‧第1壓彎沖模
FD2‧‧‧第2壓彎沖模
FP1‧‧‧第1彎曲沖頭
FP2‧‧‧第2彎曲沖頭
FSD‧‧‧下模具固定部(第2固定部)
FSU‧‧‧上模具固定部(第1固定部)
GSD‧‧‧下模具導引部(第2導引部)
GSU‧‧‧上模具導引部(第1導引部)
L1‧‧‧引線長度
L2‧‧‧封裝體長度
LE1‧‧‧第1引線
LE1a,LE2a,LE3a,LE4a,LE5a‧‧‧根部(第1部分)
LE1c,LE2c,LE3c,LE4c,LE5e‧‧‧頂端部(第3部分)
LE2‧‧‧第2引線
LE2b,LE3b,LE4b,LE5b‧‧‧彎曲部(第2部分)
LE3‧‧‧第3引線
LE4‧‧‧第4引線
LE5‧‧‧第5引線
LET‧‧‧引線厚度(縱深)
LEW‧‧‧引線寬度
LF‧‧‧引線框(配線材料)
LFH‧‧‧固定部
P1,P2‧‧‧節距
PT0,PT1,PT2‧‧‧半導體裝置
R‧‧‧背面(第2面)
RS‧‧‧樹脂封裝體(封裝體)
S‧‧‧側面(第3面)
SC‧‧‧半導體晶片
SCB‧‧‧晶片搭載部
SD0,SD1,SD2,SD3‧‧‧下模具(第2模具)
SD1a,SD2a,SD3a‧‧‧下模具(第2模具)
SDM0,SDM1,SDM2,SDM3‧‧‧沖模
SDM1a,SDM2a,SDM3a‧‧‧沖模
SU0,SU1,SU2,SU3‧‧‧上模具(第1模具)
SU1a,SU2a,SU3a‧‧‧上模具(第1模具)
TB‧‧‧連接桿
W1‧‧‧突起部之寬度
W2‧‧‧槽部之寬度
W4,W6‧‧‧突起部上表面之寬度
W5,W7‧‧‧槽部底面之寬度
WG,WS‧‧‧引線(導電性材料)
θ1,θ2,θ3,θ4‧‧‧角度
圖1(a)及(b)分別表示第1實施方式中3端子之半導體裝置之正視圖及背視圖。
圖2係第1實施方式中3端子之半導體裝置之側視圖。
圖3係第1實施方式中3端子之半導體裝置之底視圖。
圖4係第1實施方式中半導體裝置製造方法之製程圖。
圖5係第1實施方式中引線框外形之一例之主要部分平面圖。
圖6之(a)為將第1實施方式之引線框電鍍製程中半導體裝置之一部分進行放大之主要部分平面圖(正視圖)，(b)為沿著(a)之A-A線之主要部分剖面圖。
圖7之(a)為將第1實施方式之晶片封裝製程中半導體裝置之一部分進行放大之主要部分平面圖(正視圖)，(b)為沿著(A)之A-A線之主要部分剖面圖。
圖8之(a)為將第1實施方式之引線焊接製程中半導體裝置之一部分進行放大之主要部分平面圖(正視圖)，(b)為沿著(a)之A-A線之主要部分剖面圖。
圖9之(a)為第1實施方式之塑封製程中半導體裝置主要部分之平面圖(正視圖)，(b)為沿著(a)之A-A線之主要部分剖面圖。
圖10係第1實施方式之連接桿切斷製程中半導體裝置主要部分之平面圖(正視圖)。
圖11係第1實施方式之引線切斷製程中半導體裝置主要部分之平面圖(正視圖)。
圖12係第1實施方式之引線電鍍製程中半導體裝置主要部分之平面圖(正視圖)。
圖13係第1實施方式之打標製程中半導體裝置主要部分之平面圖(背視圖)。
圖14係第1實施方式之引線彎曲製程中半導體裝置主要部分之平面圖(正視圖)。
圖15係第1實施方式之引線彎曲製程中加工前之成形模具及半導體裝置主要部分之平面圖。
圖16係第1實施方式之引線彎曲製程中加工前之成形模具及半導體裝置之主要部分剖面圖(沿著圖15之B-B線之主要部分剖面圖)。
圖17係第1實施方式之引線彎曲製程之加工過程中成形模具及半導體裝置主要部分之平面圖。
圖18係第1實施方式之引線彎曲製程之加工過程中成形模具及半導體裝置之主要部分剖面圖(沿著圖17之B-B線之主要部分剖面圖)。
圖19係第1實施方式之引線彎曲製程中加工後之成形模具及半導體裝置主要部分之平面圖。
圖20係第1實施方式之引線彎曲製程中加工後之成形模具及半導 體裝置之主要部分剖面圖(沿著圖19之B-B線之主要部分剖面圖)。
圖21係第1實施方式之引線頂端對齊製程中半導體裝置主要部分之平面圖(正視圖)。
圖22係第1實施方式之引線頂端對齊製程中沖模之下模具及半導體裝置主要部分之平面圖。
圖23係第1實施方式之引線頂端對齊製程中透過上模具之沖模之上模具及半導體裝置主要部分平面圖。
圖24係第1實施方式之引線頂端對齊製程中被沖模按壓後之各引線頂端部之主要部分剖面圖。
圖25係第1實施方式之引線頂端對齊製程中被沖模按壓後之各引線彎曲部之主要部分剖面圖。
圖26係第1實施方式之引線頂端對齊製程中被沖模按壓後之各引線彎曲部之其他例之主要部分剖面圖。
圖27係第2實施方式之引線頂端對齊製程中沖模之下模具及半導體裝置主要部分之平面圖。
圖28係第2實施方式之引線頂端對齊製程中透過上模具之沖模之上模具及半導體裝置主要部分之平面圖。
圖29係第2實施方式之引線頂端對齊製程中被沖模按壓後之各引線頂端部之主要部分剖面圖。
圖30係第2實施方式之引線頂端對齊製程中被沖模按壓後之各引線彎曲部之主要部分剖面圖。
圖31係第2實施方式之引線頂端對齊製程中被沖模按壓後之各引線彎曲部之其他例之主要部分剖面圖。
圖32(a)及(b)分別表示第2實施方式之變形例中5端子之半導體裝置之正視圖及底視圖。
圖33係第2實施方式中變形例之引線頂端對齊製程中沖模之下模 具及半導體裝置主要部分之平面圖。
圖34係第2實施方式之變形例之引線頂端對齊製程中透過上模具之沖模之上模具及半導體裝置主要部分之平面圖。
圖35係第2實施方式中變形例之引線頂端對齊製程中被沖模按壓後之各引線頂端部之主要部分剖面圖。
圖36係第2實施方式中變形例之引線頂端對齊製程中被沖模按壓後之各引線彎曲部之主要部分剖面圖。
圖37係第2實施方式中變形例之引線頂端對齊製程中被沖模按壓後之各引線彎曲部之其他例之主要部分剖面圖。
圖38之(a)為本發明者研究之引線頂端對齊製程中透過上模具之沖模及半導體裝置主要部分之平面圖，(b)為沿著(a)之C-C線之主要部分剖面圖。
在以下實施方式中，為了方便，在必要時將幾個部分或將實施方式分割來說明，除了需要特別說明之外，這些都不是彼此獨立且無關係的，而係與其他一部分或者全部之變形例、詳細內容及補充說明等相互關聯的。
另外，在以下實施方式中提及要素數等(包括個數、數值、量、範圍等)時，除了特別說明及原理上已經明確限定了特定數量等除外，前述特定數並非指固定之數量，而係可大於等於該特定數或可小於等於該特定數。而且，在以下實施方式中，除了特別說明及原理上已經明確了必要時除外，前述構成要素(包括要素步驟等)也並非必須之要素。同樣地，在以下實施方式中提及之構成要素等之形狀、位置關係等時，除了特別說明時及原理上已經明確了並非如此時，實質上包括與前述形狀等相近或者類似的。同理，上述數值及範圍也是同樣的。
以下根據附圖詳細說明本發明之實施方式。另外，為了說明實施方式之所有圖中，原則上對具有同一功能之構件採用同一符號，省略掉重複之說明。另外，在除了需要特別說明時以外，對具有同一或同樣之部分原則上不進行重複說明。
(課題之詳細內容及效果)
如圖38所示，3端子之半導體裝置PT0結構如下：即，在將半導體晶片(圖中未示出)進行封裝之樹脂封裝體(封裝體)RS之下表面(底面、下端)有3根引線(外部端子)即第1引線LE1、第2引線LE2以及第3引線LE3突出之結構。
半導體晶片安裝在與第1引線LE1耦合之晶片搭載部上，半導體晶片上如形成有功率MOSFET(Metal Oxide Semiconductor Field Effect Transistor，金屬氧化物半導體場效電晶體)。第1引線LE1與功率MOSFET之汲極電連接，第2引線LE2與功率MOSFET之閘極電連接，第3引線LE3與功率MOSFET之源極電連接。
第2引線LE2和第3引線LE3彼此相互隔開而從樹脂封裝體RS之下表面突出。另外，在第2引線LE2和第3引線LE3之間分別與第2引線LE2及第3引線LE3隔開之位置上，第1引線LE1從樹脂封裝體RS之下表面突出。因此，第2引線LE2及第3引線LE3分別與第1引線LE1隔開而位於第1引線LE1之外側。
第1引線LE1由以下部分構成：與樹脂封裝體RS下表面接觸之直線形狀之根部(第1部分)LE1a、以及與根部LE1a耦合之直線形狀之頂端部(第3部分)LE1c構成。
另一方面，第2引線LE2由以下部分構成：與樹脂封裝體RS下表面接觸之直線形狀之根部(第1部分)LE2a、直線形狀之頂端部(第3部分)LE2c、以及一端與根部LE2a耦合且另一端與頂端部LE2c耦合之彎曲部(第2部分)LE2b。其中，第1引線LE1之頂端部LE1c和第2引線LE2 之頂端部LE2c之間之節距(間隔)比第1引線LE1之根部LE1a和第2引線LE2之根部LE2a之間之節距大。
同樣地，第3引線LE3由以下部分構成：與樹脂封裝體RS下表面接觸之直線形狀之根部(第1部分)LE3a、直線形狀之頂端部(第3部分)LE3c、以及一端與根部LE3a耦合且另一端與頂端部LE3c耦合之彎曲部(第2部分)LE3b。其中，第1引線LE1之頂端部LE1c和第3引線LE3之頂端部LE3c之間之節距比第1引線LE1之根部LE1a和第3引線LE3之根部LE3a之間之節距大。
如上所述，在第2引線LE2及第3引線LE3上形成彎曲部之原因在於：由於在安裝有3端子之半導體裝置PT0之佈線基板上形成之安裝孔之節距與3端子之半導體裝置PT0所具有之第1引線LE1之頂端部LE1c和第2引線LE2之頂端部LE2c之間之節距、以及第1引線LE1之頂端部LE1c和第3引線LE3之頂端部LE3c之間之節距相同。
但是，在製造上述3端子之半導體裝置PT0時，還存在如下問題：
(1)在第2引線LE2及第3引線LE3上分別形成彎曲部LE2b、LE3b時，由於前述彎曲部LE2b、LE3b上殘留之加工應力，導致第2引線LE2及第3引線LE3各自之頂端部LE2c、LE3c也發生變形。因此，在以後之製程中，必須使發生變形之頂端部LE2c、LE3c對齊成為直線狀。如圖38所示，使用具有下模具SD0及上模具SU0之沖模SDM0，通過下模具SD0平坦之上表面和上模具SU0平坦之下表面對第1引線LE1、第2引線LE2及第3引線LE3各自之頂端部LE1c、LE2c、LE3c進行按壓。由此，便可使第1引線LE1、第2引線LE2以及第3引線LE3各自之頂端部LE1c、LE2c、LE3c對齊。
但是，如果第1引線LE1、第2引線LE2及第3引線LE3之長度過長，將難於保證第1引線LE1之頂端部LE1c和第2引線LE2之頂端部LE2c之間之節距、以及第1引線LE1之頂端部LE1c和第3引線LE3之頂 端部LE3c之間之節距與在安裝有半導體裝置PT0之佈線基板上形成之安裝孔之節距為相同距離。
這是由於以下原因造成的：即，第1引線LE1、第2引線LE2以及第3引線LE3各自之頂端部LE1c、LE2c、LE3c沒對齊之原因係由於殘留於第2引線LE2之彎曲部LE2b及第3引線LE3之彎曲部LE3b上之加工應力引起的。即使將第1引線LE1、第2引線LE2及第3引線LE3之長度拉長後，殘留於第2引線LE2之彎曲部LE2b及第3引線LE3之彎曲部LE3b之加工應力之量並沒有顯著增加，而是幾乎保持不變。但是，將第1引線LE1、第2引線LE2及第3引線LE3之長度拉長之部分，將使第1引線LE1、第2引線LE2及第3引線LE3各自之頂端部LE1c、LE2c、LE3c彼此之間將越離越遠(更難於使其對齊)。
(2)另外，第1引線LE1、第2引線LE2及第3引線LE3之剖面形狀為四角形。因此，在第2引線LE2及第3引線LE3上形成彎曲部LE2b、LE3b時，由於加工應力容易集中在第2引線LE2及第3引線LE3之彎曲部LE2b、LE3b之角部，所以與剖面形狀為圓形之引線(請參照專利文獻1)時相比，第2引線LE2及第3引線LE3之頂端部LE2c、LE3c之變形量將變大。
(3)而且，近年來，為了確保半導體裝置PT0之安裝成功率，出現了逐漸將第1引線LE1、第2引線LE2及第3引線LE3各自之頂端部LE1c、LE2c、LE3c之偏差管理值(規格)縮小之傾向，而上述沖模SDM0無法滿足所要求之管理值，因此，造成了半導體裝置PT0本身之生產成品率顯著降低之現象。
本實施方式中，公開了在具有複數條引線之半導體裝置中，特別是3端子之功率電晶體及5端子之功率電晶體中，通過將複數條引線之頂端部彼此間之節距限定在規定值內(減少引線頂端部沒對齊之現象)便可提高半導體裝置生產成品率之技術。
(第1實施方式) 《半導體裝置》
下面用圖1~圖3來說明第1實施方式中具有複數條引線之半導體裝置之結構。本實施方式中，以3端子之半導體裝置作為具有複數條引線之半導體裝置之一例進行說明。圖1(a)及(b)分別為3端子之半導體裝置之正視圖和背視圖，圖2係3端子之半導體裝置之側視圖，圖3係3端子之半導體裝置之底視圖。
如圖1~圖3所示，3端子之半導體裝置PT1結構如下：即，在將半導體晶片(圖中未示出)進行封裝之樹脂封裝體(封裝體)RS之下表面(底面、下端)有3根引線(外部端子)即第1引線LE1、第2引線LE2及第3引線LE3突出之結構。
半導體晶片安裝在與第1引線LE1耦合之晶片搭載部上，且半導體晶片上形成有功率電晶體。本實施方式中，功率電晶體以功率MOSFET為例。因此，第1引線LE1與功率MOSFET之汲極電連接、第2引線LE2與功率MOSFET之閘極電連接、第3引線LE3與功率MOSFET之源極電連接。換言之即是，也可將第1引線LE1稱為汲極引線、將第2引線LE2稱為閘極引線、以及將第3引線LE3稱為源極引線。
第2引線LE2及第3引線LE3相互隔開並從樹脂封裝體RS之下表面突出。另外，在第2引線LE2和第3引線LE3之間，第1引線LE1分別與第2引線LE2及第3引線LE3隔開而從樹脂封裝體RS之下表面突出。因此，第2引線LE2及第3引線LE3分別與第1引線LE1隔開而位於第1引線LE1之外側。本實施方式中，以第1引線LE1配置在第2引線LE2和第3引線LE3之間之結構為例進行了說明，但是第1引線LE1、第2引線LE2及第3引線LE3之配置方式並不僅限於此。
第1引線LE1由以下部分構成：與樹脂封裝體RS下表面接觸之直線形狀之根部(第1部分)LE1a、以及與根部LE1a耦合之直線形狀之頂端部(第3部分)LE1c。另外，頂端部LE1c插入佈線基板上之安裝孔 內，且經由焊錫等與佈線基板電連接。
另一方面，第2引線LE2由以下部分構成：與樹脂封裝體RS下表面接觸之直線形狀之根部(第1部分)LE2a、直線形狀之頂端部(第3部分)LE2c、以及一端與根部LE2a耦合且另一端與頂端部LE2c耦合之彎曲部(第2部分)LE2b。其中，第1引線LE1之頂端部LE1c和第2引線LE2之頂端部LE2c之間之節距比第1引線LE1之根部LE1a和第2引線LE2之根部LE2a之間之節距大。另外，頂端部LE2c插入佈線基板上之安裝孔內，且經由焊錫等與佈線基板電連接。
同樣地，第3引線LE3由以下部分構成：與樹脂封裝體RS下表面接觸之直線形狀之根部(第1部分)LE3a、直線形狀之頂端部(第3部分)LE3c、以及一端與根部LE3a耦合且另一端與頂端部LE3c耦合之彎曲部(第2部分)LE3b。其中，第1引線LE1之頂端部LE1c和第3引線LE3之頂端部LE3c之間之節距比第1引線LE1之根部LE1a和第3引線LE3之根部LE3a之間之節距大。另外，頂端部LE3c插入佈線基板上之安裝孔內，且經由焊錫等與佈線基板電連接。
另外，3端子之半導體裝置PT1所具有之第1引線LE1之頂端部LE1c和第2引線LE2之頂端部LE2c之間之節距、以及第1引線LE1之頂端部LE1c和第3引線LE3之頂端部LE3c之間之節距相同。
如上所述，在第2引線LE2及第3引線LE3上分別形成彎曲部LE2b、LE3b之原因如下：由於在安裝有3端子之半導體裝置PT1之佈線基板等上形成之安裝孔之節距與3端子之半導體裝置PT1所具有之第1引線LE1之頂端部LE1c和第2引線LE2之頂端部LE2c之間之節距、以及第1引線LE1之頂端部LE1c和第3引線LE3之頂端部LE3c之間之節距相同。
第1引線LE1、第2引線LE2及第3引線LE3之剖面形狀為四角形。在以下之說明中，將第1引線LE1、第2引線LE2及第3引線LE3之各個 面稱為正面(第1面)、背面(第2面)、側面(第3面)及底面(第4面)。正面為圖2及圖3中符號F所示之面。背面為圖2及圖3中符號R所示之面，即為正面之相反側之面。側面為圖1(b)及圖3中符號S所示之面，底面為圖1(b)及圖3中符號B所示之面。
從剖面上看時，第1引線LE1、第2引線LE2及第3引線LE3之正面側及背面側之一邊之長度(圖1(a)及圖3中符號LEW所示之引線寬度)比從剖面上看時第1引線LE1、第2引線LE2及第3引線LE3之側面側之一邊之長度(圖2及圖3中符號LET所示之引線厚度(縱深))長。例如，從剖面上看時，第1引線LE1、第2引線LE2及第3引線LE3之正面側及背面側之一邊之長度(引線寬度LEW)為0.5 mm。另外，例如，從剖面上看時，第1引線LE1、第2引線LE2及第3引線LE3之側面側之一邊之長度(引線厚度LET)為0.4 mm。
如圖1(a)所示，從樹脂封裝體RS之下表面突出之第1引線LE1之引線長度L1為第1引線LE1之延伸方向上之樹脂封裝體RS之封裝體長度L2之至少2倍。例如，從樹脂封裝體RS之下表面突出之第1引線LE1之引線長度L1為12.5 mm，樹脂封裝體RS之封裝體長度L2為5.0 mm。
另外，如圖1(a)所示，從第1引線LE1剖面之中心到第2引線LE2之頂端部LE2c剖面之中心之節距P1例如為(2.5+0.4)mm至(2.5-0.1)mm之範圍內之值。同樣地，從第1引線LE1剖面之中心到第3引線LE3之頂端部LE3c剖面之中心之節距P2例如為(2.5+0.4)mm至(2.5-0.1)mm之範圍內之值。
《半導體裝置之製造方法》
接下來通過圖4~圖26按製程順序對第1實施方式中3端子之半導體裝置PT1之製造方法進行說明。本實施方式中，以形成有功率電晶體之半導體晶片作為構成3端子之半導體裝置PT1之半導體晶片之一例進行說明。而且，以功率MOSFET作為前述功率電晶體之一例進行 說明。
圖4係半導體裝置製造方法之製程圖。圖5係引線框外形之一例之主要部分平面圖。圖6(a)及(b)分別為將引線框電鍍製程中半導體裝置之一部分進行放大後之主要部分平面圖及沿著(a)之A-A線之主要部分剖面圖。圖7(a)及(b)分別為將晶片封裝製程中半導體裝置之一部分進行放大後之主要部分平面圖及沿著(a)之A-A線之主要部分剖面圖。圖8(a)及(b)分別為將引線焊接製程中半導體裝置之一部分進行放大之主要部分平面圖及沿著(a)之A-A線之主要部分剖面圖。而且，圖6(a)、圖7(a)及圖8(a)中，僅示出了相當於1個單位幀之樹脂封裝部分之區域。
圖9(a)及(b)分別為塑封製程中半導體裝置主要部分之平面圖及沿著(a)之A-A線之主要部分剖面圖。圖10係連接桿切斷製程中半導體裝置主要部分之平面圖。圖11係引線切斷製程中半導體裝置主要部分之平面圖。圖12係引線電鍍製程中半導體裝置主要部分之平面圖。圖13係打標製程中半導體裝置主要部分之平面圖。
圖14係引線彎曲製程中半導體裝置主要部分之平面圖。圖15係引線彎曲製程中加工前之成形模具及半導體裝置主要部分之平面圖，圖16係引線彎曲製程中加工前之成形模具及半導體裝置之主要部分剖面圖(沿著圖15之B-B線之主要部分剖面圖)。圖17係引線彎曲製程之加工過程中成形模具及半導體裝置主要部分之平面圖，圖18係引線彎曲製程之加工過程中成形模具及半導體裝置之主要部分剖面圖(沿著圖17之B-B線之主要部分剖面圖)。圖19係引線彎曲製程中加工後之成形模具及半導體裝置主要部分之平面圖，圖20係引線彎曲製程中加工後之成形模具及半導體裝置之主要部分剖面圖(沿著圖19之B-B線之主要部分剖面圖)。
圖21係引線頂端對齊製程中半導體裝置主要部分之平面圖。圖 22係引線頂端對齊製程中沖模之下模具及半導體裝置主要部分之平面圖，圖23係引線頂端對齊製程中透過上模具之沖模之上模具及半導體裝置主要部分之平面圖，圖24係引線頂端對齊製程中被沖模按壓後之各引線頂端部之主要部分剖面圖，圖25係引線頂端對齊製程中被沖模按壓後之各引線彎曲部之主要部分剖面圖。圖26係引線頂端對齊製程中被沖模按壓後之各引線彎曲部之其他例之主要部分剖面圖。
<半導體晶片準備製程>
在半導體晶片之電路形成面(表面)上形成複數個功率MOSFET。複數個功率MOSFET在被稱為前端處理或擴散過程之製造製程中，按照規定之製造工藝在半導體晶片上以晶片單位形成。接著，在判斷半導體晶片上形成之各半導體晶片之良品或不良品後，將半導體晶片進行切割，以將各個半導體晶片進行劃片。
半導體晶片具有表面以及位於前述表面相反側之背面。在半導體晶片之表面上形成有與功率MOSFET之閘極電連接之焊盤(電極片、表面電極)、以及與功率MOSFET之源極電連接之焊盤(電極片、表面電極)。形成於半導體晶片表面上之焊盤由金屬膜(如鋁(Al)膜)構成，且從表面保護膜上形成之開口部露出。另外，半導體晶片之背面上形成有與功率MOSFET之汲極電連接之背面電極。
<引線框準備製程>
如圖5所示，準備具有第1面、與前述第1面為相反側之第2面、以及由金屬框架構成之引線框(配線材料)LF。引線框LF如由銅(Cu)合金等導電性材料構成。在圖5所示之第2方向上，引線框LF為配置有複數個單位幀(每一個幀相當於1個半導體產品之量)之結構。各單位幀具有晶片搭載部SCB、以及沿著與第2方向垂直相交之第1方向延伸且相互間隔開配置之第1引線LE1、第2引線LE2及第3引線LE3。第1引線LE1、第2引線LE2及第3引線LE3之剖面形狀為四角形，例如，剖面 之正面(第1面)側及背面(第2面)側之一邊之長度(上述引線寬度LEW)為0.5 mm，而與此邊垂直相交之側面側之其他邊之長度(上述引線厚度LET)為0.4 mm。
複數個單位幀之第1方向上之一個端部都與保持部LFH耦合並被固定。因此，保持部LFH與第1引線LE1之一端、第2引線LE2之一端以及第3引線LE3之一端耦合並將其進行固定。另外，在複數個單位幀之第1方向上之一端和另一端之間形成有連接桿TB，前述連接桿TB與第1引線LE1、第2引線LE2及第3引線LE3耦合並將其進行固定。
複數個單位幀之第1方向上之其他端部在之後之製程中成為安裝半導體晶片且形成樹脂封裝體之本體部之部分。複數個單位幀之第1方向上之其他端部之每一個被彼此隔開，第1引線LE1之另一端在之後之製程中與安裝有半導體晶片之晶片搭載部SCB耦合。成為各單位幀之本體部之部分中，第2引線LE2及第3引線LE3彼此隔開配置，另外，在第2引線LE2和第3引線LE3之間，第2引線LE2及第3引線LE3分別彼此隔開且配置有晶片搭載部SCB以及與晶片搭載部SCB耦合之第1引線LE1。
<引線框電鍍製程>
如圖6(a)及(b)所示，對引線框LF進行電鍍處理。由此，便可在引線框LF之第1面上形成如由銀(Ag)構成之電鍍膜AG。
<晶片封裝製程>
如圖7(a)及(b)所示，由夾頭CO來運送半導體晶片SC，使第1引線LE1之第1面面向半導體晶片SC之背面，並在各單位幀之晶片搭載部SCB之第1面上安裝半導體晶片SC。例如，可用金-錫(Au-Sn)共晶接合等將晶片搭載部SCB之第1面和半導體晶片SC之背面進行貼合。由此，形成在半導體晶片SC上之功率MOSFET之汲極和第1引線LE1可經由背面電極而被電連接。另外，本實施方式中，已對通過金-錫 (Au-Sn)共晶接合等將晶片搭載部SCB之第1面和半導體晶片SC之背面進行連接之方法進行了說明，但是連接方法並不僅限於此。也可通過其他導電性粘結材料(焊錫或銀(Ag)焊劑)將晶片搭載部SCB之第1面和半導體晶片SC之背面進行連接。
<引線焊接製程>
如圖8(a)及(b)所示，例如進行鍵合時可通過兼用了超音波振動之釘頭式鍵合(球焊)法將形成於半導體晶片SC表面且與功率MOSFET之閘極電連接之焊盤(圖中未示出)和成為本體部部分之第2引線LE2之第1面經由導電性材料(例如引線WG)進行電連接。由此，功率MOSFET之閘極和第2引線LE2間可經由焊盤及引線WG進行電連接。
同樣地，可通過導電性材料(例如引線WS)將形成於半導體晶片SC表面且與功率MOSFET之源極電連接之焊盤(圖中未示出)和成為本體部之部分之第3引線LE3之第1面進行電連接。由此，功率MOSFET之源極和第3引線LE3經由焊盤及引線WS被電連接。引線WG、WS可使用金(Au)、銅(Cu)及鋁(Al)等金屬材料。
<塑封製程>
如圖9(a)及(b)所示，將配置有半導體晶片SC之引線框LF安裝到模具成型機上，提高溫度後將液化之封裝樹脂壓鑄入模具成型機，並用封裝樹脂將成為本體部之部分進行封裝，即可形成1個樹脂封裝體RS。接著，例如通過175℃之溫度進行5小時之熱處理(後固化烘烤)。由此，便可通過樹脂封裝體RS將半導體晶片SC之一部分(上表面及側面)、引線WG、WS、晶片搭載部SCB、以及成為本體部部分之第1引線LE1、第2引線LE2及第3引線LE3等進行封裝。為了實現低應力，樹脂封裝體RS可由如添加了酚醛類硬化劑、矽膠、以及多種填充物(如二氧化矽)等環氧樹脂類之熱硬化性絕緣樹脂構成。
<連接桿切斷製程>
如圖10所示，使用切斷裝置將連接桿TB進行切斷。前述連接桿TB在複數個單位幀之第1方向上之一個端部和另一端部之間形成、且與第1引線LE1、第2引線LE2及第3引線LE3耦合並被固定。
<引線切斷製程>
如圖11所示，使用切斷裝置將與複數個單位幀之第1方向上之一個端部耦合並被固定之保持部LFH進行切斷，並劃片為複數個半導體裝置(半導體產品)PT1。此時，通過使切斷裝置上之切斷沖頭沖打放置在切斷裝置之晶片上之引線框LF，便可將各半導體裝置PT1從引線框LF之本體切離。
<引線電鍍製程>
如圖12所示，對從樹脂封裝體RS突出之第1引線LE1、第2引線LE2及第3引線LE3進行電鍍處理。由此，便可在從樹脂封裝體RS突出之第1引線LE1、第2引線LE2及第3引線LE3各自之表面(正面、背面、側面、以及底面)上形成如厚度不超過10μm且由錫(Sn)類合金或錫-鉛(Sn-Pb)類合金構成之電鍍膜(圖中未示出)。如為錫(Sn)類合金時，可為錫-銀(Sn-Ag)類合金、錫-銅(Sn-Cu)類合金、或者錫-鉍(Sn-Bi)類合金等。另外，也可為純錫(Sn)。
<打標製程>
如圖13所示，可通過鐳射或油墨等在樹脂封裝體RS之背面印上產品名稱等。
<引線彎曲(成形)製程>
如圖14所示，使用成形模具將從樹脂封裝體RS突出之第2引線LE2及第3引線LE3加工成規定之形狀。
首先，通過圖15及圖16來說明加工前之狀態。圖15及圖16中用虛線表示半導體裝置PT1。
成形模具具有由各種模具構成之壓彎沖模和彎曲沖頭。壓彎沖 模由第1壓彎沖模FD1及第2壓彎沖模FD2構成。第1壓彎沖模FD1和第2壓彎沖模FD2之間之節距設定為：成形後可獲得所希望獲得之第2引線LE2之頂端部LE2c和第3引線LE3之頂端部LE3c之間之節距。彎曲沖頭由第1彎曲沖頭FP1及第2彎曲沖頭FP2構成。
以使第1引線LE1、第2引線LE2及第3引線LE3位於壓彎沖模和彎曲沖頭之間之方式將半導體裝置PT1設置在成形模具上。此時，半導體裝置PT1設置如下：即，使半導體裝置PT1之第1引線LE1、第2引線LE2及第3引線LE3排成一列之方向、與壓彎沖模和彎曲沖頭彼此面對之方向垂直相交。
其次，通過圖17及圖18來說明加工過程中之狀態。圖17及圖18中用虛線表示半導體裝置PT1。
在第1引線LE1和第2引線LE2之間插入第1彎曲沖頭FP1之頂端，在第1引線LE1和第3引線LE3之間插入第2彎曲沖頭FP2之頂端。而且，使第1壓彎沖模FD1及第2壓彎沖模FD2在半導體裝置PT1之兩個側面(第1引線LE1、第2引線LE2及第3引線LE3排成一列之方向上之兩側)上移動。
接著通過圖19及圖20來說明加工後之狀態。圖19及圖20中用虛線表示半導體裝置PT1。
將第1彎曲沖頭FP1往遠離第1引線LE1之方向移動，同時將第2彎曲沖頭FP2往遠離第1引線LE1之方向移動，並將第2引線LE2之頂端部LE2c及第3引線LE3之頂端部LE3c強行按開。由此，可將第1引線LE1之頂端部LE1c和第2引線LE2之頂端部LE2c之間之節距、以及第1引線LE1之頂端部LE1c和第3引線LE3之頂端部LE3c之間之節距設為規定之節距。此時，第2引線LE2之一部分彎曲而形成彎曲部LE2b，同時第3引線LE3之一部分也彎曲而形成彎曲部LE3b。
<引線頂端對齊(打模)製程>
在引線彎曲製程後之第2引線LE2之頂端部LE2c及第3引線LE3之頂端部LE3c中，由於彎曲部分(彎曲部LE2b、LE3b)所產生之加工應力，有可能導致第2引線LE2之頂端部LE2c及第3引線LE3之頂端部LE3c發生變形(導致沒對齊)。
因此，為了使第2引線LE2之頂端部LE2c及第3引線LE3之頂端部LE3c呈直線形狀對齊，所以使用沖模將第1引線LE1之頂端部LE1c、第2引線LE2之頂端部LE2c以及第3引線LE3之頂端部LE3c對齊。由此，如圖21所示，便可得到第1引線LE1之頂端部LE1c和第2引線LE2之頂端部LE2c之間之節距、以及第1引線LE1之頂端部LE1c和第3引線LE3之頂端部LE3c之間之節距滿足管理值(規格)之半導體裝置PT1。
首先通過圖22~圖25來說明沖模之上模具及下模具之形狀。
使用之沖模SDM1具有圖22所示之下模具(第2模具)SD1及圖23所示之上模具(第1模具)SU1。半導體裝置PT1被夾在下模具SD1之按壓面和上模具SU1之按壓面之間，並將第1引線LE1之頂端部LE1c、第2引線LE2之彎曲部LE2b和頂端部LE2c以及第3引線LE3之彎曲部LE3b和頂端部LE3c進行按壓。由此，便可使第1引線LE1之頂端部LE1c、第2引線LE2之頂端部LE2c以及第3引線LE3之頂端部LE3c對齊。
如圖22、圖23及圖24所示，將第1引線LE1之頂端部LE1c、第2引線LE2之頂端部LE2c以及第3引線LE3之頂端部LE3c進行按壓之下模具SD1之下模具導引部(第2導引部)GSD之按壓面及上模具SU1之上模具導引部(第1導引部)GSU之按壓面為梳型。
具體地說就是，下模具SD1之下模具導引部GSD之按壓面上設有沿著第1方向延伸之3個彼此隔開之突起部(凸部)。突起部之側壁與上表面為幾乎垂直之關係。另外，上模具SU1之上模具導引部GSU之按壓面上也設置有沿著第1方向延伸之3個彼此隔開之槽部(凹部)，以對應於下模具SD1之下模具導引部GSD上所設置之前述3個突起部。槽 部之側壁與底面為幾乎垂直之關係。
模具SD1突起部之寬度W1為固定值，如設定為大於等於第1引線LE1、第2引線LE2及第3引線LE3之剖面中之正面側(或者背面側)之一邊之長度(引線寬度LEW)、且小於等於(引線寬度LEW+(引線寬度LEW×0.1)×2)。如上述引線寬度LEW為0.5 mm時，突起部之寬度W1至少為0.5 mm，且不超過0.6(=0.5+(0.5×0.1)×2)mm。另外，上模具SU1槽部之寬度W2為固定值，且比下模具SD1之突起部之寬度W1大。
另一方面，如圖22、圖23及圖25所示，將第2引線LE2之彎曲部LE2b及第3引線LE3之彎曲部LE3b進行按壓之下模具SD1之下模具固定部(第2固定部)FSD之按壓面及上模具SU1之上模具固定部(第1固定部)FSU之按壓面為平坦之狀態。
接下來通過圖22~圖25來說明使用沖模進行引線頂端對齊之步驟。
首先，將下模具SD1之下模具導引部GSD上設置之3個突起部之上表面設定為分別與第1引線LE1之頂端部LE1c之背面、第2引線LE2之頂端部LE2c之背面、以及第3引線LE3之頂端部LE3c之背面為面對面。另外，將下模具SD1之下模具固定部FSD上設置之平坦之按壓面和第2引線LE2之彎曲部LE2b之背面及第3引線LE3之彎曲部LE3b之背面設為面對面。下模具SD1之按壓面上放置第1引線LE1、第2引線LE2及第3引線LE3。
接下來，將上模具SU1之上模具導引部GSU上設置之3個槽部之底面設定為分別與第1引線LE1之頂端部LE1c之正面、第2引線LE2之頂端部LE2c之正面、以及第3引線LE3之頂端部LE3c之正面為面對面。另外，將上模具SU1之上模具固定部FSU上設置之平坦之按壓面和第2引線LE2之彎曲部LE2b之正面及第3引線LE3之彎曲部LE3b之正面設為面對面。接著對第1引線LE1、第2引線LE2及第3引線LE3進行 按壓。
如上所述，在將第1引線LE1之頂端部LE1c、第2引線LE2之頂端部LE2c及第3引線LE3之頂端部LE3c進行對齊時，不僅對第1引線LE1之頂端部LE1c、第2引線LE2之頂端部LE2c及第3引線LE3之頂端部LE3c進行按壓，同時也對第2引線LE2之彎曲部LE2b及第3引線LE3之彎曲部LE3b進行按壓。由此，便可解決了導致第1引線LE1之頂端部LE1c、第2引線LE2之頂端部LE2c及第3引線LE3之頂端部LE3c沒對齊之原因，即消除了(儘量使加工應力變為最小，或者抵消)第2引線LE2之彎曲部LE2b及第3引線LE3之彎曲部LE3b之加工應力。換言之即是，通過對第2引線LE2之彎曲部LE2b及第3引線LE3之彎曲部LE3b進行按壓，可使積累在各彎曲部LE2b、LE3b上之加工應力強制性地擴散到第2引線LE2及第3引線LE3內，從而可儘量使加工應力不影響到第2引線LE2之頂端部LE2c及第3引線LE3之頂端部LE3c。
結果，可使第1引線LE1、第2引線LE2及第3引線LE3各自之頂端部LE1c、LE2c、LE3c對齊，且可使第1引線LE1之頂端部LE1c和第2引線LE2之頂端部LE2c之間之節距、以及第1引線LE1之頂端部LE1c和第3引線LE3之頂端部LE3c之間之節距變得穩定。
上述第1實施方式中，使用之沖模SDM1為如下結構：在下模具SD1之下模具導引部GSD之按壓面上設置3個突起部，在上模具SU1之上模具導引部GSU之按壓面上設置有3個槽部，以與下模具SD1之下模具導引部GSD上設置之上述3個突起部對應，但也可為其他結構之沖模。
如圖26所示，也可使用如下結構之沖模SDM1a：在下模具(第2模具)SD1a之下模具導引部GSD之按壓面上設置3個槽部，且在上模具(第1模具)SU1a之上模具導引部GSU之按壓面上設置3個突起部，以對應於下模具SD1a之下模具導引部GSD上設置之前述3個槽部。
此時，首先，將下模具SD1a之下模具導引部GSD上設置之3個槽部之底面設定為分別與第1引線LE1之頂端部LE1c之背面、第2引線LE2之頂端部LE2c之背面、以及第3引線LE3之頂端部LE3c之背面為面對面。另外，將下模具SD1a之下模具固定部FSD上設置之平坦之按壓面和第2引線LE2之彎曲部LE2b之背面及第3引線LE3之彎曲部LE3b之背面設為面對面。而且，在下模具SD1a之按壓面上放置第1引線LE1、第2引線LE2及第3引線LE3。
接下來，將上模具SU1a之上模具導引部GSU上設置之3個突起部之上表面設定為分別與第1引線LE1之頂端部LE1c之正面、第2引線LE2之頂端部LE2c之正面、以及第3引線LE3之頂端部LE3c之正面為面對面。另外，將在上模具SU1a之上模具固定部FSU上設定之平坦之按壓面和第2引線LE2之彎曲部LE2b之正面及第3引線LE3之彎曲部LE3b之正面設為面對面。接著，將第1引線LE1、第2引線LE2及第3引線LE3進行按壓。
如上所述，對於在下模具導引部GSD之按壓面及上模具導引部GSU之按壓面上設置突起部或是槽部並無特別限定。
在上述沖模SDM1中，如果在下模具SD1之下模具導引部GSD之按壓面上設置突起部、在上模具SU1之上模具導引部GSU之按壓面上設置槽部時，由於下模具導引部GSD之按壓面側也為突起形狀，所以與為槽形狀時相比，在產生電鍍屑或異物時，電鍍屑或異物也難於堆積在下模具導引部GSD之按壓面上。結果，在對第1引線LE1、第2引線LE2及第3引線LE3進行按壓時，可減少吸入上述電鍍屑或異物之現象。
另外，在上述沖模SDM1a中，如果在下模具SD1a之下模具導引部GSD之按壓面上設置槽部、在上模具SU1a之上模具導引部GSU之按壓面上設置突起部時，由於下模具導引部GSD之按壓面側為槽狀，所 以與突起形狀相比，在安裝半導體裝置PT1時，將能更好地將第1引線LE1、第2引線LE2及第3引線LE3進行收線。結果，將可穩定地使用下模具SD1a和上模具SU1a將第1引線LE1、第2引線LE2及第3引線LE3進行按壓。
而且，在第1實施方式中，將第2引線LE2之彎曲部LE2b及第3引線LE3之彎曲部LE3b進行按壓之下模具SD1、SD1a之下模具固定部FSD及上模具SU1、SU1a之上模具固定部FSU之按壓面為平面形狀，但並不僅限於此。例如，也可與下模具SD1、SD1a之下模具導引部GSD及上模具SU1、SU1a之上模具導引部GSU之按壓面一樣形成為梳型。將下模具SD1、SD1a之下模具固定部FSD及上模具SU1、SU1a之上模具固定部FSU之按壓面設為梳型時，除了可獲得上述效果以外，還可提高第2引線LE2之彎曲部LE2b及第3引線LE3之彎曲部LE3b平面方向上之彎曲精度。
<篩選製程及外觀檢查製程>
接著按照產品規格進行篩選，並在進行最終外觀檢查後完成產品(半導體裝置PT1)之製造過程。
<打包製程>
接著將產品(半導體裝置PT1)放進載帶上預先形成之凹面內。之後，如將載帶卷到卷軸上，並將卷軸放進防濕袋後再出貨。
如上所述，根據第1實施方式，可使第2引線LE2之頂端部LE2c及第3引線LE3之頂端部LE3c對齊為直線之形狀。由此，可使第1引線LE1之頂端部LE1c和第2引線LE2之頂端部LE2c之間之節距、以及第1引線LE1之頂端部LE1c和第3引線LE3之頂端部LE3c之間之節距穩定化。
(第2實施方式)
本實施方式與第1實施方式之不同點在於：在半導體裝置之製造 過程之一即引線頂端對齊製程中所使用之沖模之下模具(或者上模具)上形成之突起部及上模具(或者下模具)上形成之槽部之形狀不同。即，第1實施方式中，突起部之寬度及槽部之寬度任何一方都是固定的。而第2實施方式中，突起部之寬度及槽部之寬度任何一方都不固定，且突起部及槽部之剖面形狀為圓錐形。
下面說明第2實施方式中之半導體裝置之製造方法，由於引線頂端對齊製程以外之製造製程與第1實施方式一樣，所以下面僅對引線頂端對齊製程進行說明。
《半導體裝置之製造方法》<引線頂端對齊(打模)製程>
下面通過圖27~圖31來說明第2實施方式中3端子之半導體裝置之製造方法。圖27係引線頂端對齊製程中沖模之下模具及半導體裝置主要部分之平面圖，圖28係引線頂端對齊製程中透過上模具之沖模之上模具及半導體裝置主要部分之平面圖，圖29係引線頂端對齊製程中被沖模按壓後之各引線頂端部之主要部分剖面圖，圖30係引線頂端對齊製程中被沖模按壓後之各引線彎曲部之主要部分剖面圖。圖31係引線頂端對齊製程中被沖模按壓後各引線彎曲部之其他例之主要部分剖面圖。
如上所述，在引線彎曲製程後之第2引線LE2之頂端部LE2c及第3引線LE3之頂端部LE3c中，由於彎曲部分(彎曲部LE2b、LE3b)中產生之加工應力之影響，有可能出現第2引線LE2之頂端部LE2c及第3引線LE3之頂端部LE3c沒對齊之現象。
因此，為了使第2引線LE2之頂端部LE2c及第3引線LE3之頂端部LE3c對齊為直線形狀，所以使用沖模使第1引線LE1之頂端部LE1c、第2引線LE2之頂端部LE2c、以及第3引線LE3之頂端部LE3c對齊。
首先，通過圖27~圖30來說明沖模之上模具及下模具之形狀。
使用具有圖27所示之下模具(第2模具)SD2及圖28所示之上模具 (第1模具)SU2之沖模SDM2。將半導體裝置PT1夾在下模具SD2之按壓面和上模具SU2之按壓面之間，並對第1引線LE1之頂端部LE1c、第2引線LE2之彎曲部LE2b和頂端部LE2c、以及第3引線LE3之彎曲部LE3b和頂端部LE3c進行按壓。由此，便可使第1引線LE1之頂端部LE1c、第2引線LE2之頂端部LE2c、以及第3引線LE3之頂端部LE3c對齊。
如圖27、圖28及圖29所示，將第1引線LE1之頂端部LE1c、第2引線LE2之頂端部LE2c以及第3引線LE3之頂端部LE3c進行按壓之下模具SD2之下模具導引部GSD之按壓面及上模具SU2之上模具導引部GSU之按壓面為梳型。
具體地說就是，在下模具SD2之下模具導引部GSD之按壓面上設置沿著第1方向延伸且彼此隔開之3個突起部(凸部)。另外，在上模具SU2之上模具導引部GSU之按壓面上設置沿著第1方向延伸且彼此隔開之3個槽部(凹部)，以與下模具SD2之下模具導引部GSD上設置之上述3個突起部對應。
下模具SD2突起部之寬度不是固定的，且其剖面形狀為圓錐形。放置第1引線LE1之頂端部LE1a、第2引線LE2之頂端部LE2a以及第3引線LE3之頂端部LE3a之突起部之上表面很平坦，但離突起部之上表面越遠突起部之寬度就越寬。突起部上表面之寬度W4例如可設定為大於等於第1引線LE1、第2引線LE2及第3引線LE3之剖面中之正面側(或者背面側)之一邊之長度(引線寬度LEW)，且小於等於(引線寬度LEW+(引線寬度LEW×0.1)×2)。例如，上述引線寬度LEW為0.5 mm時，突起部之上表面之寬度W4就為大於等於0.5 mm且小於等於0.6(=0.5+(0.5×0.1)×2)mm。
另外，上模具SU2槽部之寬度不是固定的，且其剖面形狀為與下模具SD2之突起部對應之圓錐形。將第1引線LE1之頂端部LE1a、第2 引線LE2之頂端部LE2a以及第3引線LE3之頂端部LE3a進行按壓之槽部之底面為平坦形狀，但離槽部之底面越遠槽部之寬度就越寬。槽部底面之寬度W5設定為比引線寬度LEW寬。
另外，下模具SD2之突起部之兩個側壁所形成之角度θ1、以及上模具SU2之槽部之兩個側壁所形成之角度θ2都設定為0度至90度之間。
如上所述，通過使上模具SU2之槽部成為圓錐形，就可與第1實施方式中之沖模SDM1一樣，與槽部之側壁幾乎垂直於其底面之形狀相比，可使第1引線LE1、第2引線LE2及第3引線LE3更容易被引到槽部。另外，通過使下模具SD2之突起部成為圓錐形，在槽部和突起部進行咬合時，可以很順利地將第1引線LE1、第2引線LE2及第3引線LE3推送到上模具SU2之槽部之底面。這些特徵在第1引線LE1、第2引線LE2及第3引線LE3之長度變長、且第1引線LE1、第2引線LE2及第3引線LE3各自之頂端部LE1a、LE2a、LE3a之偏差(沒對齊)變大時特別有效。
而且，優選前述角度θ1及θ2小於90度。由此，便可確保誘引第1引線LE1之頂端部LE1a、第2引線LE2之頂端部LE2a及第3引線LE3之頂端部LE3a之特性。
另外，如圖27、圖28及圖30所示，將第2引線LE2之彎曲部LE2b及第3引線LE3之彎曲部LE3b進行按壓之下模具SD2之下模具固定部FSD之按壓面及上模具SU2之上模具固定部FSU之按壓面為平坦狀。
接下來，如圖27~圖30所示使用沖模進行引線頂端對齊之步驟。
首先，將下模具SD2之下模具導引部GSD上設置之3個突起部之上表面設定為分別與第1引線LE1之頂端部LE1c之背面、第2引線LE2之頂端部LE2c之背面、以及第3引線LE3之頂端部LE3c之背面為面對 面。另外，還將下模具SD2之下模具固定部FSD上之平坦之按壓面和第2引線LE2之彎曲部LE2b之背面及第3引線LE3之彎曲部LE3b之背面設為面對面。接著，在下模具SD2之按壓面上放置第1引線LE1、第2引線LE2及第3引線LE3。
接著，將上模具SU2之上模具導引部GSU上設置之3個槽部之底面設定為分別與第1引線LE1之頂端部LE1c之正面、第2引線LE2之頂端部LE2c之正面、以及第3引線LE3之頂端部LE3c之正面為面對面。另外，將上模具SU2之上模具固定部FSU上平坦之按壓面和第2引線LE2之彎曲部LE2b之正面及第3引線LE3之彎曲部LE3b之正面設為面對面。接著，對第1引線LE1、第2引線LE2及第3引線LE3進行按壓。
如上所述，通過使用沖模SDM2，便可與第1實施方式同樣地，可消除(儘量使加工應力變為最小，或者抵消)第2引線LE2之彎曲部LE2b及第3引線LE3之彎曲部LE3b之加工應力。由此，便可分別將第1引線LE1、第2引線LE2及第3引線LE3各自之頂端部LE1c、LE2c、LE3c進行對齊，且可使第1引線LE1之頂端部LE1c和第2引線LE2之頂端部LE2c之間之節距、以及第1引線LE1之頂端部LE1c和第3引線LE3之頂端部LE3c之間之節距變得穩定。
在以上之第2實施方式中，使用之沖模SDM2結構如下：在下模具SD2之下模具導引部GSD之按壓面上設置3個突起部，且在上模具SU2之上模具導引部GSU之按壓面上設置有3個槽部，以對應於下模具SD2之下模具導引部GSD上設置之前述3個突起部，但也可為其他結構之沖模。
如圖31所示，也可使用如下結構之沖模SDM2a：在下模具(第2模具)SD2a之下模具導引部GSD之按壓面上設置3個槽部，且在上模具(第1模具)SU2a之上模具導引部GSU之按壓面上設置3個突起部，以對應於下模具SD2a之下模具導引部GSD上設置之前述3個槽部。
此時，首先要將下模具SD2a之下模具導引部GSD上設置之3個槽部之底面設定為分別與第1引線LE1之頂端部LE1c之背面、第2引線LE2之頂端部LE2c之背面、以及第3引線LE3之頂端部LE3c之背面為面對面。另外，將下模具SD2a之下模具固定部FSD上平坦之按壓面和第2引線LE2之彎曲部LE2b之背面及第3引線LE3之彎曲部LE3b之背面設為面對面。接著，在下模具SD2a之按壓面上放置第1引線LE1、第2引線LE2及第3引線LE3。
接下來，將在上模具SU2a之上模具導引部GSU上設置之3個突起部之上表面設定為分別與第1引線LE1之頂端部LE1c之正面、第2引線LE2之頂端部LE2c之正面、以及第3引線LE3之頂端部LE3c之正面為面對面之狀態。另外，將上模具SU2a之上模具固定部FSU上平坦之按壓面和第2引線LE2之彎曲部LE2b之正面及第3引線LE3之彎曲部LE3b之正面設為面對面。接著，對第1引線LE1、第2引線LE2及第3引線LE3進行按壓。
如上所述，對於在下模具導引部GSD之按壓面及上模具導引部GSU之按壓面上設置突起部或槽部並無特別限定。各自之效果請參考第1實施方式之內容。
另外，在第2實施方式中，敍述了將第2引線LE2之彎曲部LE2b及第3引線LE3之彎曲部LE3b進行按壓之下模具SD2、SD2a之下模具固定部FSD及上模具SU2、SU2a之上模具固定部FSU之按壓面為平面形狀，但並不僅限於此。例如也可與下模具SD2、SD2a之下模具導引部GSD及上模具SU2、SU2a之上模具導引部GSU之按壓面一樣為梳型。其效果與第1實施方式中所說明的一樣。
《變形例》
在第2實施方式中，以3端子之半導體裝置為例說明了具有複數條引線之半導體裝置，並說明了形成3端子之半導體裝置中所具有之3 根引線之頂端部之引線頂端對齊製程。本實施方式中以形成5端子之半導體裝置所具有之5根引線之頂端部之引線頂端對齊製程為變形例進行了說明。
首先，通過圖32(a)及(b)來說明5端子之半導體裝置之結構。圖32(a)及(b)分別為5端子之半導體裝置之正視圖及底視圖。
如圖32(a)及(b)所示，5端子之半導體裝置PT2結構如下：從將半導體晶片進行封裝之樹脂封裝體RS之下表面有5根引線即第1引線LE1、第2引線LE2、第3引線LE3、第4引線LE4、以及第5引線LE5突出之結構。
第4引線LE4及第5引線LE5彼此隔開而從樹脂封裝體RS之下表面突出。而且，第1引線LE1位於第4引線LE4和第5引線LE5之間，且分別與前述第4引線LE4及前述第5引線LE5隔開而從樹脂封裝體RS之下表面突出。第2引線LE2位於第1引線LE1和第4引線LE4之間，且分別與前述第1引線LE1及前述第4引線LE4隔開而從樹脂封裝體RS之下表面突出。第3引線LE3位於第1引線LE1和第5引線LE5之間，且分別與前述第1引線LE1及前述第5引線LE5隔開而從樹脂封裝體RS之下表面突出。
因此，第2引線LE2及第3引線LE3位於第1引線LE1之外側，而且，第4引線LE4及第5引線LE5位於第2引線LE2及第3引線LE3之外側。
第1引線LE1由與樹脂封裝體RS下表面接觸之直線形狀之根部(第1部分)LE1a、以及與根部LE1a耦合之直線形狀之頂端部(第2部分)LE1c構成。
另一方面，第2引線LE2由根部(第1部分)LE2a、彎曲部(第2部分)LE2b、及頂端部(第3部分)LE2c構成，第3引線LE3由根部(第1部分)LE3a、彎曲部(第2部分)LE3b、及頂端部(第3部分)LE3c構成，第4 引線LE4由根部(第1部分)LE4a、彎曲部(第2部分)LE4b、及頂端部(第3部分)LE4c構成，第5引線LE5由根部(第1部分)LE5a、彎曲部(第2部分)LE5b、及頂端部(第3部分)LE5c構成。
第1引線LE1、第2引線LE2、第3引線LE3、第4引線LE4及第5引線LE5之剖面形狀為四角形。在下文之說明中，將第1引線LE1、第2引線LE2、第3引線LE3、第4引線LE4及第5引線LE5之各個面稱為正面(第1面)、背面(第2面)、側面(第3面)以及底面(第4面)。正面即為圖32(b)中符號F所示之面，背面為圖32(b)中符號R所示之面(位於正面之相反側之面)、側面為圖32(a)及(b)中符號S所示之面、底面為圖32(a)中符號B所示之面。
從剖面上看時，第1引線LE1、第2引線LE2、第3引線LE3、第4引線LE4以及第5引線LE5之正面側及背面側之一邊之長度(引線寬度)比從剖面上看時之第1引線LE1、第2引線LE2、第3引線LE3、第4引線LE4以及第5引線LE5之側面側之一邊之長度(引線厚度(縱深))更長。例如，從剖面上看時，第1引線LE1、第2引線LE2、第3引線LE3、第4引線LE4以及第5引線LE5之正面側及背面側之一邊之長度(引線寬度)為0.5 mm，而從剖面上看時，第1引線LE1、第2引線LE2、第3引線LE3、第4引線LE4以及第5引線LE5之側面側之一邊之長度(引線厚度)為0.4 mm。
從樹脂封裝體RS之下表面突出之第1引線LE1之長度為在第1引線LE1之延伸方向上之樹脂封裝體RS長度之2倍及2倍以上。例如，從樹脂封裝體RS之下表面突出之第1引線LE1之引線長度L1為12.5 mm，而在第1引線LE1之延伸方向上之樹脂封裝體RS之封裝體長度L2為5.0 mm。
與上述3端子之半導體裝置PT1同樣地，使用沖模分別將5端子之半導體裝置所具有之第1引線LE1、第2引線LE2、第3引線LE3、第4引 線LE4以及第5引線LE5各自之頂端部LE1c、LE2c、LE3c、LE4c及LE5c進行對齊。
接下來，通過圖33~圖37來說明使用沖模對5端子之半導體裝置PT2之製造過程之一即引線頂端對齊製程進行說明。圖33係引線頂端對齊製程中沖模之下模具及半導體裝置主要部分之平面圖，圖34係引線頂端對齊製程中透過上模具之沖模之上模具及半導體裝置主要部分之平面圖，圖35係引線頂端對齊製程中被沖模按壓後之各引線頂端部之主要部分剖面圖，圖36係引線頂端對齊製程中被沖模按壓後之各引線彎曲部之主要部分剖面圖。圖37係引線頂端對齊製程中被沖模按壓後之各引線彎曲部之其他例之主要部分平面圖
使用具有圖33所示之下模具(第2模具)SD3及圖34所示之上模具(第1模具)SU3之沖模SDM3。將半導體裝置PT2夾在下模具SD3和上模具SU3之間，並對第1引線LE1之頂端部LE1c、第2引線LE2之彎曲部LE2b和頂端部LE2c、第3引線LE3之彎曲部LE3b和頂端部LE3c、第4引線LE4之彎曲部LE4b和頂端部LE4c、以及第5引線LE5之彎曲部LE5b和頂端部LE5c進行按壓。由此，即可使第1引線LE1之頂端部LE1c、第2引線LE2之頂端部LE2c、第3引線LE3之頂端部LE3c、第4引線LE4之頂端部LE4c以及第5引線LE5之頂端部LE5c對齊。
如圖33、圖34及圖35所示，在下模具SD3之下模具導引部GSD之按壓面上設置沿著第1方向延伸且彼此隔開之5個突起部(凸部)。另外，上模具SU3之上模具導引部GSU之按壓面上設置沿著第1方向延伸且彼此隔開之5個槽部(凹部)，且前述5個槽部(凹部)與在下模具SD3之下模具導引部GSD上設置之前述5個突起部對應。
下模具SD3之突起部之剖面形狀為圓錐形，而為了與前述下模具SD3之突起部對應，上模具SU3之槽部之剖面形狀也為圓錐形。突起部之上表面之寬度W6例如設定為大於等於第1引線LE1、第2引線 LE2、第3引線LE3、第4引線LE4及第5引線LE5之剖面中之正面側(或者背面側)之一邊之長度(引線寬度LEW)且小於等於(引線寬度LEW+(引線寬度LEW×0.1)×2)。槽部之底面之寬度W7設定為比引線寬度LEW大。另外，下模具SD3之突起部之兩個側壁形成之角度θ3、以及上模具SU3之槽部之兩個側壁所形成之角度θ4為0度至90度之間。
另一方面，如圖33、圖34及圖36所示，將第2引線LE2之彎曲部LE2b、第3引線LE3之彎曲部LE3b、第4引線LE4之彎曲部LE4b及第5引線LE5之彎曲部LE5b進行按壓之下模具SD3之下模具固定部FSD之按壓面及上模具SU3之上模具固定部FSU之按壓面為平坦之狀態。
如上所述，5端子之半導體裝置中也與3端子之半導體裝置同樣地，可消除(儘量使加工應力變為最小，或者抵消)在第2引線LE2、第3引線LE3、第4引線LE4及第5引線LE5各自之彎曲部LE2b、LE3b，LE4b，LE5b上之加工應力。由此，便可分別將第1引線LE1、第2引線LE2、第3引線LE3、第4引線LE4及第5引線LE5各自之頂端部LE1c、LE2c、LE3c、LE4c、LE5c對齊。結果，可使第1引線LE1之頂端部LE1c和第2引線LE2之頂端部LE2c之間之節距、第2引線LE2之頂端部LE2c和第4引線LE4之頂端部LE4c之間之節距、第1引線LE1之頂端部LE1c和第3引線LE3之頂端部LE3c之間之節距、以及第3引線LE3之頂端部LE3c和第5引線LE5之頂端部LE5c之間之節距變得穩定。
如上所述，在第2實施方式之變形例中，在下模具SD3之下模具導引部GSD之按壓面上設置5個突起部時，且前述5個突起部與上模具SU3之上模具導引部GSU之按壓面及下模具SD3之下模具導引部GSD上所設置之5個突起部對應，此時使用了設置有5個槽部之沖模SDM3，但並不僅限於此。
如圖37所示，在下模具(第2模具)SD3a之下模具導引部GSD之按壓面上設置5個槽部，且前述5個槽部與上模具(第1模具)SU3a之上模 具導引部GSU之按壓面及下模具SD3a之下模具導引部GSD上所設置之5個槽部對應，此時也可使用設置有5個突起部之沖模SDM3a。
以上根據實施方式具體地說明瞭本案發明人所作之發明，但是本發明並不受到前述實施方式之限定，在不超出其要旨之範圍內能夠進行種種變更，在此無需贅言。
例如，上述MOSFET為閘極絕緣膜由氧化矽(SiO2等)膜構成之場效電晶體，但並不僅限於此，如閘極絕緣膜也可由氧化矽膜以外之絕緣膜構成之場效電晶體(MISFET(Metal Insulator Semiconductor Field Effect Transistor，金屬絕緣半導體場效電晶體))。
LE1c,LE2c,LE3c‧‧‧頂端部(第3部分)
LEW‧‧‧引線寬度
SD1(GSD)‧‧‧下模具(第2模具)
SDM1‧‧‧沖模
SU1(GSU)‧‧‧上模具(第1模具)
W1‧‧‧突起部之寬度
W2‧‧‧槽部之寬度

Claims (12)

  1. 一種半導體裝置之製造方法，其特徵在於，包括以下步驟：(a)半導體晶片準備步驟，前述半導體晶片具有表面以及位於前述表面相反側之背面；(b)引線框準備步驟，前述引線框具有第1面和與前述第1面為相反側之第2面，且具有晶片搭載部、第1引線、及與前述第1引線間隔配置之第2引線，其中，利用保持部連接保持前述第1引線之一端和前述第2引線之一端，前述第1引線之另一端與前述晶片搭載部連接；(c)將前述晶片搭載部之前述第1面與前述半導體晶片之前述背面對置，而將前述半導體晶片搭載到前述晶片搭載部之前述第1面上之步驟；(d)將在前述半導體晶片之前述表面上所形成之表面電極和前述第2引線之前述第1面進行電連接之步驟；(e)樹脂封裝體形成步驟，藉由利用樹脂封裝前述半導體晶片、前述晶片搭載部、前述第1引線之一部分及前述第2引線之一部分而形成前述樹脂封裝體；(f)自前述保持部分離前述第1引線及前述第2引線之步驟；(g)將從前述樹脂封裝體突出之前述第2引線之一部分在遠離前述第1引線之方向上進行成形之步驟；(h)將從前述樹脂封裝體突出之前述第1引線之頂端部和從前述樹脂封裝體突出之前述第2引線之頂端部進行對齊之步驟，且前述步驟(g)中，前述第2引線以包括第1部分、第2部分及第3部分之方式形成，其中，前述第2部分之一端與前述第1部分連接而另一端位於比前述第1部分更遠離前述第1引線之位置上， 前述第3部分與前述第2部分之另一端連接；前述步驟(h)中，利用模具將前述第2引線之前述第2部分之前述第1面和前述第2部分之前述第2面進行按壓。
  2. 如請求項1所記載之半導體裝置之製造方法，其中前述模具包括將前述第2引線之前述第1面進行按壓之第1模具和將前述第2引線之前述第2面進行按壓之第2模具，前述第1模具具有將前述第2引線之前述第2部分進行按壓之第1固定部和將前述第2引線之前述第3部分進行按壓之第1導引部；前述第2模具具有將前述第2引線之前述第2部分進行按壓之第2固定部和將前述第2引線之前述第3部分進行按壓之第2導引部；前述第2模具之前述第2導引部之按壓面上設置有沿著第1方向延伸之突起部，前述第1模具之前述第1導引部之按壓面上設置有與前述突起部對應、且沿著前述第1方向延伸之槽部，且在前述步驟(h)中，利用前述第1模具上所設置之前述槽部之底面對前述第2引線之前述第3部分之前述第1面進行按壓，利用前述第2模具上所設置之前述突起部之上表面對前述第2引線之前述第3部分之前述第2面進行按壓。
  3. 如請求項2所記載之半導體裝置之製造方法，其中前述第1模具之前述第1固定部之按壓面及前述第2模具之前述第2固定部之按壓面皆為平坦狀。
  4. 如請求項2所記載之半導體裝置之製造方法，其中前述第2模具上所設置之前述突起部之上表面中，與前述第1方向垂直相交之第2方向之寬度係為前述第2引線之引線寬度以上，且為(前述第2引線之前述引線寬度+(前述第2引線之前述引 線寬度×0.1)×2)以下。
  5. 如請求項2所記載之半導體裝置之製造方法，其中在沿著與前述第1方向垂直相交之第2方向之剖面上，前述第2模具上所設置之前述突起部之剖面形狀為圓錐形，且前述突起部之上表面之前述第2方向之寬度比前述突起部其他部分之前述第2方向之寬度小。
  6. 如請求項2所記載之半導體裝置之製造方法，其中前述第1模具上所設置之前述槽部之底面中，與前述第1方向垂直相交之第2方向之寬度係比前述第2引線之引線寬度大。
  7. 如請求項2所記載之半導體裝置之製造方法，其中在沿著與前述第1方向垂直相交之第2方向之剖面上，前述第1模具上所設置之前述槽部之剖面形狀為圓錐形，前述槽部之底面之前述第2方向之寬度比前述槽部其他部分之前述第2方向之寬度小。
  8. 如請求項1所記載之半導體裝置之製造方法，其中前述第2引線之剖面形狀為四角形。
  9. 如請求項8所記載之半導體裝置之製造方法，其中前述第2引線之引線寬度比前述第2引線之引線厚度大。
  10. 如請求項1所記載之半導體裝置之製造方法，其中前述第1引線之長度為前述第1引線延伸方向上之前述樹脂封裝體之長度之2倍以上。
  11. 如請求項1所記載之半導體裝置之製造方法，其特徵在於，前述半導體晶片上形成有由源極、汲極及閘極所構成之功率MOSFET，其中，前述第1引線經由形成於前述半導體晶片之前述背面上之背面電極而與前述功率MOSFET之前述汲極電連接，前述第2引線經由形成於前述半導體晶片之前述表面上之前述表 面電極及導電性材料而與前述功率MOSFET之前述源極或前述閘極電連接。
  12. 如請求項1所記載之半導體裝置之製造方法，其中前述步驟(d)中，藉由引線將前述半導體晶片之前述表面電極和前述第2引線之前述第1面進行電連接。
TW102108716A 2012-03-19 2013-03-12 半導體裝置之製造方法 TWI559415B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012062149A JP5851897B2 (ja) 2012-03-19 2012-03-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW201344816A true TW201344816A (zh) 2013-11-01
TWI559415B TWI559415B (zh) 2016-11-21

Family

ID=49158006

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102108716A TWI559415B (zh) 2012-03-19 2013-03-12 半導體裝置之製造方法

Country Status (5)

Country Link
US (1) US8975119B2 (zh)
JP (1) JP5851897B2 (zh)
KR (1) KR102052459B1 (zh)
CN (1) CN103325699B (zh)
TW (1) TWI559415B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859339B2 (en) * 2008-07-09 2014-10-14 Freescale Semiconductor, Inc. Mold chase
CN103779287B (zh) * 2014-02-11 2016-10-12 扬州江新电子有限公司 超薄微型贴片微功耗声控传感器用封装芯片及其封装方法
JP6901318B2 (ja) * 2017-05-19 2021-07-14 株式会社三井ハイテック リードフレームの製造方法および製造装置
JP7103193B2 (ja) * 2018-12-03 2022-07-20 株式会社デンソー 電子回路および電子回路の接合方法
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS556118Y2 (zh) * 1974-05-10 1980-02-12
JPS5987152U (ja) * 1982-11-30 1984-06-13 三菱電機株式会社 半導体装置用フレ−ム
JPS62237717A (ja) 1986-04-07 1987-10-17 日本電気株式会社 リ−ドフオ−ミング機
JPH0846106A (ja) 1994-08-02 1996-02-16 Masahiro Nishio 半導体素子の外部端子取付構造
TW467401U (en) * 1997-03-21 2001-12-01 Rohm Co Ltd Lead frame and the semiconductor device utilizing the lead frame
JP2000188366A (ja) * 1998-12-24 2000-07-04 Hitachi Ltd 半導体装置
JP4308528B2 (ja) * 2001-01-31 2009-08-05 株式会社ルネサステクノロジ 半導体装置及びその製造方法
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
JP2003197663A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4095827B2 (ja) * 2002-05-10 2008-06-04 株式会社ルネサステクノロジ 半導体装置
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
TWI338358B (en) * 2003-11-19 2011-03-01 Rohm Co Ltd Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same

Also Published As

Publication number Publication date
TWI559415B (zh) 2016-11-21
KR20130106327A (ko) 2013-09-27
CN103325699A (zh) 2013-09-25
US20130244381A1 (en) 2013-09-19
KR102052459B1 (ko) 2019-12-05
JP5851897B2 (ja) 2016-02-03
US8975119B2 (en) 2015-03-10
JP2013197276A (ja) 2013-09-30
CN103325699B (zh) 2017-04-19

Similar Documents

Publication Publication Date Title
US9905497B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US8435867B2 (en) Method of manufacturing semiconductor device and method of manufacturing electronic device
TWI531016B (zh) Semiconductor device and manufacturing method thereof
US7943431B2 (en) Leadless semiconductor package and method of manufacture
JP6129645B2 (ja) 半導体装置および半導体装置の製造方法
KR101645771B1 (ko) 반도체 장치 및 그 제조 방법
TWI559415B (zh) 半導體裝置之製造方法
US7019388B2 (en) Semiconductor device
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
US10840171B2 (en) Integrated circuit package including inward bent leads
JP2014187308A (ja) 半導体装置の製造方法
WO2022196278A1 (ja) 半導体装置
JP2012069563A (ja) リードフレームとその製造方法及び製造装置
JP2009231322A (ja) 半導体装置の製造方法
KR0184108B1 (ko) 집적회로패키지 제조용 윈도우테이핑 방법 및 윈도우테이프
JP2024046599A (ja) 半導体装置
JPH04276648A (ja) 電子部品製造用フレーム、およびこれを用いた電子部品製造方法、ならびにこの製造方法により製造された電子部品
JPH06350009A (ja) 半導体装置の製造方法及びリードフレーム
JP2019075474A (ja) 半導体装置の製造方法
KR20170026204A (ko) 반도체 장치
JPS63156346A (ja) リ−ドフレ−ム
JP2012190956A (ja) 半導体装置およびその製造方法
JP2005032876A (ja) リードフレーム