JP2013197276A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2013197276A
JP2013197276A JP2012062149A JP2012062149A JP2013197276A JP 2013197276 A JP2013197276 A JP 2013197276A JP 2012062149 A JP2012062149 A JP 2012062149A JP 2012062149 A JP2012062149 A JP 2012062149A JP 2013197276 A JP2013197276 A JP 2013197276A
Authority
JP
Japan
Prior art keywords
lead
mold
semiconductor device
width
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012062149A
Other languages
English (en)
Other versions
JP5851897B2 (ja
Inventor
Katsuhito Kamaike
勝仁 蒲池
Takanori Okita
孝典 沖田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012062149A priority Critical patent/JP5851897B2/ja
Priority to US13/795,374 priority patent/US8975119B2/en
Priority to TW102108716A priority patent/TWI559415B/zh
Priority to CN201310103147.9A priority patent/CN103325699B/zh
Priority to KR1020130029305A priority patent/KR102052459B1/ko
Publication of JP2013197276A publication Critical patent/JP2013197276A/ja
Application granted granted Critical
Publication of JP5851897B2 publication Critical patent/JP5851897B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H01L2224/486—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48638—Principal constituent of the connecting portion of the wire connector being Gold (Au) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48639—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H01L2224/487—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48738—Principal constituent of the connecting portion of the wire connector being Aluminium (Al) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48739—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48799—Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • H01L2224/488—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/48838—Principal constituent of the connecting portion of the wire connector being Copper (Cu) with a principal constituent of the bonding area being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/48839—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83439—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/85439—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/0781—Adhesive characteristics other than chemical being an ohmic electrical conductor
    • H01L2924/07811—Extrinsic, i.e. with electrical conductive fillers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】パワートランジスタを構成する半導体装置の製造歩留りを向上させる。
【解決手段】第１リードの先端部ＬＥ１ｃ、第２リードの先端部ＬＥ２ｃ、および第３リードの先端部ＬＥ３ｃを、スパンキング金型ＳＤＭ１を用いて成形する際、第１リードの先端部ＬＥ１ｃ、第２リードの先端部ＬＥ２ｃ、および第３リードの先端部ＬＥ３ｃを、下金型ＳＤ１の押圧面に設けられた突起部の上面と上金型ＳＵ１の押圧面に設けられた溝部の底面とで押圧し、第２リードの曲げ部および第３リードの曲げ部を、下金型ＳＤ１の平坦な押圧面と上金型ＳＵ１の平坦な押圧面とで押圧する。
【選択図】図２４

Description

本発明は半導体装置の製造技術に関し、例えば複数のリード（外部端子）を有し、パワートランジスタを構成する半導体装置に好適に利用できるものである。
半導体装置に備わる複数のリード（外部端子）を配線基板に形成された複数の取り付け孔に差し込んで接続する際には、リードの形状を加工して、取り付け孔のピッチとリードのピッチとを一致させる必要がある。
例えば特開昭６２−２３７７１７号公報（特許文献１）には、リードの根元を根元押さえ腕で押さえ、リードの先端を先端押さえ腕で押さえ、次に、リード支持台を左右に押し開きながら加工腕の先端が下降することにより、リードの中間部を加工腕で曲げるリードの加工方法が開示されている。リードを押さえる台座には、リードの根元、リードの中間部、およびリードの先端をそれぞれ固定する壁を有している。
また、特開平８−４６１０６号公報（特許文献２）には、外部端子用曲げ加工装置において、下端のテーパ部が可動主体のテーパ孔に割り込み、可動主体を左右に押し広げることにより、係合部材の係合縁が半導体素子の外部端子に係合し、外部端子が凹部の折曲型部に沿ってクランク形状に塑性変形する方法が開示されている。
特開昭６２−２３７７１７号公報 特開平８−４６１０６号公報
例えば３本のリード（外部端子）を有する半導体装置において、外側の２本のリードは、半導体チップを封止する樹脂封止体から突き出た根元部、先端部、および根元部と先端部との間の曲げ部を有する。しかし、リードの形状を加工する際の先端部の変形により、リードの形状の製品規格が満足できず、半導体装置の製造歩留りが低下するという課題が生じていた。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、変形したリードの先端部を整列させる際に、リードの先端部だけでなく、リードの曲げ部も金型で押圧する。
一実施の形態によれば、半導体装置の製造歩留りを向上させることができる。
（ａ）および（ｂ）はそれぞれ実施の形態１による３端子の半導体装置の正面図および背面図である。 実施の形態１による３端子の半導体装置の側面図である。 実施の形態１による３端子の半導体装置の底面図である。 実施の形態１による半導体装置の製造方法の工程図である。 実施の形態１によるリードフレームの外形の一例を示す要部平面図である。 （ａ）は実施の形態１によるリードフレームめっき工程における半導体装置の一部を拡大して示す要部平面図（正面図）、（ｂ）は同図（ａ）のＡ−Ａ線に沿った要部断面図である。 （ａ）は実施の形態１によるペレット付け工程における半導体装置の一部を拡大して示す要部平面図（正面図）、（ｂ）は同図（ａ）のＡ−Ａ線に沿った要部断面図である。 （ａ）は実施の形態１によるワイヤボンディング工程における半導体装置の一部を拡大して示す要部平面図（正面図）、（ｂ）は同図（ａ）のＡ−Ａ線に沿った要部断面図である。 （ａ）は実施の形態１によるモールド工程における半導体装置の要部平面図（正面図）、（ｂ）は同図（ａ）のＡ−Ａ線に沿った要部断面図である。 実施の形態１によるタイバー切断工程における半導体装置の要部平面図（正面図）である。 実施の形態１によるリード切断工程における半導体装置の要部平面図（正面図）である。 実施の形態１によるリードめっき工程における半導体装置の要部平面図（正面図）である。 実施の形態１によるマーキング工程における半導体装置の要部平面図（背面図）である。 実施の形態１によるリード曲げ工程における半導体装置の要部平面図（正面図）である。 実施の形態１によるリード曲げ工程における加工前の成形金型および半導体装置を示す要部平面図である。 実施の形態１によるリード曲げ工程における加工前の成形金型および半導体装置を示す要部断面図（図１５のＢ−Ｂ線に沿った要部断面図）である。 実施の形態１によるリード曲げ工程における加工中の成形金型および半導体装置を示す要部平面図である。 実施の形態１によるリード曲げ工程における加工中の成形金型および半導体装置を示す要部断面図（図１７のＢ−Ｂ線に沿った要部断面図）である。 実施の形態１によるリード曲げ工程における加工後の成形金型および半導体装置を示す要部平面図である。 実施の形態１によるリード曲げ工程における加工後の成形金型および半導体装置を示す要部断面図（図１９のＢ−Ｂ線に沿った要部断面図）である。 実施の形態１によるリード先端整列工程における半導体装置の要部平面図（正面図）である。 実施の形態１によるリード先端整列工程におけるスパンキング金型の下金型および半導体装置を示す要部平面図である。 実施の形態１によるリード先端整列工程におけるスパンキング金型の上金型および半導体装置を、上金型を透かして示す要部平面図である。 実施の形態１によるリード先端整列工程におけるスパンキング金型に押圧された各リードの先端部を示す要部断面図である。 実施の形態１によるリード先端整列工程におけるスパンキング金型に押圧された各リードの曲げ部を示す要部断面図である。 実施の形態１によるリード先端整列工程におけるスパンキング金型に押圧された各リードの曲げ部の他の例を示す要部断面図である。 実施の形態２によるリード先端整列工程におけるスパンキング金型の下金型および半導体装置を示す要部平面図である。 実施の形態２によるリード先端整列工程におけるスパンキング金型の上金型および半導体装置を、上金型を透かして示す要部平面図である。 実施の形態２によるリード先端整列工程におけるスパンキング金型に押圧された各リードの先端部を示す要部断面図である。 実施の形態２によるリード先端整列工程におけるスパンキング金型に押圧された各リードの曲げ部を示す要部断面図である。 実施の形態２によるリード先端整列工程におけるスパンキング金型に押圧された各リードの曲げ部の他の例を示す要部断面図である。 （ａ）および（ｂ）はそれぞれ実施の形態２の変形例による５端子の半導体装置の正面図および底面図である。 実施の形態２の変形例によるリード先端整列工程におけるスパンキング金型の下金型および半導体装置を示す要部平面図である。 実施の形態２の変形例によるリード先端整列工程におけるスパンキング金型の上金型および半導体装置を、上金型を透かして示す要部平面図である。 実施の形態２の変形例によるリード先端整列工程におけるスパンキング金型に押圧された各リードの先端部を示す要部断面図である。 実施の形態２の変形例によるリード先端整列工程におけるスパンキング金型に押圧された各リードの曲げ部を示す要部断面図である。 実施の形態２の変形例によるリード先端整列工程におけるスパンキング金型に押圧された各リードの曲げ部の他の例を示す要部断面図である。 （ａ）は本発明者らが検討したリード先端整列工程におけるスパンキング金型および半導体装置を、上金型を透かして示す要部平面図、（ｂ）は同図（ａ）のＣ−Ｃ線に沿った要部断面図である。
以下の実施の形態において、便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明等の関係にある。
また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でも良い。さらに、以下の実施の形態において、その構成要素（要素ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではないことは言うまでもない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数値および範囲についても同様である。
また、以下の実施の形態で用いる図面においては、平面図であっても図面を見易くするためにハッチングを付す場合もある。また、以下の実施の形態を説明するための全図において、同一機能を有するものは原則として同一の符号を付し、その繰り返しの説明は省略する。以下、本実施の形態を図面に基づいて詳細に説明する。
（詳細な課題、効果）
例えば３端子の半導体装置ＰＴ０は、図３８に示すように、半導体チップ（図示は省略）を封止する樹脂封止体（封止体）ＲＳの下面（底面、下端）から３本のリード（外部端子）、すなわち第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３が突き出した構造を有する。
半導体チップは、第１リードＬＥ１と連結するチップ搭載部に搭載されており、半導体チップには、例えばパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が形成されている。第１リードＬＥ１はパワーＭＯＳＦＥＴのドレインと電気的に接続し、第２リードＬＥ２はパワーＭＯＳＦＥＴのゲートと電気的に接続し、第３リードＬＥ３はパワーＭＯＳＦＥＴのソースと電気的に接続している。
第２リードＬＥ２および第３リードＬＥ３は互いに離間して樹脂封止体ＲＳの下面から突き出している。また、第２リードＬＥ２と第３リードＬＥ３との間に、第２リードＬＥ２および第３リードＬＥ３とそれぞれ離間して第１リードＬＥ１が樹脂封止体ＲＳの下面から突き出している。従って、第２リードＬＥ２および第３リードＬＥ３はそれぞれ第１リードＬＥ１と離間して、第１リードＬＥ１の外側に位置する。
第１リードＬＥ１は、樹脂封止体ＲＳの下面に接する直線的形状の根元部（第１部分）ＬＥ１ａ、および根元部ＬＥ１ａと連結する直線的形状の先端部（第３部分）ＬＥ１ｃから構成される。
一方、第２リードＬＥ２は、樹脂封止体ＲＳの下面に接する直線的形状の根元部（第１部分）ＬＥ２ａ、直線的形状の先端部（第３部分）ＬＥ２ｃ、および一端を根元部ＬＥ２ａと連結し、他端を先端部ＬＥ２ｃと連結する曲げ部（第２部分）ＬＥ２ｂから構成される。第１リードＬＥ１の先端部ＬＥ１ｃと第２リードＬＥ２の先端部ＬＥ２ｃとのピッチ（間隔）は、第１リードＬＥ１の根元部ＬＥ１ａと第２リードＬＥ２の根元部ＬＥ２ａとのピッチよりも大きい。
同様に、第３リードＬＥ３は、樹脂封止体ＲＳの下面に接する直線的形状の根元部（第１部分）ＬＥ３ａ、直線的形状の先端部（第３部分）ＬＥ３ｃ、および一端を根元部ＬＥ３ａと連結し、他端を先端部ＬＥ３ｃと連結する曲げ部（第２部分）ＬＥ３ｂから構成される。第１リードＬＥ１の先端部ＬＥ１ｃと第３リードＬＥ３の先端部ＬＥ３ｃとのピッチは、第１リードＬＥ１の根元部ＬＥ１ａと第３リードＬＥ３の根元部ＬＥ３ａとのピッチよりも大きい。
このように第２リードＬＥ２および第３リードＬＥ３に曲げ部を形成するのは、３端子の半導体装置ＰＴ０が実装される配線基板に形成された取り付け孔のピッチと、３端子の半導体装置ＰＴ０に備わる第１リードＬＥ１の先端部ＬＥ１ｃと第２リードＬＥ２の先端部ＬＥ２ｃとのピッチ、および第１リードＬＥ１の先端部ＬＥ１ｃと第３リードＬＥ３の先端部ＬＥ３ｃとのピッチとを同じにするためである。
しかしながら、上記３端子の半導体装置ＰＴ０を製造する際には、以下に説明する種々の技術的課題が存在する。
（１）第２リードＬＥ２および第３リードＬＥ３にそれぞれ曲げ部ＬＥ２ｂ，ＬＥ３ｂを形成する際、その曲げ部ＬＥ２ｂ，ＬＥ３ｂに残存した加工歪によって、第２リードＬＥ２および第３リードＬＥ３のそれぞれの先端部ＬＥ２ｃ，ＬＥ３ｃも変形する。そのため、その後の工程において、変形した先端部ＬＥ２ｃ，ＬＥ３ｃを直線的形状に揃える必要がある。そこで、例えば前述した図３８に示すように、下金型ＳＤ０および上金型ＳＵ０を備えるスパンキング金型ＳＤＭ０を使用し、下金型ＳＤ０の平らな上面と上金型ＳＵ０の平らな下面とで第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３のそれぞれの先端部ＬＥ１ｃ，ＬＥ２ｃ，ＬＥ３ｃを押圧する。これにより、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３のそれぞれの先端部ＬＥ１ｃ，ＬＥ２ｃ，ＬＥ３ｃを揃えていた。
しかし、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３の長さが長くなると、第１リードＬＥ１の先端部ＬＥ１ｃと第２リードＬＥ２の先端部ＬＥ２ｃとのピッチ、および第１リードＬＥ１の先端部ＬＥ１ｃと第３リードＬＥ３の先端部ＬＥ３ｃとのピッチを半導体装置ＰＴ０が実装される配線基板に形成された取り付け孔のピッチと同一にすることが難しくなる。
これは、以下の理由による。すなわち、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３のそれぞれの先端部ＬＥ１ｃ，ＬＥ２ｃ，ＬＥ３ｃの不揃いは、第２リードＬＥ２の曲げ部ＬＥ２ｂおよび第３リードＬＥ３の曲げ部ＬＥ３ｂに残存する加工歪により発生するものである。第２リードＬＥ２の曲げ部ＬＥ２ｂおよび第３リードＬＥ３の曲げ部ＬＥ３ｂに残存する加工歪量は、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３の長さを長くしても著しい増加は見られず、ほぼ同じである。しかし、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３の長さが長くなった分、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３のそれぞれの先端部ＬＥ１ｃ，ＬＥ２ｃ，ＬＥ３ｃ同士は段々離れていく（揃いにくくなっていく）。これがその理由である。
（２）また、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３の断面形状は四角形である。そのため、第２リードＬＥ２および第３リードＬＥ３に曲げ部ＬＥ２ｂ，ＬＥ３ｂを形成する際、第２リードＬＥ２および第３リードＬＥ３の曲げ部ＬＥ２ｂ，ＬＥ３ｂの角部に加工歪が集中しやすくなるので、断面形状が円形のリード（例えば特許文献１参照）と比較すると、第２リードＬＥ２および第３リードＬＥ３の先端部ＬＥ２ｃ，ＬＥ３ｃの変形量が大きくなる。
（３）さらに近年、半導体装置ＰＴ０の実装歩留りを確保するために、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３のそれぞれの先端部ＬＥ１ｃ，ＬＥ２ｃ，ＬＥ３ｃのばらつきの管理値（規格）が小さくなりつつあり、前述したスパンキング金型ＳＤＭ０では要求される管理値を満たすことができず、半導体装置ＰＴ０自体の製造歩留りの低下が顕著となってきた。
本実施の形態では、複数のリードを備える半導体装置、特に３端子のパワートランジスタおよび５端子のパワートランジスタにおいて、複数のリードの先端部の互いのピッチを規格値内とする（リード先端部の不揃いを小さくする）ことにより、半導体装置の製造歩留りを向上させることのできる技術を開示する。
（実施の形態１）
≪半導体装置≫
本実施の形態１による複数のリードを備える半導体装置の構造を図１〜図３を用いて説明する。ここでは、複数のリードを備える半導体装置として、３端子の半導体装置を例示する。図１（ａ）および（ｂ）はそれぞれ３端子の半導体装置の正面図および背面図、図２は３端子の半導体装置の側面図、図３は３端子の半導体装置の底面図である。
図１〜図３に示すように、３端子の半導体装置ＰＴ１は、半導体チップ（図示は省略）を封止する樹脂封止体（封止体）ＲＳの下面（底面、下端）から３本のリード（外部端子）、すなわち第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３が突き出した構造を有する。
半導体チップは、第１リードＬＥ１と連結するチップ搭載部に搭載されており、半導体チップには、例えばパワートランジスタが形成されている。ここでは、パワートランジスタのうち、パワーＭＯＳＦＥＴを例示する。従って、第１リードＬＥ１はパワーＭＯＳＦＥＴのドレインと電気的に接続し、第２リードＬＥ２はパワーＭＯＳＦＥＴのゲートと電気的に接続し、第３リードＬＥ３はパワーＭＯＳＦＥＴのソースと電気的に接続している。別の表現をすると、第１リードＬＥ１はドレインリード、第２リードＬＥ２はゲートリード、および第３リードＬＥ３はソースリードとも言える。
第２リードＬＥ２および第３リードＬＥ３は互いに離間して樹脂封止体ＲＳの下面から突き出している。また、第２リードＬＥ２と第３リードＬＥ３との間に、第２リードＬＥ２および第３リードＬＥ３とそれぞれ離間して第１リードＬＥ１が樹脂封止体ＲＳの下面から突き出している。従って、第２リードＬＥ２および第３リードＬＥ３はそれぞれ第１リードＬＥ１と離間して、第１リードＬＥ１の外側に位置する。なお、ここでは第１リードＬＥ１が、第２リードＬＥ２と第３リードＬＥ３との間に配置された構造を例に挙げて説明しているが、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３の配置は、これに限定されるものではない。
第１リードＬＥ１は、樹脂封止体ＲＳの下面に接する直線的形状の根元部（第１部分）ＬＥ１ａ、および根元部ＬＥ１ａと連結する直線的形状の先端部（第３部分）ＬＥ１ｃから構成される。なお、先端部ＬＥ１ｃは配線基板に形成された取り付け孔に挿入され、半田等を介して電気的に接続される部位である。
一方、第２リードＬＥ２は、樹脂封止体ＲＳの下面に接する直線的形状の根元部（第１部分）ＬＥ２ａ、直線的形状の先端部（第３部分）ＬＥ２ｃ、および一端を根元部ＬＥ２ａと連結し、他端を先端部ＬＥ２ｃと連結する曲げ部（第２部分）ＬＥ２ｂから構成される。第１リードＬＥ１の先端部ＬＥ１ｃと第２リードＬＥ２の先端部ＬＥ２ｃとのピッチは、第１リードＬＥ１の根元部ＬＥ１ａと第２リードＬＥ２の根元部ＬＥ２ａとのピッチよりも大きい。なお、先端部ＬＥ２ｃは配線基板に形成された取り付け孔に挿入され、半田等を介して電気的に接続される部位である。
同様に、第３リードＬＥ３は、樹脂封止体ＲＳの下面に接する直線的形状の根元部（第１部分）ＬＥ３ａ、直線的形状の先端部（第３部分）ＬＥ３ｃ、および一端を根元部ＬＥ３ａと連結し、他端を先端部ＬＥ３ｃと連結する曲げ部（第２部分）ＬＥ３ｂから構成される。第１リードＬＥ１の先端部ＬＥ１ｃと第３リードＬＥ３の先端部ＬＥ３ｃとのピッチは、第１リードＬＥ１の根元部ＬＥ１ａと第３リードＬＥ３の根元部ＬＥ３ａとのピッチよりも大きい。なお、先端部ＬＥ３ｃは配線基板に形成された取り付け孔に挿入され、半田等を介して電気的に接続される部位である。
また、３端子の半導体装置ＰＴ１に備わる第１リードＬＥ１の先端部ＬＥ１ｃと第２リードＬＥ２の先端部ＬＥ２ｃとのピッチ、および第１リードＬＥ１の先端部ＬＥ１ｃと第３リードＬＥ３の先端部ＬＥ３ｃとのピッチは同じである。
このように第２リードＬＥ２および第３リードＬＥ３にそれぞれ曲げ部ＬＥ２ｂ，ＬＥ３ｂを形成するのは、３端子の半導体装置ＰＴ１が実装される配線基板等に形成された取り付け孔のピッチと、３端子の半導体装置ＰＴ１に備わる第１リードＬＥ１の先端部ＬＥ１ｃと第２リードＬＥ２の先端部ＬＥ２ｃとのピッチ、および第１リードＬＥ１の先端部ＬＥ１ｃと第３リードＬＥ３の先端部ＬＥ３ｃとのピッチとを同じにするためである。
第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３の断面形状は四角形である。以下の説明においては、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３の各面を正面（第１面）、背面（第２面）、側面（第３面）、および底面（第４面）と言う。正面は図２および図３に符号Ｆで示す面である。背面は図２および図３に符号Ｒで示す面であり、正面の反対側の面である。側面は図１（ｂ）および図３に符号Ｓで示す面であり、底面は図１（ｂ）および図３に符号Ｂで示す面である。
第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を断面で見たときの正面側および背面側の一辺の長さ（図１（ａ）および図３に符号ＬＥＷで示すリード幅）は、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を断面で見たときの側面側の一辺の長さ（図２および図３に符号ＬＥＴで示すリード厚さ（奥行き））よりも長い。例えば第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を断面で見たときの正面側および背面側の一辺の長さ（リード幅ＬＥＷ）は、０．５ｍｍである。また、例えば第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を断面で見たときの側面側の一辺の長さ（リード厚さＬＥＴ）は、０．４ｍｍである。
図１（ａ）に示すように、樹脂封止体ＲＳの下面から突き出た第１リードＬＥ１のリード長さＬ１は、第１リードＬＥ１が延びる方向における樹脂封止体ＲＳの封止体長さＬ２の２倍以上である。例えば樹脂封止体ＲＳの下面から突き出た第１リードＬＥ１のリード長さＬ１は１２．５ｍｍであり、樹脂封止体ＲＳの封止体長さＬ２は５．０ｍｍである。
また、図１（ａ）に示すように、第１リードＬＥ１の断面における中心から第２リードＬＥ２の先端部ＬＥ２ｃの断面における中心までのピッチＰ１は、例えば（２．５＋０．４）ｍｍから（２．５−０．１）ｍｍの範囲である。同様に、第１リードＬＥ１の断面における中心から第３リードＬＥ３の先端部ＬＥ３ｃの断面における中心までのピッチＰ２は、例えば（２．５＋０．４）ｍｍから（２．５−０．１）ｍｍの範囲である。
≪半導体装置の製造方法≫
次に、本実施の形態１による３端子の半導体装置ＰＴ１の製造方法を図４〜図２６を用いて工程順に説明する。ここで説明する３端子の半導体装置ＰＴ１を構成する半導体チップとして、パワートランジスタが形成された半導体チップを例示する。さらに、そのパワートランジスタとして、パワーＭＯＳＦＥＴを例示する。
図４は半導体装置の製造方法の工程図である。図５はリードフレームの外形の一例を示す要部平面図である。図６（ａ）および（ｂ）はそれぞれリードフレームめっき工程における半導体装置の一部を拡大して示す要部平面図および同図（ａ）のＡ−Ａ線に沿った要部断面図である。図７（ａ）および（ｂ）はそれぞれペレット付け工程における半導体装置の一部を拡大して示す要部平面図および同図（ａ）のＡ−Ａ線に沿った要部断面図である。図８（ａ）および（ｂ）はそれぞれワイヤボンディング工程における半導体装置の一部を拡大して示す要部平面図および同図（ａ）のＡ−Ａ線に沿った要部断面図である。なお、図６（ａ）、図７（ａ）、および図８（ａ）では、１個の単位フレームの樹脂封止部分に該当する領域のみを図示している。
図９（ａ）および（ｂ）はそれぞれモールド工程における半導体装置の要部平面図および同図（ａ）のＡ−Ａ線に沿った要部断面図である。図１０はタイバー切断工程における半導体装置の要部平面図である。図１１はリード切断工程における半導体装置の要部平面図である。図１２はリードめっき工程における半導体装置の要部平面図である。図１３はマーキング工程における半導体装置の要部平面図である。
図１４はリード曲げ工程における半導体装置の要部平面図である。図１５はリード曲げ工程における加工前の成形金型および半導体装置を示す要部平面図、図１６はリード曲げ工程における加工前の成形金型および半導体装置を示す要部断面図（図１５のＢ−Ｂ線に沿った要部断面図）である。図１７はリード曲げ工程における加工中の成形金型および半導体装置を示す要部平面図、図１８はリード曲げ工程における加工中の成形金型および半導体装置を示す要部断面図（図１７のＢ−Ｂ線に沿った要部断面図）である。図１９はリード曲げ工程における加工後の成形金型および半導体装置を示す要部平面図、図２０はリード曲げ工程における加工後の成形金型および半導体装置を示す要部断面図（図１９のＢ−Ｂ線に沿った要部断面図）である。
図２１はリード先端整列工程における半導体装置の要部平面図である。図２２はリード先端整列工程におけるスパンキング金型の下金型および半導体装置を示す要部平面図、図２３はリード先端整列工程におけるスパンキング金型の上金型および半導体装置を、上金型を透かして示す要部平面図、図２４はリード先端整列工程におけるスパンキング金型に押圧された各リードの先端部を示す要部断面図、図２５はリード先端整列工程におけるスパンキング金型に押圧された各リードの曲げ部を示す要部断面図である。図２６はリード先端整列工程におけるスパンキング金型に押圧された各リードの曲げ部の他の例を示す要部断面図である。
＜半導体チップ準備工程＞
半導体ウエハの回路形成面（表面）に複数のパワーＭＯＳＦＥＴを形成する。複数のパワーＭＯＳＦＥＴは前工程または拡散工程と呼ばれる製造工程において、所定の製造プロセスに従って半導体ウエハにチップ単位で形成される。続いて、半導体ウエハに形成された各半導体チップの良・不良を判定した後、半導体ウエハをダイシングして、各半導体チップに個片化する。
半導体チップは、表面、およびこの表面とは反対側の裏面を有している。半導体チップの表面には、パワーＭＯＳＦＥＴのゲートに電気的に接続されたボンディングパッド（電極パッド、表面電極）、およびパワーＭＯＳＦＥＴのソースに電気的に接続されたボンディングパッド（電極パッド、表面電極）が形成されている。半導体チップの表面に形成されたボンディングパッドは、金属膜、例えばアルミニウム（Ａｌ）からなり、表面保護膜に形成された開口部により露出している。また、半導体チップの裏面には、パワーＭＯＳＦＥＴのドレインに電気的に接続された裏面電極が形成されている。
＜リードフレーム準備工程＞
図５に示すように、第１面、およびこの第１面とは反対側の第２面を有し、金属製の枠組みであるリードフレーム（配線部材）ＬＦを準備する。リードフレームＬＦは、例えば銅（Ｃｕ）合金などの導電性部材から成る。リードフレームＬＦは、図５に示す第２方向に、半導体製品１つ分に該当する単位フレームが複数配置された構成となっている。各単位フレームは、チップ搭載部ＳＣＢ、ならびに第２方向と直交する第１方向に延びて、互いに離間して配置された第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を有している。第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３の断面形状は四角形であり、例えば断面における正面（第１面）側および背面（第２面）側の一辺の長さ（前述のリード幅ＬＥＷ）は０．５ｍｍ、この辺と直交する側面側の他辺の長さ（前述のリード厚さＬＥＴ）は０．４ｍｍである。
複数の単位フレームの第１方向の一方の端部は保持部ＬＦＨにより全て連結保持されている。従って、第１リードＬＥ１の一端、第２リードＬＥ２の一端、および第３リードＬＥ３の一端は保持部ＬＦＨにより連結保持されている。また、複数の単位フレームの第１方向の一方の端部と他方の端部との間には、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を連結保持するタイバーＴＢが形成されている。
複数の単位フレームの第１方向の他方の端部は、後の工程において半導体チップが搭載され、樹脂封止体が形成される本体部となる部分である。複数の単位フレームの第１方向の他方の端部は個々に分離されており、第１リードＬＥ１の他端は、後の工程において半導体チップが搭載されるチップ搭載部ＳＣＢと連結している。各単位フレームの本体部となる部分では、第２リードＬＥ２および第３リードＬＥ３が互いに離間して配置され、また、第２リードＬＥ２と第３リードＬＥ３との間に、第２リードＬＥ２および第３リードＬＥ３とそれぞれ離間して、チップ搭載部ＳＣＢ、およびチップ搭載部ＳＣＢと連結した第１リードＬＥ１が配置されている。
＜リードフレームめっき工程＞
図６（ａ）および（ｂ）に示すように、リードフレームＬＦにめっき処理を施す。これにより、リードフレームＬＦの第１面に、例えば銀（Ａｇ）からなるめっき膜ＡＧを形成する。
＜ペレット付け工程＞
図７（ａ）および（ｂ）に示すように、コレットＣＯによって半導体チップＳＣを搬送し、第１リードＬＥ１の第１面と半導体チップＳＣの裏面とを対向させて、各単位フレームのチップ搭載部ＳＣＢの第１面上に半導体チップＳＣを搭載する。チップ搭載部ＳＣＢの第１面と半導体チップＳＣの裏面とを、例えば金−錫（Ａｕ−Ｓｎ）共晶接合など接合する。これにより、半導体チップＳＣに形成されたパワーＭＯＳＦＥＴのドレインと第１リードＬＥ１とが裏面電極を介して電気的に接続する。なお、ここでは、チップ搭載部ＳＣＢの第１面と半導体チップＳＣの裏面との接続を、金−錫（Ａｕ−Ｓｎ）共晶接合で行う方法について説明したが、これに限定されるものではない。チップ搭載部ＳＣＢの第１面と半導体チップＳＣの裏面との接続は、その他の導電性接着材（半田または銀（Ａｇ）ペースト）で行ってもよい。
＜ワイヤボンディング工程＞
図８（ａ）および（ｂ）に示すように、例えば熱圧着に超音波振動を併用したネイルヘッドボンディング（ボールボンディング）法により、半導体チップＳＣの表面に形成され、パワーＭＯＳＦＥＴのゲートと電気的に接続するボンディングパッド（図示は省略）と、本体部となる部分の第２リードＬＥ２の第１面とを導電性部材、例えばワイヤＷＧを介して電気的に接続する。これにより、パワーＭＯＳＦＥＴのゲートと第２リードＬＥ２とがボンディングパッドおよびワイヤＷＧを介して電気的に接続される。
同様に、半導体チップＳＣの表面に形成され、パワーＭＯＳＦＥＴのソースと電気的に接続するボンディングパッド（図示は省略）と、本体部となる部分の第３リードＬＥ３の第１面とを導電性部材、例えばワイヤＷＳを介して電気的に接続する。これにより、パワーＭＯＳＦＥＴのソースと第３リードＬＥ３とがボンディングパッドおよびワイヤＷＳを介して電気的に接続される。ワイヤＷＧ，ＷＳには、金（Ａｕ）、銅（Ｃｕ）、およびアルミニウム（Ａｌ）等の金属材料が用いられる。
＜モールド工程＞
図９（ａ）および（ｂ）に示すように、半導体チップＳＣが配置されたリードフレームＬＦを金型成型機にセットし、温度を上げて液状化した封止樹脂を金型成型機に圧送して流し込み、本体部となる部分を封止樹脂で封入して、１個の樹脂封止体ＲＳを形成する。続いて、例えば１７５℃の温度で５時間の熱処理（ポストキュアベーク）を施す。これにより、半導体チップＳＣの一部（上面および側面）、ワイヤＷＧ，ＷＳ、チップ搭載部ＳＣＢ、ならびに本体部となる部分の第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３などが樹脂封止体ＲＳによって封止される。樹脂封止体ＲＳは、低応力化を図ることを目的として、例えばフェノール系硬化剤、シリコーンゴム、および多数のフィラー（例えばシリカ）などが添加されたエポキシ系の熱硬化性絶縁樹脂からなる。
＜タイバー切断工程＞
図１０に示すように、複数の単位フレームの第１方向の一方の端部と他方の端部との間に形成され、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を連結保持しているタイバーＴＢを、切断装置を用いて切断する。
＜リード切断工程＞
図１１に示すように、複数の単位フレームの第１方向の一方の端部を連結保持している保持部ＬＦＨを、切断装置を用いて切断し、個々の半導体装置（半導体製品）ＰＴ１に切り分ける。この際、例えば切断装置に備わるダイ上に置かれたリードフレームＬＦに、切断装置に備わる切断パンチが打ち下ろされて、リードフレームＬＦの本体から各半導体装置ＰＴ１が切り離される。
＜リードめっき工程＞
図１２に示すように、樹脂封止体ＲＳから突き出している第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３にめっき処理を施す。これにより、樹脂封止体ＲＳから突出した第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３のそれぞれの表面（正面、背面、側面、および底面）に、例えば厚さ１０μｍ以下の錫（Ｓｎ）系合金または錫−鉛（Ｓｎ−Ｐｂ）系合金からなるめっき膜（図示は省略）を形成する。錫（Ｓｎ）系合金の場合、錫−銀（Ｓｎ−Ａｇ）系合金、錫−銅（Ｓｎ−Ｃｕ）系合金、または錫−ビスマス（Ｓｎ−Ｂｉ）系合金などがある。また、純錫（Ｓｎ）の場合もある。
＜マーキング工程＞
図１３に示すように、レーザまたはインクなどを用いて樹脂封止体ＲＳの背面に品名などを印字する。
＜リード曲げ（フォーミング）工程＞
図１４に示すように、成形金型を用いて、樹脂封止体ＲＳから突き出している第２リードＬＥ２および第３リードＬＥ３を所定の形状に加工する。
まず、加工前の状態を図１５および図１６を用いて説明する。図１５および図１６では半導体装置ＰＴ１を点線で示している。
成形金型には、別々の金型からなる曲げダイと曲げパンチとが備わっている。曲げダイは第１曲げダイＦＤ１および第２曲げダイＦＤ２から構成されている。第１曲げダイＦＤ１と第２曲げダイＦＤ２とのピッチは、成形後に、所望する第２リードＬＥ２の先端部ＬＥ２ｃと第３リードＬＥ３の先端部ＬＥ３ｃとのピッチが得られるように設定されている。曲げパンチは第１曲げパンチＦＰ１および第２曲げパンチＦＰ２から構成されている。
曲げダイと曲げパンチとの間に、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３が位置するように、成形金型に半導体装置ＰＴ１を設置する。この際、半導体装置ＰＴ１の第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３が一列に並ぶ方向と、曲げダイと曲げパンチとが向き合う方向とが直交するように、半導体装置ＰＴ１は設置される。
次に、加工中の状態を図１７および図１８を用いて説明する。図１７および図１８では半導体装置ＰＴ１を点線で示している。
第１リードＬＥ１と第２リードＬＥ２との間に第１曲げパンチＦＰ１の先端を挿入し、第１リードＬＥ１と第３リードＬＥ３との間に第２曲げパンチＦＰ２の先端を挿入する。さらに、半導体装置ＰＴ１の両側面（第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３が一列に並ぶ方向の両側）に、第１曲げダイＦＤ１および第２曲げ第ＦＤ２を移動させる。
次に、加工後の状態を図１９および図２０を用いて説明する。図１９および図２０では半導体装置ＰＴ１を点線で示している。
第１曲げパンチＦＰ１を第１リードＬＥ１から離れる方向に移動させ、同時に、第２曲げパンチＦＰ２を第１リードＬＥ１から離れる方向に移動させて、第２リードＬＥ２の先端部ＬＥ２ｃおよび第３リードＬＥ３の先端部ＬＥ３ｃを押し開く。これにより、第１リードＬＥ１の先端部ＬＥ１ｃと第２リードＬＥ２の先端部ＬＥ２ｃとのピッチ、および第１リードＬＥ１の先端部ＬＥ１ｃと第３リードＬＥ３の先端部ＬＥ３ｃとのピッチを所定のピッチとすることができる。この時、第２リードＬＥ２の一部が曲って曲げ部ＬＥ２ｂが形成され、同時に、第３リードＬＥ３の一部が曲がって曲げ部ＬＥ３ｂが形成される。
＜リード先端整列（スパンキング）工程＞
リード曲げ工程後の第２リードＬＥ２の先端部ＬＥ２ｃおよび第３リードＬＥ３の先端部ＬＥ３ｃでは、曲げた部分（曲げ部ＬＥ２ｂ，ＬＥ３ｂ）に生じた加工歪により、第２リードＬＥ２の先端部ＬＥ２ｃおよび第３リードＬＥ３の先端部ＬＥ３ｃが変形する（不揃いを起こす）場合がある。
そこで、第２リードＬＥ２の先端部ＬＥ２ｃおよび第３リードＬＥ３の先端部ＬＥ３ｃを直線的形状に揃えるために、スパンキング金型を用いて、第１リードＬＥ１の先端部ＬＥ１ｃ、第２リードＬＥ２の先端部ＬＥ２ｃ、および第３リードＬＥ３の先端部ＬＥ３ｃを整列させる。これにより、図２１に示すように、管理値（規格）に対して、第１リードＬＥ１の先端部ＬＥ１ｃと第２リードＬＥ２の先端部ＬＥ２ｃとのピッチ、および第１リードＬＥ１の先端部ＬＥ１ｃと第３リードＬＥ３の先端部ＬＥ３ｃとのピッチを満足した半導体装置ＰＴ１を得ることができる。
まず、図２２〜図２５を用いてスパンキング金型の上金型および下金型の形状を説明する。
図２２に示す下金型（第２金型）ＳＤ１および図２３に示す上金型（第１金型）ＳＵ１を備えるスパンキング金型ＳＤＭ１を使用する。下金型ＳＤ１の押圧面と上金型ＳＵ１の押圧面との間に半導体装置ＰＴ１を挟み、第１リードＬＥ１の先端部ＬＥ１ｃ、第２リードＬＥ２の曲げ部ＬＥ２ｂと先端部ＬＥ２ｃ、および第３リードＬＥ３の曲げ部ＬＥ３ｂと先端部ＬＥ３ｃを押圧する。これにより、第１リードＬＥ１の先端部ＬＥ１ｃ、第２リードＬＥ２の先端部ＬＥ２ｃ、および第３リードＬＥ３の先端部ＬＥ３ｃを揃える。
図２２、図２３、および図２４に示すように、第１リードＬＥ１の先端部ＬＥ１ｃ、第２リードＬＥ２の先端部ＬＥ２ｃ、および第３リードＬＥ３の先端部ＬＥ３ｃを押圧する下金型ＳＤ１の下金型ガイド部（第２ガイド部）ＧＳＤの押圧面および上金型ＳＵ１の上金型ガイド部（第１ガイド部）ＧＳＵの押圧面は、櫛歯形状となっている。
具体的には、下金型ＳＤ１の下金型ガイド部ＧＳＤの押圧面には第１方向に延びる３個の突起部（凸部）が互いに離間して設けられている。突起部の側壁はその上面に対してほぼ垂直に形成されている。また、上金型ＳＵ１の上金型ガイド部ＧＳＵの押圧面には、下金型ＳＤ１の下金型ガイド部ＧＳＤに設けられた上記３個の突起部に対応するように、第１方向に延びる３個の溝部（凹部）が互いに離間して設けられている。溝部の側壁はその底面に対してほぼ垂直に形成されている。
下金型ＳＤ１の突起部の幅Ｗ１は一定であり、例えば第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３の断面における正面側（または背面側）の一辺の長さ（リード幅ＬＥＷ）以上、（リード幅ＬＥＷ＋（リード幅ＬＥＷ×０．１）×２）以下に設定される。例えば上記リード幅ＬＥＷが０．５ｍｍの場合、突起部の幅Ｗ１は０．５ｍｍ以上、０．６（＝０．５＋（０．５×０．１）×２）ｍｍ以下に設定される。また、上金型ＳＵ１の溝部の幅Ｗ２は一定であり、下金型ＳＤ１の突起部の幅Ｗ１よりも広く設定される。
一方、図２２、図２３、および図２５に示すように、第２リードＬＥ２の曲げ部ＬＥ２ｂおよび第３リードＬＥ３の曲げ部ＬＥ３ｂを押圧する下金型ＳＤ１の下金型固定部（第２固定部）ＦＳＤの押圧面および上金型ＳＵ１の上金型固定部（第１固定部）ＦＳＵの押圧面は、平坦である。
次に、前述の図２２〜図２５に示したスパンキング金型を用いて行うリード先端整列の手順を説明する。
まず、下金型ＳＤ１の下金型ガイド部ＧＳＤに設けられた３個の突起部の上面と、第１リードＬＥ１の先端部ＬＥ１ｃの背面、第２リードＬＥ２の先端部ＬＥ２ｃの背面、および第３リードＬＥ３の先端部ＬＥ３ｃの背面とをそれぞれ対向させる。また、下金型ＳＤ１の下金型固定部ＦＳＤに設けられた平坦な押圧面と、第２リードＬＥ２の曲げ部ＬＥ２ｂの背面および第３リードＬＥ３の曲げ部ＬＥ３ｂの背面とを対向させる。そして、下金型ＳＤ１の押圧面上に第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を搭載する。
次に、上金型ＳＵ１の上金型ガイド部ＧＳＵに設けられた３個の溝部の底面と、第１リードＬＥ１の先端部ＬＥ１ｃの正面、第２リードＬＥ２の先端部ＬＥ２ｃの正面、および第３リードＬＥ３の先端部ＬＥ３ｃの正面とをそれぞれ対向させる。また、上金型ＳＵ１の上金型固定部ＦＳＵに設けられた平坦な押圧面と、第２リードＬＥ２の曲げ部ＬＥ２ｂの正面および第３リードＬＥ３の曲げ部ＬＥ３ｂの正面とを対向させる。そして、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を押圧する。
このように、第１リードＬＥ１の先端部ＬＥ１ｃ、第２リードＬＥ２の先端部ＬＥ２ｃ、および第３リードＬＥ３の先端部ＬＥ３ｃを整列させる際に、第１リードＬＥ１の先端部ＬＥ１ｃ、第２リードＬＥ２の先端部ＬＥ２ｃ、および第３リードＬＥ３の先端部ＬＥ３ｃだけでなく、第２リードＬＥ２の曲げ部ＬＥ２ｂおよび第３リードＬＥ３の曲げ部ＬＥ３ｂも押圧する。これにより、第１リードＬＥ１の先端部ＬＥ１ｃ、第２リードＬＥ２の先端部ＬＥ２ｃ、および第３リードＬＥ３の先端部ＬＥ３ｃが揃わない原因と考えられる第２リードＬＥ２の曲げ部ＬＥ２ｂおよび第３リードＬＥ３の曲げ部ＬＥ３ｂの加工歪を解消する（極力小さくする、キャンセルする）ことができる。つまり、言い換えると、第２リードＬＥ２の曲げ部ＬＥ２ｂおよび第３リードＬＥ３の曲げ部ＬＥ３ｂを押圧する行為により、各曲げ部ＬＥ２ｂ，ＬＥ３ｂに蓄積している加工歪を強制的に第２リードＬＥ２および第３リードＬＥ３内に拡散させ、第２リードＬＥ２の先端部ＬＥ２ｃおよび第３リードＬＥ３の先端部ＬＥ３ｃにその加工歪の影響ができる限り及ばないようにしている。
その結果、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３のそれぞれの先端部ＬＥ１ｃ，ＬＥ２ｃ，ＬＥ３ｃを揃えることができ、第１リードＬＥ１の先端部ＬＥ１ｃと第２リードＬＥ２の先端部ＬＥ２ｃとのピッチ、および第１リードＬＥ１の先端部ＬＥ１ｃと第３リードＬＥ３の先端部ＬＥ３ｃとのピッチを安定化させることができる。
前述した実施の形態１では、下金型ＳＤ１の下金型ガイド部ＧＳＤの押圧面に３個の突起部が設けられ、上金型ＳＵ１の上金型ガイド部ＧＳＵの押圧面に、下金型ＳＤ１の下金型ガイド部ＧＳＤに設けられた上記３個の突起部に対応するように、３個の溝部が設けられたスパンキング金型ＳＤＭ１を用いたが、これに限定されるものではない。
例えば図２６に示すように、下金型（第２金型）ＳＤ１ａの下金型ガイド部ＧＳＤの押圧面に３個の溝部が設けられ、上金型（第１金型）ＳＵ１ａの上金型ガイド部ＧＳＵの押圧面に、下金型ＳＤ１ａの下金型ガイド部ＧＳＤに設けられた上記３個の溝部に対応するように、３個の突起部が設けられたスパンキング金型ＳＤＭ１ａを用いてもよい。
この場合、まず、下金型ＳＤ１ａの下金型ガイド部ＧＳＤに設けられた３個の溝部の底面と、第１リードＬＥ１の先端部ＬＥ１ｃの背面、第２リードＬＥ２の先端部ＬＥ２ｃの背面、および第３リードＬＥ３の先端部ＬＥ３ｃの背面とをそれぞれ対向させる。また、下金型ＳＤ１ａの下金型固定部ＦＳＤに設けられた平坦な押圧面と、第２リードＬＥ２の曲げ部ＬＥ２ｂの背面および第３リードＬＥ３の曲げ部ＬＥ３ｂの背面とを対向させる。そして、下金型ＳＤ１ａの押圧面上に第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を搭載する。
次に、上金型ＳＵ１ａの上金型ガイド部ＧＳＵに設けられた３個の突起部の上面と、第１リードＬＥ１の先端部ＬＥ１ｃの正面、第２リードＬＥ２の先端部ＬＥ２ｃの正面、および第３リードＬＥ３の先端部ＬＥ３ｃの正面とをそれぞれ対向させる。また、上金型ＳＵ１ａの上金型固定部ＦＳＵに設けられた平坦な押圧面と、第２リードＬＥ２の曲げ部ＬＥ２ｂの正面および第３リードＬＥ３の曲げ部ＬＥ３ｂの正面とを対向させる。そして、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を押圧する。
以上、説明したように、下金型ガイド部ＧＳＤの押圧面および上金型ガイド部ＧＳＵの押圧面に、突起部または溝部のいずれかを設けるかは、限定されるものではない。
前述したスパンキング金型ＳＤＭ１のように、下金型ＳＤ１の下金型ガイド部ＧＳＤの押圧面に突起部、上金型ＳＵ１の上金型ガイド部ＧＳＵの押圧面に溝部を設けた場合は、めっき屑や異物が発生しても下金型ガイド部ＧＳＤの押圧面側が突起形状になっているので、溝形状の場合に比べてメッキ屑や異物が下金型ガイド部ＧＳＤの押圧面に堆積しにくい。その結果、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を押圧する際、前述しためっき屑や異物の噛み込みを低減させることができる。
また、前述したスパンキング金型ＳＤＭ１ａのように、下金型ＳＤ１ａの下金型ガイド部ＧＳＤの押圧面に溝部、上金型ＳＵ１ａの上金型ガイド部ＧＳＵの押圧面に突起部を設けた場合は、下金型ガイド部ＧＳＤの押圧面側が溝形状となっているので、突起形状に比べて半導体装置ＰＴ１をセットする際、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３の収まりがよくなる。その結果、安定して下金型ＳＤ１ａと上金型ＳＵ１ａとで第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を押圧することができる。
さらに、前述した実施の形態１では、第２リードＬＥ２の曲げ部ＬＥ２ｂおよび第３リードＬＥ３の曲げ部ＬＥ３ｂを押圧する下金型ＳＤ１，ＳＤ１ａの下金型固定部ＦＳＤおよび上金型ＳＵ１，ＳＵ１ａの上金型固定部ＦＳＵの押圧面は、平面形状としたが、これに限定されるものではない。例えば下金型ＳＤ１，ＳＤ１ａの下金型ガイド部ＧＳＤおよび上金型ＳＵ１，ＳＵ１ａの上金型ガイド部ＧＳＵの押圧面のように櫛歯形状としてもよい。下金型ＳＤ１，ＳＤ１ａの下金型固定部ＦＳＤおよび上金型ＳＵ１，ＳＵ１ａの上金型固定部ＦＳＵの押圧面を櫛歯形状とした場合、上述した効果に加えて、第２リードＬＥ２の曲げ部ＬＥ２ｂおよび第３リードＬＥ３の曲げ部ＬＥ３ｂの平面方向の曲げ精度も向上させることができる。
＜選別工程および外観検査工程＞
次に、製品規格に沿って選別し、さらに最終外観検査を経て製品（半導体装置ＰＴ１）が完成する。
＜梱包工程＞
次に、キャリアテープに予め形成されている窪みに製品（半導体装置ＰＴ１）を収納する。その後、例えばキャリアテープをリールに巻き取り、防湿された袋にリールを収納し、出荷する。
このように、本実施の形態１によれば、第２リードＬＥ２の先端部ＬＥ２ｃおよび第３リードＬＥ３の先端部ＬＥ３ｃを直線的形状に揃えることができる。これにより、第１リードＬＥ１の先端部ＬＥ１ｃと第２リードＬＥ２の先端部ＬＥ２ｃとのピッチ、および第１リードＬＥ１の先端部ＬＥ１ｃと第３リードＬＥ３の先端部ＬＥ３ｃとのピッチを安定化させることができる。
（実施の形態２）
前述した実施の形態１と相違する点は、半導体装置の一製造過程であるリード先端整列工程において使用するスパンキング金型の下金型（または上金型）に形成された突起部および上金型（または下金型）に形成された溝部の形状である。すなわち、前述した実施の形態１では、突起部の幅および溝部の幅はいずれも一定とした。以降に説明する本実施の形態２では、突起部の幅および溝部の幅はいずれも一定ではなく、突起部および溝部の断面形状はテーパ形状となっている。
以下に実施の形態２による半導体装置の製造方法について説明するが、リード先端整列工程以外の製造工程は、前述した実施の形態１と同様であることから、ここでは、リード先端整列工程についてのみ説明する。
≪半導体装置の製造方法≫
＜リード先端整列（スパンキング）工程＞
本実施の形態２による３端子の半導体装置の製造方法を図２７〜図３１を用いて説明する。図２７はリード先端整列工程におけるスパンキング金型の下金型および半導体装置を示す要部平面図、図２８はリード先端整列工程におけるスパンキング金型の上金型および半導体装置を、上金型を透かして示す要部平面図、図２９はリード先端整列工程におけるスパンキング金型に押圧された各リードの先端部を示す要部断面図、図３０はリード先端整列工程におけるスパンキング金型に押圧された各リードの曲げ部を示す要部断面図である。図３１はリード先端整列工程におけるスパンキング金型に押圧された各リードの曲げ部の他の例を示す要部断面図である。
前述したように、リード曲げ工程後の第２リードＬＥ２の先端部ＬＥ２ｃおよび第３リードＬＥ３の先端部ＬＥ３ｃでは、曲げた部分（曲げ部ＬＥ２ｂ，ＬＥ３ｂ）に生じた加工歪の影響により、第２リードＬＥ２の先端部ＬＥ２ｃおよび第３リードＬＥ３の先端部ＬＥ３ｃに不揃いが発生する場合がある。
そこで、第２リードＬＥ２の先端部ＬＥ２ｃおよび第３リードＬＥ３の先端部ＬＥ３ｃを直線的形状に揃えるために、スパンキング金型を用いて、第１リードＬＥ１の先端部ＬＥ１ｃ、第２リードＬＥ２の先端部ＬＥ２ｃ、および第３リードＬＥ３の先端部ＬＥ３ｃを整列させる。
まず、図２７〜図３０を用いてスパンキング金型の上金型および下金型の形状を説明する。
図２７に示す下金型（第２金型）ＳＤ２および図２８に示す上金型（第１金型）ＳＵ２を備えるスパンキング金型ＳＤＭ２を使用する。下金型ＳＤ２の押圧面と上金型ＳＵ２の押圧面との間に半導体装置ＰＴ１を挟み、第１リードＬＥ１の先端部ＬＥ１ｃ、第２リードＬＥ２の曲げ部ＬＥ２ｂと先端部ＬＥ２ｃ、および第３リードＬＥ３の曲げ部ＬＥ３ｂと先端部ＬＥ３ｃを押圧する。これにより、第１リードＬＥ１の先端部ＬＥ１ｃ、第２リードＬＥ２の先端部ＬＥ２ｃ、および第３リードＬＥ３の先端部ＬＥ３ｃを揃える。
図２７、図２８、および図２９に示すように、第１リードＬＥ１の先端部ＬＥ１ｃ、第２リードＬＥ２の先端部ＬＥ２ｃ、および第３リードＬＥ３の先端部ＬＥ３ｃを押圧する下金型ＳＤ２の下金型ガイド部ＧＳＤの押圧面および上金型ＳＵ２の上金型ガイド部ＧＳＵの押圧面は、櫛歯形状となっている。
具体的には、下金型ＳＤ２の下金型ガイド部ＧＳＤの押圧面には第１方向に延びる３個の突起部（凸部）が互いに離間して設けられている。また、上金型ＳＵ２の上金型ガイド部ＧＳＵの押圧面には、下金型ＳＤ２の下金型ガイド部ＧＳＤに設けられた上記３個の突起部に対応するように、第１方向に延びる３個の溝部（凹部）が互いに離間して設けられている。
下金型ＳＤ２の突起部の幅は一定ではなく、その断面形状はテーパ形状となっている。第１リードＬＥ１の先端部ＬＥ１ａ、第２リードＬＥ２の先端部ＬＥ２ａ、および第３リードＬＥ３の先端部ＬＥ３ａが置かれる突起部の上面は平坦であるが、突起部の上面から離れるに従って突起部の幅は広くなる。突起部の上面の幅Ｗ４は、例えば第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３の断面における正面側（または背面側）の一辺の長さ（リード幅ＬＥＷ）以上、（リード幅ＬＥＷ＋（リード幅ＬＥＷ×０．１）×２）以下に設定される。例えば上記リード幅ＬＥＷが０．５ｍｍの場合、突起部の上面の幅Ｗ４は０．５ｍｍ以上、０．６（＝０．５＋（０．５×０．１）×２）ｍｍ以下に設定される。
また、上金型ＳＵ２の溝部の幅は一定ではなく、その断面形状は、下金型ＳＤ２の突起部に対応するように、テーパ形状となっている。第１リードＬＥ１の先端部ＬＥ１ａ、第２リードＬＥ２の先端部ＬＥ２ａ、および第３リードＬＥ３の先端部ＬＥ３ａを押圧する溝部の底面は平坦であるが、溝部の底面から離れるに従って溝部の幅は広くなる。溝部の底面の幅Ｗ５は、リード幅ＬＥＷよりも広く設定される。
また、下金型ＳＤ２の突起部の両側壁が成す角度θ１、および上金型ＳＵ２の溝部の両側壁が成す角度θ２は０度よりも大きく、９０度以下に設定される。
このように、上金型ＳＵ２の溝部がテーパ形状となっていることにより、前述した実施の形態１で説明したスパンキング金型ＳＤＭ１のように、溝部の側壁がその底面に対してほぼ垂直になった形状に比べて、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３の溝部への誘い込み性を向上させることができる。また、下金型ＳＤ２の突起部がテーパ形状となっていることにより、溝部と突起部とが噛み合った際、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を上金型ＳＵ２の溝部の底面へスムーズに送り込むことができる。これらの特徴は、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３の長さが長くなり、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３のそれぞれの先端部ＬＥ１ａ，ＬＥ２ａ，ＬＥ３ａのばらつき（不揃い）が大きくなってきた時に、特に効果を発揮する。
加えて、上記角度θ１およびθ２は９０度よりも小さくする方がよい。そうすることにより、第１リードＬＥ１の先端部ＬＥ１ａ、第２リードＬＥ２の先端部ＬＥ２ａ、および第３リードＬＥ３の先端部ＬＥ３ａの誘い込み効果を確保することができる。
なお、図２７、図２８、および図３０に示すように、第２リードＬＥ２の曲げ部ＬＥ２ｂおよび第３リードＬＥ３の曲げ部ＬＥ３ｂを押圧する下金型ＳＤ２の下金型固定部ＦＳＤの押圧面および上金型ＳＵ２の上金型固定部ＦＳＵの押圧面は、平坦である。
次に、前述の図２７〜図３０に示したスパンキング金型を用いて行うリード先端整列の手順を説明する。
まず、下金型ＳＤ２の下金型ガイド部ＧＳＤに設けられた３個の突起部の上面と、第１リードＬＥ１の先端部ＬＥ１ｃの背面、第２リードＬＥ２の先端部ＬＥ２ｃの背面、および第３リードＬＥ３の先端部ＬＥ３ｃの背面とをそれぞれ対向させる。また、下金型ＳＤ２の下金型固定部ＦＳＤに設けられた平坦な押圧面と、第２リードＬＥ２の曲げ部ＬＥ２ｂの背面および第３リードＬＥ３の曲げ部ＬＥ３ｂの背面とを対向させる。そして、下金型ＳＤ２の押圧面上に第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を搭載する。
次に、上金型ＳＵ２の上金型ガイド部ＧＳＵに設けられた３個の溝部の底面と、第１リードＬＥ１の先端部ＬＥ１ｃの正面、第２リードＬＥ２の先端部ＬＥ２ｃの正面、および第３リードＬＥ３の先端部ＬＥ３ｃの正面とをそれぞれ対向させる。また、上金型ＳＵ２の上金型固定部ＦＳＵに設けられた平坦な押圧面と、第２リードＬＥ２の曲げ部ＬＥ２ｂの正面および第３リードＬＥ３の曲げ部ＬＥ３ｂの正面とを対向させる。そして、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を押圧する。
このように、スパンキング金型ＳＤＭ２を使用することにより、前述した実施の形態１と同様に、第２リードＬＥ２の曲げ部ＬＥ２ｂおよび第３リードＬＥ３の曲げ部ＬＥ３ｂの加工歪を解消する（極力小さくする、キャンセルする）ことができる。これにより、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３のそれぞれの先端部ＬＥ１ｃ，ＬＥ２ｃ，ＬＥ３ｃを整列させることができ、第１リードＬＥ１の先端部ＬＥ１ｃと第２リードＬＥ２の先端部ＬＥ２ｃとのピッチ、および第１リードＬＥ１の先端部ＬＥ１ｃと第３リードＬＥ３の先端部ＬＥ３ｃとのピッチを安定化させることができる。
前述した実施の形態２では、下金型ＳＤ２の下金型ガイド部ＧＳＤの押圧面に３個の突起部が設けられ、上金型ＳＵ２の上金型ガイド部ＧＳＵの押圧面に、下金型ＳＤ２の下金型ガイド部ＧＳＤに設けられた上記３個の突起部に対応するように、３個の溝部が設けられたスパンキング金型ＳＤＭ２を用いたが、これに限定されるものではない。
例えば図３１に示すように、下金型（第２金型）ＳＤ２ａの下金型ガイド部ＧＳＤの押圧面に３個の溝部が設けられ、上金型（第１金型）ＳＵ２ａの上金型ガイド部ＧＳＵの押圧面に、下金型ＳＤ２ａの下金型ガイド部ＧＳＤに設けられた上記３個の溝部に対応するように、３個の突起部が設けられたスパンキング金型ＳＤＭ２ａを用いてもよい。
この場合、まず、下金型ＳＤ２ａの下金型ガイド部ＧＳＤに設けられた３個の溝部の底面と、第１リードＬＥ１の先端部ＬＥ１ｃの背面、第２リードＬＥ２の先端部ＬＥ２ｃの背面、および第３リードＬＥ３の先端部ＬＥ３ｃの背面とをそれぞれ対向させる。また、下金型ＳＤ２ａの下金型固定部ＦＳＤに設けられた平坦な押圧面と、第２リードＬＥ２の曲げ部ＬＥ２ｂの背面および第３リードＬＥ３の曲げ部ＬＥ３ｂの背面とを対向させる。そして、下金型ＳＤ２ａの押圧面上に第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を搭載する。
次に、上金型ＳＵ２ａの上金型ガイド部ＧＳＵに設けられた３個の突起部の上面と、第１リードＬＥ１の先端部ＬＥ１ｃの正面、第２リードＬＥ２の先端部ＬＥ２ｃの正面、および第３リードＬＥ３の先端部ＬＥ３ｃの正面とをそれぞれ対向させる。また、上金型ＳＵ２ａの上金型固定部ＦＳＵに設けられた平坦な押圧面と、第２リードＬＥ２の曲げ部ＬＥ２ｂの正面および第３リードＬＥ３の曲げ部ＬＥ３ｂの正面とを対向させる。そして、第１リードＬＥ１、第２リードＬＥ２、および第３リードＬＥ３を押圧する。
以上、説明したように、下金型ガイド部ＧＳＤの押圧面および上金型ガイド部ＧＳＵの押圧面に、突起部または溝部のいずれかを設けるかは、限定されるものではない。それぞれの場合の効果については、前述した実施の形態１において説明した通りである。
また、前述した実施の形態２では、第２リードＬＥ２の曲げ部ＬＥ２ｂおよび第３リードＬＥ３の曲げ部ＬＥ３ｂを押圧する下金型ＳＤ２，ＳＤ２ａの下金型固定部ＦＳＤおよび上金型ＳＵ２，ＳＵ２ａの上金型固定部ＦＳＵの押圧面は、平面形状としたが、これに限定されるものではない。例えば下金型ＳＤ２，ＳＤ２ａの下金型ガイド部ＧＳＤおよび上金型ＳＵ２，ＳＵ２ａの上金型ガイド部ＧＳＵの押圧面のように櫛歯形状とすることもできる。この効果についても、前述した実施の形態１において説明した通りである。
≪変形例≫
前述した実施の形態２では、複数のリードを備える半導体装置として、３端子の半導体装置を例示し、３端子の半導体装置に備わる３本のリードの先端部を成形するリード先端整列工程について説明した。ここでは、変形例として、５端子の半導体装置に備わる５本のリードの先端部を成形するリード先端整列工程について説明する。
まず、図３２（ａ）および（ｂ）を用いて、５端子の半導体装置の構造を説明する。図３２（ａ）および（ｂ）はそれぞれ５端子の半導体装置の正面図および底面図を示す。
図３２（ａ）および（ｂ）に示すように、５端子の半導体装置ＰＴ２は、半導体チップを封止する樹脂封止体ＲＳの下面から５本のリード、すなわち第１リードＬＥ１、第２リードＬＥ２、第３リードＬＥ３、第４リードＬＥ４、および第５リードＬＥ５が突き出した構造を有する。
第４リードＬＥ４および第５リードＬＥ５は互いに離間して樹脂封止体ＲＳの下面から突き出している。さらに、第４リードＬＥ４と第５リードＬＥ５との間に、第１リードＬＥ１が第４リードＬＥおよび第５リードＬＥ５とそれぞれ離間して樹脂封止体ＲＳの下面から突き出している。さらに、第１リードＬＥ１と第４リードＬＥ４との間に、第２リードＬＥ２が第１リードＬＥ１および第４リードＬＥ４とそれぞれ離間して樹脂封止体ＲＳの下面から突き出している。さらに、第１リードＬＥ１と第５リードＬＥ５との間に、第３リードＬＥ３が第１リードＬＥ１および第５リードＬＥ５とそれぞれ離間して樹脂封止体ＲＳの下面から突き出している。
従って、第１リードＬＥ１の外側に第２リードＬＥ２および第３リードＬＥ３が位置し、さらに、第２リードＬＥ２および第３リードＬＥ３の外側に第４リードＬＥ４および第５リードＬＥ５が位置している。
第１リードＬＥ１は、樹脂封止体ＲＳの下面に接する直線的形状の根元部（第１部分）ＬＥ１ａ、および根元部ＬＥ１ａと連結する直線的形状の先端部（第２部分）ＬＥ１ｃから構成される。
一方、第２リードＬＥ２は、根元部（第１部分）ＬＥ２ａと、曲げ部（第２部分）ＬＥ２ｂと、先端部（第３部分）ＬＥ２ｃとから構成され、第３リードＬＥ３は、根元部（第１部分）ＬＥ３ａと、曲げ部（第２部分）ＬＥ３ｂと、先端部（第３部分）ＬＥ３ｃとから構成される。また、第４リードＬＥ４は、根元部（第１部分）ＬＥ４ａと、曲げ部（第２部分）ＬＥ４ｂと、先端部（第３部分）ＬＥ４ｃとから構成され、第５リードＬＥ５は、根元部（第１部分）ＬＥ５ａと、曲げ部（第２部分）ＬＥ５ｂと、先端部（第３部分）ＬＥ５ｃとから構成される。
第１リードＬＥ１、第２リードＬＥ２、第３リードＬＥ３、第４リードＬＥ４、および第５リードＬＥ５の断面形状は四角形である。以下の説明においては、第１リードＬＥ１、第２リードＬＥ２、第３リードＬＥ３、第４リードＬＥ４、および第５リードＬＥ５の各面を正面（第１面）、背面（第２面）、側面（第３面）、および底面（第４面）と言う。正面は図３２（ｂ）に符号Ｆ示す面、背面は図３２（ｂ）に符号Ｒで示す面（正面の反対側の面）、側面は図３２（ａ）および（ｂ）に符号Ｓで示す面、底面は図３２（ａ）に符号Ｂで示す面である。
第１リードＬＥ１、第２リードＬＥ２、第３リードＬＥ３、第４リードＬＥ４、および第５リードＬＥ５を断面で見たときの正面側および背面側の一辺の長さ（リード幅）は、第１リードＬＥ１、第２リードＬＥ２、第３リードＬＥ３、第４リードＬＥ４、および第５リードＬＥ５を断面で見たときの側面側の一辺の長さ（リード厚さ（奥行））よりも長い。例えば第１リードＬＥ１、第２リードＬＥ２、第３リードＬＥ３、第４リードＬＥ４、および第５リードＬＥ５を断面で見たときの正面側および背面側の一辺の長さ（リード幅）は、０．５ｍｍである。また、例えば第１リードＬＥ１、第２リードＬＥ２、第３リードＬＥ３、第４リードＬＥ４、および第５リードＬＥ５を断面で見たときの側面側の一辺の長さ（リード厚さ）は、０．４ｍｍである。
樹脂封止体ＲＳの下面から突き出た第１リードＬＥ１の長さは、第１リードＬＥ１が延びる方向における樹脂封止体ＲＳの長さの２倍以上である。例えば樹脂封止体ＲＳの下面から突き出た第１リードＬＥ１のリード長さＬ１は１２．５ｍｍであり、第１リードＬＥ１が延びる方向における樹脂封止体ＲＳの封止体長さＬ２は５．０ｍｍである。
前述した３端子の半導体装置ＰＴ１と同様に、スパンキング金型を用いて５端子の半導体装置に備わる第１リードＬＥ１、第２リードＬＥ２、第３リードＬＥ３、第４リードＬＥ４、および第５リードＬＥ５のそれぞれの先端部ＬＥ１ｃ，ＬＥ２ｃ，ＬＥ３ｃ，ＬＥ４ｃ，およびＬＥ５ｃを整列させる。
次に、５端子の半導体装置ＰＴ２の一製造過程であるリード先端整列工程において使用するスパンキング金型について図３３〜図３７を用いて説明する。図３３はリード先端整列工程におけるスパンキング金型の下金型および半導体装置を示す要部平面図、図３４はリード先端整列工程におけるスパンキング金型の上金型および半導体装置を、上金型を透かして示す要部平面図、図３５はリード先端整列工程におけるスパンキング金型に押圧された各リードの先端部を示す要部断面図、図３６はリード先端整列工程におけるスパンキング金型に押圧された各リードの曲げ部を示す要部断面図である。図３７はリード先端整列工程におけるスパンキング金型に押圧された各リードの曲げ部の他の例を示す要部平面図である。
図３３に示す下金型（第２金型）ＳＤ３および図３４に示す上金型（第１金型）ＳＵ３を備えるスパンキング金型ＳＤＭ３を使用する。下金型ＳＤ３と上金型ＳＵ３との間に半導体装置ＰＴ２を挟み、第１リードＬＥ１の先端部ＬＥ１ｃ、第２リードＬＥ２の曲げ部ＬＥ２ｂと先端部ＬＥ２ｃ、第３リードＬＥ３の曲げ部ＬＥ３ｂと先端部ＬＥ３ｃ、第４リードＬＥ４の曲げ部ＬＥ４ｂと先端部ＬＥ４ｃ、および第５リードＬＥ５の曲げ部ＬＥ５ｂと先端部ＬＥ５ｃを押圧する。これにより、第１リードＬＥ１の先端部ＬＥ１ｃ、第２リードＬＥ２の先端部ＬＥ２ｃ、第３リードＬＥ３の先端部ＬＥ３ｃ、第４リードＬＥ４の先端部ＬＥ４ｃ、および第５リードＬＥ５の先端部ＬＥ５ｃを揃える。
図３３、図３４、および図３５に示すように、下金型ＳＤ３の下金型ガイド部ＧＳＤの押圧面には第１方向に延びる５個の突起部（凸部）が互いに離間して設けられている。また、上金型ＳＵ３の上金型ガイド部ＧＳＵの押圧面には、下金型ＳＤ３の下金型ガイド部ＧＳＤに設けられた上記５個の突起部に対応するように、第１方向に延びる５個の溝部（凹部）が互いに離間して設けられている。
下金型ＳＤ３の突起部の断面形状はテーパ形状となっており、上金型ＳＵ３の溝部の断面形状は、下金型ＳＤ３の突起部に対応するように、テーパ形状となっている。突起部の上面の幅Ｗ６は、例えば第１リードＬＥ１、第２リードＬＥ２、第３リードＬＥ３、第４リードＬＥ４、および第５リードＬＥ５の断面における正面側（または背面側）の一辺の長さ（リード幅ＬＥＷ）以上、（リード幅ＬＥＷ＋（リード幅ＬＥＷ×０．１）×２）以下に設定される。溝部の底面の幅Ｗ７は、リード幅ＬＥＷよりも広く設定される。また、下金型ＳＤ３の突起部の両側壁が成す角度θ３、および上金型ＳＵ３の溝部の両側壁が成す角度θ４は０度よりも大きく、９０度以下に設定される。
一方、図３３、図３４、および図３６に示すように、第２リードＬＥ２の曲げ部ＬＥ２ｂ、第３リードＬＥ３の曲げ部ＬＥ３ｂ、第４リードＬＥ４の曲げ部ＬＥ４ｂ、および第５リードＬＥ５の曲げ部ＬＥ５ｂを押圧する下金型ＳＤ３の下金型固定部ＦＳＤの押圧面および上金型ＳＵ３の上金型固定部ＦＳＵの押圧面は、平坦である。
このように、５端子の半導体装置においても、３端子の半導体装置と同様に、第２リードＬＥ２、第３リードＬＥ３、第４リードＬＥ４、および第５リードＬＥ５のそれぞれの曲げ部ＬＥ２ｂ，ＬＥ３ｂ，ＬＥ４ｂ，ＬＥ５ｂの加工歪を解消する（極力小さくする、キャンセルする）ことができる。これにより、第１リードＬＥ１、第２リードＬＥ２、第３リードＬＥ３、第４リードＬＥ４、および第５リードＬＥ５のそれぞれの先端部ＬＥ１ｃ，ＬＥ２ｃ，ＬＥ３ｃ，ＬＥ４ｃ，ＬＥ５ｃを整列させることができる。その結果、第１リードＬＥ１の先端部ＬＥ１ｃと第２リードＬＥ２の先端部ＬＥ２ｃとのピッチ、第２リードＬＥ２の先端部ＬＥ２ｃと第４リードＬＥ４の先端部ＬＥ４ｃとのピッチ、第１リードＬＥ１の先端部ＬＥ１ｃと第３リードＬＥ３の先端部ＬＥ３ｃとのピッチ、および第３リードＬＥ３の先端部ＬＥ３ｃと第５リードＬＥ５の先端部ＬＥ５ｃとのピッチを安定化させることができる。
前述した実施の形態２の変形例では、下金型ＳＤ３の下金型ガイド部ＧＳＤの押圧面に５個の突起部が設けられ、上金型ＳＵ３の上金型ガイド部ＧＳＵの押圧面に、下金型ＳＤ３の下金型ガイド部ＧＳＤに設けられた上記５個の突起部に対応するように、５個の溝部が設けられたスパンキング金型ＳＤＭ３を用いたが、これに限定されるものではない。
例えば図３７に示すように、下金型（第２金型）ＳＤ３ａの下金型ガイド部ＧＳＤの押圧面に５個の溝部が設けられ、上金型（第１金型）ＳＵ３ａの上金型ガイド部ＧＳＵの押圧面に、下金型ＳＤ３ａの下金型ガイド部ＧＳＤに設けられた上記５個の溝部に対応するように、５個の突起部が設けられたスパンキング金型ＳＤＭ３ａを用いてもよい。
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
例えば、前述したＭＯＳＦＥＴは、そのゲート絶縁膜が酸化シリコン（ＳｉＯ２等）膜からなる構造の電界効果トランジスタであるが、これに限定されるものではなく、ゲート絶縁膜が酸化シリコン膜以外の絶縁膜からなる構造の電界効果トランジスタ（ＭＩＳＦＥＴ（Metal Insulator Semiconductor Field Effect Transistor））を除外するものではない。
ＡＧ めっき膜
Ｂ 底面（第４面）
ＣＯ コレット
Ｆ 正面（第１面）
ＦＤ１ 第１曲げダイ
ＦＤ２ 第２曲げダイ
ＦＳＤ 下金型固定部（第２固定部）
ＦＳＵ 上金型固定部（第１固定部）
ＦＰ１ 第１曲げパンチ
ＦＰ２ 第２曲げパンチ
ＧＳＤ 下金型ガイド部（第２ガイド部）
ＧＳＵ 上金型ガイド部（第１ガイド部）
Ｌ１ リード長さ
Ｌ２ 封止体長さ
ＬＥ１ 第１リード
ＬＥ２ 第２リード
ＬＥ３ 第３リード
ＬＥ４ 第４リード
ＬＥ５ 第５リード
ＬＥ１ａ，ＬＥ２ａ，ＬＥ３ａ，ＬＥ４ａ，ＬＥ５ａ 根元部（第１部分）
ＬＥ２ｂ，ＬＥ３ｂ，ＬＥ４ｂ，ＬＥ５ｂ 曲げ部（第２部分）
ＬＥ１ｃ，ＬＥ２ｃ，ＬＥ３ｃ，ＬＥ４ｃ，ＬＥ５ｃ 先端部（第３部分）
ＬＥＷ リード幅
ＬＥＴ リード厚さ（奥行き）
ＬＦ リードフレーム（配線部材）
ＬＦＨ 保持部
Ｐ１，Ｐ２ ピッチ
ＰＴ０，ＰＴ１，ＰＴ２ 半導体装置
Ｒ 背面（第２面）
ＲＳ 樹脂封止体（封止体）
Ｓ 側面（第３面）
ＳＣ 半導体チップ
ＳＣＢ チップ搭載部
ＳＤ０，ＳＤ１，ＳＤ２，ＳＤ３ 下金型（第２金型）
ＳＤ１ａ，ＳＤ２ａ，ＳＤ３ａ 下金型（第２金型）
ＳＤＭ０，ＳＤＭ１，ＳＤＭ２，ＳＤＭ３ スパンキング金型
ＳＤＭ１ａ，ＳＤＭ２ａ，ＳＤＭ３ａ スパンキング金型
ＳＵ０，ＳＵ１，ＳＵ２，ＳＵ３， 上金型（第１金型）
ＳＵ１ａ，ＳＵ２ａ，ＳＵ３ａ 上金型（第１金型）
ＴＢ タイバー
Ｗ１ 突起部の幅
Ｗ２ 溝部の幅
Ｗ４，Ｗ６ 突起部の上面の幅
Ｗ５，Ｗ７ 溝部の底面の幅
ＷＧ，ＷＳ ワイヤ（導電性部材）
θ１，θ２，θ３，θ４ 角度

Claims (12)

  1. 以下の工程を含む半導体装置の製造方法：
    （ａ）表面、および前記表面と反対側の裏面を有する半導体チップを準備する工程；
    （ｂ）第１面、および前記第１面と反対側の第２面を有し、さらに、チップ搭載部、第１リード、および前記第１リードと離間して配置された第２リードを有し、前記第１リードの一端および前記第２リードの一端が保持部により連結保持され、前記第１リードの他端が前記チップ搭載部と連結したリードフレームを準備する工程；
    （ｃ）前記チップ搭載部の前記第１面と前記半導体チップの前記裏面とを対向させて、前記チップ搭載部の前記第１面上に、前記半導体チップを搭載する工程；
    （ｄ）前記半導体チップの前記表面に形成された表面電極と前記第２リードの前記第１面とを電気的に接続する工程；
    （ｅ）前記半導体チップ、前記チップ搭載部、前記第１リードの一部、および前記第２リードの一部を樹脂で封止することにより、樹脂封止体を形成する工程；
    （ｆ）前記保持部から、前記第１リードおよび前記第２リードを分離する工程；
    （ｇ）前記樹脂封止体から突き出た前記第２リードの一部を前記第１リードから離れる方向に成形する工程；
    （ｈ）前記樹脂封止体から突き出た前記第１リードの先端部および前記樹脂封止体から突き出た前記第２リードの先端部を揃える工程、
    さらに、前記（ｇ）工程では、
    前記第２リードが第１部分、一端が前記第１部分と連結し、他端が前記第１部分よりも前記第１リードから離れて位置する第２部分、および前記第２部分の他端と連結する第３部分を有するように、前記第２リードは成形され、
    さらに、前記（ｈ）工程では、
    前記第２リードの前記第２部分の前記第１面、および前記第２部分の前記第２面を金型で押圧する。
  2. 請求項１記載の半導体装置の製造方法において、
    前記金型は、前記第２リードの前記第１面を押圧する第１金型と、前記第２リードの前記第２面を押圧する第２金型とを有し、
    前記第１金型には、前記第２リードの前記第２部分を押圧する第１固定部と、前記第２リードの前記第３部分を押圧する第１ガイド部とを有し、
    前記第２金型には、前記第２リードの前記第２部分を押圧する第２固定部と、前記第２リードの前記第３部分を押圧する第２ガイド部とを有し、
    前記第２金型の前記第２ガイド部の押圧面には、第１方向に延びる突起部が設けられ、
    前記第１金型の前記第１ガイド部の押圧面には、前記突起部に対応して、前記第１方向に延びる溝部が設けられており、
    さらに、前記（ｈ）工程では、
    前記第１金型に設けられた前記溝部の底面で、前記第２リードの前記第３部分の前記第１面を押圧し、
    前記第２金型に設けられた前記突起部の上面で、前記第２リードの前記第３部分の前記第２面を押圧する。
  3. 請求項２記載の半導体装置の製造方法において、
    前記第１金型の前記第１固定部の押圧面は平坦であり、前記第２金型の前記第２固定部の押圧面は平坦である。
  4. 請求項２記載の半導体装置の製造方法において、
    前記第２金型に設けられた前記突起部の上面の前記第１方向と直交する第２方向の幅は、前記第２リードのリード幅以上であり、（前記第２リードの前記リード幅＋（前記第２リードの前記リード幅×０．１）×２）以下である。
  5. 請求項２記載の半導体装置の製造方法において、
    前記第１方向と直交する第２方向に沿った断面では、前記第２金型に設けられた前記突起部の断面形状はテーパ形状であり、前記突起部の上面の前記第２方向の幅は、前記突起部の他の部分の前記第２方向の幅よりも小さい。
  6. 請求項２記載の半導体装置の製造方法において、
    前記第１金型に設けられた前記溝部の底面の前記第１方向と直交する第２方向の幅は、前記第２リードのリード幅よりも大きい。
  7. 請求項２記載の半導体装置の製造方法において、
    前記第１方向と直交する第２方向に沿った断面では、前記第１金型に設けられた前記溝部の断面形状はテーパ形状であり、前記溝部の底面の前記第２方向の幅は、前記溝部の他の部分の前記第２方向の幅よりも小さい。
  8. 請求項１記載の半導体装置の製造方法において、
    前記第２リードの断面形状は四角形である。
  9. 請求項８記載の半導体装置の製造方法において、
    前記第２リードのリード幅は前記第２リードのリード厚さよりも大きい。
  10. 請求項１記載の半導体装置の製造方法において、
    前記第１リードの長さは、前記第１リードが延びる方向における前記樹脂封止体の長さの２倍以上である。
  11. 請求項１記載の半導体装置の製造方法において、
    前記半導体チップには、ソース、ドレイン、およびゲートから構成されるパワーＭＯＳＦＥＴが形成されており、
    前記第１リードは、前記半導体チップの前記裏面に形成された裏面電極を介して、前記パワーＭＯＳＦＥＴの前記ドレインと電気的に接続し、
    前記第２リードは、前記半導体チップの前記表面に形成された前記表面電極および導電性部材を介して、前記パワーＭＯＳＦＥＴの前記ソースまたは前記ゲートと電気的に接続されている。
  12. 請求項１記載の半導体装置の製造方法において、
    前記（ｄ）工程では、前記半導体チップの前記表面電極と前記第２リードの前記第１面とをワイヤにより電気的に接続する。
JP2012062149A 2012-03-19 2012-03-19 半導体装置の製造方法 Active JP5851897B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012062149A JP5851897B2 (ja) 2012-03-19 2012-03-19 半導体装置の製造方法
US13/795,374 US8975119B2 (en) 2012-03-19 2013-03-12 Manufacturing method of semiconductor device
TW102108716A TWI559415B (zh) 2012-03-19 2013-03-12 半導體裝置之製造方法
CN201310103147.9A CN103325699B (zh) 2012-03-19 2013-03-18 半导体器件的制造方法
KR1020130029305A KR102052459B1 (ko) 2012-03-19 2013-03-19 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012062149A JP5851897B2 (ja) 2012-03-19 2012-03-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2013197276A true JP2013197276A (ja) 2013-09-30
JP5851897B2 JP5851897B2 (ja) 2016-02-03

Family

ID=49158006

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012062149A Active JP5851897B2 (ja) 2012-03-19 2012-03-19 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US8975119B2 (ja)
JP (1) JP5851897B2 (ja)
KR (1) KR102052459B1 (ja)
CN (1) CN103325699B (ja)
TW (1) TWI559415B (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092112A (ja) * 2018-12-03 2020-06-11 株式会社デンソー 電子回路および電子回路の接合方法
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8859339B2 (en) * 2008-07-09 2014-10-14 Freescale Semiconductor, Inc. Mold chase
CN103779287B (zh) * 2014-02-11 2016-10-12 扬州江新电子有限公司 超薄微型贴片微功耗声控传感器用封装芯片及其封装方法
JP6901318B2 (ja) * 2017-05-19 2021-07-14 株式会社三井ハイテック リードフレームの製造方法および製造装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50141565U (ja) * 1974-05-10 1975-11-21
JPS5987152U (ja) * 1982-11-30 1984-06-13 三菱電機株式会社 半導体装置用フレ−ム

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62237717A (ja) 1986-04-07 1987-10-17 日本電気株式会社 リ−ドフオ−ミング機
JPH0846106A (ja) 1994-08-02 1996-02-16 Masahiro Nishio 半導体素子の外部端子取付構造
TW467401U (en) * 1997-03-21 2001-12-01 Rohm Co Ltd Lead frame and the semiconductor device utilizing the lead frame
JP2000188366A (ja) * 1998-12-24 2000-07-04 Hitachi Ltd 半導体装置
KR100857161B1 (ko) * 2001-01-31 2008-09-05 가부시키가이샤 히타치세이사쿠쇼 반도체장치 및 그 제조방법
JP3868777B2 (ja) * 2001-09-11 2007-01-17 株式会社東芝 半導体装置
JP2003197663A (ja) * 2001-12-28 2003-07-11 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP4095827B2 (ja) * 2002-05-10 2008-06-04 株式会社ルネサステクノロジ 半導体装置
JP2004063688A (ja) * 2002-07-26 2004-02-26 Mitsubishi Electric Corp 半導体装置及び半導体アセンブリモジュール
TWI338358B (en) * 2003-11-19 2011-03-01 Rohm Co Ltd Method of fabricating lead frame and method of fabricating semiconductor device using the same, and lead frame and semiconductor device using the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50141565U (ja) * 1974-05-10 1975-11-21
JPS5987152U (ja) * 1982-11-30 1984-06-13 三菱電機株式会社 半導体装置用フレ−ム

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092112A (ja) * 2018-12-03 2020-06-11 株式会社デンソー 電子回路および電子回路の接合方法
JP7103193B2 (ja) 2018-12-03 2022-07-20 株式会社デンソー 電子回路および電子回路の接合方法
US20230268312A1 (en) * 2022-02-18 2023-08-24 Bae Systems Information And Electronic Systems Integration Inc. Soft touch eutectic solder pressure pad

Also Published As

Publication number Publication date
JP5851897B2 (ja) 2016-02-03
TWI559415B (zh) 2016-11-21
US8975119B2 (en) 2015-03-10
CN103325699A (zh) 2013-09-25
US20130244381A1 (en) 2013-09-19
TW201344816A (zh) 2013-11-01
CN103325699B (zh) 2017-04-19
KR20130106327A (ko) 2013-09-27
KR102052459B1 (ko) 2019-12-05

Similar Documents

Publication Publication Date Title
US9171761B2 (en) Resin sealing type semiconductor device and method of manufacturing the same, and lead frame
US7410834B2 (en) Method of manufacturing a semiconductor device
US9363901B2 (en) Making a plurality of integrated circuit packages
TWI531016B (zh) Semiconductor device and manufacturing method thereof
JP5851897B2 (ja) 半導体装置の製造方法
JPH05144992A (ja) 半導体装置およびその製造方法ならびにその製造に使用されるリードフレームおよびその製造方法
KR20140032889A (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP2006202976A (ja) 樹脂封止型半導体装置およびリードフレーム
CN106981471B (zh) 引线框组合件
US8829685B2 (en) Circuit device having funnel shaped lead and method for manufacturing the same
JP2013143519A (ja) 接続子および樹脂封止型半導体装置
US10840171B2 (en) Integrated circuit package including inward bent leads
US20110062569A1 (en) Semiconductor device package with down-set leads
US20190252256A1 (en) Non-leaded device singulation
JP2001135767A (ja) 半導体装置およびその製造方法
JP2630686B2 (ja) 電子部品製造用フレーム、およびこれを用いた電子部品製造方法、ならびにこの製造方法により製造された電子部品
JP2009152324A (ja) 半導体装置の製造方法
JP6620037B2 (ja) 半導体パッケージ及びその製造方法
CN107919339B (zh) 具有高密度引线阵列的半导体装置及引线框架
JP2007294637A (ja) 半導体装置の製造方法
JP2020009996A (ja) リードフレームおよび半導体装置
JP2005032876A (ja) リードフレーム
JPH08316397A (ja) 半導体装置およびその製造方法
JPS63156346A (ja) リ−ドフレ−ム
JP2003297997A (ja) リードフレーム及び同リードフレームを用いた半導体装置並びにその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140814

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20151117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20151203

R150 Certificate of patent or registration of utility model

Ref document number: 5851897

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150