JP7103193B2 - 電子回路および電子回路の接合方法 - Google Patents
電子回路および電子回路の接合方法 Download PDFInfo
- Publication number
- JP7103193B2 JP7103193B2 JP2018226460A JP2018226460A JP7103193B2 JP 7103193 B2 JP7103193 B2 JP 7103193B2 JP 2018226460 A JP2018226460 A JP 2018226460A JP 2018226460 A JP2018226460 A JP 2018226460A JP 7103193 B2 JP7103193 B2 JP 7103193B2
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- chip element
- gap
- electronic circuit
- groove portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
本開示の一形態によれば、電子回路(10、10a~10g)が提供される。この電子回路は、集積回路(20、20g)と;前記集積回路に自身の一端(71、73)が接続されて互いに隣り合って延設された第1端子(30、30a~30g)および第2端子(40、40a~40g)と;前記第1端子と前記第2端子との対向方向(OD)に沿った前記第1端子と前記第2端子との隙間に自身の少なくとも一部が挿入され、導電性接合部材(90)により前記第1端子と前記第2端子とにそれぞれ接合されたチップ素子(80)と;を備え、前記導電性接合部材は、前記第1端子および前記第2端子と前記チップ素子とを接合する前の状態において流動性を有し;前記第1端子の表面には、前記導電性接合部材を前記チップ素子と接合される第1接合部へと誘導するために傾斜した第1スロープ部(33)が形成され;前記第2端子の表面には、前記導電性接合部材を前記チップ素子と接合される第2接合部へと誘導するために傾斜した第2スロープ部(43)が形成されている。
本開示の他の形態によれば、電子回路(10、10a~10g)が提供される。この電子回路は、集積回路(20、20g)と;前記集積回路に自身の一端(71、73)が接続されて互いに隣り合って延設された第1端子(30、30a~30g)および第2端子(40、40a~40g)と;前記第1端子と前記第2端子との対向方向(OD)に沿った前記第1端子と前記第2端子との隙間に自身の少なくとも一部が挿入され、導電性接合部材(90)により前記第1端子と前記第2端子とにそれぞれ接合されたチップ素子(80)と;を備え、前記第1端子には、前記チップ素子と接合された第1接合部(36)に対応して前記チップ素子の一部を収容する第1溝部(31、31a~31d)が形成され;前記第2端子には、前記チップ素子と接合された第2接合部(46)に対応して前記チップ素子の一部を収容する第2溝部(41、41a~41d)が形成され;前記チップ素子の少なくとも一部は、前記対向方向に沿った前記第1溝部と前記第2溝部との隙間である溝間隙間(C1、C1a~C1d)の少なくとも一部に挿入され;前記第1端子と前記第2端子とは、少なくとも前記第1溝部および前記第2溝部が形成された部分において互いに平行であり;前記溝間隙間は、前記対向方向に沿った第1隙間長さ(L1)が前記対向方向に沿った前記チップ素子の長さである第1素子長さ(LT1)よりも長く前記第1端子および前記第2端子の表面から連続する第1大隙間部(B1、B1b)と、前記第1隙間長さが前記第1素子長さ以下であり前記第1大隙間部に連なる第1小隙間部(S1、S1b)とにより形成され;前記チップ素子の少なくとも一部は、前記第1大隙間部に挿入され;前記第1隙間長さは、前記第1大隙間部と前記第1小隙間部とに亘って前記第1大隙間部から前記第1小隙間部に向かうにつれて次第に縮小している。
A-1.装置構成:
図1に示す第1実施形態の電子回路10は、図示しない車両用のスロットル装置の内部に配置され、スロットル開度を検出するセンサとして機能する。スロットル装置は、回転式のバルブにより構成され、図示しない内燃機関の吸入空気量を調整する。電子回路10は、スロットル装置のバルブの回転軸と一体となって回転する互いに向かい合う1組の磁石の間に配置されている。電子回路10は、集積回路20と、端子群60と、チップ素子80とを備える。
図5に示す電子回路10の接合方法では、第1チップ素子81と第2チップ素子82とのうち、第1チップ素子81の接合方法を代表して説明する。第2チップ素子82の接合方法は、第1チップ素子81の接合方法と同様であるため、その説明および図示を省略する。
図7に示す比較例の電子回路110では、集積回路120において同じ面から互いに平行に延設された端子群160としての電源リード130と接地リード140と信号リード150とを備える。電源リード130には、接地リード140側に向かって突出する第1ランド部131が形成されている。接地リード140には、電源リード130側に向かって突出する第2ランド部141と、信号リード150側に向かって突出する第3ランド部147とが形成されている。信号リード150には、接地リード140側に向かって突出する第4ランド部157が形成されている。第1ランド部131と第2ランド部141とは、対向方向ODに対向し、第3ランド部147と第4ランド部157とは、対向方向ODに対向している。第1ランド部131と第2ランド部141との間の対向方向ODに沿った隙間の長さ(以下、「ランド隙間長さL3」とも呼ぶ)は、電源リード130と接地リード140との隙間の対向方向ODに沿った長さ(以下、「端子間長さL4」とも呼ぶ)よりも小さい。同様に、第3ランド部147と第4ランド部157とのランド隙間長さL3は、端子間長さL4よりも小さい。
図12に示す第2実施形態の電子回路10の接合方法は、工程P220~P240に代えて工程P225~P245が実行される点において、第1実施形態の電子回路10の接合方法と異なる。その他の構成は、第1実施形態と同じであるので、同一の構成には同一の符号を付し、それらの詳細な説明を省略する。なお、以下の説明では、第1チップ素子81と第2チップ素子82とのうち、第1チップ素子81の接合方法を代表して説明する。第2チップ素子82の接合方法は、第1チップ素子81の接合方法と同様であるため、その説明および図示を省略する。
図14および図15に示す第3実施形態の電子回路10aは、端子群60に代えて端子群60aを備える点において、第1実施形態の電子回路10と異なる。より具体的には、溝部31a、41a、47a、57aの形状において、第1実施形態の電子回路10と異なる。その他の構成は、第1実施形態と同じであるので、同一の構成には同一の符号を付し、それらの詳細な説明を省略する。なお、図15では、溝間隙間C1aに挿入される前の状態の第1チップ素子81を破線で示している。
図16および図17に示す第4実施形態の電子回路10bは、端子群60aに代えて端子群60bを備える点において、第2実施形態の電子回路10aと異なる。より具体的には、溝部31b、41b、47b、57bの形状において、第2実施形態の電子回路10aと異なる。その他の構成は、第2実施形態と同じであるので、同一の構成には同一の符号を付し、それらの詳細な説明を省略する。なお、図17では、溝間隙間C1bに挿入される前の状態の第1チップ素子81を破線で示している。
図18~図20に示す第5実施形態の電子回路10cは、端子群60aに代えて端子群60cを備える点において、第3実施形態の電子回路10aと異なる。より具体的には、溝部31c、41c、47c、57cの形状において、第3実施形態の電子回路10aと異なる。その他の構成は、第3実施形態と同じであるので、同一の構成には同一の符号を付し、それらの詳細な説明を省略する。
図21および図22に示す第6実施形態の電子回路10dは、端子群60に代えて端子群60dを備える点において、第1実施形態の電子回路10と異なる。より具体的には、溝部31d、41d、47d、57dの形状において、第1実施形態の電子回路10と異なる。その他の構成は、第1実施形態と同じであるので、同一の構成には同一の符号を付し、それらの詳細な説明を省略する。
図23~図25に示す第7実施形態の電子回路10eは、端子群60に代えて端子群60eを備える点において、第1実施形態の電子回路10と異なる。その他の構成は、第1実施形態と同じであるので、同一の構成には同一の符号を付し、それらの詳細な説明を省略する。
図26に示す第8実施形態の電子回路10fは、端子群60に代えて端子群60fを備える点において、第1実施形態の電子回路10と異なる。その他の構成は、第1実施形態と同じであるので、同一の構成には同一の符号を付し、それらの詳細な説明を省略する。図26では、鉛直方向VDを含む面であって延設方向EDと平行な面に沿って第1チップ素子81を切断した断面を示している。なお、端子群60fには、第1実施形態の端子群60と同様に溝部が形成されている。
図27に示す第9実施形態の電子回路10gは、集積回路20に代えて集積回路20gを備える点と、端子群60に代えて端子群60gを備える点とにおいて、第1実施形態の電子回路10と異なる。その他の構成は、第1実施形態と同じであるので、同一の構成には同一の符号を付し、それらの詳細な説明を省略する。
(1)上記各実施形態において、チップ素子80は、はんだ90により端子群60、60a~60gに接合されていたが、はんだ90に限らず、銀ペーストや接着剤等、加熱により流動性を有する任意の導電性接合部材により接合されてもよい。また、導電性接着テープ等、流動性を有さない任意の導電性接合部材により接合されてもよい。このような構成によっても、上記各実施形態と同様な効果が得られる。
Claims (12)
- 電子回路(10、10a~10g)であって、
集積回路(20、20g)と、
前記集積回路に自身の一端(71、73)が接続されて互いに隣り合って延設された第1端子(30、30a~30g)および第2端子(40、40a~40g)と、
前記第1端子と前記第2端子との対向方向(OD)に沿った前記第1端子と前記第2端子との隙間に自身の少なくとも一部が挿入され、導電性接合部材(90)により前記第1端子と前記第2端子とにそれぞれ接合されたチップ素子(80)と、
を備え、
前記導電性接合部材は、前記第1端子および前記第2端子と前記チップ素子とを接合する前の状態において流動性を有し、
前記第1端子の表面には、前記導電性接合部材を前記チップ素子と接合される第1接合部へと誘導するために傾斜した第1スロープ部(33)が形成され、
前記第2端子の表面には、前記導電性接合部材を前記チップ素子と接合される第2接合部へと誘導するために傾斜した第2スロープ部(43)が形成されている、
電子回路。 - 請求項1に記載の電子回路において、
前記第1端子には、前記チップ素子と接合された第1接合部(36)に対応して前記チップ素子の一部を収容する第1溝部(31、31a~31d)が形成され、
前記第2端子には、前記チップ素子と接合された第2接合部(46)に対応して前記チップ素子の一部を収容する第2溝部(41、41a~41d)が形成され、
前記チップ素子の少なくとも一部は、前記対向方向に沿った前記第1溝部と前記第2溝部との隙間である溝間隙間(C1、C1a~C1d)の少なくとも一部に挿入されている、
電子回路。 - 請求項2に記載の電子回路において、
前記第1端子と前記第2端子とは、少なくとも前記第1溝部および前記第2溝部が形成された部分において互いに平行であり、
前記溝間隙間は、前記対向方向に沿った第1隙間長さ(L1)が前記対向方向に沿った前記チップ素子の長さである第1素子長さ(LT1)よりも長く前記第1端子および前記第2端子の表面から連続する第1大隙間部(B1、B1b)と、前記第1隙間長さが前記第1素子長さ以下であり前記第1大隙間部に連なる第1小隙間部(S1、S1b)とにより形成され、
前記チップ素子の少なくとも一部は、前記第1大隙間部に挿入されている、
電子回路。 - 請求項3に記載の電子回路において、
前記第1隙間長さは、前記第1大隙間部と前記第1小隙間部とに亘って前記第1大隙間部から前記第1小隙間部に向かうにつれて次第に縮小している、
電子回路。 - 請求項3に記載の電子回路において、
前記第1溝部には、前記第2溝部に向かって突出する第1突出部(32)が形成され、
前記第2溝部には、前記第1溝部に向かって突出する第2突出部(42)が形成され、
前記第1小隙間部は、前記対向方向に沿った前記第1突出部と前記第2突出部との隙間により形成されている、
電子回路。 - 請求項2に記載の電子回路において、
前記第1端子と前記第2端子とは、少なくとも前記第1溝部および前記第2溝部が形成された部分において互いに平行であり、
前記溝間隙間は、
前記第1溝部および前記第2溝部が形成された部分における前記第1端子と前記第2端子との延設方向(ED)であって前記対向方向に垂直な延設方向に沿った第2隙間長さ(L5)が前記延設方向に沿った前記チップ素子の長さである第2素子長さ(LT2)よりも大きく前記第1端子および前記第2端子の表面から連続する第2大隙間部と、
前記第2隙間長さが前記第2素子長さ以下であり前記第2大隙間部に連なる第2小隙間部と
により形成され、
前記チップ素子の少なくとも一部は、前記第2大隙間部に挿入されている、
電子回路。 - 請求項2に記載の電子回路において、
前記第1端子と前記第2端子とは、少なくとも前記第1溝部および前記第2溝部が形成された部分において互いに平行であり、
前記第1溝部と前記第2溝部とは、前記第1溝部および前記第2溝部が形成された部分における前記第1端子と前記第2端子との延設方向であって前記対向方向に垂直な延設方向と、前記対向方向と、に沿った断面において、互いに離れる方向に窪んだ円弧状の断面視形状をそれぞれ有し、
前記第1溝部と前記第2溝部とは、前記断面において、前記チップ素子の曲率半径とは異なる曲率半径を有する部分をそれぞれ含む、
電子回路。 - 電子回路(10、10a~10g)であって、
集積回路(20、20g)と、
前記集積回路に自身の一端(71、73)が接続されて互いに隣り合って延設された第1端子(30、30a~30g)および第2端子(40、40a~40g)と、
前記第1端子と前記第2端子との対向方向(OD)に沿った前記第1端子と前記第2端子との隙間に自身の少なくとも一部が挿入され、導電性接合部材(90)により前記第1端子と前記第2端子とにそれぞれ接合されたチップ素子(80)と、
を備え、
前記第1端子には、前記チップ素子と接合された第1接合部(36)に対応して前記チップ素子の一部を収容する第1溝部(31、31a~31d)が形成され、
前記第2端子には、前記チップ素子と接合された第2接合部(46)に対応して前記チップ素子の一部を収容する第2溝部(41、41a~41d)が形成され、
前記チップ素子の少なくとも一部は、前記対向方向に沿った前記第1溝部と前記第2溝部との隙間である溝間隙間(C1、C1a~C1d)の少なくとも一部に挿入され、
前記第1端子と前記第2端子とは、少なくとも前記第1溝部および前記第2溝部が形成された部分において互いに平行であり、
前記溝間隙間は、前記対向方向に沿った第1隙間長さ(L1)が前記対向方向に沿った前記チップ素子の長さである第1素子長さ(LT1)よりも長く前記第1端子および前記第2端子の表面から連続する第1大隙間部(B1、B1b)と、前記第1隙間長さが前記第1素子長さ以下であり前記第1大隙間部に連なる第1小隙間部(S1、S1b)とにより形成され、
前記チップ素子の少なくとも一部は、前記第1大隙間部に挿入され、
前記第1隙間長さは、前記第1大隙間部と前記第1小隙間部とに亘って前記第1大隙間部から前記第1小隙間部に向かうにつれて次第に縮小している、
電子回路。 - 請求項1から請求項8までのいずれか一項に記載の電子回路において、
前記第1端子と前記第2端子とのうちの少なくとも一方は、前記チップ素子と接合された接合部よりも前記一端側と、前記一端側とは反対側と、のうちの少なくとも一方に、曲がって形成された第1曲げ部(35)を有する、
電子回路。 - 請求項1から請求項9までのいずれか一項に記載の電子回路において、
前記第1端子と前記第2端子とのうちの少なくとも一方は、前記チップ素子と接合された接合部よりも前記一端側に、前記一端側に向かうにつれて前記第1端子と前記第2端子とのうちの他方に近付くように曲がって形成された第2曲げ部(39)を有する、
電子回路。 - 電子回路(10、10a~10g)の接合方法であって、
チップ素子(80)と、
第1端子(30、30a~30g)の一端(71)と第2端子(40、40a~40g)の一端(73)とがそれぞれ接続され、前記第1端子と前記第2端子とが互いに隣り合って延設された集積回路(20、20g)と、
導電性接合部材(90)と、
を準備する工程と、
前記チップ素子の少なくとも一部を前記第1端子と前記第2端子との対向方向(OD)に沿った前記第1端子と前記第2端子との隙間に挿入する工程と、
前記チップ素子の鉛直上方と前記第1端子の鉛直上方とに亘る第1鉛直上方部(Vu1)および前記チップ素子の鉛直上方と前記第2端子の鉛直上方とに亘る第2鉛直上方部(Vu2)に、前記導電性接合部材をそれぞれ配置する工程と、
前記導電性接合部材を流動させることにより、前記チップ素子を前記第1端子および前記第2端子とそれぞれ接合する工程と、
を含む、
電子回路の接合方法。 - 電子回路(10、10a~10g)の接合方法であって、
チップ素子(80)と、
第1端子(30、30a~30g)の一端(71)と第2端子(40、40a~40g)の一端(73)とがそれぞれ接続され、前記第1端子と前記第2端子とが互いに隣り合って延設された集積回路(20、20g)と、
加熱により流動性を有する導電性接合部材(90)と、
を準備する工程と、
前記第1端子において前記チップ素子と接合される第1接合部(36)の鉛直上方の第1接合上方部(Ju1)および前記第2端子において前記チップ素子と接合される第2接合部(46)の鉛直上方の第2接合上方部(Ju2)に、前記導電性接合部材をそれぞれ配置する工程と、
配置された前記導電性接合部材の両方に亘って鉛直上方に前記チップ素子を配置する工程と、
前記導電性接合部材を加熱して流動させることにより、前記チップ素子の少なくとも一部を前記第1端子と前記第2端子との対向方向(OD)に沿った前記第1端子と前記第2端子との隙間に挿入させ、前記チップ素子を前記第1端子および前記第2端子とそれぞれ接合する工程と、
を含む、
電子回路の接合方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018226460A JP7103193B2 (ja) | 2018-12-03 | 2018-12-03 | 電子回路および電子回路の接合方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018226460A JP7103193B2 (ja) | 2018-12-03 | 2018-12-03 | 電子回路および電子回路の接合方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020092112A JP2020092112A (ja) | 2020-06-11 |
JP7103193B2 true JP7103193B2 (ja) | 2022-07-20 |
Family
ID=71013080
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018226460A Active JP7103193B2 (ja) | 2018-12-03 | 2018-12-03 | 電子回路および電子回路の接合方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7103193B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004296624A (ja) | 2003-03-26 | 2004-10-21 | Sanken Electric Co Ltd | 半導体装置 |
JP2005116943A (ja) | 2003-10-10 | 2005-04-28 | Seiko Epson Corp | プリント配線基板、実装基板モジュール、プリント配線基板の製造方法、およびそれを用いた電気光学装置、電子機器 |
JP2006286920A (ja) | 2005-03-31 | 2006-10-19 | Dainippon Printing Co Ltd | 電子部品内蔵用リードフレーム、電子部品内蔵リードフレーム、および、樹脂封止型電子部品内蔵半導体装置 |
JP2008060439A (ja) | 2006-09-01 | 2008-03-13 | Sharp Corp | 電子回路部品及び電子機器 |
JP2009182022A (ja) | 2008-01-29 | 2009-08-13 | Renesas Technology Corp | 半導体装置 |
JP2013197276A (ja) | 2012-03-19 | 2013-09-30 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2014195039A (ja) | 2013-02-26 | 2014-10-09 | Tokai Rika Co Ltd | 電子部品の接続構造 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS58144854U (ja) * | 1982-03-25 | 1983-09-29 | 日本電気株式会社 | 小型電子部品 |
-
2018
- 2018-12-03 JP JP2018226460A patent/JP7103193B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004296624A (ja) | 2003-03-26 | 2004-10-21 | Sanken Electric Co Ltd | 半導体装置 |
JP2005116943A (ja) | 2003-10-10 | 2005-04-28 | Seiko Epson Corp | プリント配線基板、実装基板モジュール、プリント配線基板の製造方法、およびそれを用いた電気光学装置、電子機器 |
JP2006286920A (ja) | 2005-03-31 | 2006-10-19 | Dainippon Printing Co Ltd | 電子部品内蔵用リードフレーム、電子部品内蔵リードフレーム、および、樹脂封止型電子部品内蔵半導体装置 |
JP2008060439A (ja) | 2006-09-01 | 2008-03-13 | Sharp Corp | 電子回路部品及び電子機器 |
JP2009182022A (ja) | 2008-01-29 | 2009-08-13 | Renesas Technology Corp | 半導体装置 |
JP2013197276A (ja) | 2012-03-19 | 2013-09-30 | Renesas Electronics Corp | 半導体装置の製造方法 |
JP2014195039A (ja) | 2013-02-26 | 2014-10-09 | Tokai Rika Co Ltd | 電子部品の接続構造 |
Also Published As
Publication number | Publication date |
---|---|
JP2020092112A (ja) | 2020-06-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5700721B2 (ja) | 端子板付き電子部品 | |
EP1425946B1 (en) | An electronic assembly and a method of constructing an electronic assembly | |
US9774769B2 (en) | Mounted electronic component including connection portions | |
WO2013150813A1 (ja) | 撮像モジュール | |
JP7103193B2 (ja) | 電子回路および電子回路の接合方法 | |
JP6943959B2 (ja) | 電子回路基板 | |
JP4852111B2 (ja) | プリント配線基板 | |
JP3890909B2 (ja) | 電子部品およびその接合方法 | |
TWI578862B (zh) | 側邊具有表面黏著型接腳的電路模組以及其對應的系統 | |
JP3901625B2 (ja) | チップ部品のバスバーへの接合構造 | |
WO2016185559A1 (ja) | プリント配線板 | |
JP2021002628A (ja) | 多層基板及び電子機器 | |
JP4519724B2 (ja) | コネクタ固定構造 | |
JP2016163020A (ja) | 基板接続構造 | |
JP6930189B2 (ja) | モジュールの製造方法、はんだ、およびモジュール | |
JP6102145B2 (ja) | 実装構造体及び実装構造体の製造方法 | |
JP7167721B2 (ja) | 半導体装置およびその製造方法 | |
US11769247B2 (en) | Exposed pad integrated circuit package | |
JP6568784B2 (ja) | 基板接続構造及びその製造方法 | |
JP2009016609A (ja) | フレキシブルリジッドプリント基板、フレキシブルリジッドプリント基板の製造方法、および電子機器 | |
JP2022183840A (ja) | 半導体モジュールおよび電子機器 | |
JP6487286B2 (ja) | 配線基板 | |
JP4461968B2 (ja) | 半導体発光装置 | |
JPS625690A (ja) | 電子部品の半田付け方法 | |
JP3095446U (ja) | チップコンデンサのリフローによるハンダ固定構造及び面実装型部品のリフローによるハンダ固定構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210520 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220310 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220315 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220420 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220607 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220620 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7103193 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |