JP2008060439A - 電子回路部品及び電子機器 - Google Patents

電子回路部品及び電子機器 Download PDF

Info

Publication number
JP2008060439A
JP2008060439A JP2006237293A JP2006237293A JP2008060439A JP 2008060439 A JP2008060439 A JP 2008060439A JP 2006237293 A JP2006237293 A JP 2006237293A JP 2006237293 A JP2006237293 A JP 2006237293A JP 2008060439 A JP2008060439 A JP 2008060439A
Authority
JP
Japan
Prior art keywords
passive element
lead
capacitor
electronic circuit
circuit component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006237293A
Other languages
English (en)
Inventor
Kenji Masui
謙次 増井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006237293A priority Critical patent/JP2008060439A/ja
Publication of JP2008060439A publication Critical patent/JP2008060439A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Liquid Crystal (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】異常発振の防止及びノイズの低減化にＥＳＲの極端に小さいコンデンサを利用する電子回路部品を提供する。
【解決手段】パッケージ化された電子回路部品のリード９に実装穴１８を形成し、コンデンサ１９をこの実装穴１８に挿入しはんだ６によって固定する。このようにリード９にコンデンサ１９を実装することによって、パッケージ内部のトランジスタや制御用ＩＣとコンデンサ１９との距離を近くすることができ、ＥＳＲの極端に小さいコンデンサを用いたとしても十分に異常発振の防止やノイズの低減化を図ることができる。
【選択図】図５

Description

本発明は、携帯電話や液晶表示装置に代表される各種電子機器に搭載される電子回路部品に関する。
携帯電話や液晶表示装置に代表される電子機器には、パッケージ化された電子回路部品が備えられている。そして、これらのパッケージ化された電子回路部品の代表的なものとして、リード挿入型パッケージと表面実装型パッケージとがあり、図１（ａ）にリード挿入型パッケージの一例であるＴＯ２２０タイプの斜視図を示し、図１（ｂ）に表面実装型パッケージの一例であるＳＣ６３タイプの斜視図を示す。図１（ａ）、（ｂ）に示すどちらのパッケージも、基板４と接続するための複数の細長い金属板であるリード９によって構成されたリード部３と、制御用ＩＣやトランジスタ等の素子を樹脂で封止した本体部２とで構成されている。
上記のようなパッケージ化された電子回路部品、特に、安定化電源デバイスに代表されるパッケージ内部の素子が発振動作を行う電子回路部品のリード部と基板とが接続する接続部近傍には、従来、異常発振の防止及びノイズの低減の目的でコンデンサが設けられている。そして、近年の電子機器の薄型化及び小型化の要請から、電子回路部品も薄型及び小型のものが好まれるようになり、それとともに薄型及び小型のコンデンサが望まれるようになってきている。特に、これまでの主流であった電解コンデンサのおよそ１０分の１の大きさであり、電解コンデンサと異なり極性を持たないセラミックコンデンサが好まれて利用されている。
しかしながら、セラミックコンデンサは小型、無極性という特徴の他に、等価直列抵抗成分（以下、ＥＳＲ（Ｅｑｕｉｖａｌｅｎｔ Ｓｅｒｉｅｓ Ｒｅｓｉｓｔａｎｃｅ）とする）が電解コンデンサと比較して極端に小さいという特徴も併せ持っている。この極端に小さいＥＳＲを有するセラミックコンデンサを、電子回路部品の異常発振の防止及びノイズ除去の目的で電解コンデンサの代わりに設けた場合、位相余裕が不足することから電子回路部品が不安定となり、十分に異常発振を防止したりノイズを低減させたりすることができなくなる問題が生じる。
この問題の解決方法として、単純にＥＳＲを大きくするために抵抗をコンデンサと直列に接続したり、電解コンデンサ等を並列に接続したりする方法が考えられるが、これらの方法では余分な素子を追加するため装置を大型化することになってしまう。そこで、素子を新たに追加しない方法として、電子回路部品の本体部に備えられた制御用ＩＣ及びトランジスタとセラミックコンデンサとの距離を短くして配置することで電子回路部品の安定性を向上し、発振及びノイズを防ぐ方法があり、一般的に知られている。例えば、コンデンサと半導体チップとを樹脂で同時にパッケージ化することで、小型化と安定化とを図った半導体装置が提案されている（特許文献１参照）。
特開２００３−２４３５９５号公報
しかしながら、特許文献１で提案された半導体装置では、樹脂の硬化時に発生する応力によってコンデンサが破損する場合があるため、コンデンサの配置を精密に行う必要や、使用する樹脂を特殊なものにする必要が生じる。また、樹脂で埋め込んだ後にコンデンサの異常が判明した場合、容易にコンデンサを交換することができないため、コンデンサのみを交換して半導体チップ等を再利用することが難しい。
そこで本発明はこれらの問題を解決し、コンデンサをトランジスタ及び制御用ＩＣ近傍に配置するとともにコンデンサの着脱が容易である電子回路部品を提供することを目的とする。
上記目的を達成するために本発明は、複数の素子が設けられたリードフレームと、素子と電気的に接続された複数の板状のリードと、リードフレームと素子とを封止するパッケージとを備え、リードがパッケージ内部から外部に突出した電子回路部品において、少なくとも一つのリードに受動素子実装部が設けられ、少なくとも一つの受動素子実装部に受動素子が設けられることを特徴とする。
また、上記構成の電子回路部品において、受動素子実装部にリードの長手方向及び幅方向と略垂直な挿入方向から受動素子を挿入させることによって、受動素子を設けることとしても構わない。
また、上記構成の電子回路部品において、受動素子実装部が受動素子の挿入方向に垂直な断面よりも大きい穴を備え、受動素子をこの穴に挿入し固定しても構わない。
また、上記構成の電子回路部品において、受動素子実装部が受動素子の挿入方向に垂直な断面より小さな穴と、穴の中心から放射状に設けられた三つ以上の切り込みとを備え、穴の周方向に隣接する二つの切り込みによって設けられた複数のひだによって、挿入された受動素子を挟持しても構わない。
このような構成にすることで、受動素子を挿入するだけで挟持されるため、例えばはんだ等を用いて受動素子を固定する必要がなくなり、受動素子の実装が容易となる。また、受動素子の取り外しが容易となり、受動素子の交換やリサイクルが容易となる。
また、上記構成の電子回路部品において、受動素子実装部がリードの一部に切り込みを入れて形成されるクリップ部を備え、クリップ部が形成されたリードの切り込み部分に受動素子を挿入し、クリップ部と切り込み部分とで受動素子を挟持しても構わない。
また、上記のクリップ部が、リードの幅方向に略平行な幅方向切り込みと、幅方向切り込みの両端から幅方向切り込みと略垂直でありかつ同一方向に略等しい長さで設けられた二本の長手方向切り込みと、二本の長手方向切り込みの端部であり幅方向切り込みと接しないそれぞれの端部を結ぶ線分である接続端辺と、の三つの切り込みと一つの辺とで囲まれた部分であり、かつその部分であるクリップ部を、接続端辺に沿って折り曲げ、かつその領域の中央部を接続端辺と略平行かつ接続端辺で折り曲げた方向とは逆の方向に折り曲げて形成しても構わない。
また、上記構成の電子回路部品において、リードの受動素子実装部近傍の幅方向の長さが、リードの他の部分より長いこととしても構わない。
このような構成とすることで、受動素子実装部をリードに形成する際の切り込みや穴の形成が容易となる。また、このような受動素子実装部をリードに形成しても幅を広くしているためリードの強度を保つことができる。
また、上記構成の電子回路部品において、少なくとも二つの隣接するリードのそれぞれに受動素子実装部を設け、隣接する二つの受動素子実装部に一つの受動素子を設けることとしても構わない。
また、上記構成の電子回路部品において、受動素子実装部がリードを折り曲げることによって設けられた凹状のへこみである谷部を備え、受動素子の両端を隣接するリードの谷部のそれぞれに配置し、固定することとしても構わない。
このような構成にすることで、従来のリードを折り曲げるだけで受動素子実装部を設けることができる。
また、上記構成の電子回路部品において、受動素子実装部を隣接する二つの受動素子実装部の間に受動素子を配置した場合に受動素子の外形に嵌合するように構成し、隣接する受動素子実装部の間に受動素子を配置し、かつ受動素子の両端を隣接する二つの受動素子実装部のそれぞれに固定することとしても構わない。
また、上記構成の電子回路部品において、受動素子実装部がリードの幅方向及び長手方向と略垂直な方向に突出する台座部と、リードと台座部とを接続する支持部とを備え、受動素子の両端を隣接する二つの台座部上にそれぞれ配置及び固定することとしても構わないし、受動素子を隣接する二つの台座部の間に配置し、挟持及び固定することとしても構わない。
また、リードから幅方向に突出するように支持部を形成しかつ当該支持部からさらに幅方向に突出するように台座部を形成し、リードと支持部とが接続される接続部に沿って支持部を折り曲げ、さらに支持部と台座部とが接続される接続部を、リードと台座部とが略平行となるように接続端辺とは逆方向に折り曲げることによって、上記支持部と上記台座部を構成しても構わない。
このような構成とすることで、支持部及び台座部の折り曲げ方を変更するだけで隣接する台座部の距離を変更することができ、様々な大きさの受動素子を実装することができる。
また、上記構成の電子回路部品において、受動素子をコンデンサとしても構わない。
また本発明の電子機器は、上記構成の電子回路部品を設けたことを特徴とする。
本発明の構成によれば、異常発振の防止及びノイズを低減させる目的で用いる、ＥＳＲの極端に小さいコンデンサをトランジスタや制御用ＩＣの近傍に配置することが可能となる。よって、十分に異常発振の防止やノイズの低減化を図ることができる。また、コンデンサの取り外しも容易であり、コンデンサの交換やリサイクルも容易とすることができる。
まず、図１〜図３を用いてリード挿入型パッケージ及び表面実装型パッケージの構成及び基板への実装方法について説明する。
図１（ａ）に示すＴＯ２２０タイプのリード挿入型パッケージ１は、リード部３に備えられた複数のリード９を基板４のスルーホール５に挿入し、はんだ６によって固定することで基板４に接続される。また、本体部２のリード部３が突出している面と反対側の面にはタブ７が設けられ、このタブ７の中央には穴８が設けられている。この穴８は、リード部３を略垂直に曲げてタブ７と基板４とを接触させて固定する際に基板４とタブ７とをネジで固定する場合に用いられたり、タブ７と放熱板やヒートシンク等とをネジで固定する場合に用いられたりする。また、以下リード挿入型パッケージ１ではこの穴８の深さ方向を厚さ方向とする。また、本体部２からリード部３が突出する方向を長手方向、厚さ方向及び長手方向と垂直な方向を幅方向とする。
タブ７は、本体部２より厚さ方向の長さが短く、タブ７の厚さ方向に対して略垂直な一面と本体部２の厚さ方向に略垂直な一面とは一致している。そのため、タブ７と本体部２とは、一致している面の厚さ方向に対する反対側の面において階段状になっている。また、以下リード挿入型パッケージ１において厚さ方向に対して略平行な方向からリード挿入型パッケージ１を見て、タブ７と本体部２とで形成される階段状の部分が確認される面を正面とし（図中Ａ方向から見た面）、正面と略垂直な面であり、かつ幅方向と平行な方向からリード挿入型パッケージ１を見た面（図中Ｂ方向から見た面）を側面とする。
また、図１（ｂ）に示すＳＣ６３タイプの表面実装型パッケージ１０は、本体部２を基板４上に配置し、リード部３を折り曲げることで基板４上にそれぞれのリード９の先端を配置し、リード９の先端と基板４とをはんだ６によって接続する。この表面実装型パッケージ１０にも、本体部２のリード部９が突出している面と反対側の面にタブ７が設けられており、タブ７と本体部２とはリード挿入型パッケージ１と同様に一致する面を有し、その厚さ方向に対する反対側の面は階段状になっている。ただし、このタブ７にはリード挿入型パッケージ１のような厚さ方向にあけられた穴が無い。また、以下表面実装型パッケージ１０においても、リード挿入型パッケージ１と同様に厚さ方向、長手方向及び幅方向を定義する。さらに、表面実装型パッケージ１０を厚さ方向から見た面でありタブ７と本体部３とで形成される階段状の部分が確認される面（図中Ｃ方向から見た面）を正面とし、正面と略垂直な面であり、かつ幅方向と平行な方向から表面実装型パッケージ１０を見た面（図中Ｄ方向から見た面）を側面とする。
次に、図２を用いてリード挿入型パッケージのパッケージ内の構成について説明する。図２の（ａ）、（ｂ）はそれぞれ、図１（ａ）で示したリード挿入型パッケージの正面図、側面図を示したものである。また、図２の（ｃ）、（ｄ）は、それぞれパッケージに用いられる樹脂部分を点線で表すことによってパッケージの内部を示した正面図、側面図である。なお、図２の（ｃ）、（ｄ）はそれぞれ図２の（ａ）、（ｂ）に相当するものである。
図２の（ｃ）、（ｄ）に示すように、リード挿入型パッケージ１の本体部２の樹脂１１中には制御用ＩＣ１４とトランジスタ１３と、これらの素子を実装するリードフレーム１６とが備えられており、タブ７はリードフレーム１６の一部となっている。また、トランジスタ１３ははんだ６によって、制御用ＩＣ１４は絶縁エポキシペースト１２によってリードフレーム１６に固定されている。これらの素子間や、素子とリード９との間は、金線１５をボンディングすることで接続している。そして、素子や金線１５を樹脂１１で封止することでパッケージ化している。
また、あるリード１６ａはリードフレーム１６と一体になっており、そのリード１６ａとリードフレーム１６との接続部は、幅方向と略平行である折り目となるように正面側に略垂直に曲げられている。さらに、曲げられたリード１６ａの折り曲げた部分の近傍が、幅方向と略平行でありかつ接続部で曲げた方向とは逆の方向に略垂直に曲げられている。その結果、リード１６ａの厚さ方向に垂直な面とリードフレーム１６の厚さ方向に垂直な面とは略平行となり、リード１６ａがリードフレーム１６から正面側に突出するように配置される。リードフレーム１６と接続していないリード９は、それぞれ樹脂１１によって本体部２に固定されており、リード１６ａを含むすべてのリード９、１６ａは同一平面上に整列している。また、リード９、１６ａやリードフレーム１６は一枚の金属板を打ち抜くことで形成され、打ち抜き後にリードフレーム１６に接続しているリード１６ａを曲げたり、素子を実装したり、金線１５のボンディングを行ったりする。
次に、図３を用いて表面実装型パッケージについて説明する。図３の（ａ）、（ｂ）は、それぞれ図１（ｂ）で示した表面実装型パッケージの正面図、側面図を示したものである。また、図３の（ｃ）、（ｄ）は、それぞれパッケージの樹脂部分を点線で表すことによってパッケージの内部構造を示した正面図、側面図である。なお、図３の（ｃ）、（ｄ）はそれぞれ図３の（ａ）、（ｂ）に相当するものである。
図３の（ｃ）、（ｄ）に示すように、樹脂１１内の構造はリード挿入型パッケージ１と同様であり、リードフレーム１６にはトランジスタ１３、制御用ＩＣ１４が備えられており、それぞれの素子間やリード９との間は金線１５でボンディングされている。また、リードフレーム１６と一体となっているリード１６ａも備えられており、これもリード挿入型パッケージ１と同様に折り曲げられ、リード１６ａはリードフレーム１６より正面側に突出している。そして、表面実装型パッケージ１０はそのリード９、１６ａと基板４とをはんだ６によって接続するため、リード挿入型パッケージ１とは異なり、リード９、１６ａの先端は、基板４と接触するリードフレーム１６と同一平面上になるように、略垂直に２回折り曲げられている。この折り曲げ方はリードフレーム１６とリード１６ａとの接続部の折り曲げ方法と同様である。なお、図２や図３で示したそれぞれのパッケージ化された電子回路部品のリード９の本数や素子の配置方法、金線１５の配線方法は一例に過ぎず、任意の配置、配線方法で配置及び配線することができる。
次に、本発明の第一〜第六の実施形態について図４〜図１１を用いて説明する。
＜第一の実施形態＞
まず、本発明の第一の実施形態に係る電子回路部品の構成の概略について、図４を用いて説明する。図４は第一の実施形態をリード挿入型パッケージに適用した場合に係る電子回路部品を示したものであり、（ａ）が正面図、（ｂ）が側面図である。なお、図４の（ａ）、（ｂ）はそれぞれ図２の（ｃ）、（ｄ）に相当するものである。
図４の（ａ）、（ｂ）に示すように、リード挿入型パッケージ１の全体の構成については図１（ａ）及び図２に示したものと同様である。ただし、図４の（ａ）、（ｂ）に示すように、本実施形態ではそれぞれのリード９、１６ａの、トランジスタ１３及び制御用ＩＣ１４の近傍に円形の穴であるコンデンサ実装用の実装穴１８が形成されており、この点が従来と大きく異なる。さらに、図４（ａ）に示すようにリード９、１６ａに実装穴１８を形成した部分近傍は、実装穴１８をあけるため他の部分と比較して幅が広くなっているコンデンサ実装部１７が形成されている。また、図４（ｂ）に示すようにリード９、１６ａの厚さ方向の長さはコンデンサ実装部１７も他の部分も略均一である。
次に、第一の実施形態に係るコンデンサ実装部について図５を用いて詳細に説明する。図５はコンデンサ実装部の拡大図であり、図５（ａ）はコンデンサを実装する前の正面図であり、図５（ｂ）は側面図である。また、図５（ｃ）はコンデンサを実装した場合の正面図であり、図５（ｄ）はその側面図である。
図５の（ａ）、（ｂ）に示すように、それぞれのリード９のコンデンサ実装部１７に実装穴１８が形成されている。この実装穴１８はリード９を厚さ方向に円形に打ち抜くことで形成され、上記のように実装穴１８が形成されるコンデンサ実装部１７の幅は、リード９の他の部分の幅よりも広くなっている。また、図５の（ｃ）、（ｄ）に示すように、コンデンサ１９を実装する場合はコンデンサ１９を実装穴１８の内側に配置し、コンデンサ１９の側面とリード９とをはんだ６によって固定する。図５の（ｃ）、（ｄ）では、コンデンサ１９の幅方向に対向する二面とリード９とをはんだ６により固定した場合を示している。
このような構成とすることで、ＥＳＲの極端に小さいコンデンサ１９を異常発振の防止及びノイズ除去の目的で設けることとしても、本体部内のトランジスタや制御用ＩＣの近傍に配置することができるため、十分に異常発振の防止やノイズの低減化を図ることができる。また、リード９の打ち抜きやコンデンサ１９のはんだ６による固定という簡単な工程のみでよく、容易に実施することができる。
なお、図４ではすべてのリード９、１６ａに対して実装穴１８を形成しているが、すべてのリード９、１６ａに実装穴１８を形成することとしなくてもよく、例えば、コンデンサ実装部１７は形成されているが実装穴１８は形成されていないリードを備えることとしてもよいし、コンデンサ実装部１７及び実装穴１８をともに形成していないリードを備えることとしてもよい。
また、図４及び図５では実装穴１８を円形としているが、円形に限らず例えば、六角形や四角形、または実装するコンデンサ１９の形に合わせた形状としてもよい。また、リード９のコンデンサ実装部１７の幅のみを広くすることなく、リード９全体の幅を広くし、幅が一様であるものとしてもよい。
また、図５の（ｃ）、（ｄ）に示すようなコンデンサ１９の固定方法以外に、コンデンサ１９や実装穴１８の形状及び大きさによって、コンデンサ１９のすべての側面をはんだ６によって固定することとしてもよいし、コンデンサ１９の側面の一部のみはんだ６によって固定することとしてもよい。すべての側面をはんだ６によって固定することとすれば、コンデンサ１９の脱落防止をより確実に行うことができ、一部の側面のみはんだ６で固定することとすれば、リサイクルやコンデンサの交換が容易となる。
また、実装穴１８はリードフレーム及びリード９を金属板から打ち抜くときに併せて打ち抜くこととしてもよく、そのように実装穴１８を形成することで工程を減らすことができる。また、図４ではリード挿入型パッケージ１に適用したものについて説明したが、表面実装型パッケージのリードにも図４及び図５と同様のコンデンサ実装部１７及び実装穴１８を形成し、適用することとしてもよい。
＜第二の実施形態＞
次に、第二の実施形態に係る電子回路部品について図６を用いて説明する。図６はリードに形成されたコンデンサ実装部を拡大して示したものであり、図６（ａ）はコンデンサを実装する前の正面図であり、図６（ｂ）はその側面図である。また、図６（ｃ）はコンデンサを実装した場合の正面図であり、図６（ｄ）はその側面図である。なお、図６の（ａ）〜（ｄ）は、図５の（ａ）〜（ｄ）にそれぞれ相当するものである。なお、コンデンサ実装部以外の構成は第一の実施形態と同様であるため、同一の符号を付してその詳細な説明については省略する。
図６の（ａ）、（ｂ）に示すように、第一の実施形態と同様に、リード９の幅が他の部分よりも広くなっているコンデンサ実装部１７が形成されている。コンデンサ実装部１７の中心には、実装するコンデンサ１９よりも小さな打ち抜き穴２１があけられ、その打ち抜き穴２１から放射状に複数の切り込み２０が形成されている。また、打ち抜き穴２１の周方向に隣接する二本の切り込み２０により形成されたリード９の一部であるひだ２２が複数備えられている。
図６の（ｃ）、（ｄ）に示すように、リード９にコンデンサ１９を実装する場合は、コンデンサ１９を打ち抜き穴２１に挿入することで、それぞれのひだ２２がコンデンサ１９に沿って曲がり、この曲げられたひだ２２の弾性力や摩擦力によってコンデンサ１９が支持される。
このような構成とすることで、第一の実施形態と同様にＥＳＲの極端に小さいコンデンサ１９を異常発振の防止及びノイズ除去の目的で設けることとしても、トランジスタや制御用ＩＣの近傍に配置することが可能となるため、十分に異常発振の防止やノイズの低減化を図ることができる。また、はんだを使わずにコンデンサ１９を固定することができ、はんだを使わないこととした場合コンデンサの取り外しが容易となりコンデンサ１９の交換やリサイクルも容易となる。
なお、切り込み２０の本数は三本以上であれば何本としてもよい。また、打ち抜き穴２１の中心に対して切り込み２０が点対称になるように形成してもよいし、点対称でなくてもよい。さらに、打ち抜き穴２１は円形とは限らず、例えば四角形であってもよいし、コンデンサ１９の挿入方向と垂直な断面に対して相似となる形状でもよい。さらに、コンデンサ実装部１７を形成せずにリード９の幅全体を広くして一様なものとしても構わない。
また、ひだ２２のリード９と接続している根元部２３に対して、あらかじめ曲げやすいように罫書を行ってもよい。そのようにすることで、コンデンサ１９の実装時に確実にひだ２２を根元部２３から曲げることができ、コンデンサ１９を支持することが容易となる。
また、切り込み２０及び打ち抜き穴２１はリードフレームとリード９とを金属板から打ち抜くときに併せて形成してもよく、罫書も同時に行うこととしてもよい。そして、そのように打ち抜き穴２１、切り込み２０を形成し、罫書を行うこととすることで工程を減らすことができる。
＜第三の実施形態＞
次に、第三の実施形態に係る電子回路部品について図７を用いて説明する。図７はリードに形成されたコンデンサ実装部を拡大して示したものであり、図７（ａ）は正面図であり、図７（ｂ）は側面図である。また、図７（ｃ）はコンデンサを実装した場合の正面図であり、図７（ｄ）はその側面図である。なお、図７の（ａ）〜（ｄ）は、図５及び図６の（ａ）〜（ｄ）にそれぞれ相当するものである。なお、コンデンサ実装部以外の構成は第一の実施形態と同様であるため、同一の符号を付してその詳細な説明については省略する。
図７の（ａ）、（ｂ）に示すように、第一及び第二の実施形態と同様にリード９にコンデンサ実装部１７が形成されている。コンデンサ実装部１７の中央部には、リード９の幅方向に対して略平行となる切り込み２５が形成され、その切り込み２５のそれぞれの端部からリードの長手方向に対して略平行であり、かつ長さが略等しい二本の切り込み２６ａ、２６ｂが形成されている。そして、この長手方向に対して平行な二本の切り込み２６ａ、２６ｂの、切り込み２５と接しないそれぞれの端部を結んだ線分を接続端辺２４ａとする。
また、三本の切り込み２５、２６ａ、２６ｂと接続端辺２４ａに囲まれた領域は、正面側に突出するように接続端辺２４ａに沿って折り曲げられている。そして、この領域の中央部の折り曲げ部２４ｂは、接続端辺２４ａと略平行であり、かつ該接続端辺２４ａで折り曲げた方向とは逆の方向に折り曲げられている。
上記のように折り曲げて形成されたクリップ部２４は、長手方向に塑性変形を生じさせない程度の力を加えて圧縮し、力を除くと弾性力によって圧縮前の形状に戻る。本実施形態ではこのクリップ部２４の弾性力を利用し、リード９にコンデンサ１９を実装する。具体的には図７の（ｃ）、（ｄ）に示すように、クリップ部２４を圧縮させることによって生じるリード９とクリップ部２４との間にコンデンサ１９を配置し、力を除きクリップ部２４とリード９とでコンデンサ１９を挟持する。
このような構成とすることで、第一、第二の実施形態と同様にＥＳＲの極端に小さいコンデンサ１９を異常発振の防止及びノイズ除去の目的で設けることとしても、本体部内のトランジスタや制御用ＩＣの近傍に配置することが可能となるため、十分に異常発振の防止やノイズの低減化を図ることができる。また、第二の実施形態と同様にはんだを使わずともコンデンサ１９を固定することができ、そのようにすることでコンデンサ１９の取り外しが容易となりコンデンサ１９の交換やリサイクルも容易に行うことができる。
また、クリップ部２４の折り曲げる部分に対して予め罫書を行うこととしてもよい。また、リードフレームとリード９とを金属板から打ち抜くときに、クリップ部２４を形成するのに必要な切り込み２５、２６ａ、２６ｂの形成や罫書きを同時に行い、クリップ部２４を形成することとしてもよい。そして、このように切り込み２５、２６ａ、２６ｂを形成したり罫書を行ったりすることで工程を減らすことができる。
なお、クリップ部は、接続端辺２４ａに沿って背面側に突出するように折り曲げ、折り曲げ部２４ｂをその反対に曲げることによって形成してもよい。
＜第四の実施形態＞
次に、第四の実施形態に係る電子回路部品について図８を用いて説明する。図８はリードに形成されたコンデンサを実装する部分について拡大して示したものである。図８（ａ）はコンデンサを実装する部分の正面図であり、図８（ｂ）は側面図である。また、図８（ｃ）はコンデンサを実装した場合の正面図であり、図８（ｄ）はその側面図である。なお、図８の（ａ）〜（ｄ）は、図５〜図７の（ａ）〜（ｄ）にそれぞれ相当するものである。なお、コンデンサを実装する部分の以外の構成は第一の実施形態と同様であるため、同一の符号を付してその詳細な説明については省略する。
図８の（ａ）、（ｂ）に示すように、本実施形態ではリード９を幅方向と平行に四回折り曲げることによって凹状の谷部２７を形成する。具体的には、リード９を本体部に近い折り目から順に、背面方向、正面方向、正面方向、背面方向と折り曲げ、リード９を正面から見たときに、谷部２７が周囲のリードより背面側に突出するように形成され、かつその底が見えるようにする。また、本実施形態では第一〜第三の実施形態とは異なり、隣接する二つのリード９の間とそれぞれの谷部２７の底の上にコンデンサ１９を実装することとしている。また、本実施形態はリード９に切り込みを形成したり、穴をあけたりしてコンデンサ１９を実装するものではないため、リード９の幅を一部広くしてコンデンサ実装部を形成する必要はない。
図８の（ｃ）、（ｄ）に示すように、コンデンサ１９は隣接する二つのリード９の谷部２７上にその両端が配置され、隣接する二つのリード９の間に配置される。そして、コンデンサ１９の両端のそれぞれと隣接する二つのリード９の谷部２７のそれぞれとをはんだ６によって固定する。
このような構成とすることで、ＥＳＲの極端に小さいコンデンサ１９を異常発振の防止及びノイズ除去の目的で設けることとしても、本体部内のトランジスタや制御用ＩＣの近傍に配置することができるため、十分に異常発振の防止やノイズの低減化を図ることができる。
また、隣接するリード９の間をコンデンサ１９で接続したい場合や、コンデンサ１９の幅がリード９の幅より大きく一つのリード９内に収まりきらない場合でも、リード９上にコンデンサ１９を配置することが可能となる。さらに、本実施形態のリード９の形状は、従来のリードの形状を折り曲げるだけで形成することができるため容易に形成することができる。
なお、谷部２７を形成するためにリード９を折り曲げる際に、あらかじめ折り曲げる部分に対して罫書を行ってもよい。また、リード９及びリードフレームを打ち抜く時に罫書を行うこととしてもよく、そのようにすることで工程を減らすことができる。さらに、谷部２７を形成する際に折り曲げる方向をそれぞれ逆方向として正面側に谷部２７が突出するように形成し、コンデンサ１９をリード９の背面側に配置してもよい。
＜第五の実施形態＞
次に、第五の実施形態に係る電子回路部品について図９を用いて説明する。図９はリードに形成されたコンデンサを実装する部分を拡大して示したものであり、図９（ａ）は正面図であり、図９（ｂ）は図９（ａ）のＥ−Ｅ断面を示す断面図である。また、図９（ｃ）はコンデンサを実装した場合の正面図であり、図９（ｄ）はその断面図であり、図９（ｂ）に相当する断面を示したものである。なお、図９の（ａ）、（ｃ）は、図５〜図８の（ａ）、（ｃ）にそれぞれ相当するものである。また、コンデンサを実装する部分以外の構成は第一の実施形態と同様であるため、同一の符号を付してその詳細な説明については省略する。
図９の（ａ）、（ｂ）に示すように、隣接するリード９の一部の幅が他の部分より広くなっており、その広くなっている部分に、コンデンサ１９の外形と嵌合するような切り取り部２８が形成されている。この切り取り部２８にコンデンサ１９を固定する時は、第四の実施形態と同様に、隣接するリード９の間にコンデンサ１９を配置し、それぞれの切り取り部２８にコンデンサ１９の両端のそれぞれをはんだ６により固定する。そのため、例えばコンデンサ１９が直方体の場合であれば図９（ａ）に示すように、隣接するリード９の切り取り部２８もそれぞれ直方体に嵌合した形状となる。
図９の（ｃ）、（ｄ）に示すように、コンデンサ１９は隣接する二つのリード９の間に配置され、それぞれの切り取り部２８とコンデンサ１９の両端とは、それぞれはんだ６によって固定される。また、切り取り部２８はコンデンサ１９の形状に合わせて嵌合する形状に形成されているため、コンデンサ１９の厚さ方向と垂直な側面のすべてにおいてはんだ６による固定が可能であり、図９では切り取り部２８に接するすべての側面に対してはんだ６による固定を行った場合を示している。
このような構成とすることで、ＥＳＲの極端に小さいコンデンサ１９を異常発振の防止及びノイズ除去の目的で設けることとしても、本体部内のトランジスタや制御用ＩＣの近傍に配置することができるため、十分に異常発振の防止やノイズの低減化を図ることができる。
また、コンデンサ１９とリード９の切り取り部２８とが嵌合するため、コンデンサ１９とリード９との間に大きな隙間を生じることがなく、はんだ６による固定が容易となる。また、切り取り部２８はリード９を切り取るだけで形成することができるため、容易に形成することができる。
なお、図９はコンデンサ１９がリード９の間隔に対して十分小さい場合について示しており、コンデンサ１９を実装する部分の幅がリード９の他の部分より広くなっているが、コンデンサ１９が隣接するリード９の間隔より大きい場合には、コンデンサ１９を実装する部分の幅を広くしなくてもよいし、逆に狭くしてもよい。さらに、コンデンサを実装する部分の幅だけ広くしたり狭くしたりするのではなく、リード９全体の幅を広くしたり狭くしたりしてもよい。
また、コンデンサ１９の形状は六角柱や円柱でもよく、その場合には切り取り部２８の形状もこれらに嵌合する形状にすればよい。また、切り取り部２８は必ずしもコンデンサ１９のすべての側面に完全に嵌合するものでなくてもよく、配置したコンデンサ１９の幅方向の長さと隣接するリード９の切り取り部２８との間の長さが一致し、かつ切り取り部２８の間にコンデンサ１９を配置させることができる形状であればよい。例えば、切り取り部がコンデンサ１９の幅方向に対向する側面のみに嵌合するような形状であり、コンデンサ１９の他の側面と切り取り部とが接しない形状であってもよい。
また、切り取り部２８はリード９及びリードフレームを金属板から打ち抜く時に形成してもよい。そして、そのように切り取り部２８を形成することで工程を減らすことができる。
＜第六の実施形態＞
次に、第六の実施形態に係る電子回路部品について図１０及び図１１を用いて説明する。図１０はリードに形成されたコンデンサを実装する部分を拡大して示したものであり、図１０（ａ）はリードを金属板から切り出したときの正面図であり、図１０（ｂ）は図１０（ａ）のリードを折り曲げてコンデンサを実装する部分を形成した場合の正面図である。また、図１０（ｃ）は図１０（ｂ）のＦ−Ｆ断面を示す断面図である。さらに、図１１（ａ）は、図１０（ｂ）で示したリードのコンデンサを実装する部分にコンデンサを実装した場合の正面図を示しており、図１１（ｂ）はその断面図を示している。また、図１１（ｃ）はコンデンサを図１１の（ａ）、（ｂ）とは異なる方法で実装した場合の正面図であり、図１１（ｄ）はその断面図である。なお、図１１の（ｂ）、（ｄ）の断面図は、図１０（ｃ）に相当する断面をそれぞれ示したものである。また、コンデンサを実装する部分以外の構成は第一の実施形態と同様であるため、同一の符号を付してその詳細な説明については省略する。
図１０（ａ）に示すように、リード９の幅方向の両端部から突出するように、それぞれ支持部２９が形成されている。そして、それぞれの支持部２９からさらに幅方向に突出するようにそれぞれ台座部３０が形成されている。支持部２９は正面から見ると、リード９と接続し長手方向と略平行な辺である長辺と、台座部３０と接続し長手方向と略平行な辺である短辺とを有する略等脚台形の形状となっている。また、台座部３０は正面からみた場合略長方形となっており、その長手方向の長さは支持部２９の短辺よりも短い。このような形状は、金属板からリードを打ち抜く時に形成される。
次に、図１０（ｂ）に示すように、リード９と支持部２９との接続する部分を支持部２９が正面側に突出するように折り曲げ、支持部２９と台座部３０との接続する部分はこれとは逆の方向に折り曲げる。そして、台座部３０がリード９より正面側に配置された形状となるようにする。また、台座部３０の厚さ方向と垂直な面と、リード９の厚さ方向と垂直な面とは略平行となっている。このように折り曲げて形成されたリード９の台座部３０にコンデンサを実装する。
図１１の（ａ）、（ｂ）に示すように、コンデンサ１９は隣接するリード９のそれぞれの台座部３０の正面側に配置され、隣接する台座部３０のそれぞれと、コンデンサ１９の両端のそれぞれとがはんだ６によって固定される。
このような構成とすることで、ＥＳＲの極端に小さいコンデンサ１９を異常発振の防止及びノイズ除去の目的で設けることとしても、本体部内のトランジスタや制御用ＩＣの近傍に配置することができるため、十分に異常発振の防止やノイズの低減化を図ることができる。
また、コンデンサ１９をリード９から正面側に突出した台座部３０上に配置した後にはんだ６によって固定することとしているため、はんだ６による固定作業が容易となる。また、台座部３０や支持部２９の幅方向の長さ及びこれらを折り曲げる角度をそれぞれ調整することにより、台座部３０間の距離を可変することができるため種々のサイズのコンデンサ１９に対応することができる。
なお、図１１の（ｃ）、（ｄ）に示すように、第五の実施形態と同様に隣接するリード９の台座部３０の間にコンデンサ１９を配置することとして、隣接する台座部３０でコンデンサ１９を挟持し、はんだ６によって固定することとしてもよい。このようにコンデンサ１９を実装することによって、台座部３０及び支持部２９がリード９より正面側に突出する形状としても、台座部３０からさらに正面側に突出するコンデンサ１９の大きさを小さくすることができるため、台座部３０上に実装する場合と比較して装置の小型化を図ることができる。また、台座部３０を第五の実施形態と同様にコンデンサ１９に嵌合する形状としてもよい。
また、折り曲げる必要のあるリード９と支持部２９との接続部分、及び支持部２９と台座部３０との接続部分に対して折り曲げやすくするためあらかじめ罫書を行うこととしてもよい。また、罫書を金属板からリードを打ち抜く時に併せて行うこととしてもよく、そのようにすることで工程を減らすことができる。
また、支持部２９及び台座部３０の大きさ及び形状は図１０及び図１１に示した限りではなく、例えば支持部２９の長手方向の長さより台座部３０の長手方向の長さのほうが長いものであってもよいし、正面から見た支持部２９の形状が例えば長方形であってもよい。また、支持部２９及び台座部３０を突出させる方向を正面側ではなく、背面側としてもよい。
なお、第一の実施形態〜第六の実施形態において、リードにコンデンサを実装することとしたが、これらの特殊なリードを利用して他の素子を実装することとしてもよい。
また、第一の実施形態〜第六の実施形態の説明及び図５〜図１１において、便宜上リード９に対してそれぞれの実施形態を適用した場合を示したが、図４に示すようにリードフレームと一体となっているリード１６ａにも適用可能である。
以上、本発明の実施形態に係る電子回路部品について説明したが、本発明の範囲はこれに限定されるものではなく、発明の主旨を逸脱しない範囲で種々の変更を加えて実行することができる。
本発明は各種電子機器に利用される電子回路部品において利用可能である。
は、リード挿入型パッケージ及び表面実装型パッケージのそれぞれの構成を示す斜視図である。 は、リード挿入型パッケージの構成とパッケージ内部の構成とを示す正面図及び側面図である。 は、表面実装型パッケージの構成とパッケージ内部の構成とを示す正面図及び側面図である。 は、本発明の第一の実施形態に係る電子回路部品の構成を示す正面図及び側面図である。 は、本発明の第一の実施形態に係る電子回路部品のリードの詳細な構成とコンデンサの実装方法とを示す正面図及び側面図である。 は、本発明の第二の実施形態に係る電子回路部品のリードの詳細な構成とコンデンサの実装方法とを示す正面図及び側面図である。 は、本発明の第三の実施形態に係る電子回路部品のリードの詳細な構成とコンデンサの実装方法とを示す正面図及び側面図である は、本発明の第四の実施形態に係る電子回路部品のリードの詳細な構成とコンデンサの実装方法とを示す正面図及び側面図である は、本発明の第五の実施形態に係る電子回路部品のリードの詳細な構成とコンデンサの実装方法とを示す正面図及び断面図である は、本発明の第六の実施形態に係る電子回路部品のリードの詳細な構成を示す正面図及び断面図である は、本発明の第六の実施形態に係る電子回路部品のコンデンサの実装方法を示す正面図及び断面図である
符号の説明
１ リード挿入型パッケージ
２ 本体部
３ リード部
４ 基板
５ スルーホール
６ はんだ
７ タブ
８ 穴
９ リード
１０ 表面実装型パッケージ
１１ 樹脂
１２ 絶縁エポキシペースト
１３ トランジスタ
１４ 制御用ＩＣ
１５ 金線
１６ リードフレーム
１６ａ リード
１７ コンデンサ実装部
１８ 実装穴
１９ コンデンサ
２０ 切り込み
２１ 打ち抜き穴
２２ ひだ
２３ 根元部
２４ クリップ部
２４ａ 接続端辺
２４ｂ 折り曲げ部
２５、２６ａ、２６ｂ 切り込み
２７ 谷部
２８ 切り取り部
２９ 支持部
３０ 台座部

Claims (13)

  1. 複数の素子が設けられたリードフレームと、前記素子と電気的に接続された複数の板状のリードと、前記リードフレームと前記素子とを封止するパッケージとを備え、前記リードが前記パッケージ内部から外部に突出した電子回路部品において、
    少なくとも一つの前記リードに受動素子実装部が設けられ、少なくとも一つの前記受動素子実装部に受動素子が設けられることを特徴とする電子回路部品。
  2. 前記受動素子実装部に前記リードの長手方向及び幅方向と略垂直な挿入方向から前記受動素子を挿入させることによって、前記受動素子を設けることを特徴とする請求項１に記載の電子回路部品。
  3. 前記受動素子実装部が、前記受動素子の前記挿入方向に垂直な断面よりも大きい穴を備え、前記受動素子が前記穴に挿入され、固定されることを特徴とする請求項２に記載の電子回路部品。
  4. 前記受動素子実装部が、前記受動素子の前記挿入方向に垂直な断面より小さな穴と、当該穴の中心から放射状に設けられた三つ以上の切り込みとを備え、前記穴の周方向に隣接する二つの前記切り込みによって設けられた複数のひだが、挿入された前記受動素子を挟持することを特徴とする請求項２に記載の電子回路部品。
  5. 前記受動素子実装部が、前記リードの一部に切り込みを入れて形成されるクリップ部を備え、前記クリップ部が形成された前記リードの切り込み部分に前記受動素子を挿入し、前記クリップ部と前記切り込み部分とで前記受動素子を挟持することを特徴とする請求項２に記載の電子回路部品。
  6. 前記リードの前記受動素子実装部近傍の幅方向の長さが、前記リードの他の部分より長いことを特徴とする請求項１〜請求項５のいずれかに記載の電子回路部品。
  7. 少なくとも二つの隣接する前記リードのそれぞれに前記受動素子実装部が設けられ、当該隣接する二つの前記受動素子実装部に一つの受動素子が設けられることを特徴とする請求項１に記載の電子回路部品。
  8. 前記受動素子実装部が、前記リードを折り曲げることによって設けられた凹状のへこみである谷部を備え、前記受動素子の両端が隣接する前記リードの前記谷部のそれぞれに配置され、固定されることを特徴とする請求項７に記載の電子回路部品。
  9. 前記受動素子実装部が、隣接する二つの前記受動素子実装部の間に前記受動素子を配置した場合に前記受動素子の外形に嵌合し、隣接する前記受動素子実装部の間に前記受動素子が配置され、かつ前記受動素子の両端が隣接する二つの前記受動素子実装部のそれぞれに固定されることを特徴とする請求項７に記載の電子回路部品。
  10. 前記受動素子実装部が、前記リードの幅方向及び長手方向と略垂直な方向に突出する台座部と、前記リードと前記台座部とを接続する支持部とを備え、前記受動素子の両端が、隣接する二つの前記台座部上にそれぞれ配置及び固定されることを特徴とする請求項７に記載の電子回路部品。
  11. 前記受動素子が、隣接する二つの前記台座部の間に配置され、挟持及び固定されることを特徴とする請求項１０に記載の電子回路部品。
  12. 前記受動素子がコンデンサであることを特徴とする請求項１〜請求項１１のいずれかに記載の電子回路部品。
  13. 請求項１〜請求項１２のいずれかに記載の電子回路部品を設けたことを特徴とする電子機器。
JP2006237293A 2006-09-01 2006-09-01 電子回路部品及び電子機器 Pending JP2008060439A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006237293A JP2008060439A (ja) 2006-09-01 2006-09-01 電子回路部品及び電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006237293A JP2008060439A (ja) 2006-09-01 2006-09-01 電子回路部品及び電子機器

Publications (1)

Publication Number Publication Date
JP2008060439A true JP2008060439A (ja) 2008-03-13

Family

ID=39242805

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006237293A Pending JP2008060439A (ja) 2006-09-01 2006-09-01 電子回路部品及び電子機器

Country Status (1)

Country Link
JP (1) JP2008060439A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092112A (ja) * 2018-12-03 2020-06-11 株式会社デンソー 電子回路および電子回路の接合方法
JP2020170802A (ja) * 2019-04-04 2020-10-15 ローム株式会社 フォトインタラプタ及び電子部品

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020092112A (ja) * 2018-12-03 2020-06-11 株式会社デンソー 電子回路および電子回路の接合方法
JP7103193B2 (ja) 2018-12-03 2022-07-20 株式会社デンソー 電子回路および電子回路の接合方法
JP2020170802A (ja) * 2019-04-04 2020-10-15 ローム株式会社 フォトインタラプタ及び電子部品
JP7271270B2 (ja) 2019-04-04 2023-05-11 ローム株式会社 フォトインタラプタ及び電子部品

Similar Documents

Publication Publication Date Title
JP6217101B2 (ja) 半導体装置の製造方法及び取り付け治具
JP2008060439A (ja) 電子回路部品及び電子機器
JP5803961B2 (ja) 基板間隔保持部材及びインバータ装置
JP4454357B2 (ja) 樹脂封止型半導体装置及びその製造方法
JP2008060597A (ja) 電源回路装置
JP4701779B2 (ja) 集積回路パッケージ組立構造
JP4890161B2 (ja) 接続端子
JP2003051562A (ja) 半導体装置
JP2015118872A (ja) 電子基板
JP4350594B2 (ja) 高周波ユニット
JP2006012956A (ja) 電子部品
JP5146232B2 (ja) リードタイプの電子部品
JP2006229030A (ja) リードフレームおよびこれを用いた半導体装置
JP2006060106A (ja) リード部材及び表面実装型半導体装置
JP5820696B2 (ja) 半導体装置の製造方法及び半導体装置の製造用治具
JP5255194B2 (ja) 圧電トランス及びその実装方法
JP2010147211A (ja) 電子部品の取付構造
JP5255193B2 (ja) 圧電トランス及びその実装方法
JP2007300381A (ja) 圧電振動素子
JP4481757B2 (ja) 電子部品
JP2008053540A (ja) 印刷回路基板
JP2016197636A (ja) モールドパッケージ
JP4350727B2 (ja) 挿入実装型の半導体装置を製造する方法
JP2020013908A (ja) 電子部品の実装構造
JP2009252801A (ja) 部品実装基板及び部品実装基板の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071203