JP2003297997A - リードフレーム及び同リードフレームを用いた半導体装置並びにその製造方法 - Google Patents
リードフレーム及び同リードフレームを用いた半導体装置並びにその製造方法Info
- Publication number
- JP2003297997A JP2003297997A JP2002099301A JP2002099301A JP2003297997A JP 2003297997 A JP2003297997 A JP 2003297997A JP 2002099301 A JP2002099301 A JP 2002099301A JP 2002099301 A JP2002099301 A JP 2002099301A JP 2003297997 A JP2003297997 A JP 2003297997A
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- lead
- leads
- terminals
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】より小型化可能で、かつ高機能な半導体素子を
搭載可能なリードフレーム、及び同リードフレームを具
備する半導体装置、並びにその製造方法を提供するこ
と。 【解決手段】端子を形成したリードと、同リードを連結
支持するサポートバーと、半導体素子を載置固定するダ
イパッドとを有するリードフレームにおいて、前記リー
ドを複数の列状に形成し、各リードに複数の端子を所定
間隔ごとに形成した。
搭載可能なリードフレーム、及び同リードフレームを具
備する半導体装置、並びにその製造方法を提供するこ
と。 【解決手段】端子を形成したリードと、同リードを連結
支持するサポートバーと、半導体素子を載置固定するダ
イパッドとを有するリードフレームにおいて、前記リー
ドを複数の列状に形成し、各リードに複数の端子を所定
間隔ごとに形成した。
Description
【０００１】
【発明の属する技術分野】この発明は、リードフレー
ム、同リードフレームを用いた半導体装置並びにその製
造方法に関するものである。
ム、同リードフレームを用いた半導体装置並びにその製
造方法に関するものである。
【０００２】
【従来の技術】従来、ＬＧＡ（Land Grid Array）など
のパッケージが採用された半導体装置では、一般に、図
５に示すような構成のリードフレームＸが用いられてい
た。図５（ａ）は従来のリードフレームＸの平面図、図
５（ｂ）は同側面図、図５（ｃ）はリードフレームに形
成された端子と半導体素子とを金線接続した状態の平面
視による説明図、図５（ｄ）は同側面視による説明図で
ある。また、図６は同従来のリードフレームＸの製造工
程の概略を示す説明図である。
のパッケージが採用された半導体装置では、一般に、図
５に示すような構成のリードフレームＸが用いられてい
た。図５（ａ）は従来のリードフレームＸの平面図、図
５（ｂ）は同側面図、図５（ｃ）はリードフレームに形
成された端子と半導体素子とを金線接続した状態の平面
視による説明図、図５（ｄ）は同側面視による説明図で
ある。また、図６は同従来のリードフレームＸの製造工
程の概略を示す説明図である。
【０００３】図５（ａ）及び図５（ｃ）において、ａは
半導体素子ｂを搭載するダイパッドであり、図示しない
外枠に連設された補強部材であるサポートバーｃから伸
延した宙吊り支持部材ｄにより保持されている。
半導体素子ｂを搭載するダイパッドであり、図示しない
外枠に連設された補強部材であるサポートバーｃから伸
延した宙吊り支持部材ｄにより保持されている。
【０００４】また、前記サポートバーｃには、先端に接
続端子ｅを形成したインナーリードｆの基端を連設して
いる。
続端子ｅを形成したインナーリードｆの基端を連設して
いる。
【０００５】上記構成のリードフレームＸは、ポリイミ
ドなどからなるテープｇに貼着されており、同テープｇ
に貼着された状態で図５（ｃ）、図５（ｄ）、及び図６
に示すように半導体素子ｂと接続端子ｅとが金線接続
（ワイヤボンディング）され、さらに、モールド樹脂ｈ
により樹脂封止されてＬＧＡタイプの半導体装置Yとし
て製品化される。図中、ｊは金線（接続用ワイヤ）であ
る。
ドなどからなるテープｇに貼着されており、同テープｇ
に貼着された状態で図５（ｃ）、図５（ｄ）、及び図６
に示すように半導体素子ｂと接続端子ｅとが金線接続
（ワイヤボンディング）され、さらに、モールド樹脂ｈ
により樹脂封止されてＬＧＡタイプの半導体装置Yとし
て製品化される。図中、ｊは金線（接続用ワイヤ）であ
る。
【０００６】すなわち、図５（ｃ）、図５（ｄ）に示す
ように、半導体素子ｂはダイパッドａ上に導電性を有す
る接着剤などにより固定されており、その後、極細の金
線ｊにより接続される（ワイヤボンディング）。
ように、半導体素子ｂはダイパッドａ上に導電性を有す
る接着剤などにより固定されており、その後、極細の金
線ｊにより接続される（ワイヤボンディング）。
【０００７】そして、図示しない型枠内においてモール
ド樹脂ｈを充填固化して半導体素子ｂを樹脂封止した後
（図６（ａ））、ダイシングなどの方法によって個々に
分離され（図６（ｂ））、テープｇを剥離して図６
（ｃ）に示すようなＬＧＡ（LandGrid Array）タイプの
半導体装置Ｙとなるのである。
ド樹脂ｈを充填固化して半導体素子ｂを樹脂封止した後
（図６（ａ））、ダイシングなどの方法によって個々に
分離され（図６（ｂ））、テープｇを剥離して図６
（ｃ）に示すようなＬＧＡ（LandGrid Array）タイプの
半導体装置Ｙとなるのである。
【０００８】他方、半導体素子ｂは小型・軽量化の方向
に進んでおり、それに伴い、上述したリードフレームＸ
についてもより小さくかつ薄いものが求められている。
しかも、機能的な要求からすれば、接続端子ｅの数につ
いては減少させることはできず、むしろ増加させること
が好ましい。
に進んでおり、それに伴い、上述したリードフレームＸ
についてもより小さくかつ薄いものが求められている。
しかも、機能的な要求からすれば、接続端子ｅの数につ
いては減少させることはできず、むしろ増加させること
が好ましい。
【０００９】上記従来のＬＧＡ型の半導体装置Yに用い
られるリードフレームＸは、上述した要求である小型・
薄型化に対応するために、通常は０．２ｍｍ程度の一定
の板厚を有する銅などの金属板をウェットエッチングに
より加工して、リードｆをファインピッチ化できるよう
にしている。
られるリードフレームＸは、上述した要求である小型・
薄型化に対応するために、通常は０．２ｍｍ程度の一定
の板厚を有する銅などの金属板をウェットエッチングに
より加工して、リードｆをファインピッチ化できるよう
にしている。
【００１０】また、可及的に狭ピッチ化した中で接続端
子ｅの必要数を確保するには、二次元的なリードの取り
回しをせざるを得ない以上、接続端子ｅを半導体素子ｂ
に対する距離を違えて２列に配設するようにしている。
子ｅの必要数を確保するには、二次元的なリードの取り
回しをせざるを得ない以上、接続端子ｅを半導体素子ｂ
に対する距離を違えて２列に配設するようにしている。
【００１１】図７（ａ）はリードフレームＸの接続端子
ｅの近傍を拡大した平面視による説明図、図７（ｂ）は
図７（ａ）のＩ−Ｉ線における端面図である。
ｅの近傍を拡大した平面視による説明図、図７（ｂ）は
図７（ａ）のＩ−Ｉ線における端面図である。
【００１２】図７（ａ）に示すように、半導体素子ｂに
近い接続端子ｅと遠い接続端子ｅとを交互に配設して、
半導体素子ｂに近い接続端子ｅについては、半導体素子
ｂから遠い二つの接続端子ｅ,ｅ間にリードｆを通すよ
うにしている。
近い接続端子ｅと遠い接続端子ｅとを交互に配設して、
半導体素子ｂに近い接続端子ｅについては、半導体素子
ｂから遠い二つの接続端子ｅ,ｅ間にリードｆを通すよ
うにしている。
【００１３】かかる構成とした場合、図７（ｂ）に示す
ように、接続端子ｅの径を０．３ｍｍ、リードｆの幅を
０．０５ｍｍなどに設定し、さらに、接続端子ｅとリー
ドｆとの間に０．１５ｍｍ程度の所定のクリアランスｋ
を確保しようとした場合、各接続端子ｅ間のピッチＬは
０．６５ｍｍ程度となる。
ように、接続端子ｅの径を０．３ｍｍ、リードｆの幅を
０．０５ｍｍなどに設定し、さらに、接続端子ｅとリー
ドｆとの間に０．１５ｍｍ程度の所定のクリアランスｋ
を確保しようとした場合、各接続端子ｅ間のピッチＬは
０．６５ｍｍ程度となる。
【００１４】このように、現状のリードフレームＸでは
接続端子ｅの多列化は２列までが、また寸法的には上記
した程度が限界となっている。
接続端子ｅの多列化は２列までが、また寸法的には上記
した程度が限界となっている。
【００１５】
【発明が解決しようとする課題】しかしながら、近年で
は、携帯電話などを中心とする携帯用の小型電子機器の
普及により、半導体装置はこれまでよりもさらなる小型
・軽量化が要求されてきており、それに伴ってリードフ
レームについては、接続端子をより狭ピッチ化した高精
細なものが求められている。
は、携帯電話などを中心とする携帯用の小型電子機器の
普及により、半導体装置はこれまでよりもさらなる小型
・軽量化が要求されてきており、それに伴ってリードフ
レームについては、接続端子をより狭ピッチ化した高精
細なものが求められている。
【００１６】ところが、上述したように従来のリードフ
レームＸの構造では、接続端子ｅの多列化や狭ピッチ化
には限界があり、現状以上の小型軽量化が難しい。ま
た、より多くの接続端子を設けることも困難である。
レームＸの構造では、接続端子ｅの多列化や狭ピッチ化
には限界があり、現状以上の小型軽量化が難しい。ま
た、より多くの接続端子を設けることも困難である。
【００１７】すなわち、上記課題を解決するためには、
従来のリードフレームＸの構造の延長線上にはない、新
たな発想が求められている。
従来のリードフレームＸの構造の延長線上にはない、新
たな発想が求められている。
【００１８】本発明は、上記課題を解決することのでき
るリードフレーム、同リードフレームを用いた半導体装
置並びにその製造方法を提供することを目的としてい
る。
るリードフレーム、同リードフレームを用いた半導体装
置並びにその製造方法を提供することを目的としてい
る。
【００１９】
【課題を解決するための手段】請求項１記載の本発明で
は、端子を形成したリードと、同リードを連結支持する
サポートバーと、半導体素子を載置固定するダイパッド
とを有するリードフレームにおいて、前記リードを複数
の列状に形成し、各リードに複数の端子を所定間隔ごと
に形成した。
は、端子を形成したリードと、同リードを連結支持する
サポートバーと、半導体素子を載置固定するダイパッド
とを有するリードフレームにおいて、前記リードを複数
の列状に形成し、各リードに複数の端子を所定間隔ごと
に形成した。
【００２０】また、請求項２記載の本発明では、上記リ
ード下面をハーフエッチング処理した。
ード下面をハーフエッチング処理した。
【００２１】また、請求項３記載の本発明では、上記ダ
イパッドをリードにより支持した。
イパッドをリードにより支持した。
【００２２】請求項４記載の本発明では、複数の列状に
形成したリードを有するリードフレームを用いて製造し
た半導体装置であって、前記リードに所定間隔ごとに形
成されていた複数の端子を、それぞれ隣接する端子間で
切断して互いに分離独立させ、分離独立した各端子とリ
ードフレームのダイパッドにマウントした半導体素子と
を金線接続してパッケージした。
形成したリードを有するリードフレームを用いて製造し
た半導体装置であって、前記リードに所定間隔ごとに形
成されていた複数の端子を、それぞれ隣接する端子間で
切断して互いに分離独立させ、分離独立した各端子とリ
ードフレームのダイパッドにマウントした半導体素子と
を金線接続してパッケージした。
【００２３】請求項５記載の本発明では、複数の列状に
形成し、所定間隔ごとに端子を形成したリードと、同リ
ードを連結支持するサポートバーと、半導体素子をマウ
ントするダイパッドとを有するリードフレームの下面を
フレーム保持テープに貼着し、同フレーム保持テープに
貼着された前記リードフレームの各端子間のリードを切
断して、各端子を互いに分離独立させ、その後、各端子
と前記ダイパッドにマウントした半導体素子とを金線接
続し、さらにパッケージする工程を有することとした。
形成し、所定間隔ごとに端子を形成したリードと、同リ
ードを連結支持するサポートバーと、半導体素子をマウ
ントするダイパッドとを有するリードフレームの下面を
フレーム保持テープに貼着し、同フレーム保持テープに
貼着された前記リードフレームの各端子間のリードを切
断して、各端子を互いに分離独立させ、その後、各端子
と前記ダイパッドにマウントした半導体素子とを金線接
続し、さらにパッケージする工程を有することとした。
【００２４】
【発明の実施の形態】本発明は、端子を形成したリード
と、同リードを連結支持するサポートバーと、半導体素
子を載置固定するダイパッドとを有するリードフレーム
において、前記リードを複数の列状に形成し、各リード
に複数の端子を所定間隔ごとに形成したものである。
と、同リードを連結支持するサポートバーと、半導体素
子を載置固定するダイパッドとを有するリードフレーム
において、前記リードを複数の列状に形成し、各リード
に複数の端子を所定間隔ごとに形成したものである。
【００２５】すなわち、前記サポートバー同士間、及び
／又はサポートバーとダイパッドとを、複数の列状に形
成したリードにより連結し、各リードに複数の端子を所
定間隔をあけて形成している。
／又はサポートバーとダイパッドとを、複数の列状に形
成したリードにより連結し、各リードに複数の端子を所
定間隔をあけて形成している。
【００２６】このように、個々の接続端子が従来のよう
に片持ち状態ではなく、サポートバー同士間、あるいは
サポートバーとダイパッドとの間を連結したリード上に
それぞれ形成されているので、多列化及び狭ピッチ化が
容易となる。
に片持ち状態ではなく、サポートバー同士間、あるいは
サポートバーとダイパッドとの間を連結したリード上に
それぞれ形成されているので、多列化及び狭ピッチ化が
容易となる。
【００２７】また、上記の構成により、ダイパッドをリ
ードにより支持することが可能となる。
ードにより支持することが可能となる。
【００２８】したがって、ダイパッドについては特別に
宙吊り支持部材が不要となり、サポートパーとダイパッ
ドとの間に連設された前記リードで兼用することができ
るので、リードフレーム自体を小型化でき、ひいてはか
かるリードフレームを用いて製造される半導体装置につ
いても小型化が可能となる。
宙吊り支持部材が不要となり、サポートパーとダイパッ
ドとの間に連設された前記リードで兼用することができ
るので、リードフレーム自体を小型化でき、ひいてはか
かるリードフレームを用いて製造される半導体装置につ
いても小型化が可能となる。
【００２９】また、半導体装置が小型化されるというこ
とは、パッケージサイズについても小型化されるという
ことになるため、同パッケージからなる半導体装置を実
装する実装基板の小型化が可能となるとともに、同実装
基板を用いた電子機器類などの小型化も可能となる。
とは、パッケージサイズについても小型化されるという
ことになるため、同パッケージからなる半導体装置を実
装する実装基板の小型化が可能となるとともに、同実装
基板を用いた電子機器類などの小型化も可能となる。
【００３０】さらに、パッケージの小型化が可能なの
で、同一サイズのリードフレームであれば、本実施形態
に係るリードフレームからより多くのパッケージを得る
ことが可能となり、パッケージのコストダウンを図るこ
とができる。
で、同一サイズのリードフレームであれば、本実施形態
に係るリードフレームからより多くのパッケージを得る
ことが可能となり、パッケージのコストダウンを図るこ
とができる。
【００３１】ところで、上記構成において、接続端子部
分を残してリード部分についてはその下面をハーフエッ
チング処理し、初期厚みの１／３程度に加工しておくこ
とが好ましい。
分を残してリード部分についてはその下面をハーフエッ
チング処理し、初期厚みの１／３程度に加工しておくこ
とが好ましい。
【００３２】すなわち、かかるエッチング処理によっ
て、成形が容易に行えるとともに、後述するリードの切
断などの後処理についても容易となる。なお、かかるエ
ッチング処理は、低コストで実施できる周知のウェット
エッチング技術を採用することができる。
て、成形が容易に行えるとともに、後述するリードの切
断などの後処理についても容易となる。なお、かかるエ
ッチング処理は、低コストで実施できる周知のウェット
エッチング技術を採用することができる。
【００３３】また、リードフレームには、好ましくは鉛
フリーとして環境に考慮したパラジウムメッキなどの外
装メッキを施しておくとよい。
フリーとして環境に考慮したパラジウムメッキなどの外
装メッキを施しておくとよい。
【００３４】上記した構成のリードフレームは、サポー
トバー同士やサポートバーとダイパッドとを連結したリ
ードに複数の接続端子を所定間隔ごとに形成しているの
で、接続端子同士がまだリードを介して導通している。
したがって、本リードフレームをそのまま用いて半導体
装置を製造することはできず、下記のような製法を採用
している。
トバー同士やサポートバーとダイパッドとを連結したリ
ードに複数の接続端子を所定間隔ごとに形成しているの
で、接続端子同士がまだリードを介して導通している。
したがって、本リードフレームをそのまま用いて半導体
装置を製造することはできず、下記のような製法を採用
している。
【００３５】すなわち、複数の列状に形成し、所定間隔
ごとに端子を形成したリードと、同リードを連結支持す
るサポートバーと、半導体素子をマウントするダイパッ
ドとを有する上述のリードフレームの下面をフレーム保
持テープに貼着し、同フレーム保持テープに貼着された
前記リードフレームの各端子間のリードを切断して、各
端子を互いに分離独立させ、その後、各端子と前記ダイ
パッドにマウントした半導体素子とを金線接続し、さら
にパッケージする工程を有するものである。
ごとに端子を形成したリードと、同リードを連結支持す
るサポートバーと、半導体素子をマウントするダイパッ
ドとを有する上述のリードフレームの下面をフレーム保
持テープに貼着し、同フレーム保持テープに貼着された
前記リードフレームの各端子間のリードを切断して、各
端子を互いに分離独立させ、その後、各端子と前記ダイ
パッドにマウントした半導体素子とを金線接続し、さら
にパッケージする工程を有するものである。
【００３６】上記製法は、新しい製造装置や治具は不要
であり、既設の製造ラインにて製造可能であり設備投資
の負担がない。かかる製造方法によって、リードに所定
間隔ごとに形成されていた複数の端子を、それぞれ隣接
する端子間で切断して互いに分離独立させ、分離独立し
た各端子とリードフレームのダイパッドにマウントした
半導体素子とを金線接続してパッケージした半導体装置
の製造が可能となる。
であり、既設の製造ラインにて製造可能であり設備投資
の負担がない。かかる製造方法によって、リードに所定
間隔ごとに形成されていた複数の端子を、それぞれ隣接
する端子間で切断して互いに分離独立させ、分離独立し
た各端子とリードフレームのダイパッドにマウントした
半導体素子とを金線接続してパッケージした半導体装置
の製造が可能となる。
【００３７】このようにして製造された半導体装置は、
同一サイズのパッケージからなるものと比較すると、よ
り多くの接続端子を設けることができるために、より高
性能な半導体素子搭載が可能となる。
同一サイズのパッケージからなるものと比較すると、よ
り多くの接続端子を設けることができるために、より高
性能な半導体素子搭載が可能となる。
【００３８】以下、添付図面を参照しながら本発明に係
る実施の形態をより具体的に説明する。
る実施の形態をより具体的に説明する。
【００３９】図１は本実施形態に係るリードフレーム１
の平面視による模式的説明図、図２（ａ）はリード２及
び接続端子３の拡大説明図、図２（ｂ）は図２（ａ）の
Ｉ−Ｉ線における端面図、図３及び図４は本リードフレ
ーム１を用いて半導体装置Ａを製造する場合の概略製造
工程を示す説明図である。
の平面視による模式的説明図、図２（ａ）はリード２及
び接続端子３の拡大説明図、図２（ｂ）は図２（ａ）の
Ｉ−Ｉ線における端面図、図３及び図４は本リードフレ
ーム１を用いて半導体装置Ａを製造する場合の概略製造
工程を示す説明図である。
【００４０】本実施の形態に係るリードフレーム１は、
パラジウムメッキによる外装メッキを施したもので、図
１に示すように、外枠１０と、接続端子３を形成したリ
ード２と、前記外枠１０に連設するとともに、前記リー
ド２を連結支持するサポートバー４と、半導体素子５
（図３参照）をマウントして載置固定するダイパッド６
とを有しており、前記リード２を複数の列状に形成する
とともに、各リード２に複数の接続端子３を所定間隔ご
とに形成している。
パラジウムメッキによる外装メッキを施したもので、図
１に示すように、外枠１０と、接続端子３を形成したリ
ード２と、前記外枠１０に連設するとともに、前記リー
ド２を連結支持するサポートバー４と、半導体素子５
（図３参照）をマウントして載置固定するダイパッド６
とを有しており、前記リード２を複数の列状に形成する
とともに、各リード２に複数の接続端子３を所定間隔ご
とに形成している。
【００４１】すなわち、図１に示すように、個々の接続
端子３が従来のようにサポートバー４から伸延したリー
ド２に片持ち状態で支持されているのではなく、リード
２を介して両持ち支持された状態で互いに連結された構
造となっており、特に本実施の形態では、複数のリード
２をサポートバー４同士間で連結した第１の領域１ａ
と、サポートバー４とダイパッド６との間で連結した第
２の領域１ｂとを形成している。そして、いずれの領域
１ａ，１ｂにおいても、複数の列状に形成した各リード
２に複数の接続端子３を、所定間隔をあけて形成してい
る。
端子３が従来のようにサポートバー４から伸延したリー
ド２に片持ち状態で支持されているのではなく、リード
２を介して両持ち支持された状態で互いに連結された構
造となっており、特に本実施の形態では、複数のリード
２をサポートバー４同士間で連結した第１の領域１ａ
と、サポートバー４とダイパッド６との間で連結した第
２の領域１ｂとを形成している。そして、いずれの領域
１ａ，１ｂにおいても、複数の列状に形成した各リード
２に複数の接続端子３を、所定間隔をあけて形成してい
る。
【００４２】したがって、上記構成では、ダイパッド６
をリード２により支持する構成となり、従来のようにサ
ポートバー４から伸延させた宙吊り支持部材（図４参
照）は不要となり、リードフレーム１自体の小型化、さ
らには同リードフレーム１を用いて製造される半導体装
置Ａについても小型化が可能となる。
をリード２により支持する構成となり、従来のようにサ
ポートバー４から伸延させた宙吊り支持部材（図４参
照）は不要となり、リードフレーム１自体の小型化、さ
らには同リードフレーム１を用いて製造される半導体装
置Ａについても小型化が可能となる。
【００４３】また、図２に示すように、例えば接続端子
３の径Ｄを０．３ｍｍに設定した場合、隣接する接続端
子３同士のクリアランスＣとしては０．１５ｍｍ程度あ
ればよいので、端子間ピッチＰは０．４５ｍｍ程度で済
むことになる。すなわち、リード２が列状に並設されて
おり、隣接するリード２間に形成された隣接する接続端
子３と接続端子３との間には所定のクリアランスＣを形
成するだけでよいので端子間ピッチＰを可及的に小さく
することができ、３列以上の接続端子３の多列化を図り
ながら、なおかつ接続端子間の狭ピッチ化を図ることが
できる。
３の径Ｄを０．３ｍｍに設定した場合、隣接する接続端
子３同士のクリアランスＣとしては０．１５ｍｍ程度あ
ればよいので、端子間ピッチＰは０．４５ｍｍ程度で済
むことになる。すなわち、リード２が列状に並設されて
おり、隣接するリード２間に形成された隣接する接続端
子３と接続端子３との間には所定のクリアランスＣを形
成するだけでよいので端子間ピッチＰを可及的に小さく
することができ、３列以上の接続端子３の多列化を図り
ながら、なおかつ接続端子間の狭ピッチ化を図ることが
できる。
【００４４】かかるリードフレーム１を用いた半導体装
置Ｙの製造方法について、図３及び図４を参照しながら
説明する。 （テーピング工程）先ず、図３（ａ）に示すように、上
述した構成の、すなわちリード２を複数の列状に形成す
るとともに、各リード２に複数の接続端子３を所定間隔
ごとに形成したリードフレーム１を用意し、図３（ｂ）
に示すように、その下面を、耐熱性を有するポリイミド
から形成したテープ７に接着する。
置Ｙの製造方法について、図３及び図４を参照しながら
説明する。 （テーピング工程）先ず、図３（ａ）に示すように、上
述した構成の、すなわちリード２を複数の列状に形成す
るとともに、各リード２に複数の接続端子３を所定間隔
ごとに形成したリードフレーム１を用意し、図３（ｂ）
に示すように、その下面を、耐熱性を有するポリイミド
から形成したテープ７に接着する。
【００４５】このテーピング工程は、後述する後工程に
おいて、接続端子３を分離したときに接続端子３を保持
することと、樹脂封止したときに接続端子３の表面に樹
脂の薄いバリなどが発生するのを防止することを目的と
している。なお、図示するように、リードフレーム１
は、接続端子３の部分を残して、リード２の部分につい
てはその下面をハーフエッチング処理し、初期厚みの１
／３程度に予め加工されている。 （接続端子の分離工程）次に、図３（ｃ）に示すよう
に、テープ７に貼着されたリードフレーム１の各接続端
子３の間のリード２をパンチ工具８などを用いて切断す
る。
おいて、接続端子３を分離したときに接続端子３を保持
することと、樹脂封止したときに接続端子３の表面に樹
脂の薄いバリなどが発生するのを防止することを目的と
している。なお、図示するように、リードフレーム１
は、接続端子３の部分を残して、リード２の部分につい
てはその下面をハーフエッチング処理し、初期厚みの１
／３程度に予め加工されている。 （接続端子の分離工程）次に、図３（ｃ）に示すよう
に、テープ７に貼着されたリードフレーム１の各接続端
子３の間のリード２をパンチ工具８などを用いて切断す
る。
【００４６】すなわち、接続端子３部分のみを金型９で
押さえ、先端を鋭利な山形状に形成したパンチ工具８に
より、接続端子３同士の間をなすリード２部分、及び接
続端子３とサポートバー４との間をなすリード２部分、
さらに接続端子３とダイパッド６との間をなすリード２
部分を打ち抜き切断する。このとき、接続端子３はリー
ド２を介して一側のサポートバー４から他側のサポート
バー４（あるいはダイパッド６）まで一連に繋がってい
るために、全てのリード２部分を同時に切断すれば、各
リード２に均等にせん断力が作用し、接続端子３が前記
テープ７から剥離したり、あるいは位置ずれを起こした
りすることを防止できる。
押さえ、先端を鋭利な山形状に形成したパンチ工具８に
より、接続端子３同士の間をなすリード２部分、及び接
続端子３とサポートバー４との間をなすリード２部分、
さらに接続端子３とダイパッド６との間をなすリード２
部分を打ち抜き切断する。このとき、接続端子３はリー
ド２を介して一側のサポートバー４から他側のサポート
バー４（あるいはダイパッド６）まで一連に繋がってい
るために、全てのリード２部分を同時に切断すれば、各
リード２に均等にせん断力が作用し、接続端子３が前記
テープ７から剥離したり、あるいは位置ずれを起こした
りすることを防止できる。
【００４７】しかも、この接続端子３の分離工程では、
各接続端子３間のリード２部分を所定幅で切り落とすの
ではなく、図３（ｃ）及び図３（ｄ）に示すように、切
離部分２ａが連結基端部２ｂから下方に向かって押し下
げられた状態で残るように切断するようにしている。
各接続端子３間のリード２部分を所定幅で切り落とすの
ではなく、図３（ｃ）及び図３（ｄ）に示すように、切
離部分２ａが連結基端部２ｂから下方に向かって押し下
げられた状態で残るように切断するようにしている。
【００４８】したがって、残留リード部２’は接続端子
３に繋がって残ったままとなり、後の樹脂封止工程の後
に、製品となった半導体装置Ａから脱落することがな
い。
３に繋がって残ったままとなり、後の樹脂封止工程の後
に、製品となった半導体装置Ａから脱落することがな
い。
【００４９】（ダイボンド及びワイヤボンド工程）ダイ
ボンドとワイヤボンドは一般的な半導体組立工程により
行われる。すなわち、ダイボンドは、半導体素子５を導
電性、あるいは非導電性を有する接着剤、あるいは接着
シートを使用してダイパッド６に接着してマウントす
る。
ボンドとワイヤボンドは一般的な半導体組立工程により
行われる。すなわち、ダイボンドは、半導体素子５を導
電性、あるいは非導電性を有する接着剤、あるいは接着
シートを使用してダイパッド６に接着してマウントす
る。
【００５０】その後、ワイヤボンド装置（図示せず）を
使用して、半導体素子５上の電極とリードフレーム１か
ら個々に分離独立された前記接続端子３とを極細の金線
１１により接続する（図４（ａ））。
使用して、半導体素子５上の電極とリードフレーム１か
ら個々に分離独立された前記接続端子３とを極細の金線
１１により接続する（図４（ａ））。
【００５１】（樹脂封止工程及びマーキング工程）ワイ
ヤボンディングを終了すると、次に、図４（ｂ）に示す
ように、リードフレーム１をモールド装置を用いて樹脂
封止を行いパッケージ１２を形成する。このとき、接続
端子３の裏面は前記テープ７により保護されているため
に、リードフレーム１全体を一括して封止することがで
きる。そして、前述したように、リード２を切断するこ
とにより形成された残留リード部２’は接続端子３に繋
がって残ったままとなり、しかも、その形態は切離部分
２ａが連結基端部２ｂから下方に向かって押し下げられ
て係合片として機能するので、モールド樹脂にしっかり
と噛み込んで、その後の脱落を防止している。
ヤボンディングを終了すると、次に、図４（ｂ）に示す
ように、リードフレーム１をモールド装置を用いて樹脂
封止を行いパッケージ１２を形成する。このとき、接続
端子３の裏面は前記テープ７により保護されているため
に、リードフレーム１全体を一括して封止することがで
きる。そして、前述したように、リード２を切断するこ
とにより形成された残留リード部２’は接続端子３に繋
がって残ったままとなり、しかも、その形態は切離部分
２ａが連結基端部２ｂから下方に向かって押し下げられ
て係合片として機能するので、モールド樹脂にしっかり
と噛み込んで、その後の脱落を防止している。
【００５２】次いで、個々のパッケージ１２の表面に相
当する部分に、ピン方向表示やロット番号などをレーザ
マークや捺印マークなどの方法でマーキングする。な
お、このマーキング工程は、その後工程である分離工程
やテープ剥離工程と入れ替えても構わないが、マーキン
グ時の搬送などによる接続端子３への外界から影響を受
けて汚損したりしないように、少なくともテープ剥離工
程よりも前に行うようにしている。
当する部分に、ピン方向表示やロット番号などをレーザ
マークや捺印マークなどの方法でマーキングする。な
お、このマーキング工程は、その後工程である分離工程
やテープ剥離工程と入れ替えても構わないが、マーキン
グ時の搬送などによる接続端子３への外界から影響を受
けて汚損したりしないように、少なくともテープ剥離工
程よりも前に行うようにしている。
【００５３】（半導体装置分離工程）樹脂封止を終えた
後、図４（ｃ）に示すように、リードフレーム１をダイ
シング装置１３によって個々の半導体装置Ａに切断す
る。
後、図４（ｃ）に示すように、リードフレーム１をダイ
シング装置１３によって個々の半導体装置Ａに切断す
る。
【００５４】（テープ剥離工程）最後に、図４（ｄ）に
示すように、テープ７からパッケージ１２を剥離する。
リードフレーム１には予め外装メッキが施されているた
めに、テープ７の剥離後には半導体装置Ａの下面から外
装メッキされた接続端子３が露出する。
示すように、テープ７からパッケージ１２を剥離する。
リードフレーム１には予め外装メッキが施されているた
めに、テープ７の剥離後には半導体装置Ａの下面から外
装メッキされた接続端子３が露出する。
【００５５】以上の工程を経て、製品となる半導体装置
Ａが製造されるが、これまで説明してきたように、本実
施の形態によれば高密度の接続端子３を有する小型の半
導体装置Ａが製造可能となり、このように半導体装置Ａ
が小型化されると、かかる半導体装置Ａを実装する実装
基板（図示せず）の小型化も可能となって、それにより
同実装基板を用いた電子機器類などの小型化も可能とな
り、時代の要求に応えることができる。
Ａが製造されるが、これまで説明してきたように、本実
施の形態によれば高密度の接続端子３を有する小型の半
導体装置Ａが製造可能となり、このように半導体装置Ａ
が小型化されると、かかる半導体装置Ａを実装する実装
基板（図示せず）の小型化も可能となって、それにより
同実装基板を用いた電子機器類などの小型化も可能とな
り、時代の要求に応えることができる。
【００５６】しかも、パッケージ１２の小型化が可能な
ので、同一サイズのリードフレーム１であれば、本実施
形態に係るリードフレーム１からより多くのパッケージ
１２を得ることが可能となり、パッケージ１２、ひいて
は半導体装置Ａのコストダウンを図ることができる。
ので、同一サイズのリードフレーム１であれば、本実施
形態に係るリードフレーム１からより多くのパッケージ
１２を得ることが可能となり、パッケージ１２、ひいて
は半導体装置Ａのコストダウンを図ることができる。
【００５７】
【発明の効果】発明は上記のような形態で実施されるも
ので、以下の効果を奏する。
ので、以下の効果を奏する。
【００５８】（１）請求項１記載の本発明によれば、端
子を形成したリードと、同リードを連結支持するサポー
トバーと、半導体素子を載置固定するダイパッドとを有
するリードフレームにおいて、前記リードを複数の列状
に形成し、各リードに複数の端子を所定間隔ごとに形成
したことにより、接続端子の多列化及び狭ピッチ化が容
易となり、高機能の半導体素子を搭載することができ
る。
子を形成したリードと、同リードを連結支持するサポー
トバーと、半導体素子を載置固定するダイパッドとを有
するリードフレームにおいて、前記リードを複数の列状
に形成し、各リードに複数の端子を所定間隔ごとに形成
したことにより、接続端子の多列化及び狭ピッチ化が容
易となり、高機能の半導体素子を搭載することができ
る。
【００５９】（２）請求項２記載の本発明によれば、上
記リード下面をハーフエッチング処理したことにより、
成形が容易に行えるとともに、後述するリードの切断な
どの後処理についても容易となる。
記リード下面をハーフエッチング処理したことにより、
成形が容易に行えるとともに、後述するリードの切断な
どの後処理についても容易となる。
【００６０】（３）請求項３記載の本発明によれば、上
記ダイパッドをリードにより支持したことにより、別途
ダイパッド専用の支持部材が不要となって小型化でき、
ひいては本リードフレームを用いて製造される半導体装
置についても小型化が可能となる。
記ダイパッドをリードにより支持したことにより、別途
ダイパッド専用の支持部材が不要となって小型化でき、
ひいては本リードフレームを用いて製造される半導体装
置についても小型化が可能となる。
【００６１】（４）請求項４記載の本発明によれば、複
数の列状に形成したリードを有するリードフレームを用
いて製造した半導体装置であって、前記リードに所定間
隔ごとに形成されていた複数の端子を、それぞれ隣接す
る端子間で切断して互いに分離独立させ、分離独立した
各端子と前記リードフレームのダイパッドにマウントし
た半導体素子とを金線接続してパッケージしたことによ
り、接続端子が狭ピッチ化され、接続端子数が増加した
小型かつ高機能な半導体装置とすることができる。
数の列状に形成したリードを有するリードフレームを用
いて製造した半導体装置であって、前記リードに所定間
隔ごとに形成されていた複数の端子を、それぞれ隣接す
る端子間で切断して互いに分離独立させ、分離独立した
各端子と前記リードフレームのダイパッドにマウントし
た半導体素子とを金線接続してパッケージしたことによ
り、接続端子が狭ピッチ化され、接続端子数が増加した
小型かつ高機能な半導体装置とすることができる。
【００６２】（５）請求項５記載の本発明によれば、複
数の列状に形成し、所定間隔ごとに端子を形成したリー
ドと、同リードを連結支持するサポートバーと、半導体
素子を載置固定するダイパッドとを有するリードフレー
ムの下面をフレーム保持テープに貼着し、同フレーム保
持テープに貼着された前記リードフレームの各端子間の
リードを切断して、各端子を互いに分離独立させ、その
後、各端子と前記ダイパッドにマウントした半導体素子
とを金線接続し、さらにパッケージする工程を有するこ
ととしたので、接続端子が狭ピッチ化され、接続端子数
が増加した小型かつ高機能な半導体装置を低コストでか
つ容易に製造可能となる。しかも、新しい製造装置、治
具などが不要で既設の製造ラインを利用することが可能
である。
数の列状に形成し、所定間隔ごとに端子を形成したリー
ドと、同リードを連結支持するサポートバーと、半導体
素子を載置固定するダイパッドとを有するリードフレー
ムの下面をフレーム保持テープに貼着し、同フレーム保
持テープに貼着された前記リードフレームの各端子間の
リードを切断して、各端子を互いに分離独立させ、その
後、各端子と前記ダイパッドにマウントした半導体素子
とを金線接続し、さらにパッケージする工程を有するこ
ととしたので、接続端子が狭ピッチ化され、接続端子数
が増加した小型かつ高機能な半導体装置を低コストでか
つ容易に製造可能となる。しかも、新しい製造装置、治
具などが不要で既設の製造ラインを利用することが可能
である。
【図１】本実施形態に係るリードフレームの平面視によ
る模式的説明図である。
る模式的説明図である。
【図２】リード及び接続端子の拡大説明図である。
【図３】本実施の形態に係るリードフレームを用いた半
導体装置の製造工程概略を示す説明図である。
導体装置の製造工程概略を示す説明図である。
【図４】同製造工程の後半部を示す説明図である。
【図５】従来のリードフレームの説明図である。
【図６】同従来のリードフレームの製造工程概略を示す
説明図である。
説明図である。
【図７】同従来のリードフレームの接続端子の拡大説明
図である。
図である。
Ａ 半導体装置
１ リードフレーム
２ リード
３ 接続端子
４ サポートバー
５ 半導体素子
６ ダイパッド
７ テープ
１１ 金線
１２ パッケージ
Claims (5)
- 【請求項１】端子を形成したリードと、同リードを連結
支持するサポートバーと、半導体素子を載置固定するダ
イパッドとを有するリードフレームにおいて、 前記リードを複数の列状に形成し、各リードに複数の端
子を所定間隔ごとに形成したことを特徴とするリードフ
レーム。 - 【請求項２】リード下面をハーフエッチング処理したこ
とを特徴とする請求項１記載のリードフレーム。 - 【請求項３】ダイパッドをリードにより支持したことを
特徴とする請求項１又は２に記載のリードフレーム。 - 【請求項４】複数の列状に形成したリードを有するリー
ドフレームを用いて製造した半導体装置であって、 前記リードに所定間隔ごとに形成されていた複数の端子
を、それぞれ隣接する端子間で切断して互いに分離独立
させ、分離独立した各端子とリードフレームのダイパッ
ドにマウントした半導体素子とを金線接続してパッケー
ジしたことを特徴とする半導体装置。 - 【請求項５】複数の列状に形成し、所定間隔ごとに端子
を形成したリードと、同リードを連結支持するサポート
バーと、半導体素子をマウントするダイパッドとを有す
るリードフレームの下面をフレーム保持テープに貼着
し、同フレーム保持テープに貼着された前記リードフレ
ームの各端子間のリードを切断して、各端子を互いに分
離独立させ、その後、各端子と前記ダイパッドにマウン
トした半導体素子とを金線接続し、さらにパッケージす
る工程を有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002099301A JP2003297997A (ja) | 2002-04-01 | 2002-04-01 | リードフレーム及び同リードフレームを用いた半導体装置並びにその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002099301A JP2003297997A (ja) | 2002-04-01 | 2002-04-01 | リードフレーム及び同リードフレームを用いた半導体装置並びにその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2003297997A true JP2003297997A (ja) | 2003-10-17 |
Family
ID=29388128
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002099301A Pending JP2003297997A (ja) | 2002-04-01 | 2002-04-01 | リードフレーム及び同リードフレームを用いた半導体装置並びにその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2003297997A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166417A (ja) * | 2006-12-27 | 2008-07-17 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法、及び半導体装置 |
-
2002
- 2002-04-01 JP JP2002099301A patent/JP2003297997A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008166417A (ja) * | 2006-12-27 | 2008-07-17 | Shinko Electric Ind Co Ltd | リードフレーム及びその製造方法、及び半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3062192B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置の製造方法 | |
| EP1328023B1 (en) | Lead frame, method for manufacturing the same, resin-encapsulated semiconductor device and method for manufacturing the same | |
| US7671451B2 (en) | Semiconductor package having double layer leadframe | |
| US20030045032A1 (en) | Leadframe, method of manufacturing the same, semiconductor device using the same, and method of manufacturing the device | |
| US8133759B2 (en) | Leadframe | |
| US9363901B2 (en) | Making a plurality of integrated circuit packages | |
| US20020025607A1 (en) | Semiconductor device and a method of manufacturing the same | |
| US20050101055A1 (en) | Lead frame, method of manufacturing the same, and method of manufacturing a semiconductor device using the same | |
| US8115288B2 (en) | Lead frame for semiconductor device | |
| JP2003243600A (ja) | 半導体装置およびその製造方法 | |
| US9171766B2 (en) | Lead frame strips with support members | |
| US8525305B1 (en) | Lead carrier with print-formed package components | |
| JP2003332513A (ja) | 半導体装置およびその製造方法 | |
| US7851902B2 (en) | Resin-sealed semiconductor device, manufacturing method thereof, base material for the semiconductor device, and layered and resin-sealed semiconductor device | |
| JPH11121644A (ja) | 個別半導体装置およびその製造方法 | |
| JP2006202976A (ja) | 樹脂封止型半導体装置およびリードフレーム | |
| US20230068748A1 (en) | Leaded semiconductor device package | |
| JP3430976B2 (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| US20030030132A1 (en) | Semiconductor chip package and manufacturing method thereof | |
| US20200321228A1 (en) | Method of manufacturing a lead frame, method of manufacturing an electronic apparatus, and electronic apparatus | |
| JP2000183218A (ja) | Ｉｃパッケージの製造方法 | |
| US20110062569A1 (en) | Semiconductor device package with down-set leads | |
| CN114981940A (zh) | 在坚固的封装衬底中具有分割裸片垫的经封装电子装置 | |
| JP2003297997A (ja) | リードフレーム及び同リードフレームを用いた半導体装置並びにその製造方法 | |
| JP2001077283A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040817 |