KR100571558B1 - 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수있는 방법 - Google Patents
인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수있는 방법 Download PDFInfo
- Publication number
- KR100571558B1 KR100571558B1 KR1020030015492A KR20030015492A KR100571558B1 KR 100571558 B1 KR100571558 B1 KR 100571558B1 KR 1020030015492 A KR1020030015492 A KR 1020030015492A KR 20030015492 A KR20030015492 A KR 20030015492A KR 100571558 B1 KR100571558 B1 KR 100571558B1
- Authority
- KR
- South Korea
- Prior art keywords
- printed circuit
- circuit board
- slit
- window
- window slit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/005—Punching of holes
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
Abstract
본 발명은 반도체 패키지용 인쇄회로기판의 상부에 윈도우슬릿(Window Slit)을 형성할 때 슬릿주변에 발생되는 버(Burr)를 방지할 수 있는 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수 있는 방법에 관한 것으로, 윈도우슬릿을 형성하는 펀칭 단계에 프리-크랙(Free-Crack)을 형성하는 단계를 추가하여 윈도우슬릿 주변에 발생되는 타이바-바(Tiebar-Burr) 및 유리섬유-버와 같은 크랙(Crack)을 최소화 할 수 있는 특징이 있다.
PCB, 크랙, 스탬핑, 펀칭, 슬릿, 버, 솔더볼패드, 라우터비트, 본드패드
Description
도 1은 종래의 라우팅공정을 통하여 형성된 인쇄회로기판의 슬릿 전/후면을 도시한 평면도,
도 2는 도 1의 A선에 따른 부분확대도,
도 3은 본 발명에 따른 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수 있는 방법을 단계별로 도시한 순서도,
도 4는 도 3의 순서도에 따른 윈도우슬릿 형성을 보여주는 공정도,
도 5는 도 4의 공정도에 따른 압착다이 및 지지다이를 도시한 구성도이다.
<도면의 주요부분에 대한 부호의 설명>
1: 인쇄회로기판 1a: 솔더볼패드
1b: 본드패드 1c: 타이바
1d: 전원선 3: 윈도우슬릿
3a: 버 10: 인쇄회로기판
10a: 솔더볼패드 10b: 본드패드
10c: 타이바 10d: 전원선
11: 윈도우슬릿 11a: 프리-크랙
11b: 버 20: 압착다이
21: 압착부 30: 지지다이
31: 지지부 40: 펀칭다이
본 발명은 반도체 패키지용 인쇄회로기판의 상부에 윈도우슬릿(Window Slit)을 형성할 때 슬릿주변에 발생되는 버(Burr)를 방지할 수 있는 방법에 관한 것으로, 보다 상세하게는 윈도우슬릿을 형성하는 펀칭단계 이전에 프리-크랙(Free-Crack)을 형성하는 단계를 추가하여 인쇄회로기판의 윈도우슬릿의 주변에 발생되는 버(Burr)와 같은 크랙(Crack)을 최소화 할 수 있는 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수 있는 방법에 관한 것이다.
최근 들어 전자산업의 경박 단소화에 따라 기존의 반도체 패키지 공정과는 달리 반도체의 고집적화가 요구되게 되었고, 따라서 반도체 패키지 기술 또한 CSP(Chip Scale Package)공정과 같이 높은 신뢰성을 구현할 수 있는 공정이 요구되었다.
이중 보드와 반도체간의 인터컨넥션(Interconnection)과, 솔더볼(Solder Ball)을 이용한 BGA(Ball Grid Array)타입이 그 관심 대상이 되고 있으며, 기판 하부에서 와이어 본딩(Wire Bonding)공정을 수행하는 wBGA(window Ball Grid Array) 타입이 개발되고 있다.
상기에서 wBGA(window Ball Grid Array)타입의 반도체 패키지 공정이 수행되기 위해서는 다이(Die)와, 상기 다이의 상부에 부착되는 인쇄회로기판 사이에 전기적 접촉이 가능한 윈도우슬릿(Window Silt)가공이 공정 상 선결되어야 한다.
따라서 본 발명에서는 슬릿 가공의 주요 방법 중 하나인 펀칭(Punching)단계를 이용한 슬릿 주변의 크랙(Crack)을 방지할 수 있는 기술에 관하여 제시하고자 한다.
이하에서는 종래의 방법을 이용한 인쇄회로기판의 형성방법에 관하여 첨부되어진 도면과 함께 설명하기로 한다.
도 1은 종래의 라우팅공정을 통하여 형성된 인쇄회로기판의 슬릿 전/후면을 도시한 평면도이며, 도 2는 도 1의 A선에 따른 부분확대도이다.
도 1에 도시된 바와 같이, 먼저 상기 인쇄회로기판(1)의 상부에는 각각 전기적으로 상호간 연결되게 본드패드(1b), 전원선(1d) 및 타이바(1c)가 도금처리 된다.
이 때 상기 인쇄회로기판(1)에는 전기적 접촉이 가능한 윈도우슬릿(3) 가공이 공정상 선결되어야 한다. 이를 위해 상기 인쇄회로기판(1)의 상부에 도금처리된 전원선(1d)을 따라 슬릿(3)을 형성하는 공정을 수행하게 된다.
이와 같은 공정은 라우팅 공정을 사용하여 에치백(Etch-Back)공정과 함께 작은 크기의 기판(1)에 슬릿(3)을 형성하는 방법이다.
더불어 자세히 설명하면, 이는 윈도우슬릿(3) 형성 이전에 전기적 연결선인 타이바(1c)를 제거하는 단계와, 슬릿(3)이 형성될 위치에 라우터비트(Router Bit)가 들어갈 홀을 파는 드릴링(Drilling) 단계와, 상기 라우터비트로 슬릿(3)을 따는 단계로 진행된다.
그러나 이는 상기 라우터비트로 상기 윈도우슬릿(3) 전체를 가공해야되기 때문에 윈도우슬릿(3)을 절단하는 과정 중에 많은 열이 발생되어 인쇄회로기판(1)의 변형이 생성되고 정밀도가 많이 떨어지는 문제점이 발생된다.
또한 에치백 공정(Etch-Back)은 타이바(1c) 제거 이후 와이어 본드패드(Wire Bond Pad)의 표면에 구리 잔여물이 남아 있을 수 있고, 금도금 시 표면 조도가 높아지므로 상기 윈도우슬릿(3)이 형성된 이후의 단계인 와이어본딩 단계에서 다이(Die)와 인쇄회로기판간에 와이어(Wire)가 본딩(Bonding)되지 않는 문제점이 발생할 수 있다.
아울러 도 2에 도시된 바와 같이, 라우터비트로는 금속의 타이바(1c)가 완전히 절단되지 못하여 윈도우슬릿(3) 상에 타이바-버(3a)와 같은 크랙(Crack)이 발생되어 불량이 발생할 수 있는 가능성이 높은 문제점이 있었다.
따라서 본 발명은 상기와 같은 문제점을 감안하여 안출된 것으로써, 본 발명의 제 1목적은, 반도체 패키지용 인쇄회로기판의 상부에 윈도우슬릿(Window Slit)을 형성할 때 슬릿주변에 발생되는 버와 같은 크랙 등을 방지할 수 있는 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수 있는 방법을 제공하는 것이다.
그리고 본 발명의 제 2목적은, 펀칭하여 윈도우슬릿을 형성하는 단계에 프리-크랙(Free-Crack)을 형성하는 단계를 추가하여 인쇄회로기판의 상부에 형성되는 윈도우슬릿주변 버(Burr)와 같은 크랙(Crack)을 최소화 할 수 있는 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수 있는 방법을 제공하는 것이다.
이러한 본 발명의 목적들은, 다수의 솔더볼패드(10a)가 일군을 이루어 형성된 인쇄회로기판을 준비하는 단계(S1000)와, 상기 솔더볼패드(10a)의 각 군 사이에 본드패드로 전원선에 연결되는 타이바를 병렬 도금처리하는 단계(S2000)와, 상기 인쇄회로기판의 전원선을 따라 상부에 소정압력으로 가압하여 윈도우슬릿 형상의 프리-크랙을 형성하는 단계(S3000); 및 상기 인쇄회로기판의 상부에 소정 깊이로 형성된 프리-크랙을 펀칭하여 윈도우슬릿을 형성하는 단계(S4000);를 포함하여 이루어지는 것을 특징으로 하는 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수 있는 방법에 의해서 달성된다.
그리고 상기 프리-크랙을 형성하는 단계(S3000)에서, 상기 프리-크랙은 소망하는 윈도우슬릿의 크기에 대해 95% ~ 97%의 크기인 것이 바람직하다.
또한 상기 프리-크랙을 형성하는 단계(S3000)에서, 상기 프리-크랙은 상기 인쇄회로기판의 두께에 대해 60% ~ 70%의 깊이로 형성되는 것이 바람직하다.
본 발명의 그 밖의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 분명해질 것이다.
이하에서는 본 발명에 따른 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수 있는 방법에 관하여 첨부되어진 도면과 함께 설명하기로 한다.
도 3은 본 발명에 따른 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수 있는 방법을 단계별로 도시한 순서도이다.
도 3에 도시된 바와 같이, 상기 윈도우슬릿(11)은 인쇄회로기판(10)의 상부에 도금처리된 전원선(10d)을 따라 커팅, 타발 또는 펀칭하여 완성된다.
이를 위해 먼저 다수의 솔더볼패드(10a)가 일군을 이루도록 양측 길이방향을 따라 소정간격을 두고 병렬로 형성된 인쇄회로기판(10)을 준비하게 된다. 이 때 상기 인쇄회로기판(10)의 외면은 특수 코딩되어 피막 처리된다.(S1000)
그리고 각 솔더볼패드(10a)의 각 군 사이에 본드패드(10d)로 전원선(10d)에 연결되는 타이바(10c)를 병렬로 금도금 처리하여 각각의 본드패드(10d)를 전기적으로 연결시킨다.(S2000)
이후 상기 인쇄회로기판(10)의 상부에 도금처리된 전원선(10d)을 따라 윈도우슬릿(11)을 펀칭하기 위한 프리-크랙(11a)을 형성한다. 여기서 상기 프리-크랙(11a)은 상기 인쇄회로기판(10)의 상부를 가압하여 형성된 일종의 펀칭홈으로써, 상기 인쇄회로기판(10)의 두께에 대해 약 50% ~ 80% 정도의 깊이로 가압하여 형성시킨다. 이때 보다 바람직하게는 약 60% ~ 70% 정도가 되어야 한다.
이는 상기에서 프리-크랙(11a)이 상기 인쇄회로기판(10)의 두께에 대해 약 60% ~ 70%정도 이상의 깊이로 형성되면, 이후의 펀칭하는 단계와 같이 유사한 효과를 주어 상기 윈도우슬릿(11) 주변이 미세하게 갈라지는 현상과 같은 크랙을 발생시킬 수 있는 결과를 초래하기 때문이다.
반대로 상기 프리-크랙(11a)이 인쇄회로기판(10)의 두께에 대해 약 60% ~ 70%정도 이하의 깊이로 형성되면, 상기 인쇄회로기판(10)의 각 본드패드(10d) 연결해주는 타이바(10c)가 제대로 절단되지 못하여, 이후의 펀칭단계에서 상기 타이바(10c)가 인쇄회로기판(10)과 부분이탈되거나 제대로 절단되지 못하는 타이바-버(11b)가 발생되는 결과를 초래하기 때문이다.
그리고 상기 프리-크랙(11a)의 전체 크기는 소망하는 윈도우슬릿(11)의 크기에 대해 95% ~ 97%의 크기인 것이 바람직하다.
이는 상기 프리-크랙(11a)을 형성시 상기 인쇄회로기판(10)에서 생길 수 있는 편차에서 기인한다. 더불어 설명하자면, 상기 프리-크랙(11a)을 형성시키는 금형의 공차에 따른 것이다.(S3000)
마지막으로 상기 인쇄회로기판(10)의 상부에 형성된 프리-크랙(11a)을 펀칭하여 윈도우슬릿(11)을 형성하게 된다. 이 때 상기 프리-크랙(11a)을 펀칭하는 금형은 상기 프리-크랙(11a) 보다 상대적으로 작아야되며, 저면 전체로 타격할 수 있도록 저면은 평탄하게 이루어져야 한다.(S4000)
이하에서는 본 발명에 따른 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수 있는 방법에 대해 첨부되어진 도면에 도시된 장치와 함께 보다 자세히 설명하기로 한다.
도 4는 도 3의 순서도에 따른 윈도우슬릿 형성을 보여주는 공정도이며, 도 5는 도 4의 공정도에 따른 압착다이 및 지지다이를 도시한 구성도이다.
도 4 및 도 5에 도시된 바와 같이, 상기 인쇄회로기판(10) 상에 윈도우슬릿(11)을 형성하기 위해 구간별로 압착다이(20) 및 펀칭다이(40)가 순차적으로 구비된다.
여기서 상기 압착다이(20)의 하부에는 폭방향 보다 상대적으로 길이가 긴 윈도우 형상의 압착부(21)가 형성되어 있다. 이러한 상기 압착다이(20)는 상기 인쇄회로기판(10)의 선택적인 위치에 따라 승강되어 상기 인쇄회로기판(10)의 타이바(10c) 및 전원선(10d) 상에 윈도우슬릿(11) 형상의 프리-크랙(11a)을 형성하게 된다.
상기에서 압착부(21)의 크기는 이전(以前)에서 언급된 바와 같이, 상기 프리-크랙(11a)을 형성시 인쇄회로기판(10)에서 생길 수 있는 편차에 기인하여 윈도우슬릿(11)의 크기에 대해 약 95% ~ 97% 정도의 크기를 갖는다.
아울러 도 5에 도시된 바와 같이, 상기 압착부(21)의 단부는 날카로운 칼날형태를 취하고 있어, 상기 인쇄회로기판(10)의 각 본드패드(10d) 연결해주는 타이바(10c) 및 전원선(10d)이 절단되게 절단 기능을 겸비한다.
이때 상기 인쇄회로기판(10)의 하부에는 저면을 지지하는 지지다이(30)가 위치하고 있어, 상기 인쇄회로기판(10)의 가압에 따른 변형이나 파손을 방지한다. 아울러 상기 지지다이(30)의 상부로는 상기 인쇄회로기판(10)의 저면을 지지하는 지지부(31)가 일체로 형성되어 있으며, 상기 지지부(31)는 상기 압착다이(20)의 압착부(21)와 동일 사이즈를 갖는다.
그리고 상기 지지다이(30)는 상기 인쇄회로기판(10)을 펀칭다이(40)까지 이송시켜 된다..
이 후 상기 펀칭다이(40)는 하부로 상기 인쇄회로기판(10)의 선택적인 위치에 도달되면, 하강하여 상기 인쇄회로기판(10)에 형성된 프리-크랙(11a)을 펀칭하여 윈도우슬릿(11)을 형성시킨다.
이상에서와 같이 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수 있는 방법에서, 인쇄회로기판 상에 윈도우슬릿을 형성하기전 상기 인쇄회로기판의 상부에 윈도우슬릿 형상의 프리-크랙하는 단계를 추가시킴으로써, 종래 기술의 문제점이었던 타이바-버(Tiebar-Burr) 및 유리섬유-버와 같은 기판의 크랙을 현저하게 줄여 불량 재고와 함께 생산성 향상에 큰 효과가 있는 장점이 있다.
또한 상기 펀칭공정은 통상적으로 메탈계열 리드프레임의 스탬핑공정에 사용되어 지고 있는 방식이다. 따라서 이를 본 발명의 인쇄회로기판의 윈도우슬릿 가공에 적용시킴으로써, 종래의 생산라인을 그대로 이용하여 적용할 수 있는 특징이 있다. 이에 따라 추가로 설비비가 발생되지 않는 장점이 있다.
비록 본 발명이 상기 언급된 바람직한 실시예와 관련하여 설명되어졌지만, 발명의 요지와 범위로부터 벗어남이 없이 다양한 수정이나 변형을 하는 것이 가능하다. 따라서 첨부된 특허청구의 범위는 본 발명의 요지에서 속하는 이러한 수정이나 변형을 포함할 것이다.
Claims (3)
- 인쇄회로기판(10)의 제작방법에 있어서,다수의 솔드볼패드(10a)가 일군을 이루어 형성된 인쇄회로기판(10)을 준비하는 단계(S1000)와;상기 솔드볼패드(10a)의 각 군 사이에 본드패드(10d)로 전원선에 연결되는 타이바(10c)를 병렬 도금처리하는 단계(S2000)와;상기 인쇄회로기판(10)의 전원선을 따라 상부에 소정압력으로 가압하여 윈도우슬릿(11) 형상의 프리-크랙(11a)을 형성하는 단계(S3000)및;상기 인쇄회로기판(10)의 상부에 소정깊이로 형성된 프리-크랙(11a)을 펀칭하여 윈도우슬릿(11)을 형성하는 단계(S4000)를 포함하여 이루어지며;상기 프리-크랙을 형성하는 단계(S3000)에서, 상기 프리-크랙(11a)은 상기 인쇄회로기판의 두께에 대해 50 - 80%의 깊이로 형성되고, 상기 프리-크랙(11a)은 소망하는 윈도우슬릿(11)의 크기에 대해 95% ~ 97%의 크기인 것을 특징으로 하는 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수 있는 방법.
- 삭제
- 삭제
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030015492A KR100571558B1 (ko) | 2003-03-12 | 2003-03-12 | 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수있는 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020030015492A KR100571558B1 (ko) | 2003-03-12 | 2003-03-12 | 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수있는 방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20040080627A KR20040080627A (ko) | 2004-09-20 |
KR100571558B1 true KR100571558B1 (ko) | 2006-04-17 |
Family
ID=37365252
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020030015492A KR100571558B1 (ko) | 2003-03-12 | 2003-03-12 | 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수있는 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100571558B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200454133Y1 (ko) | 2010-09-20 | 2011-06-17 | 주식회사 스타텍 | 슬릿 펀칭 장치 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100673965B1 (ko) | 2006-01-11 | 2007-01-24 | 삼성테크윈 주식회사 | 인쇄회로기판 및 반도체 패키지 제조방법 |
-
2003
- 2003-03-12 KR KR1020030015492A patent/KR100571558B1/ko not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR200454133Y1 (ko) | 2010-09-20 | 2011-06-17 | 주식회사 스타텍 | 슬릿 펀칭 장치 |
Also Published As
Publication number | Publication date |
---|---|
KR20040080627A (ko) | 2004-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE45931E1 (en) | Method of manufacturing a semiconductor device | |
US5886876A (en) | Surface-mounted semiconductor package and its manufacturing method | |
CN100380614C (zh) | 部分构图的引线框架及其制造方法以及在半导体封装中的使用 | |
TWI479626B (zh) | 導線架基板及其製造方法以及半導體裝置 | |
CN102859687A (zh) | 半导体器件及其制造方法 | |
US6608369B2 (en) | Lead frame, semiconductor device and manufacturing method thereof, circuit board and electronic equipment | |
KR101321190B1 (ko) | Mosfet bga용 절곡 프레임 캐리어 | |
JP6581861B2 (ja) | 電子部品搭載用基板の製造方法 | |
US6617200B2 (en) | System and method for fabricating a semiconductor device | |
CN103325699A (zh) | 半导体器件的制造方法 | |
KR100571558B1 (ko) | 인쇄회로기판의 펀칭공정시 윈도우슬릿의 버를 방지할 수있는 방법 | |
US6242280B1 (en) | Method of interconnecting an electronic device | |
KR102525683B1 (ko) | 클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지 | |
US20100078803A1 (en) | Semiconductor flat package device and method for manufacturing the same | |
US4563811A (en) | Method of making a dual-in-line package | |
KR100522744B1 (ko) | 인쇄회로기판의 윈도우슬릿 형성방법 | |
KR100610053B1 (ko) | 인쇄 회로 기판의 슬롯 가공용 금형 스트리퍼 | |
JP2001210775A (ja) | リードフレーム、電子部品パッケージ、及びそれらの作製方法 | |
US11817374B2 (en) | Electronic device with exposed tie bar | |
JP2006041137A (ja) | リードフレームおよび半導体装置ならびにその半導体装置の製造方法 | |
JP4666395B2 (ja) | 樹脂パッケージ型半導体装置の製造方法 | |
JP2005150629A (ja) | リードフレームの製造方法およびそれを用いた半導体装置の製造方法、ならびにリードフレームおよびそれを用いた半導体装置 | |
JPH04103154A (ja) | 半導体装置及びその製造方法及びその実装方法 | |
KR100243023B1 (ko) | 반도체 패키지와 그 제조방법 및 그 적층방법 | |
KR100206954B1 (ko) | 반도체 볼 그리드 어레이 패키지의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E902 | Notification of reason for refusal | ||
E90F | Notification of reason for final refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
LAPS | Lapse due to unpaid annual fee |