KR100206954B1 - 반도체 볼 그리드 어레이 패키지의 제조방법 - Google Patents

반도체 볼 그리드 어레이 패키지의 제조방법 Download PDF

Info

Publication number
KR100206954B1
KR100206954B1 KR1019960051652A KR19960051652A KR100206954B1 KR 100206954 B1 KR100206954 B1 KR 100206954B1 KR 1019960051652 A KR1019960051652 A KR 1019960051652A KR 19960051652 A KR19960051652 A KR 19960051652A KR 100206954 B1 KR100206954 B1 KR 100206954B1
Authority
KR
South Korea
Prior art keywords
lead frame
substrate
grid array
ball grid
array package
Prior art date
Application number
KR1019960051652A
Other languages
English (en)
Other versions
KR19980033849A (ko
Inventor
최광성
김진성
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR1019960051652A priority Critical patent/KR100206954B1/ko
Publication of KR19980033849A publication Critical patent/KR19980033849A/ko
Application granted granted Critical
Publication of KR100206954B1 publication Critical patent/KR100206954B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

본 발명은 반도체 볼 그리드 어레이 패키지의 제조방법에 관한 것으로, 종래 볼 그리드 어레이 패키지는 일반적인 리드프레임을 이용하여 스트립 단위로 작업을 진행할 수 없는 문제점이 있었다. 본 발명 반도체 볼 그리드 어레이 패키지의 제조방법은 기존의 리드프레임과 유사한 두께와 동일한 위치에 인식홀이 구비된 스트립 상태의 리드프레임을 이용하여 공정을 진행하기 때문에 기존의 일반적인 패키지 제조장비를 이용하는 호환성을 갖게되어 새로운장비를 구입하지 않아도 되므로 제조원가를 절감할 수 있는 효과가 있다. 그리고, 모든공정이 자동화가 가능하고, 고속작업이 가능하여 생산성이 향상되는 효과가 있다. 또한, 본 발명에서는 종래와 달리 서브스트레이트의 연결바와 리드프레임의 타이바를 일시에 절단하기 때문에 공수가 절감되는 효과가 있다.

Description

반도체 볼 그리드 어레이 패키지의 제조방법
본 발명은 반도체 볼 그리드 어레이 패키지(BALL GRID ARRAY PACKAGE)의 제조방법에 관한 것으로, 특히 신규투자 없이 기존의 장비를 이용하여 공정을 진행할 수 있도록 하는데 적합한 반도체 볼 그리드 어레이 패키지의 제조방법에 관한 것이다.
일반적으로 고집적화된 다핀의 패키지를 생산하기 위하여 많은 업체들이 많은 노력을 경주하고 있다. 그 대표적인 예로 서브스트레이트(SUBSTRATE)에 외부로의 전기적인 연결단자인 다수개의 솔더볼(SOLDER BALL)을 부착하여 외부단자로 이용하는 볼 그리드 어레이 패키지가 소개되고 있으며, 볼 그리드 어레이 패키지는 서브스트레이트의 하면에 다수개의 솔더볼을 부착하고, 노에서 열을 가하여 일시에 부착시키는 방법으로 제조되어 생산성의 향상뿐만이 아니라, 외부의 충격으로부터 외부단자가 쉽게 파손되지 않는 장점이 있다. 이와 같은 일반적인 종래 볼 그리드 어레이 패키지의 제조방법이 제1a도 내지 제1e도에 도시되어 있는 바, 이를 간단히 설명하면 다음과 같다.
제1a, b, c, d, e도는 종래 기술에 의한 볼 그리드 어레이 패키지의 제조방법을 순차적으로 보인 단면도이고, 제2도는 종래 볼 그리드 어레이 패키지의 제조순서를 보인 플로우챠트이다.
종래 볼 그리드 어레이 패키지는 제1a도에 도시된 바와 같이, 먼저 사각형의 히트싱크(HEAT SINK)(1) 상면 중앙에 관통공이 형성된 다층회로기판인 서브스트레이트(2)를 접착제로 부착한다. 그런 다음, 제3도에 도시된 바와 같은 공정을 진행하기 위한 치구인 사면에 클립(3a)이 부착된 보트(3)에 상기 서브스트레이트(2)가 부착된 및 트싱크(1)를 클립(3a)에 탄지되도록 설치한다. 이와 같은 방법으로 1개의 보트(BOAT)(3)에 서브스트레이트(2)가 각각 부착된 4개의 히트싱크(1)를 설치하고, 제1b도와 제4도에 도시된 바와 같이 상기 히트싱크(1)의 상면 중앙에 각각 반도체 칩(CHIP)(4)을 부착하는 다이본딩(DIE BONDING)공정을 실시한다. 그런 다음, 제1c도와 같이, 상기 칩(4)의 상면에 형성된 다수개의 칩패드(CHIP PAD)(미도시)와 서브스트레이트(2)의 상면에 형성된 패턴(PATTERN)(미도시)을 각각 금속와이어(5)로 연결하는 와이어본딩(WIRE BONDING)을 실시하고, 상기 서브스트레이트(2)의 상면에 주사기(6)를 이용하여 점도가 높은 액상봉지제로 일정높이의 댐(DAM)(7)을 형성하는 댐포밍(DAM FORMING)을 실시한다. 그런 다음, 제1d도에 도시된 바와 같이 상기 댐(7)의 내측에 주사기(6')를 이용하여 점도가 낮은 고분자를 채워서 봉지부(8)를 형성하는 포팅(POTTING)작업을 실시한 후, 제1e도에 도시된 바와 같이, 상기 서브스트레이트(2)의 상면에 다수개의 솔더볼(SOLDER BALL)(9)을 부착하는 솔더볼어태치(SOLDER BALL ATTACH)를 실시하고, 상기 솔더볼(9)을 융착시키는 리플로우(REFLOW) 작업과 리플로우작업시 발생하는 산류 플럭스(FLUX)를 제거하는 클리닝(CLEANING) 작업을 실시하여 패키지를 완성한다.
그러나, 상기과 같은 종래 볼 그리드 어레이 패키지 제조방법은 여러가지 문제점을 내포하고 있는 것이었다. 그 첫번째로 상기 볼 그리드 어레이 패키지는 일반적인 패키지 제조장비인 리드프레임(LEAD FRAME)을 이용한 장비에서는 적용할 수 없고, 보트(3)을 이용하여 공정을 진행하는 새로운 장비를 이용하여야 하기 때문에 별도 장비의 구입에 따른 제조원가가 증가하는 문제점이 있었다. 두번째로는 클립(3a)이 구비된 보트(3)의 상면에 서브스트레이트(2)가 부착된 히트싱크(1)를 사람이 직접 설치하여 공정을 진행해야 하므로 수작업을 필수적으로 수행하여야 하고, 또한 히트싱크(1)를 보트(3)에 설치한 후에도 공정진행시 히트싱크(1)가 보트(3)에서 이탈되지 않도록 낮은 속도로 공정을 진행해야 하므로 그로인한 생산성이 저하되는 문제점이 있었다.
본 발명의 주목적은 상기와 같은 여러 문제점을 갖지 않는 반도체 볼 그리드 어레이 패키지의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 기존의 장비를 이용하여 호환성있게 작업할 수 있도록 하여 원가를 절감시킬 수 있도록 하는데 적합한 반도체 볼 그리드 어레이 페키지의 제조방법을 제공함에 있다.
본 발명의 또다른 목적은 공정을 빠르게 진행할 수 있도록 하여 생산성을 향상시키도록 하는데 적합한 반도체 볼 그리드 어레이 패키지의 제조방법을 제공함에 있다.
제1a, b, c, d, e도는 종래 기술에 의한 볼 그리드 어레이 패키지의 제조방법을 순차적으로 보인 단면도.
제2도는 종래 볼 그리드 어레이 패키지의 제조순서를 보인 플로우챠트.
제3도는 종래 볼 그리드 어레이 패키지의 제조시 이용하는 보트를 보인 평면도 및 측면도.
제4도는 종래 다이본딩공정 진행시 보트에 리드프레임이 설치된 상태를 보인 평면도 및 정면도.
제5a, b, c, d, e, f, g, h도는 본 발명 반도체 볼 그리드 어레이 패키지의 제조방법을 순차적으로 보인 단면도 및 평면도.
제6도는 본 발명 반도체 볼 그리드 어레이 패키지의 제조순서를 보인 플로우차트.
제7도는 본 발명 반도체 볼 그리드 어레이 패키지의 구조를 보인 종단면도.
* 도면의 주요부분에 대한 부호의 설명
11, 11' : 가이드레일 12 : 패들
13 : 타이바 14 : 리드프레임
14a : 인식홀 16 : 서브스트레이트
16a : 연결바 16b : 얼라인홀
18 : 칩 19 : 금속와이어
20 : 댐 21 : 봉지부
22 : 솔더볼
상기와 같은 본 발명의 목적을 달성하기 위하여 스트립(STRIP) 상태인 리드프레임 패들(PADDLE) 상면에 관통공이 형성된 다층회로기판인 서브스트레이트를 부착하는 접착공정을 수행하는 단계와, 상기 패들의 상면 중앙에 칩을 부착하는 다이본딩공정을 수행하는 단계와, 상기 칩의 칩패드와 서브스트레이트의 패턴을 금속와이어로 연결하는 와이어본딩공정을 수행하는 단계와, 상기 서브스트레이트의 상면에 일정 높이의 댐을 형성하는 댐포밍공정을 수행하는 단계와, 상기 댐의 내측에 칩과 금속와이어를 감싸도록 봉지재로 포팅하는 포팅공정을 수행하는 단계와, 상기 서브스트레이트의 상면에 다수개의 솔더볼을 부착하는 솔더볼어태치공정을 수행하는 단계와, 상기 솔더볼에 열을 가하여 융착시키는 리플로우공정을 수행하는 단계와, 상기 리플로우공정 진행시 발생하는 이물질을 제거하는 클리닝공정을 수행하는 단계와, 상기 서브스트레이트의 연결바와 리드프레임의 타이바를 절단하는 싱글레이션공정을 수행하는 단계의 순서로 진행하는 것을 특징으로 하는 반도체 볼 그리드 어레이 패키지의 제조방법이 제공된다.
이하, 상기와 같이 제조되는 본 발명 반도체 볼 그리드 어레이 패키지의 제조방법을 첨부된 도면의 실시예를 참고하여 보다 상세히 설명하면 다음과 같다.
제5a, b, c, d, e, f, g, h도는 본 발명 반도체 볼 그리드 어레이 패키지의 제조방법을 순차적으로 보인 단면도 및 평면도이고, 제6도는 본 발명 반도체 볼 그리드 어레이 패키지의 제조순서를 보인 플로우차트이다.
먼저, 제5a도에 도시된 바와 같이, 양측에 가이드레일(GUIDE RAIL)(11)(11')이 형성되고, 그 가이드레일(11)(11')의 내측에 4개의 패들(12)이 타이바(13)로 연결되어 있는 스트립 상태의 리드프레임(14) 패들(12) 상면에 관통공(16a)이 형성되며 4개가 한 유니트로된 다층회로기판인 서브스트레이트(16)를 제5b도와 같이 부착하는 접착공정을 수행한다.
그리고, 상기와 같은 접착공정을 수행하기 전에 준비작업인 서브스트레이트(16)의 제작공정 수행하는데, 이는 일반적인 서브스트레이트(16)의 제작방법과 마찬가지로 카파 클래드 라미네이트(COPPER CLAD LAMINATE) → 내층회로형성 → 라미네이트(LAMINATE) → 드릴(DRILL) → 무전해동도금 → 외층회로형성 → 에스 알 프린트(S/R PRINT) → 캐비티컷팅(CAVITY CUTTING) → 니켈/금 프린팅(Ni/Au PRINTING)을 실시하여 제작되고, 이와 같이 제작된 서브스트레이트(16)를 리드프레임(14)의 상면에 올려놓고 두께 50~150㎛의 필름 또는 경화된 에폭시를 리드프레임(14)과 서브스트레이트(16) 사이에 개재한 다음, 100~400℃의 온도로 열압착하는 방법으로 부착한다. 이때 상기 서브스트레이트(16)도 4개가 1조로되어 연결바(16a)로 연결되어 있다.
그런 다음, 제5c도와 같이 상기 패들(12)의 상면 중앙에 접착제(17)를 이용하여 칩(18)을 각각 부착하는 다이본딩공정을 다이본딩장비에서 실시한다.
상기와 같은 다이본딩공정을 마친 후에는 제5d도와 같이 상기 칩(13)의 상면에 형성된 다수개의 칩패드(미도시)와 서브스트레이트(16)의 상면에 형성된 패턴(미도시)을 금속와이어(19)로 연결하는 와이어본딩공정을 수행한다.
그런 다음, 상기 제5e도와 같이 각각의 서브스트레이트(16)의 상면에 주사기를 이용하여 점도가 높은 액상의 봉지재에 열을 가하여 일정높이의 댐(20)을 형성하는 댐 포밍공정을 수행한다.
이와 같이 댐포밍공정을 마친 후에는 제5f도와 같이 상기 댐(20)의 내측에 설치되어 있는 칩(13)과 금속와이어(19)를 감싸도록 주사기 속의 점도가 높은 고분자에 열을 가하여 포팅함으로서 봉지부(21)를 형성하는 포팅공정을 수행한다.
그런 다음, 제5g도와 같이 상기 서브스트레이트(16)의 상면에 다수개의 솔더볼(22)을 부착하는 솔더볼어태치공정을 수행하고, 상기 솔더볼(22)에 열을 가하여 융착시키는 리플로우공정을 수행하며, 상기 리플로우공정 진행시 발생하는 이물질을 제거하는 클리닝공정을 수행하고, 제5h도와 같이 상기 서브스트레이트(16)의 연결바(16a)와 리드프레임(14)의 타이바(13)를 점선으로 표시한 화살표방향으로 절단하여 개개의 패키지로 분리하는 싱글레이션(SINGULATION)공정을 수행하여 제7도와 같은 반도체 볼 그리드 어레이 패키지를 완성한다.
상기 리드프레임(14)는 두께가 0.5㎜이하이며, 재질은 구리, 알루미늄, 얼로이 42등의 고열전도성 재질을 사용하는 것이 바람직하고, 가이드레일(11)(11') 상에 공정진행시 장비가 리드프레임(14)의 위치를 인식하기 위한 다수개의 인식홀(14a)이 형성된 것을 특징으로 한다.
그리고, 상기 서브스트레이트(16)의 연결바(16a) 상에는 리드프레임(14)에 열압착시 얼라인 하기 위한 얼라인홀(ALIGN HOLE)(16b)이 각각 형성된 것을 특징으로 한다.
이상에서 상세히 설명한 바와 같이 본 발명 반도체 볼 그리드 어레이 패키지의 제조방법은 기존의 리드프레임과 유사한 두께와 동일한 위치에 인식홀이 구비된 스트립 상태의 리드프레임을 이용하여 공정을 진행하기 때문에 기존의 일반적인 패키지 제조장비를 이용할 수 있는 호환성을 갖게되어 새로운장비를 구입하지 않아도 되므로 제조원가를 절감할 수 있는 효과가 있다. 그리고, 전체공정의 자동화가 가능하고, 고속작업이 가능하여 생산성이 향상되는 효과가 있다. 또한, 본 발명에서는 종래와 달리 서브스트레이트의 연결바와 리드프레임의 타이바를 일시에 절단하기 때문에 공수가 절감되는 효과가 있다.

Claims (5)

  1. 스트립 상태인 리드프레임의 패들 상면에 역시 연결바로 연결되어 유니트 단위로된 다층회로기판인 서브스트레이트를 부착하는 접착공정을 수행하는 단계와, 상기 패들의 상면 중앙에 각각 칩을 부착하는 다이본딩공정을 수행하는 단계와, 상기 칩의 상면에 형성된 다수개의 칩패드와 서브스트레이트의 패턴을 각각 금속와이어로 연결하는 와이어본딩공정을 수행하는 단계와, 상기 서브스트레이트의 상면에 각각 일정높이의 댐을 형성하는 댐포밍공정을 수행하는 단계와, 상기 댐의 내측에 칩과 금속와이어를 감싸도록 봉지재로 포팅하여 봉지부를 형성하는 포팅공정을 수행하는 단계와, 상기 서브스트레이트의 상면에 다수개의 솔더볼을 부착하는 솔더볼어태치공정을 수행하는 단계와, 상기 솔더볼에 열을 가하여 융착시키는 리플로우공정을 수행하는 단계와, 상기 리플로우공정 진행시 발생하는 이물질을 제거하는 클리닝공정을 수행하는 단계와, 상기 서브스트레이트의 연결바와 리드프레임의 타이바를 절단하는 싱글레이션공정을 수행하는 단계의 순서로 진행하는 것을 특징으로 하는 반도체 볼 그리드 어레이 패키지의 제조방법.
  2. 제1항에 있어서, 상기 접착공정은 서브스트레이트를 리드프레임의 상면에 올려놓고 두께 50~150㎛의 필름 또는 경화된 에폭시를 리드프레임과 서브스트레이트 사이에 개재한 다음, 100~140℃의 온도로 열압착하는 방법으로 부착하는 것을 특징으로 하는 반도체 볼 그리드 어레이 패키지의 제조방법.
  3. 제1항에 있어서, 상기 리드프레임은 두께가 0.5㎜이하이며, 재질은 구리, 알루미늄, 얼로이42 중 어느 하나를 사용하는 것을 특징으로 하는 반도체 볼 그리드 어레이 패키지의 제조방법.
  4. 제1항 또는 제3항에 있어서, 상기 리드프레임의 가이드레일 상에는 공정진행시 장비가 리드프레임의 위치를 인식하기 위한 다수개의 인식홀이 형성된 것을 특징으로 하는 반도체 볼 그리드 어레이 패키지의 제조방법.
  5. 제1항에 있어서, 상기 서브스트레이트의 연결바 상에는 리드프레임에 열압착시 얼라인 하기 위한 얼라인홀이 각각 형성된 것을 특징으로 하는 반도체 볼 그리드 어레이 패키지의 제조방법.
KR1019960051652A 1996-11-02 1996-11-02 반도체 볼 그리드 어레이 패키지의 제조방법 KR100206954B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960051652A KR100206954B1 (ko) 1996-11-02 1996-11-02 반도체 볼 그리드 어레이 패키지의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960051652A KR100206954B1 (ko) 1996-11-02 1996-11-02 반도체 볼 그리드 어레이 패키지의 제조방법

Publications (2)

Publication Number Publication Date
KR19980033849A KR19980033849A (ko) 1998-08-05
KR100206954B1 true KR100206954B1 (ko) 1999-07-01

Family

ID=19480610

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960051652A KR100206954B1 (ko) 1996-11-02 1996-11-02 반도체 볼 그리드 어레이 패키지의 제조방법

Country Status (1)

Country Link
KR (1) KR100206954B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055432B1 (ko) * 2008-10-30 2011-08-08 삼성전기주식회사 정렬홀을 갖는 반도체칩 및 그 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101055432B1 (ko) * 2008-10-30 2011-08-08 삼성전기주식회사 정렬홀을 갖는 반도체칩 및 그 제조방법

Also Published As

Publication number Publication date
KR19980033849A (ko) 1998-08-05

Similar Documents

Publication Publication Date Title
US7439097B2 (en) Taped lead frames and methods of making and using the same in semiconductor packaging
JP3069792B2 (ja) チップサイズ半導体パッケ―ジ及びその集合体並びにその製造方法
US5478007A (en) Method for interconnection of integrated circuit chip and substrate
US7071573B1 (en) Semiconductor chip assembly with welded metal pillar
US7268421B1 (en) Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
KR100344927B1 (ko) 적층 패키지 및 그의 제조 방법
US7446419B1 (en) Semiconductor chip assembly with welded metal pillar of stacked metal balls
JP3971434B2 (ja) 半導体集積回路装置
CN101587869B (zh) 可颠倒无引线封装及其堆叠和制造方法
US7232706B1 (en) Method of making a semiconductor chip assembly with a precision-formed metal pillar
US20060166406A1 (en) Method of making a semiconductor chip assembly using multiple etch steps to form a pillar after forming a routing line
CN104167395A (zh) 薄轮廓引线半导体封装
US7977161B2 (en) Method of manufacturing a semiconductor package using a carrier
CN101611484A (zh) 无引脚半导体封装及其制造方法
US7319265B1 (en) Semiconductor chip assembly with precision-formed metal pillar
KR20060042872A (ko) 반도체장치의 실장 방법
US20030209815A1 (en) Semiconductor device and its manufacturing method
JP2000188366A (ja) 半導体装置
US6673710B1 (en) Method of connecting a conductive trace and an insulative base to a semiconductor chip
KR100214552B1 (ko) 캐리어프레임 및 서브스트레이트와 이들을 이용한 볼 그리드 어 레이 패키지의 제조방법
US7094676B1 (en) Semiconductor chip assembly with embedded metal pillar
CN113035722A (zh) 具有选择性模制的用于镀覆的封装工艺
US7132741B1 (en) Semiconductor chip assembly with carved bumped terminal
JPH06252333A (ja) 半導体装置及びその製造方法
US7071089B1 (en) Method of making a semiconductor chip assembly with a carved bumped terminal

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090327

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee