KR102525683B1 - 클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지 - Google Patents

클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지 Download PDF

Info

Publication number
KR102525683B1
KR102525683B1 KR1020210075644A KR20210075644A KR102525683B1 KR 102525683 B1 KR102525683 B1 KR 102525683B1 KR 1020210075644 A KR1020210075644 A KR 1020210075644A KR 20210075644 A KR20210075644 A KR 20210075644A KR 102525683 B1 KR102525683 B1 KR 102525683B1
Authority
KR
South Korea
Prior art keywords
carrier
clip structure
press working
chip
semiconductor package
Prior art date
Application number
KR1020210075644A
Other languages
English (en)
Other versions
KR20220166647A (ko
Inventor
정현석
Original Assignee
해성디에스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 해성디에스 주식회사 filed Critical 해성디에스 주식회사
Priority to KR1020210075644A priority Critical patent/KR102525683B1/ko
Publication of KR20220166647A publication Critical patent/KR20220166647A/ko
Application granted granted Critical
Publication of KR102525683B1 publication Critical patent/KR102525683B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명의 일 측면에 따르면, 캐리어에 반도체 칩이 설치되는 반도체 패키지용 클립 구조체에 있어서, 상기 반도체 칩의 전극과 전기적으로 연결되는 칩 설치부와, 상기 캐리어의 도전부와 전기적으로 연결되는 캐리어 설치부와, 상기 칩 설치부와 상기 캐리어 설치부를 연결하는 고리 형상을 가지고 프레스 가공에서 신장되는 변형부를 포함하는, 클립 구조체를 제공한다.

Description

클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지{Clip structure and semiconductor package comprising the same}
본 발명은 클립 구조체와 반도체 패키지에 대한 것이다.
전자 제품의 소형, 경량화, 고속화 및 고용량화 추세가 진전됨에 따라 전자 제품에 사용되는 반도체 패키지의 발전 방향도 변화되고 있다.
통상적인 반도체 패키지는 반도체 칩, 리드 프레임을 포함하는데, 반도체 칩은 리드 프레임의 패드에 장착되고, 반도체 칩의 단자와 리드 프레임의 리드는 와이어 본드에 의해 전기적으로 연결되어 있다.
와이어 본드를 이용한 인터커넥트 기술은 널리 알려진 기술이기는 하지만, 저항을 낮추거나 전력 밀도를 높이기 위해서는 많은 숫자의 소스 와이어를 필요로 하며, 소스 와이어의 숫자가 늘어나면 생산성과 원자재 비용이 상승하게 된다.
한편, 인터커넥트 기술로 클립을 이용하는 방법이 있다. 클립은 기존 와이어 본드 방법에 비해 열적 안정성, 효율을 증가시킬 수 있지만, 반도체 칩의 단자와 리드 프레임의 높이 차가 큰 경우, 설치 과정에서 인장 응력의 과도한 집중에 의해 크랙의 발생 위험이 커지게 된다.
공개특허공보 제10-2020-0122439호에는 반도체 패키지에 적용되는 클립 구조체의 재질을 서로 다른 재질의 금속층으로 구성하여 가격을 낮추고 경량화가 가능한 클립 구조체가 개시되어 있다.
본 발명의 일 측면에 따르면, 개선된 구조를 가지는 클립 구조체와 반도체 패키지를 제공하는 것을 주된 과제로 한다.
본 발명의 일 측면에 따르면, 캐리어에 반도체 칩이 설치되는 반도체 패키지용 클립 구조체에 있어서, 상기 반도체 칩의 전극과 전기적으로 연결되는 칩 설치부;와, 상기 캐리어의 도전부와 전기적으로 연결되는 캐리어 설치부;와, 상기 칩 설치부와 상기 캐리어 설치부를 연결하는 고리 형상을 가지고, 프레스 가공에서 신장되는 변형부를 포함하는, 클립 구조체를 제공한다.
여기서, 상기 캐리어는 리드 프레임 또는 PCB 기판일 수 있다.
여기서, 상기 캐리어는 상기 클립 구조체와 동일한 소재로 이루어질 수 있다.
또한, 본 발명의 다른 측면에 따르면, 캐리어;와, 상기 캐리어에 설치되는 반도체 칩;과, 상기 캐리어와 상기 반도체 칩을 전기적으로 연결하는 클립 구조체를 포함하고, 상기 클립 구조체는, 상기 반도체 칩의 전극과 전기적으로 연결되는 칩 설치부;와, 상기 캐리어의 도전부와 전기적으로 연결되는 캐리어 설치부;와, 상기 칩 설치부와 상기 캐리어 설치부를 연결하는 고리 형상을 가지고, 프레스 가공에서 신장되는 변형부를 포함하는, 반도체 패키지를 제공한다.
여기서, 상기 캐리어는 리드 프레임 또는 PCB 기판일 수 있다.
여기서, 상기 캐리어는 상기 클립 구조체와 동일한 소재로 이루어질 수 있다.
본 발명의 일 측면에 따른 클립 구조체는, 그 변형부가 고리 형상을 가지고 있으므로, 프레스 가공 시 변형이 용이하여 크랙, 파손 등이 방지될 수 있다.
도 1은 본 발명의 일 실시예에 대한 클립 구조체를 포함하는 반도체 패키지의 단면도이다.
도 2는, 설명을 위해 도 1의 반도체 패키지에서 몰드를 제거하여 도시한 개략적인 일부 사시도이다.
도 3은 프레스 가공 전의 클립 구조체를 도시한 개략적인 사시도이다.
도 4는 프레스 가공 직전의 클립 구조체의 모습을 도시한 개략적인 측면도이다.
도 5는 프레스 가공 후의 클립 구조체를 도시한 개략적인 사시도이다.
도 6은 프레스 가공 후의 클립 구조체의 모습을 도시한 개략적인 측면도이다.
이하, 첨부된 도면을 참조하여 바람직한 실시예에 따른 본 발명을 상세히 설명하기로 한다. 또한, 본 명세서 및 도면에 있어서, 실질적으로 동일한 구성을 갖는 구성 요소에 대해서는, 동일한 부호를 사용함으로써 중복 설명을 생략하며, 도면에는 이해를 돕기 위해 크기, 길이의 비율 등에서 과장된 부분이 존재할 수 있다.
본 발명은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다.
한편, 본 명세서에서 사용된 용어는 실시예들을 설명하기 위한 것이며 본 발명을 제한하고자 하는 것은 아니다. 본 명세서에서, 단수형은 문구에서 특별히 언급하지 않는 한 복수형도 포함한다. 명세서에서 사용되는 "포함한다(comprises)" 및/또는 "포함하는(comprising)"은 언급된 구성요소, 단계, 동작 및/또는 소자는 하나 이상의 다른 구성요소, 단계, 동작 및/또는 소자의 존재 또는 추가를 배제하지 않는다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 구성요소들은 용어들에 의해 한정되어서는 안 된다. 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.
도 1은 본 발명의 일 실시예에 대한 클립 구조체를 포함하는 반도체 패키지의 단면도이고, 도 2는 도 1의 반도체 패키지에서 몰드를 제거하여 도시한 개략적인 일부 사시도이다.
도 1과 도 2에 도시된 바와 같이, 본 발명의 일 실시예에 대한 반도체 패키지(10)는, 캐리어(11), 반도체 칩(12), 와이어 본드(13), 몰드 수지(14), 클립 구조체(100)를 포함한다.
캐리어(11)는 리드 프레임으로 구성될 수 있다. 리드 프레임의 소재와 구조는, 종래의 리드 프레임 소재와 구조가 그대로 사용될 수 있다. 즉, 리드 프레임의 소재로는 구리 합금 소재, 철-니켈 합금 소재 등이 사용될 수 있다.
본 실시예에 따른 캐리어는 리드 프레임으로 구성되지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 캐리어는 반도체 칩(12)과 외부 회로를 연결할 수 있다면 그 구조 및 소재에 제한이 없는데, 예를 들어, 캐리어는 PCB 기판으로 구성될 수 있다.
반도체 칩(12)은 캐리어(11)에 설치되는데, 반도체 패키지에 사용되는 반도체 칩이 제한 없이 적용될 수 있다.
와이어 본드(13)는 캐리어(11)와 반도체 칩(12)의 전극을 전기적으로 연결한다.
본 실시예에 따른 반도체 패키지(10)는 와이어 본드(13)를 포함하지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 반도체 패키지(10)는 와이어 본드를 포함하지 않을 수 있다.
몰드 수지(14)는 반도체 칩(12), 와이어 본드(13), 클립 구조체(100)를 절연 수지로 둘러싸는 엔켑슐레이션을 수행한다. 몰드 수지(14)의 소재로는 에폭시 등의 공지의 몰드 소재가 적용될 수 있다.
한편, 클립 구조체(100)는 캐리어(11)와 반도체 칩(12)을 전기적으로 연결하는데, 칩 설치부(110), 캐리어 설치부(120), 변형부(130)를 포함한다.
클립 구조체(100)의 칩 설치부(110), 캐리어 설치부(120), 변형부(130)의 소재는, 리드 프레임인 캐리어(11)의 소재와 동일한 소재가 사용될 수 있지만, 본 발명은 그에 한정하지 않는다. 즉, 클립 구조체(100)의 소재는 인장력을 받아 신장이 가능하고, 전기 전도성의 소재이면 제한 없이 적용될 수 있다.
칩 설치부(110)는 반도체 칩(12)의 전극과 전기적으로 연결되며, 소정의 폭을 가지는 판상 형상을 가지고 있다.
칩 설치부(110)와 반도체 칩(12)의 전극의 전기적 연결은 솔더(S)를 이용하여 수행된다.
캐리어 설치부(120)는 캐리어(11)의 도전부(11a)와 전기적으로 연결되며, 소정의 폭을 가지는 판상 형상을 가지고 있다.
캐리어 설치부(120)와 캐리어(11)의 도전부(11a)의 전기적 연결은 솔더(S)를 이용하여 수행된다.
본 실시예에 따르면 칩 설치부(110)와 반도체 칩(12)의 전기적 연결과, 캐리어 설치부(120)와 캐리어(11)의 도전부(11a)의 전기적 연결은, 솔더(S)를 이용하여 구현하지만, 본 발명은 이에 한정하지 않는다. 즉, 본 발명에 따른 전기적 연결은 솔더 이외에도 다양한 도전성 접합재를 사용하여 수행될 수 있다.
한편, 변형부(130)는 칩 설치부(110)와 캐리어 설치부(120) 사이에 배치되며 칩 설치부(110)와 캐리어 설치부(120)를 연결한다.
변형부(130)는 고리 형상을 가지고 있는데, 이는 프레스 가공 시 크랙 발생을 줄이고 변형을 잘 이루어지게 하기 위한 형상이다. 변형부(130)의 고리 형상은 타원형, 원형, 장공형 등 다양한 형상으로 구성될 수 있다.
변형부(130)는 프레스 가공에서 소성 변형되어 신장되는데, 변형부(130)의 변형 전의 형상은, 프레스 가공 시 응력 집중의 방지를 위해 돌출된 부분을 적게 가지도록 형성하고 표면을 매끄럽게 형성하는 것이 바람직하다.
이하, 프레스 가공 시 변형부(130)가 변형되는 모습을 설명한다.
클립 구조체(110)를 반도체 패키지(10)에 적용시키기 위해서는 칩 설치부(110)와 캐리어 설치부(120)의 높이를 서로 다르게 형성하여야 하는데, 이를 위해서 다운 셋 공정이 필요하다. 다운 셋 공정으로 프레스 가공의 적용이 일반적인데, 그러한 프레스 가공에서는 변형부(130)가 신장되어, 변형부(130)의 길이와 형상이 변화하게 된다.
도 3 내지 도 6을 참조로 하여 이를 자세히 설명하면 다음과 같다.
도 3은 프레스 가공 전의 클립 구조체를 도시한 개략적인 사시도이고, 도 4는 프레스 가공 직전의 클립 구조체의 모습을 도시한 개략적인 측면도이다. 또한, 도 5는 프레스 가공 후의 클립 구조체를 도시한 개략적인 사시도이고, 도 6은 프레스 가공 후의 클립 구조체의 모습을 도시한 개략적인 측면도이다.
도 3와 도 4에 도시된 클립 구조체(100)에 지그(G1)(G2)를 사용하여 프레스 가공을 수행하게 되면, 프레스 가공 전의 변형부(130)의 길이 L1(도 4 참조)은, 프레스 가공 후에, 도 6에 도시된 바와 같이, 길이 L2로 신장되게 된다.
아울러 프레스 가공 전의 변형부(130) 안쪽의 장공 형상의 홀 H1(도 3 참조)은, 프레스 가공 후에는, 도 5에 도시된 바와 같이, 원형 또는 타원형의 형상을 가진 홀 H2로 변형된다.
그런데 본 실시예에 따른 변형부(130)의 형상은 고리 형상이므로, 변형부(130)에 과도한 응력의 집중 없이 쉽게 변형이 가능하게 되므로, 프레스 가공 시 크랙의 발생이 방지된다.
즉, 만약 변형부(130)의 전체 상면 면적과 동일한 면적을 가지되 판상 형상으로 변형부의 형상을 구현하게 되면, 고리 형상으로 구현하였을 경우보다 응력이 집중되는 부분이 더 많게 되어 크랙 발생률이 상승하게 된다. 특히, 다운 셋 공정으로 다운 셋이 되는 높이 D의 크기(도 6 참조)와 변형부(130)의 최초 두께 t(도 4 참조)의 비율인 D/t가 300% 이상일 경우에는, 변형부의 형상을 판상 형상으로 구현하면 크랙 및 파단이 발생할 확률이 급상승하게 된다. 그러나 본 실시예에 따른 변형부(130)는 고리 형상으로 구성되어 있으므로, 다운 셋의 크기가 큰 경우에도 변형이 용이하여 충분히 크랙을 방지할 수 있게 된다.
이상과 같이, 본 실시예에 따른 클립 구조체(100)는, 그 변형부(130)의 형상이 고리 형상을 가지고 있으므로, 다운 셋 공정을 위한 프레스 가공 시 변형이 용이하여 크랙 발생을 방지할 수 있다. 따라서 본 실시예에 따른 클립 구조체(100)의 경우에는 제품의 불량률을 줄이면서도 다운 셋의 크기를 크게 할 수 있게 되어 설계의 자유도를 향상시킬 수 있다. 즉 설계자는 클립 구조체의 다운 셋의 크기를 크게 설계할 수밖에 없는 경우, 본 실시예와 같이 변형부(130)의 형상을 고리 형상으로 구현하기만 하면, 크랙의 발생을 방지하기 위한 다른 추가적인 방안(예를 들면, 소재 변경 등)에 대한 고려 없이도 기존 프레스 가공을 그대로 이용할 수 있게 된다.
본 발명의 일 측면들은 첨부된 도면에 도시된 실시예들을 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 진정한 보호 범위는 첨부된 청구 범위에 의해서만 정해져야 할 것이다.
본 실시예에 따른 클립 구조체는, 반도체 패키지를 제조하는 산업에 적용될 수 있다.
10: 반도체 패키지 11: 캐리어
12: 반도체 칩 13: 와이어 본드
14: 몰드 수지 100: 클립 구조체
110: 칩 설치부 120: 캐리어 설치부
130: 변형부

Claims (6)

  1. 캐리어에 반도체 칩이 설치되는 반도체 패키지용 클립 구조체에 있어서,
    상기 반도체 칩의 전극과 전기적으로 연결되는 칩 설치부;
    상기 캐리어의 도전부와 전기적으로 연결되는 캐리어 설치부; 및
    상기 칩 설치부와 상기 캐리어 설치부를 연결하는 고리 형상을 가지고, 프레스 가공에서 신장되는 변형부를 포함하며,
    상기 고리 형상의 변형부는 상기 프레스 가공에 의해 형성되는 굽힘부들 사이에 배치되고,
    상기 프레스 가공에서 상기 고리 형상의 변형부가 신장되어 상기 고리 형상의 변형부의 길이와 형상이 변화하며,
    상기 고리 형상의 변형부 안쪽의 홀은, 상기 프레스 가공 전에는 장공 형상을 가지고 상기 프레스 가공 후에는 원형 또는 타원형의 형상을 가지는, 클립 구조체.
  2. 제1항에 있어서,
    상기 캐리어는 리드 프레임 또는 PCB 기판인, 클립 구조체.
  3. 제1항에 있어서,
    상기 캐리어는 상기 클립 구조체와 동일한 소재로 이루어지는, 클립 구조체.
  4. 캐리어;
    상기 캐리어에 설치되는 반도체 칩; 및
    상기 캐리어와 상기 반도체 칩을 전기적으로 연결하는 클립 구조체를 포함하고,
    상기 클립 구조체는,
    상기 반도체 칩의 전극과 전기적으로 연결되는 칩 설치부;
    상기 캐리어의 도전부와 전기적으로 연결되는 캐리어 설치부; 및
    상기 칩 설치부와 상기 캐리어 설치부를 연결하는 고리 형상을 가지고, 프레스 가공에서 신장되는 변형부를 포함하며,
    상기 고리 형상의 변형부는 상기 프레스 가공에 의해 형성되는 굽힘부들 사이에 배치되고,
    상기 프레스 가공에서 상기 고리 형상의 변형부가 신장되어 상기 고리 형상의 변형부의 길이와 형상이 변화하며,
    상기 고리 형상의 변형부 안쪽의 홀은, 상기 프레스 가공 전에는 장공 형상을 가지고 상기 프레스 가공 후에는 원형 또는 타원형의 형상을 가지는, 반도체 패키지.
  5. 제4항에 있어서,
    상기 캐리어는 리드 프레임 또는 PCB 기판인, 반도체 패키지.
  6. 제4항에 있어서,
    상기 캐리어는 상기 클립 구조체와 동일한 소재로 이루어지는, 반도체 패키지.
KR1020210075644A 2021-06-10 2021-06-10 클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지 KR102525683B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210075644A KR102525683B1 (ko) 2021-06-10 2021-06-10 클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210075644A KR102525683B1 (ko) 2021-06-10 2021-06-10 클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20220166647A KR20220166647A (ko) 2022-12-19
KR102525683B1 true KR102525683B1 (ko) 2023-04-26

Family

ID=84535325

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210075644A KR102525683B1 (ko) 2021-06-10 2021-06-10 클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지

Country Status (1)

Country Link
KR (1) KR102525683B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102648141B1 (ko) 2022-12-02 2024-03-14 주식회사 엘지에너지솔루션 전고체 전지용 양극 활물질, 전고체 전지용 양극 및 이를 포함하는 전고체 전지

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101014915B1 (ko) * 2009-02-23 2011-02-15 주식회사 케이이씨 반도체 패키지 및 그 제조 방법
KR20140073241A (ko) * 2012-12-06 2014-06-16 주식회사 케이이씨 반도체 패키지 및 그 제조방법
KR101569769B1 (ko) * 2014-02-19 2015-11-17 제엠제코(주) 반도체 패키지 및 이를 위한 클립 구조체, 이의 제조 방법

Also Published As

Publication number Publication date
KR20220166647A (ko) 2022-12-19

Similar Documents

Publication Publication Date Title
US7429500B2 (en) Method of manufacturing a semiconductor device
US7132315B2 (en) Leadframe, plastic-encapsulated semiconductor device, and method for fabricating the same
CN102201388B (zh) 方形扁平无引线半导体封装及其制作方法
EP2005470B1 (en) Lead frame based, over-molded semiconductor package with integrated through hole technology (tht) heat spreader pin(s) and associated method of manufacturing
US7646083B2 (en) I/O connection scheme for QFN leadframe and package structures
US6781240B2 (en) Semiconductor package with semiconductor chips stacked therein and method of making the package
US6553657B2 (en) Semiconductor device
CN101060087A (zh) 电极及其制造方法,以及具有该电极的半导体器件
CN1650410A (zh) 部分构图的引线框架及其制造方法以及在半导体封装中的使用
JP2008130701A (ja) 配線基板とそれを用いた半導体装置及び半導体装置の製造方法
US6642082B2 (en) Method for manufacturing a resin-sealed semiconductor device
US20090039509A1 (en) Semiconductor device and method of manufacturing the same
KR102525683B1 (ko) 클립 구조체 및 그 클립 구조체를 포함하는 반도체 패키지
JP2009099905A (ja) 半導体装置
KR100772103B1 (ko) 적층형 패키지 및 그 제조 방법
US20070278629A1 (en) Method and structure for improving the reliability of leadframe integrated circuit packages
US11749621B2 (en) Leadframe with ground pad cantilever
CN101494210A (zh) 导线架以及封装结构
KR100507131B1 (ko) 엠씨엠 볼 그리드 어레이 패키지 형성 방법
CN117855180A (zh) 封装结构及其形成方法
TWI385773B (zh) Lead frame carrier and method of manufacturing the same
JPH0834282B2 (ja) 半導体装置用リードフレーム
KR19990016614A (ko) 비지에이 반도체 패키지와 그 제조방법
JPS63207163A (ja) リ−ドフレ−ム
KR20010009337A (ko) 볼 그리드 어레이 패키지 및 그 제조 방법

Legal Events

Date Code Title Description
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)