CN108962760B - 引线框架的制造方法和制造装置 - Google Patents

引线框架的制造方法和制造装置 Download PDF

Info

Publication number
CN108962760B
CN108962760B CN201810390664.1A CN201810390664A CN108962760B CN 108962760 B CN108962760 B CN 108962760B CN 201810390664 A CN201810390664 A CN 201810390664A CN 108962760 B CN108962760 B CN 108962760B
Authority
CN
China
Prior art keywords
lead frame
plating
predetermined pitch
plating film
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810390664.1A
Other languages
English (en)
Other versions
CN108962760A (zh
Inventor
柴田宗也
西竜太郎
武田勇治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsui High Tec Inc
Original Assignee
Mitsui High Tec Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsui High Tec Inc filed Critical Mitsui High Tec Inc
Publication of CN108962760A publication Critical patent/CN108962760A/zh
Application granted granted Critical
Publication of CN108962760B publication Critical patent/CN108962760B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • H01L21/681Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment using optical controlling means

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Electroplating Methods And Accessories (AREA)

Abstract

本发明提供引线框架的制造方法和制造装置,在镀层工序中,能够更可靠地实施引线框架的定位。引线框架的制造方法包括输送工序、定位工序和镀层工序。在输送工序中,将形成有预定图案的带状的引线框架以预定节距在长边方向输送。在定位工序中,利用第一图像传感器,对以预定节距输送的引线框架进行定位。在镀层工序中,在引线框架的与预定节距对应的每个区域形成镀膜。

Description

引线框架的制造方法和制造装置
技术领域
本发明涉及引线框架的制造方法和制造装置。
背景技术
在以往公知的技术中,将引线框架以预定节距顺序传送到镀层处理装置内,在每次顺序传送时都进行镀层处理。在所述镀层处理中,为了将镀膜与引线框架上形成的图案的位置对准,使用引线框架上形成的辅助孔,检测出引线框架的位置(例如参照日本专利公开公报特开平2-145799号)。
可是,按照上述的镀层处理,当辅助孔中残留有清洗液等液体时,检测引线框架的位置的检测光不能通过辅助孔。因此,存在不能进行引线框架的定位的可能性。
发明内容
本发明是鉴于上述问题而完成的。本发明的一个目的是提供能够更可靠地实施镀层处理时的引线框架的定位的引线框架的制造方法和制造装置。
本发明一个方式的引线框架的制造方法包括输送工序、定位工序和镀层工序。在所述输送工序中,形成有预定图案的带状的引线框架被以预定节距在长边方向输送。在所述定位工序中,利用图像传感器,对以预定节距输送的所述引线框架进行定位。在所述镀层工序中,在所述引线框架的与所述预定节距对应的每个部分形成镀膜。
本发明一个方式的引线框架的制造装置包括:输送部,将形成有预定图案的带状的所述引线框架以预定节距在长边方向输送;定位部,采用第一图像传感器,对以所述预定节距输送的所述引线框架进行定位;以及镀层部,在所述引线框架的与所述预定节距对应的每个区域形成镀膜。
按照本发明的一个方式,能够更可靠地实施镀层处理时的引线框架的定位。
附图说明
图1是实施方式的引线框架的示意图和放大图。
图2是用于说明实施方式的镀层处理装置的结构的图。
图3是表示实施方式的控制装置的简要结构的框图。
图4是用于说明实施方式的引线框架的定位处理的示意图。
图5是用于说明实施方式的引线框架的镀层处理和检测处理的图。
图6是用于说明实施方式的检测处理和修正处理的图。
图7是表示实施方式的镀层处理装置所执行的镀层处理的处理步骤的流程图。
附图标记说明
1引线框架
2单位引线框架
3分割部
8镀膜
10镀层处理装置
20供给侧卷盘
30、70输送部
40第一摄像部
50镀层部
60第二摄像部
80卷取侧卷盘
90控制装置
91控制部
91a定位部
91b镀层处理部
91c检测部
91d修正部
具体实施方式
在下面的详细说明中,出于说明的目的,为了提供对所公开的实施方式的彻底的理解,提出了许多具体的细节。然而,显然可以在没有这些具体细节的前提下实施一个或更多的实施方式。在其它的情况下,为了简化制图,示意性地示出了公知的结构和装置。
以下参照附图,对本申请所公开的引线框架的制造方法和制造装置进行说明。另外,本发明不限于以下所示的实施方式。
(引线框架的概要)
首先参照图1,说明本实施方式的引线框架1的概要。图1是本实施方式的引线框架1的示意图和放大图。图1所示的引线框架1是QFP(Quad Flat Package:四面扁平封装)型的半导体装置的制造中所采用的引线框架。
另外,本实施方式中表示了QFP型的半导体装置的制造中所采用的引线框架。可是,本实施方式也可以应用于其他类型的半导体装置的制造中所采用的引线框架。作为其他类型的半导体装置,可以列举SOP(Small Outline Package:小外形封装)、SON(SmallOutline Non-leadedpackage:小外形无引脚封装)、以及QFN(Quad Flat Non-leadedpackage:四方扁平无引脚封装)等。
本实施方式的引线框架1通过在金属板上实施蚀刻加工或者冲压加工等而形成预定图案。金属板包含铜、铜合金或者铁镍合金等。如图1的(a)所示,引线框架1在俯视下具有带形状。引线框架1沿着长边方向交替排列形成有多个单位引线框架2和多个分割部3。
单位引线框架2是与采用引线框架1制造的每一个半导体装置对应的部位。此外,相邻的单位引线框架2彼此由分割部3隔开。分割部3例如形成为在引线框架1的短边方向上延伸的狭缝状。
如图1的(b)所示,单位引线框架2具有芯片座4、多条引线5、芯片座支承部6和狭缝7。芯片座4设置于单位引线框架2的中央部分。未图示的半导体芯片能装载在所述芯片座4的正面上。
多条引线5排列配置在芯片座4的周围。多条引线5各自的顶端部从单位引线框架2的外缘部朝向芯片座4延伸。各所述引线5通过利用接合线等与芯片座4上配置的半导体芯片的电极电连接,从而分别作为半导体装置的外部端子发挥功能。
芯片座支承部6连接芯片座4和单位引线框架2的外缘部。即,芯片座支承部6将芯片座4支承于单位引线框架2。芯片座支承部6例如分别设置于芯片座4的四角。
狭缝7例如在单位引线框架2中形成在与分割部3相邻的位置。设置狭缝7的目的在于,例如在对一个单位引线框架2实施高温处理(例如镀层处理)时,降低高温处理对相邻的单位引线框架2的影响。
如以上说明的那样,引线框架1的每个单位引线框架2上形成有芯片座4和引线5这样的预定图案。另外,尽管图1中未图示,但是也可以在引线框架1的长边侧的侧面上排列设置辅助孔。
(镀层处理装置的概要)
接下来参照图2,说明本实施方式的镀层处理装置10的概要。图2是用于说明实施方式的镀层处理装置10的结构的图。图2是从侧面观察所述镀层处理装置10的图。
镀层处理装置10从处理方向的上游依次包括:供给侧卷盘20、输送部30、第一摄像部40、镀层部50、第二摄像部60、输送部70和卷取侧卷盘80。带形状的引线框架1设置于供给侧卷盘20。镀层处理装置10构成为通过使输送部30和输送部70动作,能将引线框架1输送到卷取侧卷盘80。因此,在本实施方式的说明中,将供给侧卷盘20侧称为“上游侧”,将卷取侧卷盘80侧称为“下游侧”。另外,尽管未图示,但是镀层处理装置10也可以具备镀层处理以外的工序。镀层处理以外的工序包含镀层前处理工序(清洗、基底镀层)和镀层后处理工序(清洗、防锈处理)等。
输送部30和输送部70将图1中说明的引线框架1以预定节距P(参照图5)顺序输送。此外,输送部30以向上游侧牵拉引线框架1的方式保持引线框架1,并输送引线框架1。另一方面,输送部70以向下游侧牵拉引线框架1的方式保持引线框架1,并输送引线框架1。
因此,在输送部30和输送部70之间,从上游侧和下游侧对引线框架1施加有预定的张力。因此,引线框架1被保持成不弯曲。
输送部30和输送部70之间设有镀层部50。所述镀层部50设置有镀层掩膜(未图示),所述镀层掩膜具有预定尺寸。通过采用所述镀层掩膜,引线框架1的预定区域形成有银镀层等镀膜8(参照图6)。
本实施方式的镀层掩膜具有与上述的预定节距P对应的尺寸。利用输送部30、70以预定节距P顺序传送的引线框架1在每次顺序传送时都形成镀膜8。换句话说,根据镀层部50所设置的镀层掩膜的尺寸,来决定由输送部30、70顺序传送时的预定节距P的长度。
另外,在本实施方式的镀层部50中,镀层掩膜设置在引线框架1的下表面侧。通过使朝向上方喷出的镀液附着于引线框架1的下表面,从而在引线框架1的下表面形成镀膜8。此外,镀层部50设有未图示的电极。因此,可以对引线框架1施加电场。
此外,在镀层处理装置10中,在输送部30和镀层部50之间设有第一摄像部40。在镀层部50和输送部70之间设有第二摄像部60。第一摄像部40和第二摄像部60都具备图像传感器。
即,第一摄像部40能拍摄由镀层部50进行镀层处理之前的引线框架1。第二摄像部60能拍摄由镀层部50进行镀层处理之后的引线框架1。另外,本实施方式中,如图2所示,第二摄像部60配置在引线框架1的下表面侧,并且拍摄形成有镀膜8的引线框架1的下表面。
而且,镀层处理装置10具备用于控制以上说明的各部分的控制装置90。接下来,参照图3说明所述控制装置90的结构。
(控制装置的结构)
图3是表示实施方式的控制装置90的简要结构的框图。如图3所示,控制装置90具有控制部91和存储部92。
控制部91包含CPU(Central Processing Unit:中央处理单元)、ROM(Read OnlyMemory:只读存储器)、RAM(Random Access Memory:随机存取存储器)、微机和/或各种电路。微机具有输入输出端口等。所述微机的CPU通过读出ROM中存储的程序并执行该程序,从而控制输送部30、输送部70、第一摄像部40、镀层部50和第二摄像部60等。
另外,所述程序也可以从记录有所述程序的计算机可读取的存储介质,安装到控制装置90的存储部92。作为计算机可读取的存储介质,例如有硬盘(HD)、软盘(FD)、光盘(CD)、磁光盘(MO)和存储卡等。
存储部92例如由半导体存储元件或存储装置来实现。作为半导体存储元件,可以列举RAM和闪存器(Flash Memory)等。作为存储装置,可以列举硬盘和光盘等。
控制部91具有定位部91a、镀层处理部91b、检测部91c和修正部91d。定位部91a针对为了进行镀层处理而向下游侧顺序传送的引线框架1,进行定位处理。定位部91a为了准确地对准引线框架1相对于镀层掩膜的位置而进行定位处理。接下来,参照图4说明所述定位处理。
图4是用于说明实施方式的引线框架1的定位处理的示意图。图4表示了由第一摄像部40拍摄的图像的一例。如图4所示,在镀层处理装置10中,在能由第一摄像部40拍摄的位置设有定位标记41。所述定位标记41与引线框架1相邻。
定位部91a通过控制第一摄像部40,从而拍摄引线框架1和定位标记41。而且,定位部91a根据拍摄的图像,检测距离L1且控制输送部30、70,从而使引线框架1移动。此时,定位部91a以使距离L1成为预定的目标值G的方式,使引线框架1向上游侧或下游侧移动。另外,距离L1是引线框架1的预定部位(图4的示例中为狭缝7)与定位标记41之间的距离。
而且,通过以距离L1成为目标值G的方式进行引线框架1的位置对准,可以准确地对准引线框架1相对于镀层掩膜的位置。另外,例如可以根据预先由镀层处理装置10处理过的引线框架1的测试样品的镀膜8(参照图6)的位置,来决定所述目标值G。
本实施方式中,通过采用作为图像传感器的第一摄像部40,实施引线框架1的定位处理。因此,按照本实施方式,即使在辅助孔等中残留有清洗液等液体时,也能够更可靠地实施引线框架1的定位。
返回图3,继续说明控制部91。镀层处理部91b通过控制镀层部50等,从而如图5所示,在引线框架1的与预定节距P对应的每个部分形成镀膜8(参照图6)。图5是用于说明本实施方式的引线框架1的镀层处理和检测处理的图。
如图5所示,镀层处理部91b在一次镀层工序中,在具有与预定节距P对应的长度的区域R(a)形成镀膜8。接下来,镀层处理部91b在一次镀层工序中,在以预定节距P一次顺序传送的引线框架1的区域R(a+1)形成镀膜8。所述区域R(a+1)与区域R(a)相邻。接下来,镀层处理部91b在一次镀层工序中,在以预定节距P一次顺序传送的引线框架1的区域R(a+2)形成镀膜8。所述区域R(a+2)与区域R(a+1)相邻。
如此,通过在顺序传送的引线框架1的预定区域R(x)中依次进行镀层处理,即使是具有尺寸有限的镀层掩膜的镀层处理装置10,也可以对带状的引线框架1的全部区域进行镀层处理。在此,区域R(x)的x表示进行镀层处理的顺序。
另外,图5的示例中,在包含六个单位引线框架2的预定区域R(x)中,在一次镀层工序中形成镀膜8。可是,实施了一次的镀层处理的区域R(x)不限于该示例。所述区域R(x)可以根据镀层掩膜的尺寸等而任意决定。
返回图3,继续说明控制部91。检测部91c通过控制第二摄像部60,检测引线框架1上形成的镀膜8与引线框架1上形成的图案的相对位置偏移量A。本实施方式中,如图5所示,第二摄像部60同时拍摄在一次镀层工序中形成有镀膜8的区域R(a)的最末尾的部分,以及接下来形成有镀膜8的区域R(a+1)的最前面的部分。最末尾的部分是镀层处理的方向上的最末尾的部分。最前面的部分是镀层处理的方向上的最前面的部分。
接下来,参照图6详细说明本实施方式的检测处理。图6是用于详细说明本实施方式的检测处理和修正处理的图。图6与由第二摄像部60拍摄的图像对应。
检测部91c检测距离Le。距离Le是区域R(a)的最末尾的镀膜8的端部与引线框架1上形成的图案的预定部位(图6的示例中为狭缝7)之间的距离。另外,以下将距离Le也称为最末尾的距离Le。此外,检测部91c检测距离Lf。距离Lf是与区域R(a)相邻的区域R(a+1)的最前面的镀膜8的端部与引线框架1上形成的图案的预定部位(图6的示例中为狭缝7)之间的距离。另外,以下将距离Lf也称为最前面的距离Lf。
在此,本实施方式中,区域R(a+1)的最前面的距离Lf被视为区域R(a)的最前面的距离Lf。由此,在本实施方式中,可以同时检测区域R(a)的最前面的距离Lf和最末尾的距离Le。
在此,检测部91c根据下述式(1)计算出镀膜8与引线框架1上形成的图案的位置偏移量A。检测部91c将计算出的位置偏移量A的信息向修正部91d发送。
A=(Le-Lf)/2···(1)
返回图3,继续说明控制部91。修正部91d根据接收的位置偏移量A,以减小以后的镀层处理中的位置偏移量A的方式,对预定节距P进行修正。例如,修正部91d以在一次镀层工序中在形成有镀膜8的整个区域R(x)(即,从最前面至最末尾)防止或抑制镀膜8与图案的位置偏移的方式,对预定节距P进行修正。具体而言,修正部91d以在以后的镀层处理中使预定区域R(x)的最前面的距离Lf与最末尾的距离Le相等的方式,对预定节距P进行修正。
例如,在图6的示例中,最末尾的距离Le比最前面的距离Lf大。即,由一次镀层处理形成的镀膜8向引线框架1的下游侧偏移。因此,修正部91d在以后的镀层处理中,以使镀膜8的位置向上游侧移动的方式进行修正。
例如,修正部91d以在以后的镀层处理中使最前面的距离Lf与最末尾的距离Le相等的方式,对上述的定位处理中的目标值G进行修正。具体而言,修正部91d将目标值G的值修正为由下述式(2)计算出的目标值Gc。
Gc=G+A···(2)
而且,通过将目标值G修正为目标值Gc,从而对利用输送处理而顺序传送时的预定节距P的值进行了修正。
图6的示例中,最末尾的距离Le比最前面的距离Lf大。因此,位置偏移量A具有正值。由此,利用修正而得到的目标值Gc比修正前的目标值G大。即,在图4所示的定位处理中,以距离L1变大的方式进行定位。
因此,与修正前相比,引线框架1被定位在下游侧。所以,在以后的镀层处理中,镀膜8的位置向上游侧移动。因此,以最前面的距离Lf和最末尾的距离Le相等的方式进行修正。
另外,图6的示例中,表示了最末尾的距离Le大于最前面的距离Lf的情况。对此,在最末尾的距离Le小于最前面的距离Lf时,也利用同样的处理来进行修正处理即可。即,在最末尾的距离Le小于最前面的距离Lf时,在以后的镀层处理中,使镀膜8的位置向下游侧移动即可。即,在这种情况下,在以后的镀层处理中,通过将引线框架1定位在上游侧,以最前面的距离Lf和最末尾的距离Le相等的方式进行修正即可。
本实施方式中,利用作为图像传感器的第二摄像部60,以在一次镀层工序中形成有镀膜8的整个区域R(x)防止或抑制引线框架1上形成的图案与镀膜8的位置偏移的方式进行修正。由此,在一次镀层工序中形成有镀膜8的整个区域,减少了镀膜8的位置大幅偏移的部位。因此,能提供高精度的镀膜,并且可以提高镀层处理的成品率。
此外,按照本实施方式,利用第二摄像部60的一次拍摄,可以检测出预定区域R(x)整体的位置偏移量A。由此,可以短时间内检测出位置偏移量A。因此,可以缩短镀层处理装置10的处理时间。
在此,本实施方式中,优选第二摄像部60具备能取得彩色图像的图像传感器。由此,可以更准确地检测出包含铜等的引线框架1与由银镀层等形成的镀膜8的边界部分。即,通过使第二摄像部60具备能取得彩色图像的图像传感器,可以更准确地实施位置偏移量A的检测处理。
另一方面,第二摄像部60也可以具备能取得黑白图像的图像传感器。即使在第二摄像部60具备能取得黑白图像的图像传感器的情况下,通过准确地检测出图像的辉度等,也可以准确地检测出引线框架1与镀膜8的边界部分。
此外,第一摄像部40也可以具备能取得黑白图像的图像传感器或者能取得彩色图像的图像传感器。例如,通过使第一摄像部40具备高清晰度的图像传感器,可以更准确地实施引线框架1的定位处理。
(镀层处理的详细说明)
接下来,参照图7详细说明本实施方式的镀层处理。图7是表示本实施方式的镀层处理装置10所执行的镀层处理的处理步骤的流程图。
首先,控制部91通过控制输送部30、70,将引线框架1从供给侧卷盘20以预定节距P向下游侧输送(步骤S10)。接下来,定位部91a通过控制第一摄像部40和输送部30、70,将引线框架1定位在预定位置(步骤S11)。
而后,镀层处理部91b通过控制镀层部50,对引线框架1的预定区域R(x)进行镀层处理(步骤S12)。接下来,检测部91c通过控制第二摄像部60,检测镀膜8相对于引线框架1上形成的图案的位置偏移量A(步骤S13)。
接下来,修正部91d根据检测出的位置偏移量A,对以后的输送处理中采用的预定节距P的值进行修正(步骤S14)。而后,控制部91判断针对引线框架1的全部区域的全部镀层处理是否结束(步骤S15)。在此,在全部镀层处理结束时(步骤S15中为“是”),控制部91结束处理。另一方面,在未结束全部镀层处理时(步骤S15中为“否”),控制部91返回步骤S10的处理。
以上说明了本发明的各实施方式。可是,本发明不限于上述的各实施方式。可以在不脱离本发明的技术构思的范围内,进行各种变更。例如,上述的实施方式中表示了镀层部50将镀膜8形成在引线框架1的下表面的情况。取而代之,镀层部50也可以将镀膜8形成在引线框架1的上表面。或者在镀层处理装置10中,也可以将引线框架1的上下两面以朝向横向(镀层处理中的前后方向)的方式输送,并且从横向形成镀膜8。另外,在这些情况下,第二摄像部60只要配置在第二摄像部60能拍摄引线框架1的形成有镀膜的面的位置即可。
如上所述,本发明的一个实施方式的引线框架1的制造方法包括输送工序(步骤S10)、定位工序(步骤S11)和镀层工序(步骤S12)。在输送工序(步骤S10)中,形成有多个图案(预定图案)的带状的引线框架1被以预定节距P在长边方向输送。在定位工序(步骤S11)中,采用第一图像传感器(第一摄像部40),对以预定节距P输送的引线框架1进行定位。在镀层工序(步骤S12)中,在引线框架1的与预定节距P对应的每个区域R(x)形成镀膜8。由此,在镀层工序中,能够更可靠地实施引线框架1的定位。
此外,本发明的一个实施方式的引线框架1的制造方法还包括检测工序(步骤S13)和修正工序(步骤S14)。在检测工序(步骤S13)中,由第二图像传感器(第二摄像部60)检测引线框架1上形成的预定图案与在镀层工序(步骤S12)中形成的镀膜8的相对的第一位置偏移量A。在修正工序(步骤S14)中,根据检测出的第一位置偏移量A,以减小以后的镀层处理中的第二位置偏移量A的方式,对预定节距P进行修正。由此,可以提高镀层处理的成品率。
此外,在本发明的一个实施方式的引线框架1的制造方法的检测工序(步骤S13)中,由第二图像传感器(第二摄像部60)同时拍摄在一次镀层工序(步骤S12)中形成的第一镀膜8的最末尾的部分,以及所述第一镀膜8后续形成的第二镀膜8的最前面的部分。由此,可以缩短镀层处理装置10的处理时间。
此外,在本发明的一个实施方式的引线框架1的制造方法的修正工序(步骤S14)中,以在一次镀层工序(步骤S12)中形成有镀膜8的整个区域R(x)防止或抑制引线框架1上形成的图案与镀膜8的位置偏移的方式进行修正。由此,可以提高镀层处理的成品率。
此外,本发明的一个实施方式的引线框架1的制造装置(镀层处理装置10)包括输送部30、70、定位部91a和镀层部50。输送部30、70将形成有预定图案的带状的引线框架1以预定节距P在长边方向输送。定位部91a采用第一图像传感器(第一摄像部40),对以预定节距P输送的引线框架1进行定位。镀层部50在引线框架1的与预定节距P对应的每个区域R(x)形成镀膜8。由此,在镀层工序中,能够更可靠地实施引线框架1的定位。
本领域技术人员能够容易地导出进一步的效果和变形例。因此,本发明更广泛的方式不限于以上所表示和记载的特定的细节或者代表性实施方式。因此,能够在不脱离由附加的权利要求及其等同方式所定义的概括的发明构思的精神或范围内,进行各种变更。
本发明的实施方式可以是以下的第一~第四引线框架的制造方法或者第一引线框架的制造装置。
第一引线框架的制造方法包括:输送工序,将形成有预定图案的带状的引线框架以预定节距在长边方向输送;定位工序,采用第一图像传感器,对以预定节距输送的所述引线框架进行定位;以及镀层工序,在所述引线框架的与所述预定节距对应的每个区域形成镀膜。
第二引线框架的制造方法在第一引线框架的制造方法的基础上,还包括:检测工序,由第二图像传感器检测所述引线框架上形成的所述图案与在所述镀层工序中形成的所述镀膜的相对位置偏移量;以及修正工序,根据检测出的所述位置偏移量,以减小以后的所述位置偏移量的方式,对所述预定节距进行修正。
第三引线框架的制造方法在第二引线框架的制造方法的基础上,在所述检测工序中,由第二图像传感器同时拍摄在一次的所述镀层工序中形成的所述镀膜的最末尾的部分,以及该镀膜后续形成的所述镀膜的最前面的部分。
第四引线框架的制造方法在第二或第三引线框架的制造方法的基础上,在所述修正工序中,以在一次的所述镀层工序中形成有所述镀膜的整个区域中,使所述图案与所述镀膜的位置偏移均等的方式进行修正。
第一引线框架的制造装置包括:输送部,将形成有预定图案的带状的引线框架以预定节距在长边方向输送;定位部,采用第一图像传感器,对以预定节距输送的所述引线框架进行定位;以及镀层部,在所述引线框架的与所述预定节距对应的每个区域形成镀膜。

Claims (4)

1.一种引线框架的制造方法,其特征在于,包括:
输送工序,将形成有预定图案的带状的所述引线框架以预定节距在长边方向输送;
定位工序,采用第一图像传感器,对以所述预定节距输送的所述引线框架进行定位;
镀层工序,在所述引线框架的与所述预定节距对应的每个区域形成镀膜;
检测工序,利用第二图像传感器检测所述引线框架上形成的所述图案与在所述镀层工序中形成的所述镀膜之间的相对的第一位置偏移量;以及
修正工序,根据检测出的所述第一位置偏移量,以减小以后的镀层处理中的第二位置偏移量的方式,对所述预定节距进行修正。
2.根据权利要求1所述的引线框架的制造方法,其特征在于,在所述检测工序中,由第二图像传感器同时拍摄在一次的所述镀层工序中形成的第一镀膜的最末尾的部分,以及所述第一镀膜后续形成的第二镀膜的最前面的部分。
3.根据权利要求1或2所述的引线框架的制造方法,其特征在于,在所述修正工序中,以在一次的所述镀层工序中形成有所述镀膜的整个区域防止或抑制所述图案与所述镀膜的位置偏移的方式进行修正。
4.一种引线框架的制造装置,其特征在于,包括:
输送部,将形成有预定图案的带状的所述引线框架以预定节距在长边方向输送;
定位部,采用第一图像传感器,对以所述预定节距输送的所述引线框架进行定位;
镀层部,在所述引线框架的与所述预定节距对应的每个区域形成镀膜;
检测部,利用第二图像传感器检测所述引线框架上形成的所述图案与在所述镀层部中形成的所述镀膜之间的相对的第一位置偏移量;以及
修正部,根据检测出的所述第一位置偏移量,以减小以后的镀层处理中的第二位置偏移量的方式,对所述预定节距进行修正。
CN201810390664.1A 2017-05-19 2018-04-27 引线框架的制造方法和制造装置 Active CN108962760B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017099874A JP6901318B2 (ja) 2017-05-19 2017-05-19 リードフレームの製造方法および製造装置
JP2017-099874 2017-05-19

Publications (2)

Publication Number Publication Date
CN108962760A CN108962760A (zh) 2018-12-07
CN108962760B true CN108962760B (zh) 2023-09-19

Family

ID=64499656

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810390664.1A Active CN108962760B (zh) 2017-05-19 2018-04-27 引线框架的制造方法和制造装置

Country Status (4)

Country Link
JP (1) JP6901318B2 (zh)
CN (1) CN108962760B (zh)
SG (1) SG10201803860QA (zh)
TW (1) TWI755528B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115295520B (zh) * 2022-10-10 2023-01-10 广东气派科技有限公司 Qfn冲压框架、冲压模具及制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258512A (ja) * 2007-04-09 2008-10-23 Nitto Denko Corp Tab用テープキャリアの製造方法
CN103325699A (zh) * 2012-03-19 2013-09-25 瑞萨电子株式会社 半导体器件的制造方法
CN105717671A (zh) * 2014-12-18 2016-06-29 日东电工株式会社 光学显示面板的制造方法及光学显示面板的制造系统

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5939054A (ja) * 1982-08-27 1984-03-03 Nippon Mining Co Ltd 金属条のメツキ方法及び装置
TW438057U (en) * 1999-08-05 2001-05-28 Chen Tsung Jr Device for etching the whole roll of material tape of IC lead frame soft circuit board and for positioning and punching before electroplating
TW474335U (en) * 1999-11-04 2002-01-21 Hai-Ming Wu Feeding mechanism improvement for sheet shape component allowing continuously used in electroplating process
CN2431990Y (zh) * 2000-06-08 2001-05-30 陈聪智 Ic导线架电路软板的整卷成型料带蚀刻及电镀前定位打孔机构
TW470082U (en) * 2000-06-12 2001-12-21 Wen-Chian Huang Materiel retrieving machine for material of conductive wire rack
TWM292418U (en) * 2005-11-24 2006-06-21 Wei-Yue Wu Winding-flow dust-collection equipment
CN101231993B (zh) * 2007-01-23 2011-02-09 米辑电子股份有限公司 一种线路组件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008258512A (ja) * 2007-04-09 2008-10-23 Nitto Denko Corp Tab用テープキャリアの製造方法
CN103325699A (zh) * 2012-03-19 2013-09-25 瑞萨电子株式会社 半导体器件的制造方法
CN105717671A (zh) * 2014-12-18 2016-06-29 日东电工株式会社 光学显示面板的制造方法及光学显示面板的制造系统

Also Published As

Publication number Publication date
CN108962760A (zh) 2018-12-07
TW201902315A (zh) 2019-01-01
JP2018195755A (ja) 2018-12-06
TWI755528B (zh) 2022-02-21
JP6901318B2 (ja) 2021-07-14
SG10201803860QA (en) 2018-12-28

Similar Documents

Publication Publication Date Title
US8783174B2 (en) Screen printing method
US8399163B2 (en) Method of detecting alignment mark and method of manufacturing printed circuit board
TW201413851A (zh) 晶粒接合機及晶粒位置辨識方法
JP4514322B2 (ja) 部品実装方法、及び部品実装装置
KR20180081772A (ko) 전자 부품의 실장 장치와 실장 방법, 및 패키지 부품의 제조 방법
CN108962760B (zh) 引线框架的制造方法和制造装置
CN107124865B (zh) 检查装置、安装装置及检查方法
JP2011029254A (ja) 電子部品実装方法
CN108666238B (zh) 芯片贴装装置及半导体器件的制造方法
CN106455478B (zh) 检查装置、安装装置及检查方法
JP2008159890A (ja) マークの位置認識方法および位置認識装置、位置認識プログラム、部品実装装置
JP4960160B2 (ja) フラックス転写装置及び電子部品搭載方法
JP6042175B2 (ja) ピックアップ方法およびピックアップ装置
KR102082250B1 (ko) 검사용 지그장치
KR20100095736A (ko) 반도체 패키지 가공을 위한 레이저 빔 조사 위치 보정방법
JP7181027B2 (ja) 認識装置、表面実装機および認識対象の位置認識方法
US9495738B2 (en) Semiconductor component mounting apparatus
US20150097025A1 (en) Electrode forming device and electrode forming method
JP5399221B2 (ja) 被供給物の供給方法。
JP4237486B2 (ja) ペレットのピックアップ方法及びペレットボンディング装置
CN108064127B (zh) 极性判别装置、安装装置、极性判别方法
JP2008089394A (ja) 半導体装置の検証装置及び検証方法
JP3669879B2 (ja) インナリード・ボンディング方法および装置
JP3858242B2 (ja) インナリード検査装置およびその方法
JP3801248B2 (ja) 部品実装装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant