JP2005322803A - 半導体装置用リードフレームの製造方法及びその製造金型 - Google Patents

半導体装置用リードフレームの製造方法及びその製造金型 Download PDF

Info

Publication number
JP2005322803A
JP2005322803A JP2004140215A JP2004140215A JP2005322803A JP 2005322803 A JP2005322803 A JP 2005322803A JP 2004140215 A JP2004140215 A JP 2004140215A JP 2004140215 A JP2004140215 A JP 2004140215A JP 2005322803 A JP2005322803 A JP 2005322803A
Authority
JP
Japan
Prior art keywords
lead frame
punch
die
punching
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004140215A
Other languages
English (en)
Inventor
Hideyuki Otomo
英行 大友
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SH Precision Co Ltd
Original Assignee
SH Precision Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SH Precision Co Ltd filed Critical SH Precision Co Ltd
Priority to JP2004140215A priority Critical patent/JP2005322803A/ja
Publication of JP2005322803A publication Critical patent/JP2005322803A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】 インナーリードが容易に変形せず、インナーカット加工とデプレス加工を行なう複数の加工装置を必要としない半導体装置用リードフレームの製造方法及びその製造金型を提供する。
【解決手段】 リードフレームパターン２０を上ダイセット２に支持されたデプレスパンチ４およびインナーカットパンチ８の下方のデプレスダイ７およびインナーカットダイ９の上部の所定位置に載置する。上ダイセット２を下降し、ストリッパ３とダイプレート６でリードフレームパターン２０を弾性的に挟持して固定する。次に、上ダイセット２を下降してデプレスパンチ４によりリードフレームパターン２０を所定量加圧し、リードフレームパターン２０のデプレス加工を行なうと同時にインナーカットパンチ８によりインナーリードの先端連結部をカットする。
【選択図】 図１

Description

本発明は、半導体装置用リードフレームの製造方法及びその製造金型に関し、特に、インナーカット加工とデプレス加工を行なう複数の加工装置を必要としない半導体装置用リードフレームの製造方法及びその製造金型に関する。
エポキシ系の成型樹脂を用いて射出された通常のプラスチックパッケージは、パッケージのサイズに比べて、搭載できるチップサイズに制約が多い。例えば、半導体チップはダイパッドの上面にボンディングされるが、この際、チップのボンディングパッドとリードフレームのリードを各々電気的に接続するためには、ダイパッドとリードの間隔は、少なくともリードの厚さだけ確保されていなければならない。従って、ダイパッドに実際搭載できるチップのサイズは、パッケージのサイズの約７０％に制限される。
上記の不都合を克服するため、ＬＯＣ（Ｌｅａｄ ｏｎ ｃｈｉｐ）パッケージ及びＣＯＬ（Ｃｈｉｐ ｏｎ Ｌｅａｄ）パッケージが提案されている（例えば特許文献１参照。）。特に、ＬＯＣパッケージは、大型チップを搭載することができ、チップに電源を供給するバスバー（ｂｕｓｂｅｒ）を設置することができるので、半導体素子の電気的特性の改善に効果的である。
また、ＬＯＣ技術を用いて半導体素子をパッケージングすると、チップのボンディングパッドが、ボンディングワイヤによりリードフレームのリードに電気的に接続される際に、ボンディングパッドの位置決めに関する制約を受けないので、チップ設計に有利である。すなわち、ＬＯＣ構造では、チップのボンディングパッドをチップの端部又は中心部に配置することができるので、半導体チップを自由に設計することができるという利点がある。また、ＬＯＣ構造は、ダイパッドを有しないため、ダイパッドと封止樹脂間の熱膨張係数の差異に起因する剥離を防止することができる。
図６は、従来のＬＯＣパッケージの一例を示す断面図である。従来のＬＯＣパッケージ１００は、半導体チップ３４と、半導体チップ３４の上面の対向する両端部に接着された両面接着性のポリイミドテープ３３と、両面接着性のポリイミドテープ３３の上面に接着されたリード３０と、半導体チップ３４の中心部に形成したボンディングパッド３６と、このボンディングパッド３６とリードを接続するボンディングワイヤ３１と、半導体チップ３４とリード３０とボンディングワイヤ３１を含む電気的接続部とを外部環境から守るためのエポキシ系の封止樹脂からなる封止部材３２とを備える。
リード３０は、半導体チップ３４の中心部のボンディングパッド３６に電気的に接続されるインナーリード３０ａと、外部装置に電気的に接続され、インナーリード３０ａと一体形成される複数のアウターリード３０ｂとから構成され、アウターリード３０ｂは、ＬＯＣパッケージ１００から外部に突出し、図示しない基板への実装に適合するように折曲される。
図７は、エッチングによるＬＯＣ用リードフレームの製造工程を示す。従来のＬＯＣ用リードフレームを製造するには、半導体チップの小型化に伴い、インナーリードのリード幅及びリード間隔が狭くなっていることから、エッチングでフレームを形成する際、インナーリードの先端を繋いだ状態でエッチングを行なう（Ｓ１０）。次に、インナーリードの先端を繋いだ状態でリード先端に銀めっきを行なう（Ｓ１１）。
次にリード先端のインナーカット加工を行なうことにより、リード先端の連結部を切離す（Ｓ１２）。次にＬＯＣ用テープの貼付け（Ｓ１３）、その後リードを所定の形状に成形するデプレス加工（Ｓ１４）を行ない所定の検査（Ｓ１５）の後、出荷する。また、リードフレームの形状によっては、テープ貼付けとデプレス加工を逆に行なう場合もある。リードフレームは、例えば、特許文献２に示すものが知られている。
図８は、テープ状リードフレーム１５におけるリードフレームパターンを示す。リードフレームパターン２０は、インナーリードパターン３７と、そのインナーリードパターン３７と連続して電気的に接続されるアウターリードパターン３８と、インナーリードパターン３７の先端を連結する連結部２２と、各アウターリードパターン３８と各インナーリードパターン３７を連結するダムバー３５とを備え、サイドレール２０ａ，２０ａ間に形成される。サイドレール２０ａには、位置決め用のパイロットホール２０ｂが形成されている。
図７のＬＯＣリードフレームの製造工程において、インナーカット工程（Ｓ１２）でインナーカット加工を行なうことにより、図８（ｂ）に示すように、リードフレームパターン２０が完成する。この後、必要な加工を行なうことで、リードフレームとして半導体装置に組み込むことができる。
図９は、従来のインナーカット加工に用いられてきたインナーカット加工装置の構成を示す。このインナーカット加工装置４０は、上型１Ａおよび下型１Ｂからなる。
上型１Ａは、上下方向に駆動可能な上ダイセット２と、上ダイセット２に固定されたインナーカットパンチ８と、インナーカットパンチ８をガイドし、スプリング１０により上ダイセット２に連結されるストリッパ３とを備える。
下型１Ｂは、下ダイセット５と、下ダイセット５上に載置され、インナーカットパンチ８に対応するインナーカットダイ９が固定されたダイプレート６とを備える。
ダイプレート６とストリッパ３の間にテープ状リードフレーム１５のリードフレームパターン２０がセットされる。
このインナーカット加工装置４０において、インナーカット加工を行なう場合、まず、リードフレームパターン２０の連結部２２をインナーカットパンチ８に対応する位置となるようにダイプレート６上に載置する。この状態で上ダイセット２を下降すると、ストリッパ３がリードフレームパターン２０をスプリング１０に抗して押圧してリードフレームパターン２０を押圧固定し、次いで、インナーカットパンチ８を下降させると、インナーカットパンチ８がインナーリードの先端の連結部２２を押圧して穴部９ａに嵌入され、連結部２２はカットされる。この後、上ダイセット２を初期の位置に上昇させる。カットされたインナーリードの連結部２２は、インナーカットダイ９の下方の図示しない排出口からから排出される。
また、半導体チップの小型、薄型化に伴いエポキシ系射止樹脂のパッケージング時に発生するパッケージ反りの対策として、デプレス加工を行なっている（例えば、特許文献３参照。）。
図１０は、従来のデプレス加工に用いられてきたデプレス加工装置の構成の一例を示す。このデプレス加工装置５０は、上型１Ａおよび下型１Ｂからなる。
上型１Ａは、上下方向に駆動可能な上ダイセット２と、上ダイセット２に固定されたデプレスパンチ４と、デプレスパンチ４をガイドし、スプリング１０により上ダイセット２に連結されるストリッパ３とを備える。
下型１Ｂは、下ダイセット５と、下ダイセット５上に載置され、デプレスパンチ４に対応するデプレスダイ７が固定されたダイプレート６とを備える。デプレスダイ７は、第１および第２のデプレスダイ７Ａ，７Ｂの２つの部分から構成される。
デプレスパンチ４とその下側に所定の間隔をもって配置されたデプレスダイ７の間にリードフレームパターン２０がセットされる。
このデプレス加工装置５０においてデプレス加工を行なう場合、まず、リードフレームパターン２０をデプレスパンチ４とデプレスダイ７の間の所定位置に載置する。この状態で上ダイセット２を下降すると、ストリッパ３がリードフレームパターン２０をスプリング１０に抗して押圧してリードフレームパターン２０を押圧固定し、次いで、デプレスパンチ４を下降させるとデプレスパンチ４がリードフレームの所定位置を押圧変形して所定の形状に加工する。この後、上ダイセット２を初期の位置に上昇させる。
特開平１０−１２５８４５号公報（図６） 特開平５−１６６９８６号公報（図１） 特開平１０−２８４６６４号公報（図２）
しかし、従来のリードフレームの製造方法によると、インナーカット工程とデプレス工程の２工程からなり、各工程を行なう加工装置が２台必要になるという問題がある。
従って、本発明の目的は、インナーカット加工とデプレス加工を行なう複数の加工装置を必要としない半導体装置用リードフレームの製造方法及びその製造金型を提供することにある。
本発明は、上記目的を達成するため、連結部の両側に対称に配置された複数のリードフレームの前記連結部をパンチングによって除去する第１の工程と、前記複数のリードフレームの所定の部位を所定の形状に折曲する第２の工程とを備え、前記第１および第２の工程とを同時に行なうことを特徴とする半導体装置用リードフレームの製造方法を提供する。
前記複数のリードフレームは、テープ状リードフレームに連続状に配置された複数のリードフレームユニットの１つのリードフレームユニットを構成し、前記第１および第２の工程は、前記１つのリードフレームユニットで行われることを行うことが好ましい。
前記複数のリードフレームは、テープ状リードフレームに連続状に配置された複数のリードフレームユニットの１つのリードフレームユニットを構成し、前記第１の工程は、前記１つのリードフレームユニットの前記１つのフレームユニットの前あるいは後のリードフレームユニットで行われることが好ましい。
本発明は、上記目的を達成するため、テープ状リードフレームを載置するダイプレートと、ダイセットに支持され、前記テープ状リードフレームに形成された連結部の両側に配置された複数のリードフレームの前記連結部を打ち抜く打ち抜き用パンチと、前記ダイセットに支持され、前記複数のリードフレームの所定の部位を半導体パッケージに適合する所定の形状に折曲する折曲用パンチと、前記ダイセットのパンチング動作に基づく変位を弾性体を介して受けることによって前記テープ状リードフレームを前記ダイプレートとの間で弾性的に挟持し、前記打ち抜き用および折曲用のパンチを貫通孔を介して貫通させてパンチング動作を行わせるストリッパと、前記打ち抜き用および折曲用の両パンチに対応する位置において、前記ダイプレートに共通的に支持され、前記ストリッパと前記ダイプレートによって挟持されている前記テープ状リードフレームをパンチングするとき、前記テープ状リードフレームに対して前記両パンチの反対側において前記両パンチのパンチング動作を受ける打ち抜き用ダイおよび折曲用のダイを備えたことを特徴とする半導体装置用リードフレームの製造金型を提供する。
前記折曲用のパンチは、前記テープ状リードフレームの移動方向に沿って複数設けられていることが好ましい。
本発明は、上記目的を達成するため、第１のダイセットに対向するよう配置された第２のダイセットに支持され、テープ状リードフレームに形成された連結部の両側に配置された複数のリードフレームの前記連結部を打ち抜く打ち抜き用パンチと、前記第１のダイセットに支持され、前記複数のリードフレームの所定の部位を半導体パッケージに適合する所定の形状に折曲する折曲用パンチと、前記第１のダイセットのパンチング動作に基づく変位を弾性体を介して受けることによって前記テープ状リードフレームを前記ダイプレートとの間で弾性的に挟持し、前記打ち抜き用のパンチを貫通孔を介して貫通させてパンチング動作を行わせるストリッパと、前記第１のダイセット上に配置され、前記テープ状リードフレームを載置し、前記第２のダイセットのパンチング動作に基づく変位を弾性体を介して受けることによって前記テープ状リードフレームを前記ストリッパとの間で弾性的に挟持するとともに、前記折曲用のパンチを貫通孔を介して貫通させてパンチング動作を行わせるダイプレートと、前記打ち抜き用のパンチに対応する位置において、前記ダイプレートに支持され、前記ストリッパと前記ダイプレートによって挟持されている前記テープ状リードフレームをパンチングするとき、前記テープ状リードフレームに対して前記打ち抜き用のパンチの反対側において前記打ち抜き用のパンチのパンチング動作を受ける打ち抜き用ダイを備え、前記折曲用のパンチに対応する位置において、前記ストリッパに支持され、前記ストリッパと前記ダイプレートによって挟持されている前記テープ状リードフレームをパンチングするとき、前記テープ状リードフレームに対して前記折曲用のパンチの反対側において前記折曲用のパンチのパンチング動作を受ける折曲用のダイを備えたことを特徴とする半導体装置用リードフレームの製造金型を提供する。
本発明の半導体装置用リードフレームの製造方法によれば、インナーカット加工とデプレス加工を同時に行なうため、インナーカット加工とデプレス加工を行なう複数の装置を必要としないので、装置を大型化することなく半導体装置用リードフレームを製造することができる。
本発明の半導体装置用リードフレームの製造方法によれば、第１および第２の工程は、１つのリードフレームユニットにインナーカット加工とデプレス加工を行なうため、インナーカット加工とデプレス加工を行なう複数の装置を必要としないので、装置を大型化することなく半導体装置用リードフレームを製造することができる。
本発明の半導体装置用リードフレームの製造方法によれば、テープ状リードフレームに連続状に配置された複数のリードフレームユニットの１つのリードフレームユニットにインナーカット加工とデプレス加工を行なうため、インナーカット加工とデプレス加工を行なう複数の装置を必要としないので、装置を大型化することなく半導体装置用リードフレームを製造することができる
本発明の半導体装置用リードフレームの製造金型によれば、ダイプレートにより共通にデプレス用ダイおよびパンチング用ダイが支持されるため、インナーカット加工とデプレス加工を行なう複数の加工装置を必要とせずに半導体装置用リードフレームを製造することができる。
本発明の半導体装置用リードフレームの製造金型によれば、折曲用のデプレスパンチを複数設けたため、仕様に応じたリードフレームを製作することができる。
本発明の半導体装置用リードフレームの製造金型によれば、デプレスパンチまたはパンチング用パンチを第１のダイセットまたは第２のダイセットに支持させることができるため、仕様に応じたリードフレームを製作することができる。
図１は、本発明の第１の実施の形態に係る半導体装置用リードフレームの製造に使用するリードフレーム製造装置を示す。このリードフレーム製造装置１は、上型１Ａおよび下型１Ｂからなる。
上型１Ａは、図示しない駆動手段により上下方向に駆動される上ダイセット２と、上ダイセット２に固定され、リードフレームパターン２０の連結部２２を打ち抜くインナーカットパンチ８およびリードフレームパターン２０のリードフレームに相当する部分を所定形状に加工するデプレスパンチ４と、インナーカットパンチ８およびデプレスパンチ４とを貫通穴３ａ，３ｂ内でそれぞれ摺動可能に支持するととともに、スプリング１０を介して上下方向に駆動されるストッパ３とを備える。
下型１Ｂは、下ダイセット５と下ダイセット５上に配置されたダイプレート６とを備える。ダイプレート６は、インナーカットパンチ８に対応する位置に配置されたインナーカットダイ９と、デプレスパンチ４に対応する位置に配置されたデプレスダイ７とを備える。デプレスダイ７は、組み立ての便宜等のため、第１〜第３のデプレスダイ７Ａ〜７Ｃにより構成される。
インナーカットダイ９は、インナーカットパンチが入る穴部９ａを有する。また、インナーカットダイ９の上面９ｂは、リードフレームパターン２０がデプレス加工されることにより折曲された長さに相当する高さだけダイプレート６の上面６ａから下がっている。
リードフレームとなるリードフレームパターン２０は、図８（ａ）に示すように複数のインナーリードフレームパターン３７を連結部２２により結合したもので、ストリッパ３とダイプレート６との間にセットされる。
図２は、このリードフレーム製造装置１によりリードフレームを作製する工程を示す。図１および図２を参照しながらリードフレームの製造方法について説明する。まず、１つの半導体装置に使用される複数のリードフレームを１つの区画の中に形成したリードフレームユニットが複数形成されたリードフレームパターン２０を作製する。所定の大きさの基材をエッチングで所定のリード幅及びリード間隔を有した複数のリードとなるパターンを作製する（Ｓ１）。このとき、リードは、インナーリードパターンと電気的に接続されるアウターリードパターンから構成される。インナーリードパターンの先端を連結部で繋いだ状態でエッチングを行なう。次に、インナーリードとなる部分の先端を繋いだ状態のままリード先端に銀めっきを行なう（Ｓ２）。
次に、リードフレーム製造装置１において、リードフレームパターン２０をデプレスパンチ４およびインナーカットパンチ８の下方のデプレスダイ７およびインナーカットダイ９の上部の所定位置に載置する。この状態で上ダイセット２を下降し、ストリッパ３とダイプレート６の間に圧をかけてリードフレームパターン２０を固定する。次に、上ダイセット２をさらに下降してデプレスパンチ４によりリードフレームパターン２０に所定圧をかけてリードフレームパターン２０のデプレス加工を行なうと同時にインナーカットパンチ８によりインナーリードの先端連結部をカットする（Ｓ３）。なお、同時とは、２つの動作がほとんど同時に行われる必要はなく、多少の時間差がある場合も含むものとする。
この後、上ダイセット２を初期の位置に上昇し、リードフレームパターン２０を１ピッチ図１の右方に移動し、同様な作業を繰り返す。また、成形等の処理が必要であれば、他の装置で必要な処理を行なう。次にＬＯＣ用テープの貼付けを行ない（Ｓ４）、検査して良品を出荷する（Ｓ５）。なお、インナーカットパンチ８により連結部２０を打ち抜かれるリードフレームパターン２０は、デプレスパンチ４によりインナーリードに所定の形状を施されるリードフレームパターン２０とは異なるものである。すなわち異なるリードフレームユニットにおいてパンチングが行われる。
このリードフレーム製造装置１によれば、インナーカット加工を行なうパンチとデプレス加工を行なうパンチを共通的に支持し、インナーカット加工を行なうパンチに対応するダイとデプレス加工行うパンチに対応するダイを共通的に支持したため、半導体製造装置を小型化することができるとともに、工程を簡素化できる。また、インナーカット加工が行なわれるリードフレームユニットであるリードフレームパターンと、デプレス加工が行なわれるリードフレームパターンが異なるため、インナーリードをデプレス加工する場合、リードシフト（リードの隙間の規定値に対するずれ）が発生する問題があるが、インナーリード先端を連結した状態でデプレス加工し、その後インナーカットすることにより、リードシフトを低減することができる。
図３は、本発明の第２の実施の形態に係る半導体装置用リードフレームの製造に使用するリードフレーム製造装置を示す。このリードフレーム製造装置１は、上型１Ａおよび下型１Ｂからなる。
上型１Ａは、図示しない駆動手段により上下方向に駆動される上ダイセット２と、上ダイセット２に固定され、リードフレームパターンの連結部を打ち抜くインナーカットパンチ８と、インナーカットパンチ８を囲むように配置され、スプリング１１を介して上ダイセットに取り付けられるデプレスパンチ４Ａ，４Ｂと、スプリング１０を介して上ダイセットに取り付けられ、デプレスパンチ４Ａ，４Ｂを摺動可能に支持するストリッパ３とを備える。
下型１Ｂは、下ダイセット５と、下ダイセット５上に配置されたダイプレート６とを備える。ダイプレート６は、インナーカットパンチ８に対応する位置に配置されたインナーカットダイ９と、デプレスパンチ４に対応する位置に配置されたデプレスダイ７とを備える。デプレスダイ７は、インナーカットダイ９を囲むように配置されている。インナーカットダイ９は、インナーカットパンチが入る穴部９ａを有する。
リードフレームとなるリードフレームパターン２０は、図８（ａ）に示すように複数のインナーリードフレームパターン３７を連結部２２により結合したもので、ストリッパ３とダイプレート６との間にセットされる。
このリードフレーム製造装置１によりリードフレームを作製する工程を示す。まず、第１の実施の形態のようにして作製したリードフレームパターン２０を準備する。
次に、このリードフレーム製造装置１において、１つのリードフレームユニットであるリードフレームパターン２０をデプレスパンチ４およびインナーカットパンチ８の下方のデプレスダイ７およびインナーカットダイ９の上部の所定位置に載置する。この状態で上ダイセット２を下降し、ストリッパ３とダイプレート６の間に圧をかけてリードフレームパターン２０を固定する。次に、上ダイセット２をさらに下降してデプレスパンチ４によりリードフレームパターン２０に所定圧をかけて１つのリードフレームパターン２０の一対のインナーパターン３７にデプレス加工を行なうと同時にインナーカットパンチ８によりインナーリードの先端連結部をカットする。
この後、上ダイセット２を初期の位置に上昇し、リードフレームパターン２０を１ピッチ図１の右方に移動し、同様な作業を繰り返す。なお、パンチングは、１つのリードフレームユニットであるリードフレームパターン２０について行われる。
このリードフレーム製造装置１によれば、インナーカット加工を行なうパンチとデプレス加工を行なうパンチを共通的に支持し、インナーカット加工を行なうパンチに対応するダイとデプレス加工行うパンチに対応するダイを共通的に支持したため、半導体製造装置を小型化することができるとともに、工程を簡素化できる。また、インナーカット加工が行なわれるリードフレームパターンと、デプレス加工が行なわれるリードフレームパターンが同じであるため、少量の生産に適合する。
図４は、本発明の第３の実施の形態に係る半導体装置用リードフレームの製造に使用するリードフレーム製造装置を示す。このリードフレーム製造装置１は、上型１Ａおよび下型１Ｂからなる。
上型１Ａは、図示しない駆動手段により上下方向に駆動される上ダイセット２と、上ダイセット２に固定され、リードフレームパターンの連結部を打ち抜くインナーカットパンチ８と、インナーカットパンチ８を摺動可能に支持するとともに、第１および第２のデプレスパンチ４Ａ，４Ｂに対応する第１および第２のデプレスダイ７Ａ，７Ｂを連結部から遠ざかる位置に配置し、スプリング１０を介して上ダイセット２に取り付けられたストリッパ３と、上ダイセット２の下降を制限するストッパ１１とを備える。
下型１Ｂは、図示しない駆動手段により上下方向に駆動される下ダイセット５と、スプリング１２を介して下ダイセット５に取り付けられ、上下動可能なダイプレート６とを備える。ダイプレート６は、下ダイセット５に固定され、リードフレームパターン２０にデプレス加工を施す第１および第２のデプレスパンチ４Ａ，４Ｂと、インナーカットパンチ８に対応する位置に配置されたインナーカットダイ９とを備え、第１および第２のデプレスパンチ４Ａ，４Ｂを摺動可能に支持する。インナーカットダイ９は、インナーカットパンチが入る穴部９ａを有する。
リードフレームとなるリードフレームパターン２０は、図８（ａ）に示すように複数のインナーリードフレームパターン３７を連結部２２により結合したもので、ストリッパ３とダイプレート６との間にセットされる。
このリードフレーム製造装置１によりリードフレームを作製する工程を示す。まず、第１の実施の形態のようにして作製したリードフレームパターン２０を準備する。
次に、このリードフレーム製造装置１において、リードフレームパターン２０をデプレスパンチ４およびインナーカットパンチ８の下方のデプレスダイ７およびインナーカットダイ９の上部の所定位置に載置する。この状態で下ダイセット５を上昇させ、ダイプレート６とストリッパ３の間にリードフレームパターン２０を固定する。次に第１および第２のデプレスパンチ４Ａ、４Ｂを上昇させ、リードフレームパターン２０に所定圧をかけてリードフレームパターン２０のデプレス加工を行なう。次に、上ダイセット２を下降してインナーカットパンチ８によりインナーリードの先端の連結部をカットする。
この後、上ダイセット２を初期の位置に上昇し、リードフレームパターン２０を１ピッチ図１の右方に移動し、同様な作業を繰り返す。パンチングは、１つのリードフレームユニットであるリードフレームパターン２０について行われる。
このリードフレーム製造装置１によれば、インナーカット加工を行なうパンチとデプレス加工を行なうパンチに対応するダイを共通的に支持し、インナーカット加工を行なうパンチに対応するダイとデプレス加工を行うパンチを共通的に支持したため、半導体製造装置を小型化することができるとともに、工程を簡素化できる。また、デプレス加工が行なわれるリードフレームパターンの部位がリードフレームパターンの連結部から遠ざかる位置にデプレス加工を行なうようにしたため、デプレス加工を行なう位置を変えることができる。
図５は、本発明の第４の実施の形態に係る半導体装置用リードフレームの製造に使用するリードフレーム製造装置１を示す。このリードフレーム製造装置１は、上型１Ａおよび下型１Ｂからなる。
上型１Ａは、図示しない駆動手段により上下方向に駆動される上ダイセット２と、上ダイセット２に固定され、インナーカットパンチ８と、インナーカットパンチ８から所定距離離れて固定されて取り付けられる第１および第２のデプレスパンチ４Ａ，４Ｂと、スプリング１０を介して上ダイセットに取り付けられ、インナーカットパンチ８およびデプレスパンチ４Ａ，４Ｂを摺動可能に支持するストリッパ３とを備える。
下型１Ｂは、下ダイセット５と、下ダイセット５上に配置されたダイプレート６とを備える。ダイプレート６は、インナーカットパンチ８に対応する位置に配置されたインナーカットダイ９と、第１および第２のデプレスパンチ４Ａ，４Ｂに対応する位置に配置された第１および第２のデプレスダイ７Ａ、７Ｂとを備える。第１および第２のデプレスダイ７Ａ、７Ｂは、リードフレームパターン２０の連結部から遠い位置のインナーリードパターンについてデプレス加工を行なうように配置されている。インナーカットダイ９は、インナーカットパンチが入る穴部９ａを有する。
リードフレームとなるリードフレームパターン２０は、図８（ａ）に示すように複数のインナーリードフレームパターン３７を連結部２２により結合したもので、ストリッパ３とダイプレート６との間にセットされる。
このリードフレーム製造装置１によりリードフレームを作製する工程を示す。まず、第１の実施の形態のようにして作製したリードフレームパターン２０を準備する。
次に、このリードフレーム製造装置１において、リードフレームパターン２０をデプレスパンチ４およびインナーカットパンチ８の下方のデプレスダイ７およびインナーカットダイ９の上部の所定位置に載置する。この状態で上ダイセット２を下降し、ストリッパ３とダイプレート６の間に圧をかけてリードフレームパターン２０を固定する。次に、上ダイセット２をさらに下降して第１および第２のデプレスパンチ４Ａ，４Ｂによりリードフレームパターン２０に所定圧をかけてリードフレームパターン２０のデプレス加工を行なうと同時にインナーカットパンチ８によりインナーリードの先端の連結部をカットする。
この後、上ダイセット２を初期の位置に上昇し、リードフレームパターン２０を１ピッチ図１の右方に移動し、同様な作業を繰り返す。パンチングは、１つのリードフレームユニットであるリードフレームパターン２０について行われる。
このリードフレーム製造装置１によれば、インナーカット加工を行なうパンチとデプレス加工を行なうパンチを共通的に支持し、インナーカット加工を行なうパンチに対応するダイとデプレス加工を行うパンチに対応するダイを共通的に支持したため、半導体製造装置を小型化することができるとともに、工程を簡素化できる。また、インナーカット加工が行なわれるリードフレームパターンと、デプレス加工が行なわれるリードフレームパターンが同じであるため、少量の生産に適合する。また、デプレス加工が行なわれるリードフレームパターンの部位がリードフレームパターンの連結部から遠ざかる位置でデプレス加工を行なうようにしたため、リードフレームに求められる形状に応じたデプレス加工を行なう位置を変えることができる。
なお、リードフレーム製造装置において、リードフレームパターンの異なるパターンについてデプレス加工を行なった後にインナーカット加工を行なってもよいし、インナーカット加工を行なった後に、デプレス加工を行なってもよい。
本発明の第１の実施の形態に係る半導体装置用リードフレームの製造に使用するリードフレーム製造装置を示す断面図である。 リードフレーム製造装置によりリードフレームを作製する工程を示すフローチャートである。 本発明の第２の実施の形態に係る半導体装置用リードフレームの製造に使用するリードフレーム製造装置を示す断面図である。 本発明の第３の実施の形態に係る半導体装置用リードフレームの製造に使用するリードフレーム製造装置を示す断面図である。 本発明の第４の実施の形態に係る半導体装置用リードフレームの製造に使用するリードフレーム製造装置を示す断面図である。 従来のＬＯＣパッケージの一例を示す断面図である。 従来のＬＯＣ用リードフレームの製造工程を示すフローチャートである。 リードフレームパターンを示す平面図であり、（ａ）は加工前の状態を示す図であり、（ｂ）は加工後の状態を示す図である。 従来のインナーカット加工に用いられてきたインナーカット加工装置の構成を示す断面図である。 従来のデプレス加工に用いられてきたデプレス加工装置の構成の一例を示す断面図である。
符号の説明
１ リードフレーム製造装置
２ デプレスダイ
２ 上ダイセット
３ ストリッパ
４ デプレスパンチ
４Ａ，４Ｂ デプレスパンチ
５ 下ダイセット
６ ダイプレート
７，７Ａ，７Ｂ デプレスダイ
８ インナーカットパンチ
９ インナーカットダイ
９ａ 穴部
１０ スプリング
１１ ストッパ
２０，２０Ａ リードフレームパターン
３０ リード
３１ ボンディングワイヤ
３２ 封止樹脂
３３ 両面接着性ポリイミドテープ
３４ 半導体チップ
３６ ボンディングパッド
３７ インナーリード
３８ アウターリード
４０ インナーカット加工装置
５０ デプレス加工装置

Claims (6)

  1. 連結部の両側に対称に配置された複数のリードフレームの前記連結部をパンチングによって除去する第１の工程と、
    前記複数のリードフレームの所定の部位を半導体パッケージに適合する所定の形状に折曲する第２の工程とを備え、
    前記第１および第２の工程とを同時に行なうことを特徴とする半導体装置用リードフレームの製造方法。
  2. 前記複数のリードフレームは、テープ状リードフレームに連続状に配置された複数のリードフレームユニットの１つのリードフレームユニットを構成し、
    前記第１および第２の工程は、前記１つのリードフレームユニットで行われることを特徴とする請求項１記載の半導体装置用リードフレームの製造方法。
  3. 前記複数のリードフレームは、テープ状リードフレームに連続状に配置された複数のリードフレームユニットの１つのリードフレームユニットを構成し、
    前記第１の工程は、前記１つのリードフレームユニットの前記１つのフレームユニットの前あるいは後のリードフレームユニットで行われることを特徴とする請求項１記載の半導体装置用リードフレームの製造方法。
  4. テープ状リードフレームを載置するダイプレートと、
    ダイセットに支持され、前記テープ状リードフレームに形成された連結部の両側に配置された複数のリードフレームの前記連結部を打ち抜く打ち抜き用パンチと、
    前記ダイセットに支持され、前記複数のリードフレームの所定の部位を半導体パッケージに適合する所定の形状に折曲する折曲用パンチと、
    前記ダイセットのパンチング動作に基づく変位を弾性体を介して受けることによって前記テープ状リードフレームを前記ダイプレートとの間で弾性的に挟持し、前記打ち抜き用および折曲用のパンチを貫通孔を介して貫通させてパンチング動作を行わせるストリッパと、
    前記打ち抜き用および折曲用の両パンチに対応する位置において、前記ダイプレートに共通的に支持され、前記ストリッパと前記ダイプレートによって挟持されている前記テープ状リードフレームをパンチングするとき、前記テープ状リードフレームに対して前記両パンチの反対側において前記両パンチのパンチング動作を受ける打ち抜き用ダイおよび折曲用のダイを備えたことを特徴とする半導体装置用リードフレームの製造金型。
  5. 前記折曲用のパンチは、前記テープ状リードフレームの移動方向に沿って複数設けられていることを特徴とする請求項４記載の半導体装置用リードフレームの製造金型。
  6. 第１のダイセットに対向するよう配置された第２のダイセットに支持され、テープ状リードフレームに形成された連結部の両側に配置された複数のリードフレームの前記連結部を打ち抜く打ち抜き用パンチと、
    前記第１のダイセットに支持され、前記複数のリードフレームの所定の部位を半導体パッケージに適合する所定の形状に折曲する折曲用パンチと、
    前記第１のダイセットのパンチング動作に基づく変位を弾性体を介して受けることによって前記テープ状リードフレームを前記ダイプレートとの間で弾性的に挟持し、前記打ち抜き用のパンチを貫通孔を介して貫通させてパンチング動作を行わせるストリッパと、
    前記第１のダイセット上に配置され、前記テープ状リードフレームを載置し、前記第２のダイセットのパンチング動作に基づく変位を弾性体を介して受けることによって前記テープ状リードフレームを前記ストリッパとの間で弾性的に挟持するとともに、前記折曲用のパンチを貫通孔を介して貫通させてパンチング動作を行わせるダイプレートと、
    前記打ち抜き用のパンチに対応する位置において、前記ダイプレートに支持され、前記ストリッパと前記ダイプレートによって挟持されている前記テープ状リードフレームをパンチングするとき、前記テープ状リードフレームに対して前記打ち抜き用のパンチの反対側において前記打ち抜き用のパンチのパンチング動作を受ける打ち抜き用ダイを備え、
    前記折曲用のパンチに対応する位置において、前記ストリッパに支持され、前記ストリッパと前記ダイプレートによって挟持されている前記テープ状リードフレームをパンチングするとき、前記テープ状リードフレームに対して前記折曲用のパンチの反対側において前記折曲用のパンチのパンチング動作を受ける折曲用のダイを備えたことを特徴とする半導体装置用リードフレームの製造金型。
JP2004140215A 2004-05-10 2004-05-10 半導体装置用リードフレームの製造方法及びその製造金型 Pending JP2005322803A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004140215A JP2005322803A (ja) 2004-05-10 2004-05-10 半導体装置用リードフレームの製造方法及びその製造金型

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004140215A JP2005322803A (ja) 2004-05-10 2004-05-10 半導体装置用リードフレームの製造方法及びその製造金型

Publications (1)

Publication Number Publication Date
JP2005322803A true JP2005322803A (ja) 2005-11-17

Family

ID=35469845

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004140215A Pending JP2005322803A (ja) 2004-05-10 2004-05-10 半導体装置用リードフレームの製造方法及びその製造金型

Country Status (1)

Country Link
JP (1) JP2005322803A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200144983A (ko) * 2019-06-20 2020-12-30 윤용호 케이블 트레이 지지대 제조 장치

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200144983A (ko) * 2019-06-20 2020-12-30 윤용호 케이블 트레이 지지대 제조 장치
KR102299843B1 (ko) 2019-06-20 2021-09-07 윤용호 케이블 트레이 지지대 제조 장치

Similar Documents

Publication Publication Date Title
US7821111B2 (en) Semiconductor device having grooved leads to confine solder wicking
CN101611484A (zh) 无引脚半导体封装及其制造方法
US20030209815A1 (en) Semiconductor device and its manufacturing method
KR100568225B1 (ko) 리드 프레임 및 이를 적용한 반도체 패키지 제조방법
US20230068748A1 (en) Leaded semiconductor device package
JP5851897B2 (ja) 半導体装置の製造方法
JP2008091527A (ja) 半導体装置の製造方法
JP2009038196A (ja) 電子装置およびワイヤボンディング方法
JP2005322803A (ja) 半導体装置用リードフレームの製造方法及びその製造金型
JP4031005B2 (ja) 半導体装置の製造方法
JP3226035B2 (ja) 電子部品の位置決めリード曲げ装置及び曲げ法
KR100437894B1 (ko) 씨에스피용 엘라스토머 접착필름의 가압착 장치 및 그 방법
US11817374B2 (en) Electronic device with exposed tie bar
KR100571563B1 (ko) 테이프 스크랩 절감형 리드프레임 테이핑 장치 및 테이프부착방법
JP5250756B2 (ja) 半導体装置の製造方法及び半導体装置
JPH11345931A (ja) リードフレームのテーピング方法およびテーピング装置
US20130075885A1 (en) Lead frame and packaging method
JP2001015671A (ja) リードフレームの製造方法
JP3076948B2 (ja) リードフレームおよびこれを用いた半導体装置の製造方法
JP3588270B2 (ja) リードフレームの製造方法
JP2522557B2 (ja) 樹脂封止型半導体素子用リ―ドのフォ―ミング方法
KR100517329B1 (ko) 테이프 스크랩 절감형 리드프레임 테이핑 장치 및 테이프부착방법
KR19980067079A (ko) 트랜지스터용 리드프레임 제조방법
JP2020009996A (ja) リードフレームおよび半導体装置
WO2010042119A1 (en) Semiconductor device having grooved leads to confine solder wicking