JPH0888296A - 半導体装置及びその製造方法及び半導体装置ユニット - Google Patents

半導体装置及びその製造方法及び半導体装置ユニット

Info

Publication number
JPH0888296A
JPH0888296A JP22541294A JP22541294A JPH0888296A JP H0888296 A JPH0888296 A JP H0888296A JP 22541294 A JP22541294 A JP 22541294A JP 22541294 A JP22541294 A JP 22541294A JP H0888296 A JPH0888296 A JP H0888296A
Authority
JP
Japan
Prior art keywords
semiconductor device
substrate
semiconductor
external connection
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP22541294A
Other languages
English (en)
Inventor
Susumu Abe
進 阿部
Ichiro Yamaguchi
一郎 山口
Rikuro Sono
陸郎 薗
Kazuhiko Mitobe
一彦 水戸部
Kiyomi Hayashi
清海 林
Koki Otake
幸喜 大竹
Masaaki Seki
正明 関
Masao Sakuma
正夫 佐久間
Yoshimi Suzuki
義美 鈴木
Yasuhiro Niima
康弘 新間
Junichi Kasai
純一 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Miyachi Systems Co Ltd
Original Assignee
Fujitsu Ltd
Miyachi Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Miyachi Systems Co Ltd filed Critical Fujitsu Ltd
Priority to JP22541294A priority Critical patent/JPH0888296A/ja
Priority to US08/529,784 priority patent/US5747874A/en
Publication of JPH0888296A publication Critical patent/JPH0888296A/ja
Priority to US09/025,327 priority patent/US6022759A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】本発明は半導体素子を搭載する基板を有した半
導体装置及びその製造方法及び半導体装置用基板に関
し、信頼性,放熱特性の向上及び小型化を図ることを目
的とする。 【構成】半導体素子21と、素子搭載部32を有する半導体
装置用基板24と、半導体装置用基板24に配設されており
半導体素子21に接続されると共に実装時に外部電極と接
続される半田バンプ22と、半導体素子21を封止する封止
樹脂23とを具備する半導体装置において、上記半導体装
置用基板24を折り曲げ可能なベース部26と、このベース
部26に形成されており半導体素子21と半田バンプ22を接
続するリード部28とよりなる基板25により構成すると共
に、周縁部にリード部28が外側に位置するよう基板25を
折曲形成して折曲部29を形成し、かつ折曲部29に形成さ
れたリード部28を封止樹脂23より露出させて外部接続端
子22として用いる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は半導体装置及びその製造
方法及び半導体装置ユニットに係り、特に半導体素子を
搭載する基板を有した半導体装置及びその製造方法及び
半導体装置ユニットに関する。
【0002】近年、半導体素子の高性能化に伴い、半導
体装置のパッケージの多ピン化,小型化,薄型化,低熱
抵抗化が進んでいる。
【0003】そこで、パッケージの規格,量産性,低価
格性を満足させつつ、これらに対していかに対応してい
くかが、半導体装置の開発の重要な要素となる。
【0004】
【従来の技術】図A及び図Bは従来における半導体装置
の一例を示す断面図である。この半導体装置10は、Q
FP(Quad Flat Package)タイプのパッケージ構造を有
するものである。
【0005】半導体装置10は、大略すると半導体素子
11,リード12,ステージ13,及び樹脂パッケージ
14等により構成されている。半導体素子11はステー
ジ13上に搭載されており、またその上面部には電極パ
ッド15が形成されている。
【0006】リード12はインナーリード部12aとア
ウターリード部12bとにより構成さされており、イン
ナーリード部12aは半導体素子11の上部に配設され
た電極パッド15とワイヤ16により接続されている。
また、アウターリード部12bは表面実装に対応しうる
ようガルウイング状に整形されている。
【0007】樹脂パッケージ14は、半導体素子11を
封止することによりこれを保護するものであり、例えば
トランスファーモールドを行うことにより形成されるも
のである。インナーリード部12aは樹脂パッケージ1
4の内部に埋設される構成とされており、またアウター
リード部12bは樹脂パッケージ14の側部より外方に
向け延出した構成とされている。また、半導体素子11
はQFPタイプのパッケージ構造とされているため、ア
ウターリード部12bは矩形状とされた樹脂パッケージ
14の4側面の夫々から外方に向け延出された構成とさ
れている。
【0008】
【発明が解決しようとする課題】しかるに、上記したQ
FPタイプのパッケージ構造を有する半導体装置10で
は、半導体素子11の高密度化によりリード数が増大す
ると、自ずからリード12が微細化すると共にリードピ
ッチも狭くなるため、リード12の機械的強度が低下し
変形が発生し易くなってしまう。
【0009】このため、出荷前において半導体装置10
に対してリード12が適正となっているかを検査するリ
ード検査が必要となり、またリード変形が発生している
場合にはリード12に対して修正作業が必要となり、こ
の検査及び修正作業が面倒であるという問題点があっ
た。
【0010】また、半導体装置10はリード12が樹脂
パッケージ14の側部から外側に向け延出した構成であ
ったため、半導体装置10の形状が大型化してしまうと
いう問題点があった。
【0011】また、半導体素子11は稼働することによ
り発熱するものであるが、従来の半導体装置10の構成
では半導体素子11が樹脂パッケージ14により封止さ
れており、かつ樹脂パッケージ14を構成する樹脂は一
般に熱伝導性が不良であるため、半導体素子11で発生
した熱を効率よく放熱することができないという問題点
があった。
【0012】本発明は上記の点に鑑みてなされたもので
あり、放熱特性,信頼性の向上及び小型化を図りうる半
導体装置及びその製造方法及び半導体装置ユニットを提
供することを目的とする。
【0013】
【課題を解決するための手段】上記の課題は下記の各手
段を講じることにより解決するとができる。
【0014】請求項1記載の発明では、半導体素子と、
この半導体素子が搭載される素子搭載部を有する半導体
装置用基板と、この半導体装置用基板に形成されており
上記半導体素子に電気的に接続されると共に実装時に外
部電極と接続される外部接続端子と、上記半導体素子を
封止する封止樹脂とを具備する半導体装置において、上
記半導体装置用基板を、折り曲げ可能なベース部と、こ
のベース部に形成されており上記半導体素子と外部接続
端子を電気的に接続するリード部とよりなる基板により
構成すると共に、上記基板の周縁部に、リード部が外側
に位置するよう基板を折曲形成し折曲部を形成し、か
つ、この折曲部に形成されたリード部が封止樹脂より露
出するよう構成し、この封止樹脂より露出したリード部
を外部接続端子として用いる構成としたことを特徴とす
るものである。
【0015】また、請求項2記載の発明では、上記折曲
部に形成された外部接続端子の半導体素子に近接した位
置に、半導体素子と電気的に接続される素子接続部を形
成したことを特徴とするものである。
【0016】また、請求項3記載の発明では、上記素子
接続部の素子搭載部からの高さ位置を、上記半導体素子
の素子搭載部からの高さ位置と略等しく構成したことを
特徴とするものである。
【0017】また、請求項4記載の発明では、上記外部
接続端子を構成するリード部を、上記ベース部の素子搭
載部の背面側に引出し、第2の外部接続端子として用い
る構成としたことを特徴とするものである。
【0018】また、請求項5記載の発明では、上記ベー
ス部を金属材料により形成したことを特徴とするもので
ある。
【0019】また、請求項6記載の発明では、上記ベー
ス部を高熱伝導性材料により形成したことを特徴とする
ものである。
【0020】また、請求項7記載の発明では、上記ベー
ス部の素子搭載部の背面側に放熱部材を配設したことを
特徴とするものである。
【0021】また、請求項8記載の発明では、上記外部
接続端子を構成するリード部をベース部の素子搭載部の
背面側に引出すと共に、この素子搭載部の背面側に引き
出されたリード部にバンプを設けたことを特徴とするも
のである。
【0022】また、請求項9記載の発明では、請求項4
乃至8のいずれかに記載の半導体装置を、或いは請求項
4乃至8記載の半導体装置を複数個積層すると共に、下
部に位置する半導体装置の第2の外部接続端子と、上部
に位置する半導体装置の外部接続端子とを電気的に接続
したことを特徴とするものである。
【0023】また、請求項10記載の発明では、折り曲
げ可能なベース部にリード部を形成することにより基板
を形成する基板形成工程と、この基板形成工程により形
成された基板の周縁部を、上記リード部が外側に位置す
るよう内側に折曲形成することにより素子搭載部と折曲
部とを形成し半導体装置用基板を形成する基板折曲工程
と、半導体装置用基板の素子搭載部に半導体チップを搭
載する素子搭載工程と、素子搭載部に搭載された半導体
チップと折曲部に位置するリード部とを電気的に接続す
る接続工程と、上記折曲部に形成されたリード部の内外
部接続端子となる所定部分を残すよう半導体装置用基板
上に封止樹脂を充填することにより、半導体素子を樹脂
封止すると共に外部接続端子を形成する樹脂封止工程と
により半導体装置を製造することを特徴とするものであ
る。
【0024】また、請求項11記載の発明では、上記基
板折曲工程において、折曲部が形成されるベース部の折
曲方向に対する内側位置に接着剤を配設し、折曲される
ことにより互いに当接するベース部が、上記接着剤によ
り接着される構成としたことを特徴とするものである。
【0025】また、請求項12記載の発明では、上記基
板折曲工程において、基板をプレス加工により折曲する
ことを特徴とするものである。
【0026】また、請求項13記載の発明では、上記基
板形成工程を実施後、基板折曲工程実施前に、上記リー
ド部を所定のパターンに整形するリード整形工程を実施
することを特徴とするものである。
【0027】
【作用】上記した各手段は下記のように作用する。
【0028】請求項1記載の発明によれば、半導体装置
用基板の折曲部に位置するリード部を外部接続端子とし
て用いる構成とされているため、外部接続端子となるリ
ード部はベース部に支持されており、外部接続端子数が
増大して外部接続端子が微細化しても外部接続端子が変
形するようなことはない。これにより、外部接続端子に
対する修正処理が不要となり、半導体装置の製造工程を
簡略化することができ、また半導体装置の信頼性を向上
させることができる。また、外部接続端子はリード部と
一体化した構成であるため、リード部と別個に外部接続
端子を配設する必要はなく、部品点数の削減及び製造工
程の簡略化を図ることができる。
【0029】更に、折曲部を半導体素子に近接させて形
成することができるため、半導体装置全体の大きさを半
導体素子の大きさに近付けることができ、よって半導体
装置の小型化を図ることができる。
【0030】また、請求項2記載の発明によれば、折曲
部に形成された外部接続端子の半導体素子に近接した位
置に、半導体素子と電気的に接続される素子接続部を形
成したことにより、半導体装置と素子接続部との電気的
接続を容易に行うことができる。また、半導体装置と素
子接続部との距離が短くなることにより、半導体装置と
素子接続部との間に配設される配線の抵抗を小さくする
ことができ、よって半導体装置の電気的特性を向上させ
ることができる。
【0031】また、請求項3記載の発明によれば、素子
接続部の素子搭載部からの高さ位置を、半導体素子の素
子搭載部からの高さ位置と略等しくしたことにより、半
導体装置と素子接続部との電気的接続を容易に行うこと
ができる。例えばワイヤボンディング装置を用いて半導
体装置と素子接続部との電気的接続を行うことを想定す
ると、キャピラリの移動範囲を小さくできるため効率よ
く配線処理を行うことができる。
【0032】また、請求項4記載の発明によれば、外部
接続端子を構成するリード部を、上記ベース部の素子搭
載部の背面側に引出して第2の外部接続端子として用い
ることにより、この第2の外部接続端子をFT(Field T
est:実装試験)用の端子として用いることが可能とな
り、よって半導体装置を確実に実装基板に実装するとが
できる。
【0033】また、請求項5記載の発明によれば、ベー
ス部を金属材料により形成したことにより、ベース部の
吸湿率を低下させることができ、例えば実装時に印加さ
れる熱により発生する水蒸気に起因した封止樹脂内にお
けるクラック発生や、また封止樹脂の半導体装置用基板
からの剥離を防止することができ、半導体装置の信頼性
を向上させることができる。
【0034】また、請求項6記載の発明によれば、ベー
ス部を高熱伝導性材料により形成したことにより、半導
体素子で発生した熱は高熱伝導性材料よりなるベース部
を具備する半導体装置用基材を介して効率よく外部に放
熱される。即ち、半導体装置用基板を放熱板としても用
いることができるため、半導体素子の冷却効率を向上さ
せることができる。
【0035】また、請求項7記載の発明によれば、ベー
ス部の素子搭載部の背面側に放熱部材を配設したことに
より、半導体素子で発生した熱はベース部を介して放熱
部材より放熱されるため、より効率よく半導体素子を冷
却することができる。
【0036】また、請求項8記載の発明によれば、外部
接続端子を構成するリード部をベース部の素子搭載部の
背面側に引出すと共に、この素子搭載部の背面側に引き
出されたリード部にバンプを設けたことにより、半導体
装置をBGA(Ball Glid Array)として用いることが可
能となり、半導体装置の実装性の向上を図ることができ
ると共に多ピン化に対応することができる。
【0037】また、請求項9記載の発明によれば、請求
項4乃至8のいずれかに記載の半導体装置を、或いは請
求項4乃至8記載の半導体装置を外部接続端子及び第2
の外部接続端子を接続した状態で複数個積層することに
より、実装密度を更に向上させることができる。
【0038】また、請求項10記載の発明によれば、基
板折曲工程では単に基板の周縁部をリード部材が外側に
位置するよう内側に折曲する処理を行えばよく、基板折
曲工程を容易に行うことができる。
【0039】また、樹脂充填工程では、折曲部に形成さ
れたリード部の内、外部接続端子となる所定部分を残す
よう半導体装置用基板上に封止樹脂を充填することによ
り外部接続端子が形成される。従って、リード部の一部
が外部接続端子として機能することにより外部接続端子
を別個リード部に設ける必要はなくなり、よって外部接
続端子の形成を容易に行うことができる。
【0040】また、樹脂充填工程は半導体装置の製造工
程において一般に実施されている工程であり、また本発
明では封止樹脂の充填量を適宜設定するのみで外部接続
端子を形成できる。このため、外部接続端子形成工程と
樹脂充填工程とを同一工程で行うことができるため、半
導体装置の製造工程の簡略化を図ることができる。
【0041】また、請求項11記載の発明によれば、基
板折曲工程において折曲部が形成されるベース部の折曲
方向に対する内側位置に接着剤を配設し、この接着剤に
より折曲により当接するベース部を接着する構成とした
ことにより、折曲部が弾性復元力等により所定折曲形状
より変形することを防止でき、半導体装置の信頼性を向
上させることができる。
【0042】また、請求項12記載の発明によれば、基
板折曲工程において基板をプレス加工により折曲するこ
とにより、容易にかつ精度よく半導体装置用基板を加工
できると共に自動化を図ることも可能で基板折曲処理の
効率化を図ることができる。
【0043】また、請求項13記載の発明によれば、基
板形成工程を実施後、基板折曲工程実施前に、リード部
を所定のパターンに整形するリード整形工程を実施する
ことにより、基板を折曲する前の平板状状態でリード部
のパターン整形ができる。このため、パターニングを行
うためのレジスト材の配設やエッチング処理を容易に行
うことができる。
【0044】
【実施例】次に本発明の実施例について図面と共に説明
する。
【0045】図1は本発明の第1実施例である半導体装
置20を示す断面図である。本実施例に係る半導体装置
20は、大略すると半導体素子21,封止樹脂23,及
び本発明の要部となる外部接続端子22を具備する半導
体装置用基板24等により構成されている。
【0046】半導体装置用基板24は、図8(A)及び
(B)に示される基板25を折り曲げ加工することによ
り形成されるものである。また、図10は半導体装置2
0に組み込まれる前の半導体装置用基板24を示してい
る。尚、図8(A)は図8(B)におけるA−A線に沿
う断面図である。
【0047】図8に示されるように、基板25は3層構
造とされており、下部よりベース部26,絶縁層27,
リード部28を順次積層した構造とされている。ベース
部26は、熱伝導性及び折り曲げ加工性が共に良好な銅
(Cu)により形成されている。このベース部26の上
部に位置する絶縁層27は、例えばポリイミド樹脂によ
り構成されている。また、絶縁層27の上部にはリード
部28が形成されている。このリード部28は、ベース
部26と同様に銅(Cu)により形成されると共に、エ
ッチング処理を行うことにより予め所定のパターンにパ
ターン形成されている。
【0048】ベース部26の厚さは比較的厚く形成され
ており、半導体装置用基板24として必要とされる機械
的強度をこのベース部26により得る構成とされてい
る。また、リード部28は後述するように実装時に実装
基板に接続される外部接続端子22と、半導体素子21
と接続される素子接続部30と、FT(Field Test:実装
試験)用の端子として機能する第2の外部接続端子(以
下、FT端子という)31とを一体化した構成とされて
いる。
【0049】また、共に導電性金属であるベース部26
とリード部28との間には絶縁部材であるポリイミド樹
脂よりなる絶縁層27が介装されており、この絶縁層2
7によりベース部26とリード部28とは互いに絶縁さ
れた構成となっている。また、この絶縁層27はベース
部26とリード部28とを接合する接着剤としての機能
も奏している。
【0050】上記構成の基板25は、折り曲げ加工を行
う前の状態においては、図8(B)に示されるように十
字形状となっており、四方に延出した延出部25a〜2
5dを2回折り曲げ加工することにより図1及び図10
に示される半導体装置用基板24が形成される。
【0051】この延出部25a〜25dを折り曲げ加工
する際は、外側にリード部28が、内側にベース部26
が位置するよう第1回目の折曲加工が行われる(第1回
目の折曲加工の方向を図8(A)に矢印Bで示す)。こ
の折曲加工を実施することにより基板25は図9
(A),(B)に示す状態となり、更に図9(A)に矢
印Cで示す方向に第2回目の折曲加工を行うことによ
り、図10に示す半導体装置用基板24が形成される。
【0052】上記の2回の折曲加工により半導体装置用
基板24の側縁部に形成された折曲部29は、図1及び
図10に示されるように、側断面的にみて略L字形状と
なるよう折曲加工される。また、基板25の折曲加工が
行われなかった部分は、半導体素子21を搭載する素子
搭載部32となる。
【0053】また、上記のように外側にリード部28
が、内側にベース部26が位置するよう基板25を折曲
加工することにより、自ずからリード部28は折曲部2
9の外周部に位置することとなる。この内、折曲部29
の内側に位置する段部に形成されたリード部28は素子
接続部30を構成し、折曲部29の先端部近傍部分は外
部接続端子22を構成し、半導体装置用基板24の素子
搭載部32に対する背面34に形成されているリード部
28はFT端子31を構成する。即ち、外部接続端子2
2,素子接続部30,及びFT端子31は、同一のリー
ド部28の一部として構成されている。
【0054】このように単に基板25を折曲加工するの
みで、折曲部29の成形に伴いリード部28も成形さ
れ、外部接続端子22,素子接続部30,及びFT端子
31が自動的に形成される。また、上記のように外部接
続端子22,素子接続部30,及びFT端子31は同一
のリード部28の一部として構成されるため、外部接続
端子22,素子接続部30,及びFT端子31を接続す
る作業は当然不要であり、よって半導体装置用基板24
を容易かつ安価コストに形成することができる。
【0055】図1に戻り、半導体装置20の構成説明を
続ける。
【0056】上記構成とされた半導体装置用基板24の
素子搭載部32には、例えばストレスバッファー効果に
優れたダイ付け材(図示せず)を用いて半導体素子21
が搭載される。尚、ダイ付け材35としては、導電性ペ
ースト,テープ材料を用いることも可能である。
【0057】また、素子搭載部32に搭載された半導体
素子21と折曲部29に形成されている素子接続部30
との間にはワイヤ36が配設されており、このワイヤ3
6により半導体素子21と素子接続部30との電気的接
続が行われる構成とされている。このように、半導体素
子21と素子接続部30とをワイヤ36により接続する
ことにより、半導体製造処理において一般に用いられて
いるワイヤボンディング装置を用いることができ、半導
体素子21と素子接続部30との接続を容易に行うこと
ができる。
【0058】また、素子接続部30は折曲部29に形成
された段部の上面に形成されているため、素子搭載部3
2からの半導体素子21の高さ(詳細には、ワイヤ36
が接続される面の高さ)と素子搭載部32からの素子接
続部30の高さ(詳細には、ワイヤ36が接続される面
の高さ)は略等しくなっており、従ってワイヤボンディ
ング装置のキャピラリの移動量を小さくでき効率よくワ
イヤボンディング処理を行うことができる。
【0059】封止樹脂23は半導体素子21を封止する
ことにより、これを外界に対して保護するために設けら
れるものである。この封止樹脂23は、例えばポッティ
ング(トランスファーモールドも可能である)により半
導体装置用基板24に配設される。この封止樹脂23の
素子搭載部32からの高さは、折曲部29の素子搭載部
32からの高さに比べて低くなるよう構成されている。
従って、折曲部29のの先端近傍部分は封止樹脂23よ
り露出した構成となり、よって折曲部29の先端近傍部
分に形成されている外部接続端子22も露出した構成と
なっている。
【0060】上記のように、本実施例に係る半導体装置
20は、半導体装置用基板24の折曲部29に位置する
リード部28を外部接続端子22として用いる構成とさ
れているため、外部接続端子22(リード部28)はベ
ース部26に支持されている。このため、外部接続端子
数が増大して外部接続端子22が微細化しても、外部接
続端子22の機械的強度はベース部26により担保され
ており、従って概略が印加されても外部接続端子22が
容易に変形するようなことはない。
【0061】これにより、本実施例に係る半導体装置2
0では、従来のQFPタイプの半導体装置10(図14
及び図15参照)では必要とされていた外部接続端子に
対する修正処理を不要とすることができ、半導体装置2
0の製造工程を簡略化することができ、また半導体装置
20の信頼性を向上させることができる。また、外部接
続端子22はリード部28と一体化された構成であるた
め、部品点数の削減及び製造工程の簡略化を図ることが
できる。
【0062】また、半導体装置20は、半導体装置用基
板24の大なる部分を占めるベース部26が金属材料で
ある銅(Cu)により形成されているため、ベース部2
6(換言すれば半導体装置用基板24)の吸湿率を低下
させることができる。
【0063】よって、半導体装置20を実装基板37に
実装する際、半田バンプ22を実装基板37に形成され
た電極部38に接続するために加熱処理を行った場合に
おいても、半導体装置用基板24は吸湿率が低いため、
この熱により水蒸気が発生するようなことはない。これ
により、封止樹脂23内におけるクラック発生や、また
封止樹脂23の半導体装置用基板24からの剥離を防止
することができ、半導体装置20の信頼性を向上させる
ことができる。
【0064】また、上記のようにベース部26は熱伝導
性の良好な銅(Cu)により形成されているため、半導
体素子21で発生した熱は高熱伝導性材料よりなるベー
ス部26を具備する半導体装置用基材24を介して効率
よく外部に放熱される。また、半導体装置用基材24は
封止樹脂23が配設された部位を除き、他の部分は外部
に露出した構成とされている。従って、半導体装置用基
材24の放熱効率は高く、半導体装置用基板24を放熱
板としても用いることができるため、半導体素子21の
冷却を効率よく行うことができる。
【0065】また、半導体装置20は、基板25の周縁
部を内側に折曲加工して折曲部29を形成した構成であ
るため、折曲部29と素子搭載部32に搭載された半導
体素子21とは近接した構成となっている。即ち、半導
体装置用基材24の形状を半導体素子21の形状に近づ
けることができ、よって半導体装置20の小型化を図る
こともできる。
【0066】一方、半導体装置を実装基板に実装した場
合には、半導体装置が実装基板に確実に接続されたかど
うかを検査する実装試験(FT)が実施される。本実施
例に係る半導体装置20では、実装基板に接続される外
部接続端子22がリード部28を引き回すことにより半
導体装置用基板24の背面34(図1においては、上部
面となる)まで延出されてFT端子31を形成している
ため、このFT端子31を用いFTを実施することがで
きる。
【0067】一般に実装試験は、試験装置に接続された
プローブを外部接続端子と実装基板に形成されている電
極部に接続して両者の導通がされているかどうかを検査
する方法が取られるが、本実施例に係る半導体装置では
FT端子31がプローブを接続し易い半導体装置用基板
24の背面34に形成されていることにより、実装試験
を容易に行うことができる。よって、実装試験結果に基
づき補修処理を行うことができるため、半導体装置20
を実装基板に実装する際の歩留り及び信頼性を向上させ
ることができる。
【0068】図2は本発明の第2実施例である半導体装
置40を示している。
【0069】尚、以下説明する各実施例において、図1
に示した第1実施例に係る半導体装置20と同一構成に
ついては同一符号を付してその説明を省略する。
【0070】本実施例に係る半導体装置40は、外部接
続端子22を一体的に形成したリード部28を背面34
(ベース部26の素子搭載部32の背面側)に引出すと
共に、この背面34に引き出されたリード部28にバン
プ41を配設したことを特徴とするものである。
【0071】上記のように、リード部28を背面34に
引出すと共にこのリード部28にバンプ41を設けたこ
とにより、半導体装置40をBGA(Ball Glid Array)
として用いることが可能となる。従って、外部接続端子
の変形を考慮することなく多端子化を図ることができる
と共に、実装性を向上させることができる。
【0072】図3及び図4は、本発明の第3実施例であ
る半導体装置50A,50Bを示している。
【0073】本実施例に係る半導体装置50A,50B
は、半導体装置用基板24の素子搭載部32に複数(各
図に示す例では2個)の半導体素子51,52を搭載す
ることにより、半導体装置50A,50Bをマルチチッ
プモジュール化した構成としたことを特徴とするもので
ある。
【0074】図3に示す半導体装置50Aでは、半導体
装置用基板24を挟んでその両側に半導体素子51,5
2を搭載した構成とされいる。従って、封止樹脂53,
54も半導体装置用基板24を挟んでその両側に配設さ
れている。また、図4に示す半導体装置50Bでは、半
導体装置用基板24の同一面に半導体素子51,52を
搭載した構成とされいる。
【0075】本実施例に係る構成とすることにより、各
半導体素子51,52の実装密度を向上させることがで
き、半導体装置50A,50Bの更なる小型化を図るこ
とができる。また、各半導体素子51,52をが近接配
設できるため、各半導体素子間の電気的接続抵抗を低く
することが可能となり、半導体装置50A,50Bの処
理速度を向上させることができる。
【0076】尚、図3に示す半導体装置40では、ベー
ス部26に貫通穴55,56が形成されている。この貫
通穴55,56を設けることにより、半導体装置用基板
24を挟んで形成されている封止樹脂53と封止樹脂5
4とは、貫通穴55,56内に充填された樹脂により接
続された構成となる。よって、各封止樹脂53,54の
接合強度は向上し、半導体装置用基板24から各封止樹
脂53,54が剥離することを防止することができる。
【0077】図5は本発明の第4実施例である半導体装
置60を示している。
【0078】同図に示す半導体装置60は、半導体装置
用基板24(ベース部26)の背面34に放熱部材61
を配設したことを特徴とするものである。ベース部26
の背面34に放熱部材61を設けることにより、半導体
素子21が稼働することにより発生する熱はベース部2
6を介し、このベース部26に熱的に接続された放熱部
材61より放熱される。このため、半導体素子21で発
生した熱は放熱部材61より効率良く放熱されるため、
半導体素子21の冷却効率を向上させることができる。
【0079】尚、上記構成において、前記したようにベ
ース部26の材質を熱伝導性の良好な銅(Cu)等に選
定しておくことにより、半導体素子21の冷却をより効
果的に行うことができる。
【0080】図6は本発明の第5実施例である半導体装
置70を示している。
【0081】本実施例に係る半導体装置70は、外部接
続端子22を一体的に形成したリード部28を半導体装
置用基板24の背面34に引出すと共に、この背面34
に引き出されたリード部28に電子部品71を配設した
ことを特徴とするものである。半導体装置用基板24の
背面34は、比較的大なる面積を有しているため、この
背面34にリード部28を引き出すことにより、電子部
品71を配設するとは可能である。
【0082】このように、半導体装置用基板24の背面
34に電子部品71を配設する構成とすることにより、
従来ならば実装基板に配設していた電子部品71を半導
体装置70に配設できるため、半導体装置70が配設さ
れる実装基板の実装性を向上でき実装基板の小型化を図
ることができる。
【0083】図7は本発明の第6実施例である半導体装
置ユニット80を示している。
【0084】本実施例に係る半導体装置ユニット80
は、前記した第1実施例乃至第6実施例に係る半導体装
置40,50A,50B,60,70のいずれかを、或
いは上記した各実施例に係る半導体装置40,50A,
50B,60,70を複数個スタックした(積み重ね
た)構成としたことを特徴とするものである。
【0085】本実施例においては、第4実施例に係る半
導体装置60と第5実施例に係る半導体装置70をスタ
ックした例を示している。この際、上部に配設された半
導体装置60に設けられた外部接続端子22は、下部に
配設された半導体装置70の背面34に形成されたFT
端子31に接続されており、これによりスタックされた
各半導体装置60,70は電気的に接続された構成とな
る。
【0086】このように、同種或いは異種の半導体装置
40,50A,50B,60,70を外部接続端子22
とFT端子31とを接続した状態で複数個スタックする
構成とすることにより実装密度を更に向上させることが
できる。尚、本実施例においては半導体装置60,70
をスタックする構成例を示したが、スタックする半導体
装置の種類或いは数はこれに限定されるものではない。
【0087】続いて、本発明の一実施例である半導体装
置の製造方法について図8乃至図13を用いて説明す
る。尚、以下の説明においては、図1に示した第1実施
例に係る半導体装置20の製造方法を例に挙げて説明す
る。また、図8乃至図13において、図1に示した第1
実施例に係る半導体装置20と同一構成については同一
符号を付して説明する。
【0088】本実施例に係る半導体装置の製造方法で
は、基板形成工程,リード整形工程,基板折曲工程,素
子搭載工程,接続工程,及び樹脂封止工程の各工程を実
施するとにより半導体装置20を製造する。
【0089】図8(A),(B)は基板形成工程を示し
ている。基板形成工程では、先ずベース部26,絶縁層
27,及びリード部28が三層積層された板状部材を形
成し、これをプレス打ち抜き加工することにより、図8
(B)に示されるように平面的に見て十字形状の基板2
5を形成する。尚、本実施例では図8(B)に示される
ように、各基板25はサポートバー90によりフレーム
91に複数個支持された構成としているが、プレス打ち
抜き加工時に個々の基板25に分離する構成としてもよ
い。
【0090】上記の基板形成工程において、ベース部2
6,絶縁層27,リード部28が積層され、かつ十字形
状に整形された基板25が形成されると、続いてリード
整形工程が実施される。図示されていないが、このリー
ド整形工程では、基板25に配設されているリード部2
8を所定のパターンに整形する処理が実施される。具体
的には、基板25の全面に配設されているリード部28
に対しリード部28として残したい部分にレジストを例
えばホトリソグラフィ技術を用いて配設し、続いてエッ
チング処理を行うことにより不要部分を除去する。これ
により、所定パターンのリード部28が形成される。
【0091】リード整形工程が終了すると、続いて基板
25に対して基板折曲工程が実施される。具体的には、
基板25に形成された延出部25a〜25dを折り曲げ
加工する。本実施例においては、延出部25a〜25d
に対して2回の折曲加工を行うことにより、図10に示
される半導体装置用基板24が形成される。
【0092】リード整形工程では、先ず外側にリード部
28が、内側にベース部26が位置するよう第1回目の
折曲加工が行われる(第1回目の折曲加工の方向を図8
(A)に矢印Bで示す)。この折曲加工を実施すること
により基板25は図9(A),(B)に示す状態とな
る。続いて、図9(A),(B)に示される状態の基板
25に対して、図9(A)に矢印Cで示す方向に第2回
目の折曲加工を行う。以上の2回の折曲加工を行うこと
により、図10に示す半導体装置用基板24が形成され
る。
【0093】上記の2回の折曲加工により半導体装置用
基板24の側縁部に形成された折曲部29は、図1及び
図10に示されるように、側断面的にみて略L字形状と
なるよう折曲加工される。また、上記のように外側にリ
ード部28が、内側にベース部26が位置するよう基板
25を折曲加工することにより、自ずからリード部28
は折曲部29の外周部に位置することとなる。
【0094】また、上記のように基板25を折曲加工す
ることにより、折曲部29の内側に位置する段部には素
子接続部30が、折曲部29の先端部近傍部分は外部接
続端子22が、更に半導体装置用基板24の背面34に
はFT端子31が自動的に形成される。このように単に
基板25を折曲加工するのみで、外部接続端子22,素
子接続部30,及びFT端子31が自動的に形成される
ため、夫々を別個形成する方法に比べて外部接続端子2
2,素子接続部30,及びFT端子31の形成を容易に
行うことができる。
【0095】また、上記した2回の折曲加工の内、第1
回目の折曲加工において折曲処理が行われるベース部2
6の内側位置(図8(A)において、符号25a,25
cで示される部位)に接着剤を配設し折曲処理を行う。
また、第1回目の折曲加工においては、図9(A)に参
照符号92a,92bで示す範囲に接着剤を配設し折曲
処理を行う。このように、折曲処理が行われる内側位置
に接着剤を等した上で折曲加工を行うとにより、折曲部
29が弾性復元力等により所定折曲形状より変形するこ
とを防止することができる。
【0096】また、本実施例においては基板25の折曲
加工はプレス加工により行われる。基板25の折曲加工
としてプレス加工を用いることにより、容易にかつ精度
よく半導体装置用基板24を形成できると共に、上記の
基板形成工程で実施される打ち抜き加工と基板折曲工程
で実施される折曲加工とを同一のプレス装置で行うこと
も可能であり、よって半導体装置用基板24の形成処理
の効率化を図ることができる。
【0097】上記のように半導体装置用基板24が形成
されると、続いて素子搭載工程が実施される。この素子
搭載工程では、半導体装置用基板24の素子搭載部32
にダイ付け材を用いて半導体素子21を搭載し固定す
る。図11は半導体素子21が半導体装置用基板24の
素子搭載部32に搭載された状態を示している。
【0098】上記のように半導体素子21が半導体装置
用基板24の素子搭載部32に搭載されると、続いて接
続工程が実施され、ワイヤボンディング装置を用いて半
導体素子21とリード部28との間にワイヤ36が配設
される。図12は半導体素子21とリード部28との間
にワイヤ36が配設された状態を示している。
【0099】上記のように接続工程が実施されると、続
いて樹脂封止工程が実施される。樹脂封止工程では、半
導体装置用基板24の上部から封止樹脂23がポッティ
ングされて半導体素子21を封止する。この際、折曲部
29は素子搭載部32の四側縁部に立設した構成とされ
ているため、半導体装置用基板24は有底角柱状となっ
ているため、封止樹脂23は漏洩することなく半導体装
置用基板24内に充填される。
【0100】また、封止樹脂23の半導体装置用基板2
4に充填される充填量は、半導体素子21及びワイヤ3
6が封止樹脂23内に埋設され、かつ折曲部29の上端
近傍位置は露出された状態を維持できる量に選定されて
いる。従って、樹脂封止工程が終了した状態で折曲部2
9に配設されたリード部28の上端近傍部分は露出され
た状態となっており、この部分は外部接続端子22を構
成する。
【0101】上記の樹脂充填工程は半導体装置の製造工
程において一般に実施されている工程である。本実施例
に係る製造方法では、封止樹脂23の充填量を適宜設定
するのみで外部接続端子22を形成できるため、外部接
続端子形成工程と樹脂充填工程とを同一工程で行うこと
ができ、よって半導体装置の製造工程の簡略化を図るこ
とができる。
【0102】そして、最終的にサポートバー90から各
半導体装置用基板24を分離させることにより、半導体
装置20が製造される。
【0103】尚、上記した各実施例(第6実施例を除
く)において、ベース部26の材質として銅(Cu)を
用いた構成例を説明したが、ベース部26の材質は銅に
限定されるものではなく、例えばアルミニウム,銅合
金,鉄合金等を用いることも可能である。
【0104】
【発明の効果】上述の如く本発明によれば、下記の種々
の効果を実現することができる。
【0105】請求項1記載の発明によれば、外部接続端
子となるリード部はベース部に支持されており、外部接
続端子数が増大して外部接続端子が微細化しても外部接
続端子が変形するようなことはなく、よって外部接続端
子に対する修正処理が不要となり、半導体装置の製造工
程を簡略化することができ、また半導体装置の信頼性を
向上させることができる。
【0106】また、外部接続端子はリード部と一体化し
た構成であるため、リード部と別個に外部接続端子を配
設する必要はなく、部品点数の削減及び製造工程の簡略
化を図ることができる。
【0107】更に、折曲部を半導体素子に近接させて形
成することができるため、半導体装置全体の大きさを半
導体素子の大きさに近付けることができ、よって半導体
装置の小型化を図ることができる。
【0108】また、請求項2記載の発明によれば、半導
体装置と素子接続部との電気的接続を容易に行うことが
でき、また半導体装置と素子接続部との距離が短くなる
ことにより半導体装置と素子接続部との間に配設される
配線の抵抗を小さくすることができ、よって半導体装置
の電気的特性を向上させることができる。
【0109】また、請求項3記載の発明によれば、半導
体装置と素子接続部との電気的接続を容易に行うことが
できる。
【0110】また、請求項4記載の発明によれば、第2
の外部接続端子をFT(Field Test:実装試験)用の端子
として用いることが可能となり、よって半導体装置を確
実に実装基板に実装するとができる。
【0111】また、請求項5記載の発明によれば、ベー
ス部の吸湿率を低下させることができ、例えば実装時に
印加される熱により発生する水蒸気に起因した封止樹脂
内におけるクラック発生や、また封止樹脂の半導体装置
用基板からの剥離を防止できることにより、半導体装置
の信頼性を向上させることができる。
【0112】また、請求項6記載の発明によれば、半導
体素子で発生した熱を高熱伝導性材料よりなるベース部
を具備する半導体装置用基材を介して効率よく外部に放
熱させることができるため、半導体素子の冷却効率を向
上させることができる。
【0113】また、請求項7記載の発明によれば、ベー
ス部の素子搭載部の背面側に放熱部材を配設したことに
より、半導体素子で発生した熱はベース部を介して放熱
部材より放熱されるため、より効率よく半導体素子を冷
却することができる。
【0114】また、請求項8記載の発明によれば、半導
体装置をBGA(Ball Glid Array)として用いることが
可能となり、半導体装置の実装性の向上を図ることがで
きると共に多ピン化に対応することができる。
【0115】また、請求項9記載の発明によれば、半導
体装置の実装密度を更に向上させることができる。
【0116】また、請求項10記載の発明によれば、基
板折曲工程では単に基板の周縁部をリード部材が外側に
位置するよう内側に折曲する処理を行えばよく、基板折
曲工程を容易に行うことができる。
【0117】また、樹脂充填工程では、折曲部に形成さ
れたリード部の内、外部接続端子となる所定部分を残す
よう半導体装置用基板上に封止樹脂を充填することによ
り外部接続端子が形成されるため、リード部の一部が外
部接続端子として機能することにより外部接続端子を別
個リード部に設ける必要はなくなり、よって外部接続端
子の形成を容易に行うことができる。
【0118】更に、外部接続端子形成工程と樹脂充填工
程とを同一工程で行うことができるため、半導体装置の
製造工程の簡略化を図ることができる。
【0119】また、請求項11記載の発明によれば、折
曲部が弾性復元力等により所定折曲形状より変形するこ
とを防止でき、半導体装置の信頼性を向上させることが
できる。
【0120】また、請求項12記載の発明によれば、容
易にかつ精度よく半導体装置用基板を加工できると共
に、自動化を図ることも可能で基板折曲処理の効率化を
図ることができる。
【0121】また、請求項13記載の発明によれば、基
板を折曲する前の平板状状態でリード部のパターン整形
ができるため、パターニングを行うためのレジスト材の
配設やエッチング処理を容易に行うことができる。
【図面の簡単な説明】
【図1】本発明の第1実施例である半導体装置の断面図
である。
【図2】本発明の第2実施例である半導体装置の断面図
である。
【図3】本発明の第3実施例である半導体装置の断面図
である。
【図4】本発明の第3実施例である半導体装置の断面図
である。
【図5】本発明の第4実施例である半導体装置の断面図
である。
【図6】本発明の第5実施例である半導体装置の断面図
である。
【図7】本発明の第6実施例である半導体装置の断面図
である。
【図8】基板形成工程を説明するための図である。
【図9】基板折曲工程を説明するための図である。
【図10】形成された半導体装置基板を示す図である。
【図11】素子搭載工程を説明するための図である。
【図12】接続工程を説明するための図である。
【図13】樹脂封止工程を説明するための図である。
【図14】従来の半導体装置の一例を示す図である。
【図15】従来の半導体装置の一例を示す図である。
【符号の説明】
20,40,50A,50B,60,70 半導体装置 21,51,52 半導体素子 22 外部接続端子 23,53,54 封止樹脂 24 半導体装置用基板 25 基板 26 ベース部 27 絶縁部 28 リード部 29 折曲部 30 素子接続部 31 FT端子 32 素子搭載部 36 ワイヤ 37 実装基板 38 電極部 41 バンプ 55,56 貫通孔 61 放熱部材 71 電子部品 80 半導体装置ユニット
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 一郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 薗 陸郎 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 水戸部 一彦 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 林 清海 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 大竹 幸喜 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 関 正明 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 佐久間 正夫 神奈川県川崎市中原区上小田中1015番地 富士通オートメーション株式会社内 (72)発明者 鈴木 義美 神奈川県川崎市中原区上小田中1015番地 富士通オートメーション株式会社内 (72)発明者 新間 康弘 神奈川県川崎市中原区上小田中1015番地 富士通オートメーション株式会社内 (72)発明者 河西 純一 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内

Claims (13)

    【特許請求の範囲】
  1. 【請求項1】 半導体素子と、 該半導体素子が搭載される素子搭載部を有する半導体装
    置用基板と、 該半導体装置用基板に形成されており該半導体素子に電
    気的に接続されると共に実装時に外部電極と接続される
    外部接続端子と、 該半導体素子を封止する封止樹脂とを具備する半導体装
    置において、 該半導体装置用基板を、折り曲げ可能なベース部と、該
    ベース部に形成されており該半導体素子と該外部接続端
    子を電気的に接続するリード部とよりなる基板により構
    成すると共に、 該基板の周縁部に、該リード部が外側に位置するよう該
    基板を折曲形成し折曲部を形成し、 かつ、該折曲部に形成された該リード部が該封止樹脂よ
    り露出するよう構成し、該リード部の該封止樹脂より露
    出した部位を該外部接続端子として用いる構成としたこ
    とを特徴とする半導体装置。
  2. 【請求項2】 該折曲部に形成された該外部接続端子の
    該半導体素子に近接した位置に、該半導体素子と電気的
    に接続される素子接続部を形成したことを特徴とする請
    求項1記載の半導体装置。
  3. 【請求項3】 該素子接続部の該素子搭載部からの高さ
    位置を、該半導体素子の該素子搭載部からの高さ位置と
    略等しく構成したことを特徴とする請求項1または2記
    載の半導体装置。
  4. 【請求項4】 該外部接続端子を構成するリード部を、
    該ベース部の該素子搭載部の背面側に引出し、第2の外
    部接続端子として用いる構成としたことを特徴とする請
    求項1乃至3のいずれかに記載の半導体装置。
  5. 【請求項5】 該ベース部を金属材料により形成したこ
    とを特徴とする請求項1または4のいずれかに記載の半
    導体装置。
  6. 【請求項6】 該ベース部を高熱伝導性材料により形成
    したことを特徴とする請求項1乃至5のいずれかに記載
    の半導体装置。
  7. 【請求項7】 該ベース部の該素子搭載部の背面側に放
    熱部材を配設したことを特徴とする請求項1乃至6のい
    ずれかに記載の半導体装置。
  8. 【請求項8】 該外部接続端子を構成する該リード部を
    該ベース部の該素子搭載部の背面側に引出すと共に、該
    素子搭載部の背面側に引き出された該リード部にバンプ
    を設けたことを特徴とする請求項1乃至6のいずれかに
    記載の半導体装置。
  9. 【請求項9】 請求項4乃至8のいずれかに記載の半導
    体装置を、或いは請求項4乃至8記載の半導体装置を複
    数個積層すると共に、 下部に位置する該半導体装置の該第2の外部接続端子
    と、上部に位置する該半導体装置の該外部接続端子とを
    電気的に接続した構成としてなることを特徴とする半導
    体装置ユニット。
  10. 【請求項10】 折り曲げ可能なベース部にリード部を
    形成することにより基板を形成する基板形成工程と、 該基板形成工程により形成された基板の周縁部を、該リ
    ード部が外側に位置するよう内側に折曲形成することに
    より素子搭載部と折曲部とを形成し半導体装置用基板を
    形成する基板折曲工程と、 該半導体装置用基板の該素子搭載部に半導体チップを搭
    載する素子搭載工程と、 該素子搭載部に搭載された半導体チップと該折曲部に位
    置するリード部とを電気的に接続する接続工程と、 該折曲部に形成された該リード部の内外部接続端子とな
    る所定部分を残すよう該半導体装置用基板上に封止樹脂
    を充填することにより、該半導体素子を樹脂封止すると
    共に外部接続端子を形成する樹脂封止工程とを具備する
    ことを特徴とする半導体装置の製造方法。
  11. 【請求項11】 該基板折曲工程において、該折曲部が
    形成される該ベース部の折曲方向に対する内側位置に接
    着剤を配設し、 折曲されることにより互いに当接する該ベース部が、該
    接着剤により接着される構成としたことを特徴とする請
    求項10記載の半導体装置の製造方法。
  12. 【請求項12】 該基板折曲工程において、該基板をプ
    レス加工により折曲することを特徴とする請求項11記
    載の半導体装置の製造方法。
  13. 【請求項13】 該基板形成工程を実施後、該基板折曲
    工程実施前に、該リード部を所定のパターンに整形する
    リード整形工程を実施することを特徴とする請求項10
    乃至12のいずれかに記載の半導体装置の製造方法。
JP22541294A 1994-09-20 1994-09-20 半導体装置及びその製造方法及び半導体装置ユニット Withdrawn JPH0888296A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP22541294A JPH0888296A (ja) 1994-09-20 1994-09-20 半導体装置及びその製造方法及び半導体装置ユニット
US08/529,784 US5747874A (en) 1994-09-20 1995-09-18 Semiconductor device, base member for semiconductor device and semiconductor device unit
US09/025,327 US6022759A (en) 1994-09-20 1998-02-18 Method for producing a semiconductor device, base member for semiconductor device and semiconductor device unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22541294A JPH0888296A (ja) 1994-09-20 1994-09-20 半導体装置及びその製造方法及び半導体装置ユニット

Publications (1)

Publication Number Publication Date
JPH0888296A true JPH0888296A (ja) 1996-04-02

Family

ID=16828973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22541294A Withdrawn JPH0888296A (ja) 1994-09-20 1994-09-20 半導体装置及びその製造方法及び半導体装置ユニット

Country Status (1)

Country Link
JP (1) JPH0888296A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100233868B1 (ko) * 1997-02-17 1999-12-01 김규현 금속반도체 패키지의 제조방법 및 그 구조
US6104086A (en) * 1997-05-20 2000-08-15 Nec Corporation Semiconductor device having lead terminals bent in J-shape

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100233868B1 (ko) * 1997-02-17 1999-12-01 김규현 금속반도체 패키지의 제조방법 및 그 구조
US6104086A (en) * 1997-05-20 2000-08-15 Nec Corporation Semiconductor device having lead terminals bent in J-shape

Similar Documents

Publication Publication Date Title
JP3685947B2 (ja) 半導体装置及びその製造方法
JP2644711B2 (ja) 金属の回路基板を有するチップスケールのパッケージ
TWI419243B (zh) 一種積體電路封裝體及其製造方法
US7122401B2 (en) Area array type semiconductor package fabrication method
JP3063032B2 (ja) ボ―ルグリッドアレイ型半導体パッケ―ジ及びその製造方法
KR100442880B1 (ko) 적층형 반도체 모듈 및 그 제조방법
KR100498488B1 (ko) 적층형 반도체 패키지 및 그 제조방법
JP2006049569A (ja) スタック型半導体装置パッケージおよびその製造方法
JP2003243565A (ja) パッケージ化半導体装置およびその製作方法
JPH0855875A (ja) 半導体装置
JPH1197570A (ja) 半導体装置およびその製造方法ならびに半導体装置の実装方法
JPH08148608A (ja) 半導体装置及びその製造方法及び半導体装置用基板
US20080283982A1 (en) Multi-chip semiconductor device having leads and method for fabricating the same
JP3686047B2 (ja) 半導体装置の製造方法
JPH08148629A (ja) 半導体装置及びその製造方法及び半導体装置用基板
JPH0888296A (ja) 半導体装置及びその製造方法及び半導体装置ユニット
JP2000223649A (ja) マルチチップ用チップ・スケールicパッケージ
JP4038021B2 (ja) 半導体装置の製造方法
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
US7652383B2 (en) Semiconductor package module without a solder ball and method of manufacturing the semiconductor package module
JP4175339B2 (ja) 半導体装置の製造方法
JPH08153826A (ja) 半導体集積回路装置
JPH0974149A (ja) 小型パッケージ及びその製造方法
JP4260766B2 (ja) 半導体装置
JP3210503B2 (ja) マルチチップモジュールおよびその製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20011120