JP2799408B2 - 半導体装置及びそれを実装した電子装置 - Google Patents

半導体装置及びそれを実装した電子装置

Info

Publication number
JP2799408B2
JP2799408B2 JP1334137A JP33413789A JP2799408B2 JP 2799408 B2 JP2799408 B2 JP 2799408B2 JP 1334137 A JP1334137 A JP 1334137A JP 33413789 A JP33413789 A JP 33413789A JP 2799408 B2 JP2799408 B2 JP 2799408B2
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
semiconductor
resin
resin sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP1334137A
Other languages
English (en)
Other versions
JPH03194954A (ja
Inventor
邦彦 西
道夫 谷本
敏浩 安原
克弘 田畑
康弘 吉川
勇夫 秋間
総一 国戸
寿雄 野坂
英明 中村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi Ltd
Hitachi ULSI Systems Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi ULSI Systems Co Ltd filed Critical Hitachi Ltd
Priority to JP1334137A priority Critical patent/JP2799408B2/ja
Priority to KR1019900003253A priority patent/KR0145696B1/ko
Publication of JPH03194954A publication Critical patent/JPH03194954A/ja
Priority to US07/915,761 priority patent/US5266834A/en
Application granted granted Critical
Publication of JP2799408B2 publication Critical patent/JP2799408B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、樹脂封止型半導体装置及びそれを実装した
電子装置に適用して有効な技術に関するものである。
〔従来の技術〕
大型高速コンピュータ、パーソナルコンピュータ等の
記憶装置は半導体記憶装置で構成される。特に、大容量
化が目的とされる半導体記憶装置にはDRAM（Dynamic R
andom Access Memory）が使用される。
前記DRAMは、一般的に、大容量の記憶装置を構成する
ために多数個使用されるので、比較的コストが安い樹脂
封止型半導体装置で構成される。樹脂封止型半導体装置
は、その実装形式に基づき、DIP（Dual In-line Pack
age）、SOP（Small Out−line Package）或はZIP（Zig
zag In-line Package）構造等で構成される。
前記樹脂封止型半導体装置は、インナーリードに外部
端子（ボンディングパッド）が電気的に接続された半導
体ペレットを樹脂（レジン）で気密封止したものが、基
本的な構造である。前記半導体ペレットはタブ上に搭載
され、半導体ペレットの外部端子、インナーリードの夫
々はボンディングワイヤを介して電気的に接続される。
樹脂は前記半導体ペレット、ボンディングワイヤ、タブ
及びインナーリードを被覆する。インナーリードにはア
ウターリード（外部ピン）が一体に構成され（電気的に
接続され）、このアウターリードは樹脂の外部に突出さ
れる。
この種の樹脂封止型半導体装置は、メモリボード（実
装基板）上に複数個実装され、コンピュータに記憶装置
（メモリモジュール）として組込まれる。メモリボード
への樹脂封止型半導体装置（DRAM）の実装に際しては１
個の樹脂封止型半導体装置の実装面積（サイズ）が実装
密度を左右する。記憶装置の大容量化（又は小型化）を
図るためには実装密度を高くすることが要求される。
このような技術課題を解決するには、特開昭63−5249
8号公報に記載される技術を適用することが有効であ
る。前記公報に記載される技術は、モジュール基板上に
その実装面に対して垂直方向に複数個の樹脂封止型半導
体装置を積層する技術である。つまり、この技術が適用
された場合、メモリボード上での高さ方向を利用して実
装密度を高めることができるので、記憶装置の大容量化
を図ることができる。
〔発明が解決しようとする課題〕
前述の樹脂封止型半導体装置及びそれをメモリボード
上に実装した記憶装置について、本発明者は下記の問題
点が生じることを見出した。
（１）メモリボード上に複数個の樹脂封止型半導体装置
を積層する組立作業において、上下夫々の樹脂封止型半
導体装置間、アウターリード間の位置合せ作業等が追加
される。各位置合せ作業は作業能率を高める目的で治具
を使用する。位置合せ作業の終了後、半田等の接合剤を
使用し、メモリボード上に樹脂封止型半導体装置を複数
個積層する（実装する）。このように、前記組立作業に
位置合せ作業等の余分な作業工程が追加されるので、組
立作業が長くなる。また、作業工程が追加されると、例
えばDIP構造を採用する樹脂封止型半導体装置ではアウ
ターリードの折れ曲り等の損傷が生じる確率が高くな
り、この結果、組立作業における歩留りが低下する。
（２）メモリボード上に複数個の樹脂封止型半導体装置
を積層した場合、積層されたうちの中段又は下段に積層
された樹脂封止型半導体装置は、その周囲を他の樹脂封
止型半導体装置で覆われる。つまり、前記中段又は下段
に積層された樹脂封止型半導体装置は外部雰囲気と接触
できる表面積が少なくなる。このため、半導体ペレット
の動作で発生する熱の放熱経路において、熱抵抗が増大
するので、樹脂封止型半導体装置の放熱効率が低下す
る。
（３）前記樹脂封止型半導体装置は半導体ペレットの素
子形成面及びそれと対向する裏面（タブ側）を含む全表
面を樹脂封止部で被覆する。通常、樹脂封止部は、高温
度でモールド後に冷却して硬化させるので、熱収縮に基
づく反りを低減するために、樹脂封止部の半導体ペレッ
トの素子形成面上での厚さに対して裏面側をほぼ同等の
厚さで構成する。このため、樹脂封止部の裏面側の厚さ
に律則され、樹脂封止部の全体の厚さが厚くなるので、
メモリボード上の高さ方向において、実装密度を高める
ことに限界がある。
（４）また、前記樹脂封止部の裏面側の厚さを薄くした
場合、前述のように、樹脂封止部に反りを生じ、樹脂封
止部の割れ、樹脂封止部と半導体ペレットとの間に剥離
等が生じる。前記割れ、剥離等は、樹脂封止部の外部と
半導体ペレットとの間の水分の伝達経路として作用し、
樹脂封止型半導体装置の耐湿性を低下する。
（５）また、SOP構造等の面実装方式を採用する樹脂封
止型半導体装置において、前記樹脂封止部の反りは、メ
モリボードの端子とアウターリードとの接触不良を一部
に引き起こす。つまり、樹脂封止型半導体装置は実装不
良となる。
（６）メモリボード上に複数個の樹脂封止型半導体装置
を積層した場合、上下夫々の樹脂封止型半導体装置の位
置合せにずれが生じると、上下夫々のアウターリード間
に接触不良が生じる。つまり、樹脂封止型半導体装置は
実装不良を生じる。
（７）また、片面のみを樹脂封止すると温度サイクルで
反りを生じ上下樹脂封止部のリードの接合部に力が加わ
り、断線につながる恐れがある。
本発明の目的は、樹脂封止型半導体装置において、組
立作業における歩留りを向上することが可能な技術を提
供することにある。
本発明の他の目的は、樹脂封止型半導体装置におい
て、放熱効率を向上することが可能な技術を提供するこ
とにある。
本発明の他の目的は、樹脂封止型半導体装置におい
て、信頼性を向上することが可能な技術を提供すること
にある。
本発明の他の目的は、樹脂封止型半導体装置を実装す
る電子装置において、実装密度を向上することが可能な
技術を提供することにある。
本発明の他の目的は、樹脂封止型半導体装置を実装す
る電子装置において、実装不良を防止することが可能な
技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、
本明細書の記述及び添付図面によって明らかになるであ
ろう。
〔課題を解決するための手段〕
本願において開示される発明のうち、代表的なものの
概要を簡単に説明すれば、下記の通りである。
夫々がインナーリード及びアウターリードからなる複
数のリードのインナーリードと半導体ペレットの外部端
子とを複数のワイヤによって電気的に接続し、前記イン
ナーリードと前記ワイヤと前記半導体ペレットとを樹脂
封止部によって封止した半導体装置を複数積層する半導
体装置において、夫々の半導体装置の前記アウターリー
ドは、前記半導体ペレット主面側の樹脂封止部の上面に
露出し、前記半導体ペレットから遠ざかる方向に延びて
形成されている第１のリード部と、前記第１のリード部
から前記半導体ペレットの側面に略平行に延びて形成さ
れている第２のリード部と、前記第２のリード部から前
記半導体ペレットに近づく方向に延びて、一部が前記半
導体ペレット裏面側の樹脂封止部の下面と対向して形成
されている第３のリード部とを有し、前記アウターリー
ドの第１のリード部上面から前記第３のリード部下面ま
での距離が前記樹脂封止部の厚さと実質的に等しく、一
の半導体装置の第１のリード部と一の半導体装置に隣接
する他の半導体装置の第３のリード部とが電気的に接続
される構成とする。
或は、前記アウターリードの第１のリード部上面から
前記第３のリード部下面までの距離が前記樹脂封止部の
厚さと実質的に等しく、一の半導体装置の第１のリード
部と一の半導体装置に隣接する他の半導体装置の第３の
リード部とが電気的なに接触されている構成とする。
また、前述した半導体装置を電子装置の実装基板に実
装する際に、前記実装基板の主面に形成された複数の端
子に夫々半導体装置の前記アウターリードを電気的に接
続し、各半導体装置が前記実装基板の主面に対して実質
的に垂直に搭載されている構成とする。
或は、一の半導体装置の第１のリード部と一の半導体
装置に隣接する他の半導体装置の第３のリード部とを電
気的に接続して積層し、下層に位置する半導体装置の前
記アウターリードを前記実装基板の主面に形成された複
数の端子に電気的に接続し、各半導体装置が前記実装基
板の主面に対して実質的に平行に搭載されている構成と
する。
上述した手段によれば、（Ａ）前記樹脂封止型半導体
装置の樹脂封止部の凸部及び凹部をガイドとして、上下
方向に複数個の樹脂封止型半導体装置を積層できる。こ
の複数個積層された樹脂封止型半導体装置は電子装置に
おいて２次元的な（平面方向の）実装密度を高められ
る。（Ｂ）また、前記樹脂封止型半導体装置の樹脂封止
部から放熱板を突出させ、半導体ペレットから樹脂封止
部の外部に抜ける熱放出経路を確保したので、半導体ペ
レットの動作で発生する熱の放熱効率を向上できる。こ
の放熱板は、樹脂封止型半導体装置を上下方向に複数個
積層した場合でも、各段特に上段及び下段に挟まれた中
段に位置する樹脂封止型半導体装置の放熱経路を確保
し、この中段に位置する樹脂封止型半導体装置の放熱効
率を向上できる。（Ｃ）また、前記樹脂封止型半導体装
置の半導体ペレットの裏面側の大半を樹脂封止部に変え
て放熱板としたことによって、樹脂封止部の全体の厚さ
を薄くできる。この結果、複数個積層された樹脂封止型
半導体装置は電子装置において３次元的な（高さ方向
の）実装密度を高めることができる。
以下、本発明の構成について、半導体ペレットにDRAM
を搭載した樹脂封止型半導体装置及びそれを実装した電
子装置に本発明を適用した実施例とともに説明する。
なお、実施例を説明するための全図において、同一機
能を有するものは同一符号を付け、その繰り返しの説明
は省略する。
〔発明の実施例〕
（実施例Ｉ） 本発明の実施例Ｉである面実装方式を採用する樹脂封
止型半導体装置の基本的構造を第１図（要部断面図）、
第２図（側面図）及び第３図（平面図）で示す。第１図
に示す断面図は第３図のＩ−Ｉ切断線で切った断面図で
ある。また、第２図は第３図のII−II線から見た側面図
である。
第１図乃至第３図に示すように、本実施例Ｉの樹脂封
止型半導体装置１は樹脂封止部（レジンモールド部）８
の周囲の一側面にアウターリード（外部ピン）4Bを複数
配列する。つまり、樹脂封止型半導体装置１は、シング
ルインラインパッケージ構造で構成され、面実装方式で
構成される。
この樹脂封止型半導体装置１は、第１図に示すよう
に、放熱板７、半導体ペレット２、インナーリード4Aの
夫々を順次積み重ねて構成される。前記放熱板７、半導
体ペレット２の夫々の間には絶縁性接着剤６が設けられ
る。半導体ペレット２、インナーリード4Aの夫々の間に
は絶縁性フィルム３が設けられる。
前記インナーリード4A、アウターリード4Bの夫々は、
第４図（組立工程中でのリードフレームの平面図）に示
すように、同一のリードフレーム４から構成される。リ
ードフレーム４は一枚の板状で構成され、このリードフ
レーム４に打抜き加工を又はエッチング加工を施すこと
によりインナーリード4A、アウターリード4B等が形成さ
れる。つまり、インナーリード4A、アウターリード4Bの
夫々は一体に成型される（電気的に接続される）。第４
図に示すリードフレーム４は１個の樹脂封止型半導体装
置１を形成する一部の領域しか示していない。通常、リ
ードフレーム４は、複数個例えば６個の樹脂封止型半導
体装置１を形成できる領域を有する（例えば６連フレー
ム）。
前記インナーリード4Aはアウターリード4B側の一端側
においてアウターリード4Bと一体に成型される。このイ
ンナーリード4Aの他端（ボンディング領域側）は、樹脂
封止部８の一側面から半導体ペレット２の素子形成面上
の中央部まで、樹脂封止部８内において引き回される。
前記アウターリード4Bはその中央部分においてタイバー
4Cに一体化され、このタイバー4Cはリードフレーム４の
外枠4Eに一体化され支持される。また、アウターリード
4Bのインナーリード4Aと一体化された側と反対側の端部
はリードフレーム４の内枠4Dに一体化され、この内枠4D
は外枠4Eに一体化され支持される。リードフレーム４の
外枠4Eに配列された穴部4Fは、リードフレーム４に半導
体ペレット２を固着する所謂ぺ付工程、ボンディング工
程等において、搬送用又は位置決め用の穴として使用さ
れる。
リードフレーム４は電気伝導性、熱伝導性、機械的強
度等に優れた例えば鉄−ニッケル（Fe−Ni）合金（例え
ばNiの含有量は42［％］）で形成される。このリードフ
レーム４は例えば150［μｍ］の厚さで形成される。リ
ードフレーム４のうち、インナーリード4Aの他端側の先
端部の表面つまりボンディング領域には、ボンダビリテ
ィを向上する例えば銀（Ag）メッキ層4aが設けられる。
また、リードフレーム４としては、前記Fe−Ni合金の他
に、それに比べて電気伝導性、熱伝導性に優れたCu又は
Cu系合金で形成してもよい。
前記アウターリード4Bは、基準規格に基づき、各端子
に番号が付され、夫々に印加される信号が規定される。
前述のように、インナーリード4Aはアウターリード4Bと
一体に成型されるので、インナーリード4Aに印加される
信号はアウターリード4Bに印加される信号と同様であ
る。これに限定されないが、本実施例Ｉの樹脂封止型半
導体装置１は後述する16［Mbit］（又は４［Mbit］）の
大容量を有するDRAMが半導体ペレット２に搭載される。
このため、第１図乃至第４図中、樹脂封止型半導体装置
１は、左端から右端に向って１番端子、２番端子、…、
26番端子の夫々が順次配列される。つまり、樹脂封止型
半導体装置１は合計26端子（26ピン）で構成される。
例えば、前記アウターリード4Bに印加される信号とし
ては、制御系信号、アドレス系信号、データ系信号、電
源の夫々がある。制御系信号は、ロウアドレスストロー
ブ系信号▲▼、カラムアドレスストローブ信号▲
▼、ライトイネーブル信号▲▼等がある。デ
ータ系信号はデータ出力信号Dout、データ入力信号Din
の夫々がある。電源は、基準電源電圧Vss例えば回路の
接地電位０［Ｖ］、動作電源電圧Vcc例えば回路の動作
電圧５［Ｖ］の夫々がある。
前記アウターリード4Bには、第１図乃至第４図に示す
ように、樹脂封止部８の上側の表面（後述するガイド用
凸部8Aの周囲）において接触部4baが設けられる。接触
部4baはそれ以外のアウターリード4Bに比べて大きいリ
ード幅で構成される。接触部4baは、複数個の樹脂封止
型半導体装置１を積層した場合に、上側に積層された樹
脂封止型半導体装置１のアウターリード4Bの末端部4bb
に接触される（電気的に接続される）。なお、前記接触
部4Baは、アウターリード4Bの末端部4bbに相当する位置
つまり樹脂封止部８の下側の表面（後述するガイド用凹
部8Bの周囲）において設けてもよい。
また、アウターリード4Bの末端部4bbは、第１図に示
すように、水平面に対して所定角度θ下側に（例えば放
熱板７の裏面と平行な面に対してそれから離隔する方向
に約１〜３度の）傾きを持って構成される。つまり、末
端部4bbは、複数個の樹脂封止型半導体装置１を積層し
た場合、下側に積層された樹脂封止型半導体装置１のア
ウターリード4Bの接触部4baの表面を適度に押圧するば
ね性を持って構成される。
前記半導体ペレット２は前記第３図及び第４図に示す
ように樹脂封止部８の中央部分に配置される。半導体ペ
レット２は平面長方形状の単結晶珪素基板で形成され
る。半導体ペレット２の素子形成面（インナーリード4A
に対向する面）には前述のように16［Mbit］の大容量を
有するDRAMが搭載される。DRAMはフォールデットビット
ライン方式（２交点方式）で構成される。この半導体ペ
レット２に搭載されたDRAMの構成は第６図（チップレイ
アウト図）に示す。
第６図に示すように、半導体ペレット２の素子形成面
に搭載されたDRAMは半導体ペレット２の素子形成面のほ
ぼ全面にメモリセルアレイMARYを配置する。このメモリ
セルアレイMARYは、同第６図中、64個に細分化され配置
される。細分化された１つのメモリセルアレイMARYは25
6［Kbit］の容量で構成される。前記64個に細分化され
たメモリセルアレイMARYは、第６図中、左上の16個、右
上の16個、左下の16個、右下の16個の夫々１つのブロッ
クとし、16個毎に４個のブロックを構成する。
前記64個に細分化されたうちの２個のメモリセルアレ
イMARY間にはセンスアンプ回路SAが配置される。また、
64個に細分化されたメモリセルアレイMARYの夫々の半導
体ペレット２の中央側には直接系周辺回路であるロウア
ドレスデコーダ回路XDEC及びワードドライバ回路WDが配
置される。
前記４個のブロックのうち、左上、左下の夫々のブロ
ック間には直接系周辺回路であるカラムアドレスデコー
ダ回路YDEC及び周辺回路MCが配置される。同様に、右
上、右下の夫々のブロック間にはカラムアドレスデコー
ダ回路YDEC及び周辺回路MCが配置される。前記周辺回路
MCは、間接系周辺回路であり、例えばRAS系回路、CAS系
回路、アドレスバッフア回路、電源リミッタ回路等が配
置される。前記直接系周辺回路、間接系周辺回路の夫々
は基本的に相補型MISFETとバイポーラトランジスタとを
組合せて構成される。
前記４個のブロックのうち、左上、右上の夫々のブロ
ック間及び左下、右下の夫々のブロック間には複数個の
外部端子（ボンディングパット）BPが配置される。つま
り、この外部端子BPは、第６図中、半導体ペレット２の
中央部分を長方形状の長手方向に向って（上方から下方
に向って）複数個配置される。
前記64個に細分化されたメモリセルアレイMARYの夫々
には１［bit］の情報を保持するメモリセルが行列状に
複数配置される。メモリセルはメモリセル選択用MISFET
と情報蓄積用容量素子との直列回路で構成される。
前記半導体ペレット１の外部端子BPは、前記第１図に
示すように、インナーリード4Aの先端側（ボンディング
領域）に電気的に接続される。この接続はボンディング
ワイヤ５で行われる。ボンディングワイヤ５は例えば金
（Au）ワイヤを使用する。ボンディングワイヤ５はこれ
に限定されないがボール・ボンディング法でボンディン
グされる。ボール・ボンディング法は、ボンディングワ
イヤ５の一端側に金属ボールを形成し、この金属ボール
を熱圧着に超音波振動を併用して外部端子BPにボンディ
ングする方式である。ボンディングワイヤ５の他端側は
同様に熱圧着に超音波振動を併用してインナーリード4A
の表面（Agメッキ層4aの表面）にボンディングされる。
また、前記ボンディングワイヤ５としてはCuワイヤやAl
ワイヤを使用してもよい。
前記インナーリード4Aと半導体ペレット２の素子形成
面との間に設けられた絶縁性フィルム３は、主に両者間
を電気的に分離し、かつ両者間を接着する目的で形成さ
れる。絶縁性フィルム３は例えば熱硬化性樹脂であるポ
リイミド系樹脂フィルムで形成される。このポリイミド
系樹脂フィルムは例えば100〜300［μｍ］程度の厚さで
形成される。また、必要に応じて、絶縁性フィルム３の
表面には接着剤層を設け。絶縁性フィルム３は、前記第
３図又は第４図に示す半導体ペレット２の平面形状と実
質的に同様の形状で、又はインナーリード4Aと半導体ペ
レット２との間に、又はインナーリード4Aのほんの一部
分だけに形成する。このように、樹脂封止型半導体装置
１は半導体ペレット２の素子形成面上にインナーリード
4Aを引き回した構造で構成され、この種の構造はLOC（L
ead On Chip）構造と呼ばれる。
前記放熱板（放熱フィン）７は、前記第１図、第３図
及び第５図（部品平面図）に示すように、半導体ペレッ
ト２の裏面（素子形成面と対向する面）に設けられる。
放熱板７は、半導体ペレット２の平面々積に比べて大き
く構成され、樹脂封止部８のほぼ全域及び樹脂封止部８
のアウターリード4Bが配列された側と対向する反対側に
突出して構成される。つまり、放熱板７は、樹脂封止部
８の外部に一部を突出させ（露出させ）た状態で樹脂封
止部８に封止される。また、放熱板７は、半導体ペレッ
ト２を搭載した領域部分において、半導体ペレット２を
搭載した面と対向する反対面が樹脂封止部８から露出さ
れる。
前記放熱板７は、熱伝導性に優れ、樹脂封止部８との
線膨張係数（熱膨張係数：α）が近く、しかも機械的強
度（ヤング率又は曲げ弾性率:E）が高い材料で形成す
る。例えば、放熱板７は銅（Cu:αは約17×10-6［1/
℃］、Ｅは約110000［MPa］）で形成する。後述するが
樹脂封止部８はフェノール硬化型エポキシ系樹脂（αは
約21×10-6［1/℃］、Ｅは約14000［MPa］）で形成する
ので、Cuは樹脂封止部８に比べてほぼ等しい線膨張係数
を有しかつ約１桁高いヤング率を有する。前記放熱板７
はCuで形成する場合例えば約60〜180［μｍ］の厚さで
形成する。放熱板７は例えばCu板にエッチング加工を施
して又は打抜き加工を施して形成する。本実施例Ｉは、
Cu板から複数個連結した状態の放熱板７をエッチング加
工で形成し、この後、連結部分を切断し、個々の放熱板
７を形成する。第５図において、複数個の放熱板７の連
結部7Bは平面凹形状で構成され、この連結部7Bのみを切
断することにより、放熱板７の連結部7B以外の周囲に切
断によるばりが発生しない。
この放熱板７は、半導体ペレット２の動作で発生する
熱を樹脂封止部８の内部から外部に放出する熱伝導経路
の熱抵抗を低減できる。特に、樹脂封止型半導体装置１
を複数個積層した場合において、上段及び下段の樹脂封
止型半導体装置１で挟まれた中段の樹脂封止型半導体装
置１の熱伝導経路を確保できる。また、放熱板７は、後
述するが、樹脂封止部８の半導体ペレット２の下側を廃
止し（放熱板７に変え）、樹脂封止部８の厚さを薄く
し、樹脂封止型半導体装置１の高さ方向（半導体ペレッ
ト２の素子形成面に垂直な方向）のサイズを縮小でき
る。
前記放熱板７は、第１図及び第５図に示すように、樹
脂封止部８内において、周囲に複数個の貫通穴7Aが配置
され。貫通穴７は、樹脂封止部８の平面方形状の周囲の
各辺に沿って細長い形状で形成され、半導体ペレット２
の搭載面側の表面からその裏面まで貫抜ける通し穴で構
成される。この貫通穴7Aは、放熱板７（又は樹脂封止部
８）の周囲において、放熱板７の表面側の樹脂封止部
８、裏面側の樹脂封止部８の夫々を連結させ、放熱板
７、樹脂封止部８の夫々の接着強度を高めることができ
る。なお、貫通穴7Aの平面形状は、前述の平面形状に限
定されず、方形状、円形状、楕円形状等で形成してもよ
い。
前記放熱板７、半導体ペレット２の夫々の間に設けら
れた絶縁性接着剤６は、基本的には非導電性を有し、両
者間の線膨張係数差に基づく応力を低減できる軟質性を
有し（Ｅが小さい方が良い）、かつ熱伝導性に優れたも
のが好ましい。絶縁性接着剤６としては例えばシリコー
ンゴムを使用する。シリコーンゴムは、極端に厚く塗布
することが難しく、又極端に薄く塗布するとボイドが発
生したり、応力緩和能力が低下するので、例えば約10〜
30［μｍ］の膜厚で塗布される。絶縁性接着剤６は、前
記第３図、第４図又は第５図に示す半導体ペレット２の
平面形状と実質的に同様の形状でかつほぼ同等のサイズ
（組立工程中に合せが必要な場合はその分若干大きく）
構成される。
前記樹脂封止部８は、前記第１図乃至第５図に示すよ
うに、主に半導体ペレット２、インナーリード4A、放熱
板７の一部の夫々を被覆する。つまり、樹脂封止部８
は、放熱板７の外部に突出する領域を除き、放熱板７の
表面側において、放熱板７の周囲（貫通穴7Aよりも外
周）、放熱板７の表面上、及び半導体ペレット２の表面
上に設けられる。この樹脂封止部８の表面側には中央部
分に断面台形状のガイド用凸部8Aが構成される。このガ
イド用凸部8Aは、半導体ペレット２の厚さで生じる段差
形状を利用し、この段差形状にほぼ沿って樹脂封止部８
の表面形状を成型することにより形成される。樹脂封止
部８の半導体ペレット２の素子形成面上の厚さは本実施
例Ｉにおいて例えば約350［μｍ］で形成され、前記ガ
イド用凸部8Aの高さは例えば約200［μｍ］で形成され
る。ガイド用凸部8Aの周囲の端部は適度なテーパ角を有
し（例えば45度）、このガイド用凸部8Aは上側に樹脂封
止型半導体装置１を積層する場合、又は上側に積層され
た樹脂封止型半導体装置１を取り外す場合にスムーズな
作業が行える形状で構成される。
また、樹脂封止部８は、同様に放熱板７の外部に突出
する領域を除き、放熱板７の裏面側において、放熱板７
の周囲（貫通穴7Aを覆う領域）に設けられる。つまり、
樹脂封止部８は、放熱板７の表面側から裏面側の周囲に
回し込む回し込み部8Cが設けられる。この樹脂封止部８
の裏面側には、中央部分に、放熱板７及び樹脂封止部８
で形成された、断面台形状のガイド用凹部8Bが構成され
る。このガイド用凹部8Bは前記ガイド用凸部8Aと勘合で
きる形状つまりガイド用凸部8Aとほぼ同一の形状を持っ
て構成される。樹脂封止部８の裏面側の厚さは放熱板７
の周囲において例えば約400［μｍ］で形成され、前記
ガイド用凹部8Bの深さは例えば約200［μｍ］で形成さ
れる。ガイド用凹部8Bの周囲の端部はガイド用凸部8Aと
同様に適度なテーパ角を有し、このガイド用凹部8Bは前
述と同様にスムーズな作業が行える形状で構成される。
前記樹脂封止部８は例えばフェノール硬化型エポキシ
系樹脂で形成される。このフェノール硬化型エポキシ系
樹脂にはシリコーンゴム及びフィラーが添加される。シ
リコーンゴムは、若干量添加され、フェノール硬化型エ
ポキシ系樹脂の弾性率を低減させる作用がある。フィラ
ーは、球形の酸化珪素粒で形成され、熱膨張率を低減さ
せる作用がある。
このように構成される樹脂封止型半導体装置１は、樹
脂封止部８の半導体ペレット２の下側を放熱板７に変え
て樹脂封止部８の厚さを薄く構成し、しかもこの薄膜化
に基づく樹脂封止部８の反りを低減している。第７図
は、樹脂封止型半導体装置１の放熱板７の厚さと樹脂封
止部８の反り量との関係を示す。第７図において、横軸
は放熱板７の厚さt3（［mm］）を示す。縦軸は樹脂封止
部８の反り量δ（［μｍ］）を示す。第７図中に示す樹
脂封止型半導体装置１の模式図において、t1は半導体ペ
レット２の厚さであり、この厚さt1は400［μｍ］に設
定される。t2は樹脂封止部８の厚さであり、この厚さt2
は350［μｍ］に設定される。本実施例Ｉにおいては16
［Mbit］の大容量のDRAMが半導体ペレット２に搭載さ
れ、前記第１図及び第３図に示すように、樹脂封止部８
の全体の占有面積に対する半導体ペレット２の占有面積
の割合が大きい。この種の樹脂封止型半導体装置１にお
いては、樹脂封止部８の反り量δが、樹脂封止部８の半
導体ペレット２の素子形成面上の厚さt2に律則される。
つまり、前記反り量δは、半導体ペレット２の厚さt1及
び樹脂封止部８の半導体ペレット２の周囲の厚さをほと
んど無視することができ、放熱板７の厚さt3及び樹脂封
止部８の半導体ペレット２の素子形成面上の厚さt2でほ
ぼ一義的に規定される。
第７図に示すように、約175［℃］の高温度でモール
ドし、約25［℃］の常温で冷却硬化させた樹脂封止部８
は、放熱板７の厚さt3が薄い場合には樹脂封止部８の熱
収縮が支配的となり、樹脂封止部８側に反りが生じる
（反り量δが負になる）。逆に、樹脂封止部８は、放熱
板７の厚さt3が厚い場合には放熱板７のヤング率が支配
的となり、放熱板７側に反りが生じる（反り量δが正に
なる）。本実施例Ｉの樹脂封止型半導体装置１は、反り
量δが±50［μｍ］を越えると、平担度が損なわれ、実
装基板上に実装した場合、複数本のうちの一部のアウタ
ーリード4Bが接触しない実装不良を生じる。放熱板７を
前述のようにCuで形成した場合、樹脂封止部８の反り量
δを±50［μｍ］の範囲内に押えて平担度を確保するに
は、放熱板７の厚さt3は約60〜180［μｍ］の厚さにな
る。つまり、樹脂封止部８の厚さt2は放熱板７の厚さt3
の約1.9〜6.0倍に設定する必要がある。また、樹脂封止
部８の反り量δをほとんどなくすには（反り量δをほぼ
０にするには）、放熱板７の厚さt3は約80〜120［μ
ｍ］の厚さつまり樹脂封止部８の厚さt2は放熱板７の3.
0〜4.0倍の厚さに設定する必要がある。
また、第７図に示すように、放熱板７を設けずに、半
導体ペレット２の下側を樹脂封止部８で構成した場合、
反り量δをなくすには、樹脂封止部８は半導体ペレット
２の素子形成面上の厚さt2と同等の厚さが下側に必要と
される。
また、同第７図に示すように、放熱板７をFe−Ni合金
で形成した場合、Cuと同様に反り量δを小さくできる。
ところが、Fe−Ni合金は、ヤング率がCuに比べて大きい
ために、約200［μｍ］以上の厚さに形成しないと、反
り量δを小さくできない。換言すれば、放熱板７は、Cu
で形成することにより、薄くしても充分に反り量δを小
くできるので、樹脂封止部８の厚さを薄くできる特徴が
ある。
次に、前述の樹脂封止型半導体装置１の樹脂封止（レ
ジンモールド）について、第８図及び第９図（樹脂封止
工程中における金型の断面図）を用いて簡単に説明す
る。第８図は、前記第１図と同一方向から見た樹脂封止
型半導体装置１の側面と金型の断面とを示す。第９図
は、前記第２図と同一方向から見た樹脂封止型半導体装
置１の側面と金型の断面とを示す。
第８図及び第９図に示すように、樹脂封止型半導体装
置１の樹脂封止部８を形成する金型は下型20及び上型21
で構成される。下型20は樹脂封止部８のリードフレーム
４よりも下側の形状を形成する。つまり、下型20は、半
導体ペレット２及び放熱板７のすべての領域を収納でき
るキャビティを有し、ガイド用凹部8Bを形成する領域20
B、回し込み部8Cを形成する領域20Cを有する。また、下
型20は、樹脂封止時にキャビティ内の空気を外部に抜く
エアーベンド20Dが設けられる。また、樹脂封止型半導
体装置１がLOC構造を採用しリードフレーム４下に樹脂
封止部８の大半が存在するので、又樹脂封止部８のリー
ドフレーム４よりも下側が上側に比べて複雑な形状で形
成されるので、第９図に示すように、下型20にはレジン
ゲート（樹脂注入口）10が構成される。前記第４図に示
すように、レジンゲート10は、インナーリード4A及びア
ウターリード4B、放熱板７の夫々が配置されない領域を
利用して構成される。
上型21は、樹脂封止部８のリードフレーム４よりも上
側の形状を形成する。つまり、上型21は、ガイド用凸部
8Aを形成するキャビティを有し、このガイド用凸部8Aを
形成する領域21Aを有する。また、上型21には、樹脂封
止時に放熱板７を挟持し、かつ樹脂封止部８の突出する
放熱板７側の側面の形状を規定するレジン止め部21Bが
設けられる。
このように構成された樹脂封止型半導体装置１は、第
10図（記憶装置の要部断面図）に示すように、メモリボ
ード（実装基板）11上に複数個積層した状態で実装さ
れ、メモリモジュールを構成する。本実施例Ｉは、この
積層数に限定されないが、メモリボード11の実装面に対
して垂直な方向（高さ方向）に４個の樹脂封止型半導体
装置１を積層する。積層されたうちの最下段に位置する
樹脂封止型半導体装置（RAM1）１はそのアウターリード
4Bを直接メモリボード11の端子11Aに接触させ電気的に
接続する（固着される）。２段目の樹脂封止型半導体装
置（RAM2）１はそのガイド用凹部8Bを最下段の樹脂封止
型半導体装置（RAM1）１のガイド用凸部8Aに勘合させて
実装する。この実装が行われると、最下段の樹脂封止型
半導体装置１、２段目の樹脂封止型半導体装置１の夫々
の同一機能のアウターリード4Bが接触し電気的に接続さ
れる。同様に、３段目の樹脂封止型半導体装置（RAM3）
１、４段目の樹脂封止型半導体装置（RAM4）１の夫々も
実装される。
第11図（システムブロック図）に示すように、積層さ
れた４個の樹脂封止型半導体装置１は、制御系信号のロ
ウアドレスストローブ信号▲▼を除き、他の制御
系信号、データ系信号、アドレス系信号、電源の夫々を
共通信号として入力する。つまり、積層された４個の樹
脂封止型半導体装置１の夫々の同一配列位置のアウター
リード4Bには同一の信号が印加される。前記ロウアドレ
スストローブ信号▲▼はチップ選択信号として積
層された樹脂封止型半導体装置１の夫々に独立に入力さ
れる。つまり、最下段の樹脂封止型半導体装置（RAM1）
１にはロウアドレスストローブ信号▲▼、…
…、最上段の樹脂封止型半導体装置（RAM4）１にはロウ
アドレスストローブ信号▲▼が夫々入力され
る。本実施例Ｉの場合、樹脂封止型半導体装置１を４個
積層するので、樹脂封止型半導体装置１にはロウアドレ
スストローブ信号▲▼が印加できるアウターリー
ド4Bは４本配列される。積層された樹脂封止型半導体装
置１の夫々の同一位置に配列されたアウターリード4Bに
は同一のロウアドレスストローブ信号▲▼が印加
される。４つのうちの１つのロウアドレスストローブ信
号▲▼を樹脂封止型半導体装置１に入力する場
合、該当するアウターリード4Bと一体に構成されたイン
ナーリード4Aと外部端子BPとの間にボンディングワイヤ
５をボンディングする。実質的に入力しない３つのロウ
アドレスストローブ信号▲▼が印加された夫々の
インナーリード4Aにおいてはボンディングが行われな
い。例えば、ロウアドレスストローブ信号▲▼
は積層された４個の樹脂封止型半導体装置１の夫々のア
ウターリード4Bにはすべて印加されるが、最下段の樹脂
封止型半導体装置１のロウアドレスストローブ信号▲
▼が印加されるインナーリード4Aと外部端子BPと
の間を接続し、他の樹脂封止型半導体装置１はそれを行
わないことにより、最下段の樹脂封止型半導体装置１の
みにロウアドレスストローブ信号▲▼が入力され
る。
また、前述のメモリモジュールは、カラムアドレスス
トローブ信号▲▼をチップ選択信号として使用
し、他の信号を共通信号としてもよい。また、メモリモ
ジュールは、積層された樹脂封止型半導体装置１の夫々
に独立にデータ系信号（Din及びDout）を入力し（チッ
プ選択信号とし）、制御系信号、アドレス系信号、電源
の夫々を共通信号としてもよい。
このように、（１）インナーリード4Aに外部端子BPが
電気的に接続された半導体ペレット２を樹脂封止部８で
封止する樹脂封止型半導体装置１において、前記半導体
ペレット２の素子形成面と対向する裏面に、この裏面に
比べて大きな平面々積を有する放熱板７を設け、この放
熱板７の周囲の一部の領域を除き、この放熱板７の前記
半導体ペレット２を搭載する表面側が前記半導体ペレッ
ト２を被覆しかつガイド用凸部8Aを有し、放熱板７の前
記表面と対向する裏面側が前記ガイド用凸部8Aと嵌合で
きる形状で形成されたガイド用凹部8Bを有する樹脂封止
部８を設ける。この樹脂封止型半導体装置１は前記半導
体ペレット２の素子形成面に対して垂直方向に複数個積
層される。この構成により、（Ａ）前記樹脂封止型半導
体装置１の樹脂封止部８のガイド用凸部8A及びガイド用
凹部8Bをガイドとして、上下方向に複数個の樹脂封止型
半導体装置１を積層できる。複数個積層された樹脂封止
型半導体装置１はメモリモジュール（電子装置）におい
て２次元的な（平面方向の）実装密度を高められる。
（Ｂ）また、前記樹脂封止型半導体装置１の樹脂封止部
８から放熱板７を突出させ、半導体ペレット２から樹脂
封止部８の外部に抜ける熱放出経路を確保したので、半
導体ペレット２の動作で発生する熱の放熱効率を向上で
きる。この放熱板７は、樹脂封止型半導体装置１を上下
方向に複数個積層した場合でも、各段特に上段及び下段
に挟まれた中段に位置する樹脂封止型半導体装置１の放
熱経路を確保し、この中段に位置する樹脂封止型半導体
装置１の放熱効率を向上できる。（Ｃ）また、前記樹脂
封止型半導体装置１の半導体ペレット２の裏面側の大半
を樹脂封止部８に変えて放熱板７とし、樹脂封止部８の
厚さを薄くできる。この結果、複数個積層された樹脂封
止型半導体装置１はメモリモジュールにおいて３次元的
な（高さ方向の）実装密度を高めることができる。
また、（２）インナーリード4Aに外部端子BPが電気的
に接続された半導体ペレット２を樹脂封止部８で封止す
る樹脂封止型半導体装置１において、前記半導体ペレッ
ト２の素子形成面と対向する裏面に、この裏面に比べて
大きな平面々積を有する放熱板７を設け、この放熱板７
の周囲の一部の領域を除き、この放熱板７の前記半導体
ペレット２を搭載する表面側が前記半導体ペレット２及
び放熱板７の周囲を被覆し、かつ放熱板７の前記表面と
対向する裏面側が放熱板７の周囲を被覆する樹脂封止部
８を設ける。この構成により、前記構成（１）の効果
（Ｂ）及び（Ｃ）の他に、前記樹脂封止型半導体装置１
の樹脂封止部８を放熱板７の表面側から裏面側に向って
この放熱板７の周囲に設けたので（放熱板７の周囲に樹
脂封止部８が食い込む構造としたので）、樹脂封止部８
と放熱板７との界面での剥離を低減できる。この剥離の
低減は、樹脂封止部８の外部から半導体ペレット２に達
する水分の伝達経路を遮断できるので、樹脂封止型半導
体装置１の耐湿性を向上できる。
また、（３）前記構成（２）の放熱板７には、その周
囲にこの放熱板７の表面側、裏面側の夫々の樹脂封止部
８を連結する貫通穴7Aを設ける。この構成により、前記
構成（２）の効果の他に、前記放熱板７の貫通穴7Aを通
して、放熱板７の表面側、裏面側の夫々の樹脂封止部８
を連結し、樹脂封止部８と放熱板７との接着強度をより
高められるので、樹脂封止部８と放熱板７との界面での
剥離をより低減し、樹脂封止型半導体装置１の耐湿性を
より向上できる。
また、（４）インナーリード4Aに外部端子BPが電気的
に接続された半導体ペレット２を樹脂封止部８で封止す
る樹脂封止型半導体装置１において、前記半導体ペレッ
ト２の素子形成面と対向する裏面に、この裏面に比べて
大きな平面々積を有する放熱板７を設け、この放熱板７
の前記半導体ペレット２を搭載した表面側に前記半導体
ペレット２を被覆し、かつこの半導体ペレット２の素子
形成面上の厚さt2を前記放熱板７の厚さt3の1.9〜6.0倍
で形成した樹脂封止部８を設ける。この構成により、前
記構成（１）の効果（Ｂ）及び（Ｃ）の他に、前記樹脂
封止型半導体装置１の樹脂封止部８、放熱板７の夫々の
熱膨張係数差を許容範囲内に設定し、樹脂封止部８の反
りを低減できるので、メモリボード11上の端子11Aとす
べてのアウターリード4Bとの接触が確実に行え、樹脂封
止型半導体装置１の実装不良を防止できる。
また、（５）前記構成（４）の樹脂封止部８をエポキ
シ系樹脂で形成し、前記放熱板７をCu材料で形成する。
この構成により、前記樹脂封止部８、放熱板７の夫々の
線膨張係数をほぼ均一化できるので、樹脂封止部８の反
り量δを低減し、樹脂封止型半導体装置１の実装不良を
低減できると共に、樹脂封止部８に比べて放熱板７のヤ
ング率が約１桁高いので、放熱板７の厚さを薄くし、樹
脂封止型半導体装置１の高さ方向のサイズを縮小でき
る。
また、前記構成（５）の樹脂封止部８の半導体ペレッ
ト２の素子形成面上の厚さt2は前記放熱板７の厚さt3の
3.0〜4.0倍で形成される。この構成により、前記樹脂封
止部８、放熱板７の夫々の線膨張係数差をほとんどなく
すことができる（反り量δをほぼ０にできる）ので、よ
り樹脂封止型半導体装置１の実装不良を低減できる。
また、（７）インナーリード4Aに外部端子BPが電気的
に接続された半導体ペレット4Aを樹脂封止部８で封止す
る樹脂封止型半導体装置１において、前記半導体ペレッ
ト２の表面側及びこの表面側と対向する裏面側を被覆す
ると共に、前記表面側にガイド用凸部8Aを有しかつ前記
裏面側に前記ガイド用凸部8Aと嵌合できる形状で形成さ
れたガイド用凹部8Bを有する樹脂封止部８を設け、この
樹脂封止部８の表面側のガイド用凸部8Aの周囲に裏面側
のガイド用凹部8Bの周囲まで引き回されたアウターリー
ド4Bを設け、このアウターリード4Bの前記表面側又は裏
面側の一部分にリード幅を他部分に比べて太く構成した
接触部4baを設ける。この構成により、前記構成（１）
の効果（Ａ）の他に、前記樹脂封止型半導体装置１のア
ウターリード4Bの一部分のリード幅を太くし、このアウ
ターリード4Bに、上又は下方向に積層された他の樹脂封
止型半導体装置１の同一機能を有するアウターリード4B
が接触できる面積を拡大したので、両者アウターリード
4B間の電気的接続を確実に行い、積層された樹脂封止型
半導体装置１間の電気的接触不良を防止できる。
また、（８）前記構成（７）のアウターリード4Bの前
記表面側又は裏面側には、積層される他の樹脂封止型半
導体装置１のアウターリード4Bと適度な押圧力で接触で
きるばね性を有する末端部4bbを設ける。この構成によ
り、前記樹脂封止型半導体装置１のアウターリード4Bに
設けたばね性で、上又は下方向に積層された他の樹脂封
止型半導体装置１の同一機能を有するアウターリード4B
との電気的な接触を確実に行うことができるので、積層
された樹脂封止型半導体装置１間の電気的接触不良を防
止できる。
（実施例II） 本実施例IIは、前記実施例Ｉの樹脂封止型半導体装置
の外部ピン数を増加した、本発明の第２実施例である。
本発明の実施例IIである面実装方式を採用する樹脂封
止型半導体装置を第12図（要部断面図）及び第13図（平
面図）で示す。
本実施例IIの樹脂封止型半導体装置１は、第12図及び
第13図に示すように、基本的には前記実施例Ｉと同様で
あるが、樹脂封止部８の対向する長辺の夫々にアウター
リード4Bを配列する。放熱板７は、樹脂封止部８のアウ
ターリード4Bが配列されていない領域、つまり対向する
短辺から夫々突出（露出）させる。
このように構成される樹脂封止型半導体装置１は、前
記実施例Ｉとほぼ同様の効果を奏することができると共
に、アウターリード4Bの本数を増加できる（多ピン化で
きる）特徴がある。
（実施例III） 本実施例IIIは、前記実施例Ｉの樹脂封止型半導体装
置において、半導体ペレットとリードとの間の寄生容量
を低減した、本発明の第３実施例である。
本発明の実施例IIIである面実装方式を採用する樹脂
封止型半導体装置を第14図（要部断面図）で示す。
本実施例IIIの樹脂封止型半導体装置１は、第14図に
示すように、半導体ペレット２、インナーリード4Aの夫
々の間に金属板70が設けられる。金属板70と半導体ペレ
ット２、インナーリード4Aの夫々との間は絶縁層3,6
（フィルム、シリコーンゴム等で形成される）が設けら
れる。前記金属板70は、図示しないが、電源例えば基準
電源電圧Vssがインナーリード4Bからボンディングワイ
ヤ５を介在させて供給される。
このように構成される樹脂封止型半導体装置１は、前
記実施例IIとほぼ同様の効果を奏することができる。ま
た、この効果の他に、前記金属板70が電界を遮蔽できる
ので、半導体ペレット２、インナーリード4Aの夫々に形
成される寄生容量を低減できる特徴がある。この結果、
インナーリード4Aに伝達される信号の伝達速度が速くな
り、半導体ペレット２に搭載されたDRAMの動作速度の高
速化を図ることができる。
また、前記金属板70は容量の一方の電極を構成し、絶
縁層は誘導体膜を構成し、半導体ペレット２又はインナ
ーリード4Aは他の電極を構成するので、電源に前記金属
板70を構成要件とする平滑コンデンサが挿入される。つ
まり、樹脂封止型半導体装置１は電源ノイズマージンを
向上できる特徴がある。
（実施例IV） 本実施例IVは、ピン挿入方式を採用する樹脂封止型半
導体装置に本発明を適用した、本発明の第４実施例であ
る。
本発明の実施例IVであるピン挿入方式を採用する樹脂
封止型半導体装置を第15図（要部断面図）で示す。
本実施例IVの樹脂封止型半導体装置１は、第15図に示
すように、アウターリード4Bを直線的に延在させたピン
挿入方式で構成する。この樹脂封止型半導体装置１は、
同第15図に示すように、メモリボード11上に複数個積層
し実装される。
また、前記樹脂封止型半導体装置１はアウターリード
4Bを千鳥状に配列したZIP構造で構成してもよい。
このように構成される樹脂封止型半導体装置１は前記
実施例Ｉとほぼ同様の効果を奏することができる。
以上、本発明者によってなされた発明を、前記実施例
に基づき具体的に説明したが、本発明は、前記実施例に
限定されるものではなく、その要旨を逸脱しない範囲に
おいて種々変更可能であることは勿論である。
例えば、本発明は、前記樹脂封止型半導体装置の半導
体ペレットにSRAM（Static RAM）、マスクROM、EPRO
M、EEPROM等、他のメモリを搭載してもよい。
また、本発明は、前記樹脂封止型半導体装置におい
て、放熱板７の半導体ペレット２下の裏面に他の領域に
比べて薄く樹脂封止部８を設けてもよい。
〔発明の効果〕
本願において開示される発明のうち代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。
樹脂封止型半導体装置において、組立作業における歩
留りを向上することができる。
樹脂封止型半導体装置において、放熱効率を向上する
ことができる。
樹脂封止型半導体装置において、耐湿性を向上するこ
とができる。
樹脂封止型半導体装置を実装する電子装置において、
実装密度を向上することができる。
樹脂封止型半導体装置を実装する電子装置において、
実装不良を防止することができる。
【図面の簡単な説明】
第１図は、本発明の実施例Ｉである面実装方式を採用す
る樹脂封止型半導体装置の基本的構造を示す要部断面
図、 第２図は、前記樹脂封止型半導体装置の側面図、 第３図は、前記樹脂封止型半導体装置の平面図、 第４図は、前記樹脂封止型半導体装置の組立工程中での
リードフレームの平面図、 第５図は、前記樹脂封止型半導体装置の放熱板の部品平
面図、 第６図は、前記樹脂封止型半導体装置の半導体ペレット
のレイアウト図、 第７図は、前記樹脂封止型半導体装置の放熱板の厚さと
樹脂封止部の反り量との関係を示す図、 第８図及び第９図は、前記樹脂封止型半導体装置の樹脂
封止工程中における金型の断面図、 第10図は、前記樹脂封止型半導体装置を実装した記憶装
置の要部断面図、 第11図は、前記記憶装置のシステムブロック図、 第12図は、本発明の実施例IIである面実装方式を採用す
る樹脂封止型半導体装置の要部断面図、 第13図は、前記樹脂封止型半導体装置の平面図、 第14図は、本発明の実施例IIIである面実装方式を採用
する樹脂封止型半導体装置の要部断面図、 第15図は、本発明の実施例IVであるピン挿入方式を採用
する樹脂封止型半導体装置の要部断面図である。 図中、１……樹脂封止型半導体装置、２……半導体ペレ
ット、4A……インナーリード、4B……アウターリード、
4ba……接触部、4bb……末端部、５……ボンディングワ
イヤ、７……放熱板、7A……貫通穴、８……樹脂封止
部、8A……ガイド用凸部、8B……ガイド用凹部、8C……
回り込み部、10……レジンゲート、11……メモリボー
ド、70……金属板、BP……外部端子である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 安原 敏浩 東京都小平市上水本町５丁目20番１号 株式会社日立製作所武蔵工場内 (72)発明者 田畑 克弘 東京都小平市上水本町５丁目20番１号 株式会社日立製作所武蔵工場内 (72)発明者 吉川 康弘 東京都小平市上水本町５丁目20番１号 株式会社日立製作所武蔵工場内 (72)発明者 秋間 勇夫 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイエンジニアリン グ株式会社内 (72)発明者 国戸 総一 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイエンジニアリン グ株式会社内 (72)発明者 野坂 寿雄 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイエンジニアリン グ株式会社内 (72)発明者 中村 英明 東京都小平市上水本町５丁目20番１号 日立超エル・エス・アイエンジニアリン グ株式会社内 (56)参考文献 特開 昭63−281451（ＪＰ，Ａ) 特開 昭63−2361（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 23/28 - 23/30 H01L 23/34 H01L 23/50

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】夫々がインナーリード及びアウターリード
    からなる複数のリードのインナーリードの一部を、絶縁
    性フィルムを介して半導体ペレット主面側に固定し、半
    導体ペレットの外部端子とインナーリードとを複数のワ
    イヤによって電気的に接続し、前記インナーリードと前
    記ワイヤと前記半導体ペレットとを樹脂封止部によって
    封止した半導体装置を複数積層する半導体装置におい
    て、 夫々の半導体装置の前記アウターリードは、前記半導体
    ペレット主面側に樹脂封止部の上面に露出し、前記半導
    体ペレットから遠ざかる方向に延びて形成されている第
    １のリード部と、前記第１のリード部から前記半導体ペ
    レットの側面に略平行に延びて形成されている第２のリ
    ード部と、前記第２のリード部から前記半導体ペレット
    に近づく方向に延びて、一部が前記半導体ペレット裏面
    側の樹脂封止部の下面と対向して形成されている第３の
    リード部とを有し、前記半導体ペレット主面側の樹脂封
    止部の上面から前記アウターリードの第１のリード部ま
    での距離が、前記半導体ペレット裏面側の樹脂封止部の
    下面から前記第３のリード部までの距離よりも小さく、
    一の半導体装置の第１のリード部と一の半導体装置に隣
    接する他の半導体装置の第３のリード部とが電気的に接
    続されており、夫々の半導体装置の前記アウターリード
    が前記樹脂封止部から突出していることを特徴とする半
    導体装置。
  2. 【請求項２】前記半導体ペレットの裏面に接着された放
    熱板を有することを特徴とする請求項１に記載の半導体
    装置。
  3. 【請求項３】前記放熱板が部分的に前記樹脂封止部から
    突出していることを特徴とする請求項２に記載の半導体
    装置。
  4. 【請求項４】前記放熱板の樹脂封止部から突出している
    放熱板には貫通孔が形成されていることを特徴とする請
    求項３に記載の半導体装置。
  5. 【請求項５】前記アウターリードの第１のリード部に
    は、前記アウターリードの他の部分よりも幅広の部分が
    設けられていることを特徴とする請求項１乃至請求項４
    の何れか一項に記載の半導体装置。
  6. 【請求項６】夫々がインナーリード及びアウターリード
    からなる複数のリードのインナーリードと半導体ペレッ
    トの外部端子とを複数のワイヤによって電気的に接続
    し、前記インナーリードと前記ワイヤと前記半導体ペレ
    ットとを上面、下面、側面を有する樹脂封止部によって
    封止した半導体装置を複数積層する半導体装置におい
    て、 夫々の半導体装置の前記アウターリードは、前記樹脂封
    止部の上面に露出し、前記半導体ペレットから遠ざかる
    方向に延びて形成されている第１のリード部と、前記第
    １のリード部から前記半導体ペレットの側面に略平行に
    延びて形成されている第２のリード部と、前記第２のリ
    ード部から前記半導体ペレットに近づく方向に延びて、
    一部が前記樹脂封止部の下面と対向して形成されている
    第３のリード部とを有し、前記アウターリードの第１の
    リード部上面から前記第３のリード部下面までの距離が
    前記樹脂封止部の厚さと実質的に等しく、一の半導体装
    置の第１のリード部と一の半導体装置に隣接する他の半
    導体装置の第３のリード部とが電気的に接続されている
    ことを特徴とする半導体装置。
  7. 【請求項７】前記夫々の半導体装置の前記アウターリー
    ドが前記樹脂封止部の１側面からのみ突出していること
    を特徴とする請求項６に記載の半導体装置。
  8. 【請求項８】前記夫々の半導体装置の前記アウターリー
    ドが前記樹脂封止部の対向する２側面から突出している
    ことを特徴とする請求項６に記載の半導体装置。
  9. 【請求項９】前記インナーリードを絶縁性フィルムを介
    して半導体ペレット主面側に接着することを特徴とする
    請求項６乃至請求項８の何れか一項に記載の半導体装
    置。
  10. 【請求項１０】夫々がインナーリード及びアウターリー
    ドからなる複数のリードのインナーリードの一部を、絶
    縁性フィルムを介して半導体ペレット主面側に固定し、
    半導体ペレットの外部端子とインナーリードとを複数の
    ワイヤによって電気的に接続し、前記インナーリードと
    前記ワイヤと前記半導体ペレットとを樹脂封止部によっ
    て封止した半導体装置を複数積層する半導体装置を実装
    基板に実装した電子装置において、 夫々の半導体装置の前記アウターリードは、前記半導体
    ペレット主面側の樹脂封止部の上面に露出し、前記半導
    体ペレットから遠ざかる方向に延びて形成されており、 前記実装基板の主面に形成された複数の端子に前記夫々
    の半導体装置の前記アウターリードを電気的に接続し、
    各半導体装置が前記実装基板の主面に対して実質的に垂
    直に搭載されていることを特徴とする電子装置。
  11. 【請求項１１】夫々がインナーリード及びアウターリー
    ドからなる複数のリードのインナーリードの一部を、絶
    縁性フィルムを介して半導体ペレット主面側に固定し、
    半導体ペレットの外部端子とインナーリードとを複数の
    ワイヤによって電気的に接続し、前記インナーリードと
    前記ワイヤと前記半導体ペレットとを樹脂封止部によっ
    て封止した半導体装置を複数積層する半導体装置を実装
    基板に実装した電子装置において、 夫々の半導体装置の前記アウターリードは、前記半導体
    ペレット主面側の樹脂封止部の上面に露出し、前記半導
    体ペレットから遠ざかる方向に延びて形成されている第
    １のリード部と、前記第１のリード部から前記半導体ペ
    レットの側面に略平行に延びて形成されている第２のリ
    ード部と、前記第２のリード部から前記半導体ペレット
    に近づく方向に延びて、一部が前記半導体ペレット裏面
    側の樹脂封止部の下面と対向して形成されている第３の
    リード部とを有し、一の半導体装置の第１のリード部と
    一の半導体装置に隣接する他の半導体装置の第３のリー
    ド部とを電気的に接続して積層し、下層に位置する半導
    体装置の前記アウターリードを前記実装基板の主面に形
    成された複数の端子に電気的に接続し、各半導体装置が
    前記実装基板の主面に対して実質的に平行に搭載されて
    いることを特徴とする電子装置。
  12. 【請求項１２】夫々がインナーリード及びアウターリー
    ドからなる複数のリードのインナーリードと半導体ペレ
    ットの外部端子とを複数のワイヤによって電気的に接続
    し、前記インナーリードと前記ワイヤと前記半導体ペレ
    ットとを上面、下面、側面を有する樹脂封止部によって
    封止した半導体装置を複数積層する半導体装置を実装基
    板に実装した電子装置において、 夫々の半導体装置の前記アウターリードは、前記樹脂封
    止部の上面に露出し、前記半導体ペレットから遠ざかる
    方向に延びて形成されている第１のリード部と、前記第
    １のリード部から前記半導体ペレットの側面に略平行に
    延びて形成されている第２のリード部と、前記第２のリ
    ード部から前記半導体ペレットに近づく方向に延びて、
    一部が前記樹脂封止部の下面と対向して形成されている
    第３のリード部とを有し、前記アウターリードの第１の
    リード部上面から前記第３のリード部下面までの距離が
    前記樹脂封止部の厚さと実質的に等しく、一の半導体装
    置の第１のリード部と一の半導体装置に隣接する他の半
    導体装置の第３のリード部とを電気的に接続して積層
    し、下層に位置する半導体装置の前記アウターリードが
    前記実装基板の主面に形成された複数の端子に電気的に
    接続されていることを特徴とする電子装置。
JP1334137A 1989-03-13 1989-12-22 半導体装置及びそれを実装した電子装置 Expired - Fee Related JP2799408B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP1334137A JP2799408B2 (ja) 1989-12-22 1989-12-22 半導体装置及びそれを実装した電子装置
KR1019900003253A KR0145696B1 (ko) 1989-03-13 1990-03-12 반도체장치 및 그들을 적층한 모듈과 그것을 실장한 전자장치
US07/915,761 US5266834A (en) 1989-03-13 1992-07-21 Semiconductor device and an electronic device with the semiconductor devices mounted thereon

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1334137A JP2799408B2 (ja) 1989-12-22 1989-12-22 半導体装置及びそれを実装した電子装置

Publications (2)

Publication Number Publication Date
JPH03194954A JPH03194954A (ja) 1991-08-26
JP2799408B2 true JP2799408B2 (ja) 1998-09-17

Family

ID=18273943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1334137A Expired - Fee Related JP2799408B2 (ja) 1989-03-13 1989-12-22 半導体装置及びそれを実装した電子装置

Country Status (1)

Country Link
JP (1) JP2799408B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06209054A (ja) * 1993-01-08 1994-07-26 Mitsubishi Electric Corp 半導体装置
US5801437A (en) * 1993-03-29 1998-09-01 Staktek Corporation Three-dimensional warp-resistant integrated circuit module method and apparatus
US5457071A (en) * 1993-09-03 1995-10-10 International Business Machine Corp. Stackable vertical thin package/plastic molded lead-on-chip memory cube
JPH07288309A (ja) * 1994-04-19 1995-10-31 Mitsubishi Electric Corp 半導体装置及びその製造方法並びに半導体モジュール
JP2944449B2 (ja) 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
KR100236016B1 (ko) * 1996-12-16 1999-12-15 구자홍 적층형 반도체 패키지 및 그의 어셈블리 방법
JP2924854B2 (ja) * 1997-05-20 1999-07-26 日本電気株式会社 半導体装置、その製造方法
JP6020246B2 (ja) * 2013-02-20 2016-11-02 大日本印刷株式会社 樹脂付きリードフレームの多面付け体、光半導体装置の多面付け体

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS632361A (ja) * 1986-06-23 1988-01-07 Hitachi Ltd 電子装置
JPS63281451A (ja) * 1987-05-13 1988-11-17 Hitachi Ltd 半導体装置

Also Published As

Publication number Publication date
JPH03194954A (ja) 1991-08-26

Similar Documents

Publication Publication Date Title
US5266834A (en) Semiconductor device and an electronic device with the semiconductor devices mounted thereon
US5583375A (en) Semiconductor device with lead structure within the planar area of the device
KR950005446B1 (ko) 수지봉지형 반도체장치
US6818980B1 (en) Stacked semiconductor package and method of manufacturing the same
KR100445502B1 (ko) 반도체 장치
US5981315A (en) Semiconductor device
US5821606A (en) Semiconductor device
JP3224978B2 (ja) 半導体装置
JP3643706B2 (ja) 半導体装置
JP2891692B1 (ja) 半導体装置
US6893898B2 (en) Semiconductor device and a method of manufacturing the same
JP2799408B2 (ja) 半導体装置及びそれを実装した電子装置
JP2839941B2 (ja) 半導体装置
JP2000049279A (ja) 半導体装置
JP3124381B2 (ja) 半導体装置及び実装構造体
KR0145696B1 (ko) 반도체장치 및 그들을 적층한 모듈과 그것을 실장한 전자장치
KR100212095B1 (ko) 반도체장치
JP2000091490A (ja) 半導体装置
JP2003133512A (ja) 樹脂パッケージ型半導体装置
US6610561B2 (en) Method of fabricating a semiconductor device
KR20030055834A (ko) 리드프레임을 이용하는 볼 그리드 어레이형 반도체 칩패키지와 적층 패키지
KR970007847B1 (ko) 3차원 집적회로 패키지 조립체
JPH0250438A (ja) 半導体記憶装置
KR100876876B1 (ko) 칩 스택 패키지
KR0176110B1 (ko) 칩의 엑티브 영역상에 다이 패드가 접착된 패킹 구조 및 그 구조를 이용한 패키지

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080710

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090710

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees