JP3953442B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3953442B2 JP3953442B2 JP2003171664A JP2003171664A JP3953442B2 JP 3953442 B2 JP3953442 B2 JP 3953442B2 JP 2003171664 A JP2003171664 A JP 2003171664A JP 2003171664 A JP2003171664 A JP 2003171664A JP 3953442 B2 JP3953442 B2 JP 3953442B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- circuit pattern
- corner
- back surface
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、絶縁基板の表面に回路パターンが形成されると共に、裏面に裏面パターンが形成され、更に表の回路パターン上に半導体素子が搭載される半導体装置に関する。
【０００２】
【従来の技術】
上記のような半導体装置の、従来のものにおいては、半導体装置が熱サイクルを受けると、セラミック基材から成る絶縁基板とＣｕ等から成るヒートシンクとの線膨張係数のアンマッチに起因して、絶縁基板下のはんだにクラックが生じることがある。かようなクラックが進行すると、熱放散性の悪化に伴ない、遂には半導体素子が熱破壊する現象に至ることもある。同様に、セラミック基材とＣｕ等から成る回路パターンとの線膨張係数のアンマッチにより、回路パターンコーナ部のセラミック基材にもクラックが発生することがある。場合によっては絶縁破壊に至り得る。
【０００３】
特に、Ｃｕパターン縁とセラミック基材端面との寸法差を、回路パターン側と裏面パターン側とで同一にしない「オフセットパターン」においては、クラックが発生しやすいと言われる。
【０００４】
そこで、絶縁基板下のはんだクラック、若しくは回路パターンコーナー部のセラミック基材のクラックの抑制策として、Ｃｕパターン縁とセラミック基材端面との寸法差を、回路パターン側と裏面パターン側とで同一にする「セットパターン化」の方策が採用されている。
【０００５】
例えば、特許文献１に示されたものにおいては、０．２６〜０．２９ｍｍのＡｌ２Ｏ３板にて、「セットパターン」を形成することにより、あるいは、回路パターンの形状と全く同一のパターンを裏面に形成することにより、熱サイクル時にセラミック基材に生じる応力を緩和させて、セラミック基材のクラックを抑制する発明が示されている。
【０００６】
また、特許文献２は、両面パターンを「セットパターン化」すると共に、両面のパターン厚に各々制限を設けることにより、セラミック基材に発生する応力、及び、絶縁基板下はんだに生じる歪を各々低減させセラミック基材やはんだのクラック抑制を図る発明を提示している。
【０００７】
また、特許文献３では、セラミック基板の表裏面の銅板の起点位置を一致させると記載される。更に、特許文献４では、金属板と絶縁基板との間の微小間隔について記載される。
【０００８】
昨今では「セットパターン」の採用に更に加えて、回路パターンと裏面パターンの各コーナー部の曲率Ｒを共に大きくとる方策が検討されている。即ち、このようにすると、回路パターン・裏面パターンのセラミック基材に発生する応力がなお低減すると共に、絶縁基板下のはんだ歪が低減しはんだクラックの抑制が図られ得る。
【０００９】
例えば、特許文献５では、コーナー曲率Ｒと、回路の端部とセラミック基板の端部との距離ｄの関係が記載される。
【００１０】
しかしながら、回路パターンコーナー部に大きな曲率Ｒをとると、回路パターンコーナー付近の、半導体素子や電極端子を搭載可能な有効エリアが減少する。よって、結果的に絶縁基板面積を拡大しなければならないという問題点は、依然残る。
【００１１】
【特許文献１】
特開２０００−１５６４４０号公報
【特許文献２】
特開２００２−２４６５０２号公報
【特許文献３】
特開平０６−１５２０７８号公報
【特許文献４】
特開２００１−０６８６２３号公報
【特許文献５】
特開平１０−２１４９１５号公報
【００１２】
【発明が解決しようとする課題】
本発明は、上述の問題点を解消するためになされたもので、パターンコーナー部のセラミック基材応力と絶縁基板下のはんだ歪応力を低減させつつ、回路パターンコーナー部の有効エリアを減少させないという、極めて効率的な半導体装置を提示することを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、上記の目的を達成するためになされたものである。本発明に係る半導体装置は、
ヒートシンクと、絶縁基板とを含み、
絶縁基板は、セラミック基材、回路パターン及び裏面パターンとからなり、セラミック基材は、回路パターン及び裏面パターンと、活性金属接合若しくは直接接合され、
半導体素子が、半導体素子下はんだを介して回路パターンに接合され、
裏面パターンがヒートシンクに基板下はんだで接合されることにより、絶縁基板の全体がヒートシンクに固定される、半導体装置である。その半導体装置において、
回路パターンのコーナー部と裏面パターンのコーナー部とがセットパターン化され、且つ、回路パターンのコーナー部以外の近辺と裏面パターンのコーナー部以外の近辺とが、オフセットパターン化され、
更に、
裏面パターンのコーナー部の曲率が回路パターンのコーナー部の曲率よりも大きくされたことを特徴とする。
【００１４】
【発明の実施の形態】
以下、図面を参照しつつ本発明に係る好適な実施の形態を説明する。
【００１５】
まず、本発明に係る好適な実施の形態を説明する前提として、図面と共に従来技術に係る半導体装置の形態をいくつか示す。
【００１６】
図５に示される半導体装置は、材質Ｃｕ、Ｃｕ／Ｍｏ、Ａｌ／Ｓｉｃ、Ａｌ等からなる厚さ３〜５ｍｍのヒートシンク２と、絶縁基板４とを含む。絶縁基板４は、例えば０．６３５ｍｍ厚のセラミック基材６、回路パターン８及び裏面パターン１０から構成される。セラミック基材６は、例えば、ＡｌＮ(窒化アルミ)、Ａｌ２Ｏ３(アルミナ)、Ｓｉ３Ｎ４（窒化珪素）により構成され、Ｃｕから成る回路パターン８や裏面パターン１０と、活性金属接合若しくは直接接合されている。
【００１７】
更に半導体素子１２が、半導体素子下はんだ１６を介して回路パターン８に接合される。また、裏面パターン１０がヒートシンク２に基板下はんだ１４で接合されることにより、絶縁基板４の全体はヒートシンク２に固定される。半導体素子１２と、パッケージケース２０に埋込まれた電極端子２２とは、アルミワイヤ１８により電気的に接合される。パッケージケース２０は、接着剤２４でヒートシンク２に接合される。半導体素子１２等はシルコンゲル２６により覆われ、パッケージケース２０の最表面には、モールド樹脂２８が充填される。
【００１８】
上記のような従来の半導体装置においては、熱サイクルを受けると、セラミック基材６からなる絶縁基板４とＣｕ等からなるヒートシンク２との線膨張係数の差異に起因して、絶縁基板４下のはんだにクラックが生じることがある。かようなクラックが進行すると、熱放散性の悪化に伴ない、遂には半導体素子１２が熱破壊する現象に至ることも生じ得る。また同様に、セラミック基材６とＣｕ等から成る回路パターン８との線膨張係数の差異により、回路パターンコーナ部のセラミック基材６にもクラックが発生することがある。クラックの状況が悪化すれば、絶縁破壊に至ることもある。
【００１９】
特に、Ｃｕパターン縁とセラミック基材６端面との寸法差を、回路パターン８側と裏面パターン１０側とで同一にしない「オフセットパターン」においては、クラックが発生しやすいと言われる。例えば、図１２のグラフ左部に示すように、Ｌｕ＞Ｌｐという条件で設計されると、回路パターン８側のコーナー部のセラミック基材６の応力が高くなり回路パターン８面側からクラックが発生しやすい。なおここで、「Ｌｕ」とは、回路パターン８におけるＣｕパターン縁とセラミック基材６端面との寸法差であり、「Ｌｐ」とは、裏面パターン１０における（Ｌｐの対応値であり、）Ｃｕパターン縁とセラミック基材６端面との寸法差である。数値解析より導出された図１２のグラフは、横軸にはＬｕに対するＬｐの大きさを示し、縦軸には（回路・裏面の）パターンエッジ部の応力比を示す。図１２では、「Ｌｐ＝１／４Ｌｕ」での回路パターン側の応力を「１．０」としている。なお、「ΔＴ＝８２．５Ｋ」は温度変化を示し、「ｔｐ＝０．４ｔｕ」は回路パターン厚「ｔｕ」と裏面パターン厚「ｔｐ」との関係を示す。
【００２０】
そこで更に、絶縁基板４下のはんだクラックの抑制策として、若しくは回路パターン８コーナー部のセラミック基材６のクラックの抑制策として、Ｃｕパターン縁とセラミック基材６端面との寸法差を、回路パターン８側と裏面パターン１０側とで同一にする「セットパターン化」が採用されている。
【００２１】
図６、図７、図８及び図９は、従来技術に係る半導体装置の形態の例を示す。各図において、（１）はコーナー部を中心とする上方からの（部分）平面図、（２）は（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図である。
【００２２】
例えば、図７に示す装置は「セットパターン化」を導入したもの、図９に示す装置はそれに加えて、回路パターンと裏面パターンの各コーナー部の曲率Ｒを共に大きく取ったものである。一方で、図６のものは「オフセットパターン」を採用する（従来の）形態、図８のものは「オフセットパターン」を採用する形態において回路パターンのコーナー部の曲率Ｒを大きくした形態である。
【００２３】
確かに、「オフセットパターン」を採用する（図６、図８参照）よりも、「セットパターン」を採用する（図７、図９参照）方が、クラック抑制が図られ得る。更に、回路パターンと裏面パターンの各コーナー部の曲率Ｒを共に大きくとる方が（図９参照）、更なる高信頼性を求められ得る。即ちこの場合、回路パターン・裏面パターンのセラミック基材６に発生する応力が更に低減すると共に、図１０に示すように絶縁基板下のはんだ歪が低減し、はんだクラックの抑制が図られる。この図１０は、絶縁基板下はんだ歪に及ぼす裏面パターンコーナー部の曲率Ｒの依存度を示すグラフである。横軸は曲率Ｒであり、縦軸はＲ＝０のときの絶縁基板下はんだ歪を“１．０”とする絶縁基板下はんだ歪比である。
【００２４】
構造上の強度の観点からは図９に示す装置が望ましいとも思えるが、図９に示す構造であれば回路パターンコーナー部に大きな曲率Ｒがとられるため、回路パターンコーナー付近の、半導体素子や電極端子を搭載できる有効エリアが減少する。よって、結果的に絶縁基板面積を拡大しなければならないという問題点を残している。
【００２５】
実施の形態１．
図１において、本発明の実施の形態１に係る半導体装置の、（１）（コーナー部を中心とする）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図とを示す。実施の形態１に係る半導体装置の部分拡大図には、セラミック基材６、回路パターン８、及び裏面パターン１０が示される。この回路パターン８・裏面パターン１０の、パターンコーナー部のみ「セットパターン化」されている。
【００２６】
更に、回路パターン８のコーナー部の曲率Ｒは、例えば、従来技術の図７に示す装置の回路パターンコーナー部曲率と同一であるが、裏面パターン１０コーナー部の曲率Ｒは、例えば、従来のもの（図７に示す装置）のコーナー部曲率、例えば約２．５ｍｍより約３倍程大きくなっている（例えば、約７ｍｍ）。なお、コーナー部以外の周辺部の両パターンの「オフセット」量は、従来のもの、例えば図６に示す装置のものと同一である。
【００２７】
上記のような構造では、最も応力が集中しやすいコーナー部において、絶縁基板のパターンエッジ部の応力が、図１２の「Ｌｐ＝Ｌｕ」となる点のグラフに示されるように、回路パターン側・裏面パターン側でバランスする。よって、従来技術よりも回路面からのクラック発生及び進展が抑制される。
【００２８】
また、絶縁基板４下のはんだ歪についても、最も歪が集中しやすいコーナー部において、セットパターン化することにより低減することが図１３に示される。図１３のグラフは、横軸には「Ｌｕ」に対する「Ｌｐ」の長さの比を示し、縦軸には「Ｌｐ＝１／４Ｌｕ」のときの絶縁基板下はんだ歪を“１．０”とする絶縁基板下はんだ歪比を示す。例えば、「Ｌｐ＝１／３Ｌｕ」のときの歪比と、「Ｌｐ＝Ｌｕ」のときの歪比とを比較すると、約１／２に減少することが見てとれる。更に、裏面パターンコーナー部の曲率Ｒが、約２．５ｍｍから約７ｍｍに増大したことにより、図１０に示すように、歪比が約「０．６３」から約「０．４３」へとおよそ３０％低減することになる。
【００２９】
なお、図１１は、裏面パターンコーナー部の曲率Ｒが２．５ｍｍ又は７ｍｍである場合の、ヒートサイクル回数に対する絶縁基板下コーナー部のはんだクラック長さ（実測値）を示すグラフである。ここでは、裏面パターンコーナー部の曲率Ｒが２．５ｍｍから７ｍｍに増大すると、ヒートサイクル回数に対する絶縁基板下コーナー部のはんだクラック長さが、約４０％低減することを示している。
【００３０】
また、本実施の形態１においては、回路パターンコーナー部の曲率Ｒは、従来のものと略同一（即ち、例えば、約２．５ｍｍ）であるから、図９に示される従来技術の装置にて問題点となっている、
・「回路パターンコーナー付近の、半導体素子や電極端子を搭載できる有効エリアが減少する」
ことは、生じ得ない。
【００３１】
実施の形態２．
図２において、本発明の実施の形態２に係る半導体装置の、（１）（コーナー部を中心とする）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図とを示す。実施の形態２に係る半導体装置は、実施の形態１に係る半導体装置と略同様である。よって、同一部位には同一符号を付して説明を略し、差異を中心に説明する。
【００３２】
図２に示す半導体装置では、回路パターン８のコーナー部の曲率Ｒが、実施の形態１（図１）より大きくされ、且つ、「セットパターン化」が施されている。
【００３３】
従って、実施の形態１と同等の効果が得られるばかりでなく、回路パターンコーナー部のセラミック基材への応力は、曲率が大きくなるため実施の形態１より更に低減する方向にある（図１０参照）。
【００３４】
実施の形態３．
図３において、本発明の実施の形態３に係る半導体装置の、（１）（コーナー部を中心とする）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図とを示す。更に、図４において、本発明の実施の形態３に係る半導体装置の一部切欠き縦断面図を示す。図４は、特に、コーナー部及び電極端子を中心に示す。実施の形態３に係る半導体装置は、実施の形態１若しくは実施の形態２に係る半導体装置と略同様である。よって、同一部位には同一符号を付して説明を略し、差異を中心に説明する。
【００３５】
図３及び図４を参照すると、実施の形態３に係る半導体装置は、回路パターン８若しくは裏面パターン１０をセラミック基材６に接合するロウ材３０を含む。このロウ材３０は、Ａｇ、Ｃｕ、Ｔｉ等の活性金属を成分とする。但し、回路パターン８とセラミック基材６との間には、ロウ材３０が配置されない未接合部分３２が存する。つまり、回路パターン８と裏面パターン１０とを重ね合わせてみて、裏面パターン１０よりも回路パターン８が外側に突出する（コーナー部における）部位に限り、回路パターン８とセラミック基材６との間にロウ材３０が配置されない。そのロウ材３０が配置されない部位が、未接合部分３２となる。
【００３６】
また、回路パターン８のコーナー部の曲率Ｒは、例えば、従来技術の図６や図７に示す装置の回路パターンコーナー部曲率と同一であるが、裏面パターン１０コーナー部の曲率Ｒは、例えば、図１、図２に示した実施の形態（実施の形態１、実施の形態２）より更に大きな値（例えば、１０ｍｍ程度）を有している。
【００３７】
従って、実施の形態３においては、「セットパターン化」と同様な効果が得られるばかりではなく、裏面パターン１０のコーナー部の曲率Ｒの更なる増大により、絶縁基板下はんだ歪の低減が得られる（図１０）。
【００３８】
また、回路パターン８のコーナー部に、図４に示すように電極端子２２を配置すれば、未接合部分３２を含む回路パターン８の可撓性により、熱サイクル時に電極端子２２や電極端子接合はんだ３４が受ける引張・圧縮応力が緩和され得る。更に、コーナー部は、ワイヤボンドの位置としても活用できることから、回路パターン８コーナー部の有効エリアが減少することはない。
【００３９】
【発明の効果】
以上、説明してきたように、回路パターンコーナー部の有効エリアを保ちつつ、回路パターンと裏面パターンとのコーナー部における「セットパターン化」を実現し、更に裏面パターンコーナー部の曲率Ｒを従来のものよりも数倍大きくした半導体装置においては、
（１）「セットパターン化」により、コーナー部の回路パターンエッジに発生するセラミック基材への応力が低減する、
（２）「セットパターン化」により、絶縁基板下のはんだ歪が低減する、
（３）回路パターンコーナー部の有効エリアが確保できる、
という極めて効率的な高信頼性の半導体装置が得られる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の、（１）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図である。
【図２】 本発明の実施の形態２に係る半導体装置の、（１）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図である。
【図３】 本発明の実施の形態３に係る半導体装置の、（１）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図である。
【図４】 本発明の実施の形態３に係る半導体装置の、コーナー部及び電極端子近傍の拡大縦断面図である。
【図５】 従来技術に係る半導体装置の拡大縦断面図である。
【図６】 従来技術に係る半導体装置の、（１）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図である。
【図７】 従来技術に係る半導体装置の、（１）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図である。
【図８】 従来技術に係る半導体装置の、（１）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図である。
【図９】 従来技術に係る半導体装置の、（１）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図である。
【図１０】 絶縁基板下はんだ歪に及ぼす裏面パターンコーナー部の曲率Ｒの依存度を示すグラフである。
【図１１】 裏面パターンコーナー部の曲率Ｒが２．５ｍｍ又は７ｍｍである場合の、ヒートサイクル回数に対する絶縁基板下コーナー部のはんだクラック長さを示すグラフである。
【図１２】 ＬｕとＬｐの関係と、パターンエッジ部の応力（比）を示すグラフである。
【図１３】 ＬｕとＬｐの関係と、絶縁基板下はんだ歪（比）を示すグラフである。
【符号の説明】
２ ヒートシンク、 ４ 絶縁基板、 ６ セラミック基材、 ８ 回路パターン、 １０ 裏面パターン、 １２ 半導体素子、 １４ 基板下はんだ、 １６ 半導体素子下はんだ、 １８ アルミワイヤ、 ２０ パッケージケース、 ２２ 電極端子、 ２４ 接着剤、 ２６ シリコンゲル、 ２８ モールド樹脂、 ３０ ロウ材、 ３２ 未接合部分、 ３４ 電極端子接合はんだ。
【発明の属する技術分野】
本発明は、絶縁基板の表面に回路パターンが形成されると共に、裏面に裏面パターンが形成され、更に表の回路パターン上に半導体素子が搭載される半導体装置に関する。
【０００２】
【従来の技術】
上記のような半導体装置の、従来のものにおいては、半導体装置が熱サイクルを受けると、セラミック基材から成る絶縁基板とＣｕ等から成るヒートシンクとの線膨張係数のアンマッチに起因して、絶縁基板下のはんだにクラックが生じることがある。かようなクラックが進行すると、熱放散性の悪化に伴ない、遂には半導体素子が熱破壊する現象に至ることもある。同様に、セラミック基材とＣｕ等から成る回路パターンとの線膨張係数のアンマッチにより、回路パターンコーナ部のセラミック基材にもクラックが発生することがある。場合によっては絶縁破壊に至り得る。
【０００３】
特に、Ｃｕパターン縁とセラミック基材端面との寸法差を、回路パターン側と裏面パターン側とで同一にしない「オフセットパターン」においては、クラックが発生しやすいと言われる。
【０００４】
そこで、絶縁基板下のはんだクラック、若しくは回路パターンコーナー部のセラミック基材のクラックの抑制策として、Ｃｕパターン縁とセラミック基材端面との寸法差を、回路パターン側と裏面パターン側とで同一にする「セットパターン化」の方策が採用されている。
【０００５】
例えば、特許文献１に示されたものにおいては、０．２６〜０．２９ｍｍのＡｌ２Ｏ３板にて、「セットパターン」を形成することにより、あるいは、回路パターンの形状と全く同一のパターンを裏面に形成することにより、熱サイクル時にセラミック基材に生じる応力を緩和させて、セラミック基材のクラックを抑制する発明が示されている。
【０００６】
また、特許文献２は、両面パターンを「セットパターン化」すると共に、両面のパターン厚に各々制限を設けることにより、セラミック基材に発生する応力、及び、絶縁基板下はんだに生じる歪を各々低減させセラミック基材やはんだのクラック抑制を図る発明を提示している。
【０００７】
また、特許文献３では、セラミック基板の表裏面の銅板の起点位置を一致させると記載される。更に、特許文献４では、金属板と絶縁基板との間の微小間隔について記載される。
【０００８】
昨今では「セットパターン」の採用に更に加えて、回路パターンと裏面パターンの各コーナー部の曲率Ｒを共に大きくとる方策が検討されている。即ち、このようにすると、回路パターン・裏面パターンのセラミック基材に発生する応力がなお低減すると共に、絶縁基板下のはんだ歪が低減しはんだクラックの抑制が図られ得る。
【０００９】
例えば、特許文献５では、コーナー曲率Ｒと、回路の端部とセラミック基板の端部との距離ｄの関係が記載される。
【００１０】
しかしながら、回路パターンコーナー部に大きな曲率Ｒをとると、回路パターンコーナー付近の、半導体素子や電極端子を搭載可能な有効エリアが減少する。よって、結果的に絶縁基板面積を拡大しなければならないという問題点は、依然残る。
【００１１】
【特許文献１】
特開２０００−１５６４４０号公報
【特許文献２】
特開２００２−２４６５０２号公報
【特許文献３】
特開平０６−１５２０７８号公報
【特許文献４】
特開２００１−０６８６２３号公報
【特許文献５】
特開平１０−２１４９１５号公報
【００１２】
【発明が解決しようとする課題】
本発明は、上述の問題点を解消するためになされたもので、パターンコーナー部のセラミック基材応力と絶縁基板下のはんだ歪応力を低減させつつ、回路パターンコーナー部の有効エリアを減少させないという、極めて効率的な半導体装置を提示することを目的とする。
【００１３】
【課題を解決するための手段】
本発明は、上記の目的を達成するためになされたものである。本発明に係る半導体装置は、
ヒートシンクと、絶縁基板とを含み、
絶縁基板は、セラミック基材、回路パターン及び裏面パターンとからなり、セラミック基材は、回路パターン及び裏面パターンと、活性金属接合若しくは直接接合され、
半導体素子が、半導体素子下はんだを介して回路パターンに接合され、
裏面パターンがヒートシンクに基板下はんだで接合されることにより、絶縁基板の全体がヒートシンクに固定される、半導体装置である。その半導体装置において、
回路パターンのコーナー部と裏面パターンのコーナー部とがセットパターン化され、且つ、回路パターンのコーナー部以外の近辺と裏面パターンのコーナー部以外の近辺とが、オフセットパターン化され、
更に、
裏面パターンのコーナー部の曲率が回路パターンのコーナー部の曲率よりも大きくされたことを特徴とする。
【００１４】
【発明の実施の形態】
以下、図面を参照しつつ本発明に係る好適な実施の形態を説明する。
【００１５】
まず、本発明に係る好適な実施の形態を説明する前提として、図面と共に従来技術に係る半導体装置の形態をいくつか示す。
【００１６】
図５に示される半導体装置は、材質Ｃｕ、Ｃｕ／Ｍｏ、Ａｌ／Ｓｉｃ、Ａｌ等からなる厚さ３〜５ｍｍのヒートシンク２と、絶縁基板４とを含む。絶縁基板４は、例えば０．６３５ｍｍ厚のセラミック基材６、回路パターン８及び裏面パターン１０から構成される。セラミック基材６は、例えば、ＡｌＮ(窒化アルミ)、Ａｌ２Ｏ３(アルミナ)、Ｓｉ３Ｎ４（窒化珪素）により構成され、Ｃｕから成る回路パターン８や裏面パターン１０と、活性金属接合若しくは直接接合されている。
【００１７】
更に半導体素子１２が、半導体素子下はんだ１６を介して回路パターン８に接合される。また、裏面パターン１０がヒートシンク２に基板下はんだ１４で接合されることにより、絶縁基板４の全体はヒートシンク２に固定される。半導体素子１２と、パッケージケース２０に埋込まれた電極端子２２とは、アルミワイヤ１８により電気的に接合される。パッケージケース２０は、接着剤２４でヒートシンク２に接合される。半導体素子１２等はシルコンゲル２６により覆われ、パッケージケース２０の最表面には、モールド樹脂２８が充填される。
【００１８】
上記のような従来の半導体装置においては、熱サイクルを受けると、セラミック基材６からなる絶縁基板４とＣｕ等からなるヒートシンク２との線膨張係数の差異に起因して、絶縁基板４下のはんだにクラックが生じることがある。かようなクラックが進行すると、熱放散性の悪化に伴ない、遂には半導体素子１２が熱破壊する現象に至ることも生じ得る。また同様に、セラミック基材６とＣｕ等から成る回路パターン８との線膨張係数の差異により、回路パターンコーナ部のセラミック基材６にもクラックが発生することがある。クラックの状況が悪化すれば、絶縁破壊に至ることもある。
【００１９】
特に、Ｃｕパターン縁とセラミック基材６端面との寸法差を、回路パターン８側と裏面パターン１０側とで同一にしない「オフセットパターン」においては、クラックが発生しやすいと言われる。例えば、図１２のグラフ左部に示すように、Ｌｕ＞Ｌｐという条件で設計されると、回路パターン８側のコーナー部のセラミック基材６の応力が高くなり回路パターン８面側からクラックが発生しやすい。なおここで、「Ｌｕ」とは、回路パターン８におけるＣｕパターン縁とセラミック基材６端面との寸法差であり、「Ｌｐ」とは、裏面パターン１０における（Ｌｐの対応値であり、）Ｃｕパターン縁とセラミック基材６端面との寸法差である。数値解析より導出された図１２のグラフは、横軸にはＬｕに対するＬｐの大きさを示し、縦軸には（回路・裏面の）パターンエッジ部の応力比を示す。図１２では、「Ｌｐ＝１／４Ｌｕ」での回路パターン側の応力を「１．０」としている。なお、「ΔＴ＝８２．５Ｋ」は温度変化を示し、「ｔｐ＝０．４ｔｕ」は回路パターン厚「ｔｕ」と裏面パターン厚「ｔｐ」との関係を示す。
【００２０】
そこで更に、絶縁基板４下のはんだクラックの抑制策として、若しくは回路パターン８コーナー部のセラミック基材６のクラックの抑制策として、Ｃｕパターン縁とセラミック基材６端面との寸法差を、回路パターン８側と裏面パターン１０側とで同一にする「セットパターン化」が採用されている。
【００２１】
図６、図７、図８及び図９は、従来技術に係る半導体装置の形態の例を示す。各図において、（１）はコーナー部を中心とする上方からの（部分）平面図、（２）は（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図である。
【００２２】
例えば、図７に示す装置は「セットパターン化」を導入したもの、図９に示す装置はそれに加えて、回路パターンと裏面パターンの各コーナー部の曲率Ｒを共に大きく取ったものである。一方で、図６のものは「オフセットパターン」を採用する（従来の）形態、図８のものは「オフセットパターン」を採用する形態において回路パターンのコーナー部の曲率Ｒを大きくした形態である。
【００２３】
確かに、「オフセットパターン」を採用する（図６、図８参照）よりも、「セットパターン」を採用する（図７、図９参照）方が、クラック抑制が図られ得る。更に、回路パターンと裏面パターンの各コーナー部の曲率Ｒを共に大きくとる方が（図９参照）、更なる高信頼性を求められ得る。即ちこの場合、回路パターン・裏面パターンのセラミック基材６に発生する応力が更に低減すると共に、図１０に示すように絶縁基板下のはんだ歪が低減し、はんだクラックの抑制が図られる。この図１０は、絶縁基板下はんだ歪に及ぼす裏面パターンコーナー部の曲率Ｒの依存度を示すグラフである。横軸は曲率Ｒであり、縦軸はＲ＝０のときの絶縁基板下はんだ歪を“１．０”とする絶縁基板下はんだ歪比である。
【００２４】
構造上の強度の観点からは図９に示す装置が望ましいとも思えるが、図９に示す構造であれば回路パターンコーナー部に大きな曲率Ｒがとられるため、回路パターンコーナー付近の、半導体素子や電極端子を搭載できる有効エリアが減少する。よって、結果的に絶縁基板面積を拡大しなければならないという問題点を残している。
【００２５】
実施の形態１．
図１において、本発明の実施の形態１に係る半導体装置の、（１）（コーナー部を中心とする）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図とを示す。実施の形態１に係る半導体装置の部分拡大図には、セラミック基材６、回路パターン８、及び裏面パターン１０が示される。この回路パターン８・裏面パターン１０の、パターンコーナー部のみ「セットパターン化」されている。
【００２６】
更に、回路パターン８のコーナー部の曲率Ｒは、例えば、従来技術の図７に示す装置の回路パターンコーナー部曲率と同一であるが、裏面パターン１０コーナー部の曲率Ｒは、例えば、従来のもの（図７に示す装置）のコーナー部曲率、例えば約２．５ｍｍより約３倍程大きくなっている（例えば、約７ｍｍ）。なお、コーナー部以外の周辺部の両パターンの「オフセット」量は、従来のもの、例えば図６に示す装置のものと同一である。
【００２７】
上記のような構造では、最も応力が集中しやすいコーナー部において、絶縁基板のパターンエッジ部の応力が、図１２の「Ｌｐ＝Ｌｕ」となる点のグラフに示されるように、回路パターン側・裏面パターン側でバランスする。よって、従来技術よりも回路面からのクラック発生及び進展が抑制される。
【００２８】
また、絶縁基板４下のはんだ歪についても、最も歪が集中しやすいコーナー部において、セットパターン化することにより低減することが図１３に示される。図１３のグラフは、横軸には「Ｌｕ」に対する「Ｌｐ」の長さの比を示し、縦軸には「Ｌｐ＝１／４Ｌｕ」のときの絶縁基板下はんだ歪を“１．０”とする絶縁基板下はんだ歪比を示す。例えば、「Ｌｐ＝１／３Ｌｕ」のときの歪比と、「Ｌｐ＝Ｌｕ」のときの歪比とを比較すると、約１／２に減少することが見てとれる。更に、裏面パターンコーナー部の曲率Ｒが、約２．５ｍｍから約７ｍｍに増大したことにより、図１０に示すように、歪比が約「０．６３」から約「０．４３」へとおよそ３０％低減することになる。
【００２９】
なお、図１１は、裏面パターンコーナー部の曲率Ｒが２．５ｍｍ又は７ｍｍである場合の、ヒートサイクル回数に対する絶縁基板下コーナー部のはんだクラック長さ（実測値）を示すグラフである。ここでは、裏面パターンコーナー部の曲率Ｒが２．５ｍｍから７ｍｍに増大すると、ヒートサイクル回数に対する絶縁基板下コーナー部のはんだクラック長さが、約４０％低減することを示している。
【００３０】
また、本実施の形態１においては、回路パターンコーナー部の曲率Ｒは、従来のものと略同一（即ち、例えば、約２．５ｍｍ）であるから、図９に示される従来技術の装置にて問題点となっている、
・「回路パターンコーナー付近の、半導体素子や電極端子を搭載できる有効エリアが減少する」
ことは、生じ得ない。
【００３１】
実施の形態２．
図２において、本発明の実施の形態２に係る半導体装置の、（１）（コーナー部を中心とする）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図とを示す。実施の形態２に係る半導体装置は、実施の形態１に係る半導体装置と略同様である。よって、同一部位には同一符号を付して説明を略し、差異を中心に説明する。
【００３２】
図２に示す半導体装置では、回路パターン８のコーナー部の曲率Ｒが、実施の形態１（図１）より大きくされ、且つ、「セットパターン化」が施されている。
【００３３】
従って、実施の形態１と同等の効果が得られるばかりでなく、回路パターンコーナー部のセラミック基材への応力は、曲率が大きくなるため実施の形態１より更に低減する方向にある（図１０参照）。
【００３４】
実施の形態３．
図３において、本発明の実施の形態３に係る半導体装置の、（１）（コーナー部を中心とする）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図とを示す。更に、図４において、本発明の実施の形態３に係る半導体装置の一部切欠き縦断面図を示す。図４は、特に、コーナー部及び電極端子を中心に示す。実施の形態３に係る半導体装置は、実施の形態１若しくは実施の形態２に係る半導体装置と略同様である。よって、同一部位には同一符号を付して説明を略し、差異を中心に説明する。
【００３５】
図３及び図４を参照すると、実施の形態３に係る半導体装置は、回路パターン８若しくは裏面パターン１０をセラミック基材６に接合するロウ材３０を含む。このロウ材３０は、Ａｇ、Ｃｕ、Ｔｉ等の活性金属を成分とする。但し、回路パターン８とセラミック基材６との間には、ロウ材３０が配置されない未接合部分３２が存する。つまり、回路パターン８と裏面パターン１０とを重ね合わせてみて、裏面パターン１０よりも回路パターン８が外側に突出する（コーナー部における）部位に限り、回路パターン８とセラミック基材６との間にロウ材３０が配置されない。そのロウ材３０が配置されない部位が、未接合部分３２となる。
【００３６】
また、回路パターン８のコーナー部の曲率Ｒは、例えば、従来技術の図６や図７に示す装置の回路パターンコーナー部曲率と同一であるが、裏面パターン１０コーナー部の曲率Ｒは、例えば、図１、図２に示した実施の形態（実施の形態１、実施の形態２）より更に大きな値（例えば、１０ｍｍ程度）を有している。
【００３７】
従って、実施の形態３においては、「セットパターン化」と同様な効果が得られるばかりではなく、裏面パターン１０のコーナー部の曲率Ｒの更なる増大により、絶縁基板下はんだ歪の低減が得られる（図１０）。
【００３８】
また、回路パターン８のコーナー部に、図４に示すように電極端子２２を配置すれば、未接合部分３２を含む回路パターン８の可撓性により、熱サイクル時に電極端子２２や電極端子接合はんだ３４が受ける引張・圧縮応力が緩和され得る。更に、コーナー部は、ワイヤボンドの位置としても活用できることから、回路パターン８コーナー部の有効エリアが減少することはない。
【００３９】
【発明の効果】
以上、説明してきたように、回路パターンコーナー部の有効エリアを保ちつつ、回路パターンと裏面パターンとのコーナー部における「セットパターン化」を実現し、更に裏面パターンコーナー部の曲率Ｒを従来のものよりも数倍大きくした半導体装置においては、
（１）「セットパターン化」により、コーナー部の回路パターンエッジに発生するセラミック基材への応力が低減する、
（２）「セットパターン化」により、絶縁基板下のはんだ歪が低減する、
（３）回路パターンコーナー部の有効エリアが確保できる、
という極めて効率的な高信頼性の半導体装置が得られる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１に係る半導体装置の、（１）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図である。
【図２】 本発明の実施の形態２に係る半導体装置の、（１）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図である。
【図３】 本発明の実施の形態３に係る半導体装置の、（１）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図である。
【図４】 本発明の実施の形態３に係る半導体装置の、コーナー部及び電極端子近傍の拡大縦断面図である。
【図５】 従来技術に係る半導体装置の拡大縦断面図である。
【図６】 従来技術に係る半導体装置の、（１）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図である。
【図７】 従来技術に係る半導体装置の、（１）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図である。
【図８】 従来技術に係る半導体装置の、（１）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図である。
【図９】 従来技術に係る半導体装置の、（１）部分平面図と、（２）（１）の断面Ａ−Ａと断面Ｂ−Ｂとにおける拡大縦断面図である。
【図１０】 絶縁基板下はんだ歪に及ぼす裏面パターンコーナー部の曲率Ｒの依存度を示すグラフである。
【図１１】 裏面パターンコーナー部の曲率Ｒが２．５ｍｍ又は７ｍｍである場合の、ヒートサイクル回数に対する絶縁基板下コーナー部のはんだクラック長さを示すグラフである。
【図１２】 ＬｕとＬｐの関係と、パターンエッジ部の応力（比）を示すグラフである。
【図１３】 ＬｕとＬｐの関係と、絶縁基板下はんだ歪（比）を示すグラフである。
【符号の説明】
２ ヒートシンク、 ４ 絶縁基板、 ６ セラミック基材、 ８ 回路パターン、 １０ 裏面パターン、 １２ 半導体素子、 １４ 基板下はんだ、 １６ 半導体素子下はんだ、 １８ アルミワイヤ、 ２０ パッケージケース、 ２２ 電極端子、 ２４ 接着剤、 ２６ シリコンゲル、 ２８ モールド樹脂、 ３０ ロウ材、 ３２ 未接合部分、 ３４ 電極端子接合はんだ。
Claims (3)
- ヒートシンクと、絶縁基板とを含み、
絶縁基板は、セラミック基材、回路パターン及び裏面パターンとからなり、セラミック基材は、回路パターン及び裏面パターンと、活性金属接合若しくは直接接合され、
半導体素子が、半導体素子下はんだを介して回路パターンに接合され、
裏面パターンがヒートシンクに基板下はんだで接合されることにより、絶縁基板の全体がヒートシンクに固定される、
半導体装置において、
回路パターンのコーナー部と裏面パターンのコーナー部とがセットパターン化され、且つ、回路パターンのコーナー部以外の近辺と裏面パターンのコーナー部以外の近辺とが、オフセットパターン化され、
更に、
裏面パターンのコーナー部の曲率が回路パターンのコーナー部の曲率よりも大きくされたことを特徴とする、
半導体装置。 - ヒートシンクと、絶縁基板とを含み、
絶縁基板は、セラミック基材、回路パターン及び裏面パターンとからなり、セラミック基材は、回路パターン及び裏面パターンと、活性金属接合若しくは直接接合され、
半導体素子が、半導体素子下はんだを介して回路パターンに接合され、
裏面パターンがヒートシンクに基板下はんだで接合されることにより、絶縁基板の全体がヒートシンクに固定される、
半導体装置において、
回路パターンのコーナー部と裏面パターンのコーナー部とが、セットパターン化され、且つ、回路パターンのコーナー部以外の近辺と裏面パターンのコーナー部以外の近辺とが、オフセットパターン化され、
回路パターンのコーナー部の曲率が裏面パターンのコーナー部の曲率よりも小さいが、回路パターンのコーナー部の近傍では、回路パターン縁が近辺の直線部分よりも外側に突出していることを特徴とする、
半導体装置。 - ヒートシンクと、絶縁基板とを含み、
絶縁基板は、セラミック基材、回路パターン及び裏面パターンとからなり、セラミック基材は、回路パターン及び裏面パターンと、ロウ材を介して接合され、
半導体素子が、半導体素子下はんだを介して回路パターンに接合され、
裏面パターンがヒートシンクに基板下はんだで接合されることにより、絶縁基板の全体がヒートシンクに固定される、
半導体装置において、
回路パターンのコーナー部の曲率が裏面パターンのコーナー部の曲率よりも小さく、
回路パターンのコーナー部が裏面パターンのコーナー部よりも、セラミック基板に垂直に重ね合わせてみると外側に突出しており、
回路パターンのコーナー部以外の近辺と裏面パターンのコーナー部以外の近辺とが、オフセットパターン化され、
回路パターンのコーナー部の、裏面パターンのコーナー部よりも、上記の外側に突出している部位と、セラミック基材との狭間にはロウ材が介在せず、上記突出部位のみセラミック基材から離れており、
よって、回路パターンのコーナー部のロウ材によりセラミック基材に接合する部分と、裏面パターンのコーナー部とが、セットパターン化されていることを特徴とする、
半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003171664A JP3953442B2 (ja) | 2003-06-17 | 2003-06-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003171664A JP3953442B2 (ja) | 2003-06-17 | 2003-06-17 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005011862A JP2005011862A (ja) | 2005-01-13 |
| JP3953442B2 true JP3953442B2 (ja) | 2007-08-08 |
Family
ID=34096050
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003171664A Expired - Lifetime JP3953442B2 (ja) | 2003-06-17 | 2003-06-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3953442B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5163199B2 (ja) * | 2008-03-17 | 2013-03-13 | 三菱マテリアル株式会社 | ヒートシンク付パワーモジュール用基板及びヒートシンク付パワーモジュール |
| JP2010232545A (ja) * | 2009-03-27 | 2010-10-14 | Honda Motor Co Ltd | 半導体装置 |
| JP6395530B2 (ja) | 2014-09-11 | 2018-09-26 | 三菱電機株式会社 | 半導体装置 |
| JP7459539B2 (ja) | 2020-02-07 | 2024-04-02 | 富士電機株式会社 | 半導体装置 |
-
2003
- 2003-06-17 JP JP2003171664A patent/JP3953442B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2005011862A (ja) | 2005-01-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7456492B2 (en) | Semiconductor device having semiconductor element, insulation substrate and metal electrode | |
| JP5656907B2 (ja) | パワーモジュール | |
| JP2002203942A (ja) | パワー半導体モジュール | |
| TWI676255B (zh) | 半導體裝置 | |
| JP3094768B2 (ja) | 半導体装置 | |
| JP5845634B2 (ja) | 半導体装置 | |
| JP2003204020A (ja) | 半導体装置 | |
| JP3953442B2 (ja) | 半導体装置 | |
| JP4124040B2 (ja) | 半導体装置 | |
| JP6759784B2 (ja) | 半導体モジュール | |
| US6984883B2 (en) | Semiconductor power module | |
| JPH10144967A (ja) | 冷却用熱電素子モジュール | |
| JP4498966B2 (ja) | 金属−セラミックス接合基板 | |
| JP5601282B2 (ja) | 半導体装置 | |
| JP7396118B2 (ja) | 半導体モジュール | |
| JP5096812B2 (ja) | 複合リードフレームを用いた半導体装置 | |
| JP2016134547A (ja) | 半導体装置 | |
| JP5004837B2 (ja) | 構造体及び電子装置 | |
| JPH10284500A (ja) | 表面実装素子の電極構造 | |
| JP2003229531A (ja) | 混成集積回路装置およびその製造方法 | |
| JP2005150309A (ja) | 半導体装置 | |
| JPH05243462A (ja) | 半導体パッケージ | |
| JP2005056933A (ja) | 放熱部材、回路基板および半導体装置 | |
| JP4667723B2 (ja) | パワーモジュール用基板 | |
| JPH0234577A (ja) | セラミック−金属複合基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050722 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060207 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070417 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070424 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3953442 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100511 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110511 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120511 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130511 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140511 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |