JP6395530B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6395530B2 JP6395530B2 JP2014184786A JP2014184786A JP6395530B2 JP 6395530 B2 JP6395530 B2 JP 6395530B2 JP 2014184786 A JP2014184786 A JP 2014184786A JP 2014184786 A JP2014184786 A JP 2014184786A JP 6395530 B2 JP6395530 B2 JP 6395530B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating substrate
- semiconductor device
- pattern
- circuit pattern
- corner portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 83
- 239000000758 substrate Substances 0.000 claims description 86
- 239000000463 material Substances 0.000 claims description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 10
- 239000010949 copper Substances 0.000 claims description 10
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 claims description 7
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 6
- 238000005219 brazing Methods 0.000 claims description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical group [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 230000035882 stress Effects 0.000 description 19
- 230000008646 thermal stress Effects 0.000 description 9
- 230000000052 comparative effect Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000009826 distribution Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000017525 heat dissipation Effects 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000005452 bending Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000005304 joining Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49894—Materials of the insulating layers or coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Description
本発明は半導体装置に関し、特に絶縁基板を有する半導体装置に関する。
絶縁基板上に形成された回路パターンに半導体素子が配置された半導体装置の製造工程において、絶縁基板を放熱板に接合する工程がある。絶縁基板（セラミック板の両面に金属パターンが接合された部材）を、例えば放熱板にはんだ接合する際、はんだ接合時の熱応力により、絶縁基板に引張応力が発生し、絶縁基板にクラックが生じる問題があった。この熱応力は、絶縁基板の４隅のパターン端部に集中して発生する。
この熱応力に対する従来の対策事例として、前記金属パターンの表パターンと裏パターンをセットパターン化する技術が特許文献１において開示されている。
特許文献１における技術により、絶縁基板に発生する熱応力を低減することが可能である。しかしながら、製品の歩留まりを改善するためには、熱応力のさらなる低減が要求される。
本発明は以上のような課題を解決するためになされたものであり、絶縁基板に発生する熱応力をより低減してクラックの発生をより抑制した半導体装置の提供を目的とする。
本発明に係る半導体装置は、厚さ０．３２ｍｍ以下の絶縁基板と、絶縁基板の第１主面に接合され、第１主面との接合面とは反対側の面に半導体素子が接合される回路パターンと、絶縁基板の第２主面に接合された裏面パターンと、回路パターンに接合された半導体素子と、裏面パターンの第２主面の接合面とは反対側の面に接合された放熱板と、を備え、回路パターンのコーナー部の曲率半径が、裏面パターンのコーナー部の曲率半径よりも大きく、回路パターンのコーナー部は、裏面パターンのコーナー部よりも平面視で１ｍｍ以上内側にある。
本発明に係る半導体装置によれば、回路パターンのコーナー部の曲率半径を、裏面パターンのコーナー部の曲率半径よりも大きくし、コーナー部において、回路パターンを裏面パターンよりも平面視で１ｍｍ以上内側に設ける。この構成により、厚さ０．３２ｍｍ以下の絶縁基板のコーナー部に集中して発生する熱応力を、回路パターンと裏面パターンのオフセット長をゼロにした場合よりも低減することができる。これにより絶縁基板に発生するクラックをより抑制することができる。よって、製造工程での歩留が向上する。つまり、生産性が向上する。また、絶縁基板のクラック耐量が上がり、半導体装置の信頼性が向上する。
＜実施の形態１＞
図１は本実施の形態１に係る半導体装置の平面図である。また、図２は図１の領域Ｄを拡大した平面図である。
図１は本実施の形態１に係る半導体装置の平面図である。また、図２は図１の領域Ｄを拡大した平面図である。
図１に示すように、本実施の形態１における半導体装置は、放熱板１と、放熱板１上に配置された（換言すれば、裏面に放熱板１が配置された）絶縁基板２と、絶縁基板２上に配置された半導体素子（図示せず）を備える。放熱板１（ベース板とも呼ぶ）の素材は、例えば銅である。なお、放熱板１は、放熱性を満足するのであれば、銅に限らず、例えばアルミニウムでもよい。
絶縁基板２の表面（第１主面）には回路パターン３が形成されている。絶縁基板２の裏面（第２主面）には裏面パターン４（図８参照）が形成されている。絶縁基板２の素材は、例えば窒化アルミニウム（Ａｌ２Ｏ３）である。回路パターン３および裏面パターン４の素材は金属である。回路パターン３および裏面パターン４は、例えば銅からなるか、あるいは、銅を主材としてなる（即ち、銅を含む）。
回路パターン３および裏面パターン４は、絶縁基板２の第１、第２主面のそれぞれにロウ材により接合されている。
回路パターン３表面（即ち、第１主面との接合面とは反対側の面）には、図示しない半導体素子が接合されている。ここで、半導体素子は、シリコンカーバイド（ＳｉＣ）を含む半導体材料で形成された半導体素子である。裏面パターン４の絶縁基板２とは反対側の面と、放熱板１とは、はんだ接合されている。
本実施の形態１では、図２に示すように、回路パターン３のコーナー部３ａの曲率半径が、裏面パターン４のコーナー部４ａの曲率半径よりも大きいことを特徴とする。また、図２に示すように、回路パターン３のコーナー部３ａは裏面パターン４のコーナー部４ａよりも平面視で内側に形成されている。本実施の形態１の構成により、絶縁基板２の４隅のパターン端部に集中して発生する熱応力を低減することができる。
図３は、本実施の形態１における絶縁基板２を放熱板１に接合する際に絶縁基板２のコーナー部に発生する応力の分布を示す図である。コーナー部において、応力の大きさは１５０ＭＰａ程度であることがわかる。
本実施の形態１の半導体装置と応力の発生を比較するための比較例を図４に示す。図４に示す比較例は、本実施の形態１（図２）とは逆に、回路パターン３のコーナー部３ａの曲率半径が、裏面パターン４のコーナー部４ａの曲率半径よりも小さくなっている。図５は、比較例における絶縁基板２を放熱板１に接合する際に絶縁基板２のコーナー部に発生する応力の分布を示す図である。コーナー部において、応力の大きさは２００ＭＰａ程度であることがわかる。
図６は、本実施の形態１の絶縁基板２と、比較例の絶縁基板２に発生する応力の大きさの比較を示す図である。図６から、本実施の形態１の絶縁基板２において発生する応力の大きさが比較例よりも低減されていることがわかる。
図７は、本実施の形態１の絶縁基板２に発生する応力とオフセット長との関係を示す図である。図８は、図２の線分Ｃ−Ｃにおける断面図である。オフセット長とは、図８に示すように、コーナー部における回路パターン３の外郭から裏面パターン４の外郭までの距離を意味する。図７には、絶縁基板２の厚みを０．３２ｍｍと０．６３５ｍｍに設定した場合のそれぞれについて、点Ａ，Ｂにおいて発生する応力の大きさが示されている。なお、図７において、オフセット長を変化させる際は、回路パターン３の寸法を固定して、裏面パターン４およびはんだ５の寸法を変化させている。
図８から、オフセット長が０ｍｍ以上の範囲の全体的な傾向として、絶縁基板２の厚みを０．６３５ｍｍから０．３２ｍｍに薄くすると応力が小さくなる傾向が読み取れる。つまり、絶縁基板２の厚みがより薄い方がより短いオフセット長で応力を低減することができる。
また、絶縁基板２の厚みが０．３２ｍｍの場合に着目すると、オフセット長を１ｍｍにすれば（図７中のデータ点Ｆ）、オフセット長が０ｍｍの場合（図７中のデータ点Ｅ）よりも、点Ａ，Ｂの両方において応力を低減できることがわかる。さらに、図７中のデータ点Ｇに示すように、オフセット長を１ｍｍよりも長くすることにより、さらに応力を低減することができる。
なお、本実施の形態１において、回路パターン３および裏面パターン４は、アルミニウムからなるか、あるいは、アルミニウムを主材としてなる（即ち、アルミニウムを含む）としてもよい。また、本実施の形態１において、回路パターン３および裏面パターン４は、絶縁基板２とロウ接合されているとしたが、絶縁基板２と直接接合されていてもよい。また、本実施の形態１において、絶縁基板２は窒化アルミニウムであるとしたが、窒化シリコンであってもよい。
＜効果＞
本実施の形態１における半導体装置は、絶縁基板２と、絶縁基板２の第１主面に接合され、第１主面との接合面とは反対側の面に半導体素子が接合される回路パターン３と、絶縁基板２の第２主面に接合された裏面パターン４と、回路パターン３に接合された半導体素子と、裏面パターン４の第２主面との接合面とは反対側の面に接合された放熱板１と、を備え、回路パターン３のコーナー部３ａの曲率半径が、裏面パターン４のコーナー部４ａの曲率半径よりも大きく、回路パターン３のコーナー部３ａは、裏面パターン４のコーナー部４ａよりも平面視で内側にある。
本実施の形態１における半導体装置は、絶縁基板２と、絶縁基板２の第１主面に接合され、第１主面との接合面とは反対側の面に半導体素子が接合される回路パターン３と、絶縁基板２の第２主面に接合された裏面パターン４と、回路パターン３に接合された半導体素子と、裏面パターン４の第２主面との接合面とは反対側の面に接合された放熱板１と、を備え、回路パターン３のコーナー部３ａの曲率半径が、裏面パターン４のコーナー部４ａの曲率半径よりも大きく、回路パターン３のコーナー部３ａは、裏面パターン４のコーナー部４ａよりも平面視で内側にある。
従って、本実施の形態１の半導体装置によれば、回路パターン３のコーナー部３ａの曲率半径を、裏面パターン４のコーナー部４ａの曲率半径よりも大きくし、回路パターン３のコーナー部３ａを裏面パターン４のコーナー部４ａよりも平面視で内側に設ける。この構成により、絶縁基板２のコーナー部に集中して発生する熱応力を、回路パターン３と裏面パターン４のオフセット長をゼロにした場合よりも低減することができる。これにより絶縁基板２に発生するクラックをより抑制することができる。よって、製造工程での歩留が向上する。つまり、生産性が向上する。また、絶縁基板２のクラック耐量が上がり、半導体装置の信頼性が向上する。
また、本実施の形態１における半導体装置において、回路パターン３および裏面パターン４は銅を含む。従って、回路パターン３および裏面パターン４の素材として導電性に優れた銅を用いることで、導電性と組み立て性を両立させた半導体装置を得ることが可能である。
また、本実施の形態１における半導体装置において、回路パターン３および裏面パターン４はアルミニウムを含んでもよい。従って、回路パターン３および裏面パターン４の素材として、導電性に優れ、ボンディング可能で、比較的安価な素材であるアルミニウムを用いることで、より低コストで半導体装置を製造することが可能である。
また、本実施の形態１における半導体装置において、回路パターン３および裏面パターン４は、絶縁基板２とロウ材により接合されている。従って、ロウ材により接合することによって、接合部の不良を低減させることが可能である。
また、本実施の形態１における半導体装置において、回路パターン３および裏面パターン４は、直接接合されていてもよい。従って、直接接合することによって、製造コストをより低減することが可能である。
また、本実施の形態１における半導体装置において、絶縁基板２は窒化アルミニウムからなる。従って、絶縁基板２を窒化アルミニウムにすることにより、放熱性を向上させることが可能である。
また、本実施の形態１における半導体装置において、絶縁基板２は窒化シリコンからなってもよい。従って、絶縁基板２を窒化シリコンにすることにより、絶縁基板２の放熱性および抗折強度を向上させることが可能である。これにより、絶縁基板２のクラック耐性を向上させることが可能である。
また、本実施の形態１における半導体装置において、半導体素子はシリコンカーバイド半導体素子である。従って、半導体素子の高温動作が可能となり、半導体装置の使用温度範囲が広くなる。
＜実施の形態２＞
図９は、図１を本実施の形態２の半導体装置とした場合に図１の領域Ｄを拡大した平面図である。本実施の形態２では、実施の形態１（図２）とは回路パターン３のコーナー部３ａの形状が異なる。その他の構成は実施の形態１と同じため、説明を省略する。
図９は、図１を本実施の形態２の半導体装置とした場合に図１の領域Ｄを拡大した平面図である。本実施の形態２では、実施の形態１（図２）とは回路パターン３のコーナー部３ａの形状が異なる。その他の構成は実施の形態１と同じため、説明を省略する。
図９に示すように、本実施の形態２の回路パターン３のコーナー部３ａは、折れ線状に形成されている。本実施の形態２では、回路パターン３のコーナー部３ａは、隅切りされた形状となっている。
なお、実施の形態１と同様、回路パターン３は裏面パターン４よりも平面視で内側に形成されている。
図１０は、本実施の形態２の回路パターン３のコーナー部３ａの別の例を示す図である。図１０においても、回路パターン３のコーナー部３ａは、折れ線状に形成されている。
＜効果＞
本実施の形態２における半導体装置は、絶縁基板２と、絶縁基板２の第１主面に接合され、第１主面との接合面とは反対側の面に半導体素子が接合される回路パターン３と、絶縁基板２の第２主面に接合された裏面パターン４と、回路パターン３に接合された半導体素子と、裏面パターン４の第２主面との接合面とは反対側の面に接合された放熱板１と、を備え、回路パターン３のコーナー部３ａは折れ線状に形成され、回路パターン３のコーナー部３ａは、裏面パターン４のコーナー部４ａよりも平面視で内側にある。
本実施の形態２における半導体装置は、絶縁基板２と、絶縁基板２の第１主面に接合され、第１主面との接合面とは反対側の面に半導体素子が接合される回路パターン３と、絶縁基板２の第２主面に接合された裏面パターン４と、回路パターン３に接合された半導体素子と、裏面パターン４の第２主面との接合面とは反対側の面に接合された放熱板１と、を備え、回路パターン３のコーナー部３ａは折れ線状に形成され、回路パターン３のコーナー部３ａは、裏面パターン４のコーナー部４ａよりも平面視で内側にある。
従って、回路パターン３のコーナー部３ａを折れ線状に形成することにより、回路パターン３の設計の自由度が向上し、絶縁基板２の面積を縮小することが可能である。よって、半導体装置の小型化が可能である。また、回路パターン３のコーナー部３ａを裏面パターン４のコーナー部４ａよりも平面視で内側に形成することにより、絶縁基板２に発生するクラックを抑制することができる。よって、製造工程での歩留が向上する。つまり、生産性が向上する。また、絶縁基板２のクラック耐量があがり、信頼性が向上する。
また、本実施の形態２における半導体装置において、回路パターン３および裏面パターン４は銅を含む。従って、回路パターン３および裏面パターン４の素材として導電性に優れた銅を用いることで、導電性と組み立て性を両立させた半導体装置を得ることが可能である。
また、本実施の形態２における半導体装置において、回路パターン３および裏面パターン４はアルミニウムを含んでもよい。従って、回路パターン３および裏面パターン４の素材として、導電性に優れ、ボンディング可能で、比較的安価な素材であるアルミニウムを用いることで、より低コストで半導体装置を製造することが可能である。
また、本実施の形態２における半導体装置において、回路パターン３および裏面パターン４は、絶縁基板２とロウ材により接合されている。従って、ロウ材により接合することによって、接合部の不良を低減させることが可能である。
また、本実施の形態２における半導体装置において、回路パターン３および裏面パターン４は、直接接合されていてもよい。従って、直接接合することによって、製造コストをより低減することが可能である。
また、本実施の形態２における半導体装置において、絶縁基板２は窒化アルミニウムからなる。従って、絶縁基板２を窒化アルミニウムにすることにより、放熱性を向上させることが可能である。
また、本実施の形態２における半導体装置において、絶縁基板２は窒化シリコンからなってもよい。従って、絶縁基板２を窒化シリコンにすることにより、絶縁基板２の放熱性および抗折強度を向上させることが可能である。これにより、絶縁基板２のクラック耐性を向上させることが可能である。
また、本実施の形態２における半導体装置において、半導体素子はシリコンカーバイド半導体素子である。従って、半導体素子の高温動作が可能となり、半導体装置の使用温度範囲が広くなる。
＜実施の形態３＞
図１１は、図１を本実施の形態３の半導体装置とした場合に図１の領域Ｄを拡大した平面図である。本実施の形態３では、実施の形態１（図２）とは絶縁基板２のコーナー部２ａの形状が異なる。その他の構成は実施の形態１と同じため、説明を省略する。
図１１は、図１を本実施の形態３の半導体装置とした場合に図１の領域Ｄを拡大した平面図である。本実施の形態３では、実施の形態１（図２）とは絶縁基板２のコーナー部２ａの形状が異なる。その他の構成は実施の形態１と同じため、説明を省略する。
図１１に示すように、本実施の形態３の絶縁基板２のコーナー部２ａは、隅切りされた形状となっている。
従って、絶縁基板２のコーナー部２ａを隅切りすることにより、絶縁基板２の面積を縮小することができる。よって、実施の形態１で述べた効果に加えて、半導体装置の小型化が可能である。
＜実施の形態４＞
図１２は、図１を本実施の形態４の半導体装置とした場合に図１の領域Ｄを拡大した平面図である。本実施の形態４では、実施の形態１（図２）とは絶縁基板２のコーナー部２ａの形状が異なる。その他の構成は実施の形態１と同じため、説明を省略する。
図１２は、図１を本実施の形態４の半導体装置とした場合に図１の領域Ｄを拡大した平面図である。本実施の形態４では、実施の形態１（図２）とは絶縁基板２のコーナー部２ａの形状が異なる。その他の構成は実施の形態１と同じため、説明を省略する。
図１２に示すように、本実施の形態４の絶縁基板２のコーナー部２ａの輪郭は曲線状である。
従って、絶縁基板２のコーナー部２ａの輪郭を曲線状にすることによって、実施の形態１で述べた応力を低減する効果をより向上させることができる。よって、絶縁基板２のクラック耐量がより上がり、半導体装置の信頼性がより向上する。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。
１ 放熱板、２ 絶縁基板、２ａ，３ａ，４ａ コーナー部、３ 回路パターン、４ 裏面パターン、５ はんだ。
Claims (10)
- 厚さ０．３２ｍｍ以下の絶縁基板と、
前記絶縁基板の第１主面に接合され、当該第１主面との接合面とは反対側の面に半導体素子が接合される回路パターンと、
前記絶縁基板の第２主面に接合された裏面パターンと、
前記裏面パターンの前記第２主面との接合面とは反対側の面に接合された放熱板と、
を備え、
前記回路パターンのコーナー部の曲率半径が、前記裏面パターンのコーナー部の曲率半径よりも大きく、
前記回路パターンのコーナー部は、前記裏面パターンのコーナー部よりも平面視で１ｍｍ以上内側にある、
半導体装置。 - 前記絶縁基板のコーナー部は隅切りされている、
請求項１に記載の半導体装置。 - 前記絶縁基板のコーナー部の輪郭は曲線状である、
請求項１に記載の半導体装置。 - 前記回路パターンおよび前記裏面パターンは銅を含む、
請求項１から請求項３のいずれか一項に記載の半導体装置。 - 前記回路パターンおよび前記裏面パターンはアルミニウムを含む、
請求項１から請求項３のいずれか一項に記載の半導体装置。 - 前記回路パターンおよび前記裏面パターンは、前記絶縁基板とロウ材により接合されている、
請求項１から請求項５のいずれか一項に記載の半導体装置。 - 前記回路パターンおよび前記裏面パターンは、前記絶縁基板と直接接合されている、
請求項１から請求項５のいずれか一項に記載の半導体装置。 - 前記絶縁基板は窒化アルミニウムからなる、
請求項１から請求項７のいずれか一項に記載の半導体装置。 - 前記絶縁基板は窒化シリコンからなる、
請求項１から請求項７のいずれか一項に記載の半導体装置。 - 前記半導体素子はシリコンカーバイド半導体素子である、
請求項１から請求項９のいずれか一項に記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014184786A JP6395530B2 (ja) | 2014-09-11 | 2014-09-11 | 半導体装置 |
| US14/726,006 US9449910B2 (en) | 2014-09-11 | 2015-05-29 | Stress relief layout for high power semiconductor package |
| DE102015216962.6A DE102015216962B4 (de) | 2014-09-11 | 2015-09-04 | Halbleitervorrichtung |
| CN201510579330.5A CN105428333B (zh) | 2014-09-11 | 2015-09-11 | 半导体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014184786A JP6395530B2 (ja) | 2014-09-11 | 2014-09-11 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016058595A JP2016058595A (ja) | 2016-04-21 |
| JP6395530B2 true JP6395530B2 (ja) | 2018-09-26 |
Family
ID=55406268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014184786A Active JP6395530B2 (ja) | 2014-09-11 | 2014-09-11 | 半導体装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9449910B2 (ja) |
| JP (1) | JP6395530B2 (ja) |
| CN (1) | CN105428333B (ja) |
| DE (1) | DE102015216962B4 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB201701173D0 (en) * | 2017-01-24 | 2017-03-08 | Element Six Tech Ltd | Synthetic diamond plates |
| JP7017341B2 (ja) * | 2017-08-29 | 2022-02-08 | 京セラ株式会社 | 半導体パッケージおよび半導体装置 |
| JP7459539B2 (ja) | 2020-02-07 | 2024-04-02 | 富士電機株式会社 | 半導体装置 |
| JP7052935B1 (ja) * | 2020-06-26 | 2022-04-12 | 住友ベークライト株式会社 | 回路基板 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5403651A (en) * | 1991-10-14 | 1995-04-04 | Fuji Electric Co., Ltd. | Insulating substrate for mounting semiconductor devices |
| JP2725954B2 (ja) | 1992-07-21 | 1998-03-11 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| DE19615481C5 (de) | 1996-04-03 | 2013-03-14 | Curamik Electronics Gmbh | Gewölbtes Metall-Keramik-Substrat |
| JPH10189845A (ja) * | 1996-12-25 | 1998-07-21 | Denso Corp | 半導体素子の放熱装置 |
| JP2003100965A (ja) * | 2001-09-20 | 2003-04-04 | Denki Kagaku Kogyo Kk | 回路基板の信頼性評価方法及び回路基板 |
| JP4656126B2 (ja) * | 2002-08-13 | 2011-03-23 | 富士電機システムズ株式会社 | 半導体装置 |
| US6844621B2 (en) | 2002-08-13 | 2005-01-18 | Fuji Electric Co., Ltd. | Semiconductor device and method of relaxing thermal stress |
| JP3953442B2 (ja) * | 2003-06-17 | 2007-08-08 | 三菱電機株式会社 | 半導体装置 |
| JP4945319B2 (ja) * | 2007-05-25 | 2012-06-06 | 昭和電工株式会社 | 半導体装置 |
| JP5056325B2 (ja) * | 2007-10-04 | 2012-10-24 | 富士電機株式会社 | 半導体装置の製造方法および半田ペースト塗布用のメタルマスク |
| DE102010030317B4 (de) | 2010-06-21 | 2016-09-01 | Infineon Technologies Ag | Schaltungsanordnung mit Shuntwiderstand |
| JPWO2012157583A1 (ja) * | 2011-05-13 | 2014-07-31 | 富士電機株式会社 | 半導体装置とその製造方法 |
| JP5729468B2 (ja) * | 2011-05-13 | 2015-06-03 | 富士電機株式会社 | 半導体装置 |
| JP2013012687A (ja) * | 2011-06-30 | 2013-01-17 | Kyocera Corp | セラミック回路基板およびそれを用いた電子装置 |
| US8546906B2 (en) * | 2011-07-19 | 2013-10-01 | The United States Of America As Represented By The Secretary Of The Army | System and method for packaging of high-voltage semiconductor devices |
| JP5588956B2 (ja) * | 2011-11-30 | 2014-09-10 | 株式会社 日立パワーデバイス | パワー半導体装置 |
| JP2015119116A (ja) * | 2013-12-19 | 2015-06-25 | 株式会社東芝 | 半導体装置 |
-
2014
- 2014-09-11 JP JP2014184786A patent/JP6395530B2/ja active Active
-
2015
- 2015-05-29 US US14/726,006 patent/US9449910B2/en active Active
- 2015-09-04 DE DE102015216962.6A patent/DE102015216962B4/de active Active
- 2015-09-11 CN CN201510579330.5A patent/CN105428333B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| DE102015216962B4 (de) | 2022-06-30 |
| US9449910B2 (en) | 2016-09-20 |
| DE102015216962A1 (de) | 2016-03-17 |
| US20160079152A1 (en) | 2016-03-17 |
| CN105428333A (zh) | 2016-03-23 |
| JP2016058595A (ja) | 2016-04-21 |
| CN105428333B (zh) | 2018-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4867793B2 (ja) | 半導体装置 | |
| JP6395530B2 (ja) | 半導体装置 | |
| JP2008294280A (ja) | 半導体装置 | |
| JP6385234B2 (ja) | 半導体装置 | |
| JP2008270609A (ja) | 電子部品の放熱装置 | |
| US20190271510A1 (en) | Manufacturing method of vapor chamber | |
| JP5124396B2 (ja) | 放熱基板ユニット | |
| JP5665355B2 (ja) | セラミック部材とフィン付き放熱部材との接合体の製造方法 | |
| JP6278516B2 (ja) | パワーモジュール用基板 | |
| JP2019016686A (ja) | 半導体モジュール | |
| JP2005039081A (ja) | 半導体モジュールの放熱板 | |
| JP4498966B2 (ja) | 金属−セラミックス接合基板 | |
| JP6050140B2 (ja) | 絶縁基板 | |
| JP2011018807A (ja) | パワーモジュール | |
| JP2017073406A (ja) | 電極リードおよび半導体装置 | |
| JP6422726B2 (ja) | 回路基板付きヒートシンク及びその製造方法 | |
| JP2008159946A (ja) | 半導体モジュールの冷却装置およびその製造方法 | |
| JP2017183533A (ja) | 回路基板付きヒートシンク及びその製造方法 | |
| JP6805743B2 (ja) | 絶縁基板 | |
| JP2019047094A (ja) | 半導体装置 | |
| JP5263326B2 (ja) | 接合構造 | |
| US11552446B2 (en) | Cooling device for cooling an electrical component and method for producing a cooling device | |
| JP5319463B2 (ja) | 位置決め性を向上した窒化珪素基板、およびそれを用いた半導体装置 | |
| JP2007095942A (ja) | 接合構造 | |
| JP2007250658A (ja) | 放熱板及びこの放熱板を備えた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161115 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170817 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171003 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180206 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180319 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180731 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180828 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6395530 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |