JP2015119116A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2015119116A
JP2015119116A JP2013263093A JP2013263093A JP2015119116A JP 2015119116 A JP2015119116 A JP 2015119116A JP 2013263093 A JP2013263093 A JP 2013263093A JP 2013263093 A JP2013263093 A JP 2013263093A JP 2015119116 A JP2015119116 A JP 2015119116A
Authority
JP
Japan
Prior art keywords
metal pattern
semiconductor device
solder
semiconductor chip
ceramic substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013263093A
Other languages
English (en)
Inventor
勝祐 安井
Katsuhiro Yasui
勝祐 安井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2013263093A priority Critical patent/JP2015119116A/ja
Priority to CN201410302822.5A priority patent/CN104733404A/zh
Priority to US14/326,925 priority patent/US20150179540A1/en
Publication of JP2015119116A publication Critical patent/JP2015119116A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】本発明が解決しようとする課題は、放熱性の悪化を抑制することが可能な半導体装置を提供することである。【解決手段】実施形態の半導体装置は、基板と、前記基板の一方の面に設けられた半導体チップと、前記一方の面に対向する他方の面の中央に設けられ、第１の角部を有する第１金属パターンと、前記第１の角部よりも小さな角度である第２角部を有し、前記他方の面において前記第１金属パターンと隔離して設けられた第２金属パターンと、前記はんだに接続された熱伝導材と、を有する。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
例えば、ディスクリート半導体素子等の半導体チップが回路基板の一方の面に接続され
、回路基板の他方の面には、はんだを介して放熱板等が接続される。そして、放熱板の一
部を露出するように、半導体チップ、回路基板及び放熱板は樹脂等で封止され、半導体装
置となる。
半導体装置を使用した際、半導体素子からは熱が発生する。その熱は、放熱板等から放
出されるが、複数回の加熱と冷却により、例えば、はんだと放熱板の接合性が全体的に劣
化する可能性がある。はんだと放熱板の接合性の劣化は、半導体装置の放熱性悪化を引き
起こす。すなわち、はんだと放熱板の接合性の劣化は、半導体装置の破壊を引き起こす可
能性を有する。
特開２００７−８８２７２号公報
本発明が解決しようとする課題は、放熱性の悪化を抑制することが可能な半導体装置を
提供することである。
実施形態の半導体装置は、基板と、前記基板の一方の面に設けられた半導体チップと、
前記一方の面に対向する他方の面の中央に設けられ、第１の角部を有する第１金属パター
ンと、前記第１の角部よりも小さな角度である第２角部を有し、前記他方の面において前
記第１金属パターンと隔離して設けられた第２金属パターンと、前記はんだに接続された
熱伝導材と、を有する。
本実施形態に係る回路基板３０の構造を示す鳥瞰図。 図１のＡ方向から見た回路基板３０の平面図。 本実施形態に係る半導体装置１０の断面構造を示す断面図。 比較例に係る回路基板４０の構造を示す鳥瞰図。 図４のＢ方向から見た回路基板４０の平面図。
以下、本発明の実施形態について、図面を参照しながら説明する。この説明に際し、全
図にわたり、共通する部分には共通する符号を付す。図面の寸法比率は、図示の比率に限
定されるものではない。また、本実施形態は本発明を限定するものではない。
本発明の実施形態に係る半導体装置１０の構造について、図１、図２及び図３を参照し
ながら説明する。図１は本実施形態に係る回路基板３０の構造を示す鳥瞰図、図２は図１
のＡ方向から見た回路基板３０の平面図、図３は本実施形態に係る半導体装置１０の断面
構造を示す断面図を示している。
回路基板３０はセラミック基板（基板）３１、表面金属パターン３２、第１金属パター
ン３３、及び第２金属パターン３４を有する。セラミック基板３１は、板状であり、例え
ば矩形である一方の面（表面）と、表面に対向する他方の面（裏面）を有する。また、セ
ラミック基板３１は例えばアルミナにより構成されるが、特に限定はされない。セラミッ
ク基板３１の表面には表面金属パターン３１が設けられる。表面金属パターン３１は半導
体チップ１１が接続されるための部分と、外部接続電極１４が接続されるための部分に分
かれている。なお、図１において、半導体チップ１１が接続されるための部分は１か所、
外部接続電極１４が接続されるための部分は２か所設けられているが、あくまで一例であ
り、複数設けられていても構わない。また、外部接続電極１４が接続されるための部分は
設けられていなくても実施は可能である。
セラミック基板３１の裏面には第１金属パターン３３と第２金属パターン３４が設けら
れる。ここで、図２に示すように、第１金属パターン３３はセラミック基板３１の裏面の
中央部に設けられ、第２金属パターン３４はセラミック基板３１の裏面の角部に設けられ
る。また、第１金属パターン３３と第２金属パターン３４は離間して設けられている。
半導体装置１０は半導体チップ１１、マウントはんだ１２、ボンディングワイヤ１３、
外部接続電極１４、裏面はんだ１５、放熱板（熱伝導材）１６、樹脂１７、及び回路基板
３０を有する。半導体チップ１１は例えばＭＯＳＦＥＴ（Metal Oxide Semiconductor Fi
eld Effect Transistor）から構成される縦型パワー半導体素子であり、半導体チップ１
１の一方の面にはソース電極、他方の面にはドレイン電極が露出される（図示せず）。ま
た、半導体チップ１１の表面にはゲート電極に接続された電極も露出している（図示せず
）。半導体チップ１１は、ＭＯＳＦＥＴ以外でも実施可能であり、例えば、絶縁ゲートバ
イポーラトランジスタ（Insulated Gate Bipolar Transistor；ＩＧＢＴ）やダイオード
等でも良い。
セラミック基板３１の表面に設けられた表面金属パターン３２上に、半導体チップ１１
がマウントはんだ１２を介して固定される。例えば、半導体チップ１１の他方の面に露出
したドレイン電極が、マウントはんだ１２を用いたはんだ付けにより、表面金属パターン
３２と接続される。半導体チップ１１の一方の面に露出したソース電極とゲート電極は、
ボンディングワイヤ１３により、半導体チップ１１が接続されていない表面金属パターン
３２にそれぞれ電気的に接続される。
また、半導体チップ１１が接続されていない表面金属パターン３２上には、外部接続電
極１４がマウントはんだ１２を介して固定される。外部接続電極１４は、例えば、縦方向
に長い銅板を有する。上述したように、表面金属パターン３２は半導体チップ１１のソー
ス電極及びゲート電極と電気的に接続されているので、ソース電極と同電位の外部接続電
極１４と、ゲート電極と同電位の外部接続電極１４が設けられる。
セラミック基板３１の裏面に設けられた第１金属パターン３３及び第２金属パターン３
４は、裏面はんだ１５を介して放熱板１６に接続される。放熱板１６において裏面はんだ
１５が接続されていない面と、外部接続電極１４の一部が露出するように、半導体チップ
１１、マウントはんだ１２、ボンディングワイヤ１３、外部接続電極１４、裏面はんだ１
５、及び放熱板１６は樹脂１７により封止される。
半導体装置１０は以上のような構成を有する。
なお、外部接続電極１４、表面金属パターン３２、第１金属パターン３３、及び第２金
属パターン３４は例えば銅により構成される。また、ボンディングワイヤ１３は例えばア
ルミにより構成され、放熱板１６は例えば合金で構成される。しかしながら、それらはあ
くまで一例であり、その他の金属や導電性材料でも実施は可能である。
本実施形態の半導体装置１０の効果について、比較例を参照して説明する。図４は比較
例に係る回路基板４０の構造を示す鳥瞰図、図５は図４のＢ方向から見た回路基板４０の
平面図を示している。
比較例に係る回路基板４０と本実施形態の回路基板３０とが異なる点は、セラミック基
板３１の裏面に設けられた金属パターンが複数に分かれていない点である。すなわち、回
路基板４０は第１金属パターン３３及び第２金属パターン３４を有しておらず、図５に示
すように、セラミック基板３１の裏面ほぼ全面に設けられた全面はんだ４１を有する。そ
の他の構成については回路基板３０と同様であるので省略する。
本実施形態に係る半導体装置１０とほぼ同様の構造を有する半導体装置において、回路
基板４０を用いた場合の問題点について説明する。回路基板４０を有する半導体装置が加
熱と冷却を繰り返す環境（例えば、半導体チップ１１のオン状態とオフ状態）に置かれた
場合、全面はんだ４１に対して、放熱板１６とセラミック基板３１との熱膨張率の差に起
因する応力が掛かる。この応力は全面はんだ４１にクラック形成をもたらす。
特に、応力は角度がほぼ９０°である全面はんだ４１の角部（Ｒ０）に集中するため、
クラックは全面はんだ４１の角部から発生しやすい。全面はんだ４１の角部から発生した
クラックは全面はんだ４１の全体に広がり、セラミック基板３１と放熱板１６との機械的
または熱的接合性が悪化させる。セラミック基板３１と放熱板１６との熱的接合性が悪化
すると、半導体装置１０使用時において半導体チップ１１から発生する熱の放熱性が低下
する。その結果、半導体装置１０内の一部に急激な温度上昇が生じ、半導体装置１０が破
壊される可能性がある。
本実施形態に係る半導体装置１０の場合、角度が９０°より大きい（鈍角）角部（第１
の角部Ｒ１）を有する第１金属パターン３３と、角度が９０°または鋭角である角部（第
２の角部Ｒ２）を有する第２金属パターン３４とを有するセラミック基板３１が用いられ
ている。そのため、半導体装置１０が加熱と冷却を繰り返した場合に、セラミック基板３
１と放熱板１６との間に生じる応力は第２金属パターン３４の第２角部Ｒ２に集中しやす
い。一方で、第１金属パターン３３の第１の角部Ｒ１は鈍角であるため、第２金属パター
ン３４よりも応力集中が緩和される。
比較例に係る回路基板４０に設けられた全面はんだ４１と同様に、第２金属パターン３
４の第２角部Ｒ２は、応力に起因するクラックが生じやすい。しかしながら、第１金属パ
ターン３３と第２金属パターン３４とは隔離されているため、第２角部Ｒ２から第２金属
パターン３４内に広がるクラックは、第２金属パターン３４内のみに留まる。すなわち、
第２金属パターン３４は応力により生じるクラックによって、セラミック基板３１との接
合性が悪化するが、第１金属パターン３３の接合性悪化は抑制することができる。セラミ
ック基板３１の裏面中心部に設けられた第１金属パターン３３は、第２金属パターン３４
よりも、セラミック基板３１と放熱板１６との接合面積を確保できるため、結果として、
半導体装置１０の放熱性を維持することが可能となる。よって、半導体装置１０は半導体
チップ１１から生じる熱の放熱性を維持でき、半導体装置１０の破壊を抑制することが可
能となる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様
々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、
置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に
含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるもので
ある。
１０…半導体装置、１１…半導体チップ、１２…マウントはんだ、１３…ボンディングワ
イヤ、１４…外部接続電極、１５…裏面はんだ、１６…放熱板（熱伝導材）、１７…樹脂
、３０，４０…回路基板、３１…セラミック基板（基板）、３２…表面金属パターン、３
３…第２金属パターン、３４…第３金属パターン、４１…全面はんだ、Ｒ１…第１の角部
、Ｒ２…第２の角部

Claims (3)

  1. 基板と、
    前記基板の一方の面に設けられた半導体チップと、
    前記一方の面に対向する他方の面の中央に設けられ、第１の角部を有する第１金属パタ
    ーンと、
    前記第１の角部よりも小さな角度である第２角部を有し、前記他方の面において前記第
    １金属パターンと隔離して設けられた第２金属パターンと、
    前記はんだに接続された熱伝導材と、
    を有する半導体装置。
  2. 前記第１角部の角度が鈍角である請求項１に記載の半導体装置。
  3. 前記第２角部の角度が鋭角である請求項１または２に記載の半導体装置。
JP2013263093A 2013-12-19 2013-12-19 半導体装置 Pending JP2015119116A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013263093A JP2015119116A (ja) 2013-12-19 2013-12-19 半導体装置
CN201410302822.5A CN104733404A (zh) 2013-12-19 2014-06-30 半导体装置
US14/326,925 US20150179540A1 (en) 2013-12-19 2014-07-09 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013263093A JP2015119116A (ja) 2013-12-19 2013-12-19 半導体装置

Publications (1)

Publication Number Publication Date
JP2015119116A true JP2015119116A (ja) 2015-06-25

Family

ID=53400861

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013263093A Pending JP2015119116A (ja) 2013-12-19 2013-12-19 半導体装置

Country Status (3)

Country Link
US (1) US20150179540A1 (ja)
JP (1) JP2015119116A (ja)
CN (1) CN104733404A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6395530B2 (ja) * 2014-09-11 2018-09-26 三菱電機株式会社 半導体装置
JP7296882B2 (ja) 2016-11-23 2023-06-23 ウェイブ ライフ サイエンシズ リミテッド ホスホラミダイト及びオリゴヌクレオチド合成のための組成物及び方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4722514B2 (ja) * 2005-03-16 2011-07-13 三菱電機株式会社 半導体装置および該半導体装置用絶縁基板
JP4945319B2 (ja) * 2007-05-25 2012-06-06 昭和電工株式会社 半導体装置
JP2010232545A (ja) * 2009-03-27 2010-10-14 Honda Motor Co Ltd 半導体装置

Also Published As

Publication number Publication date
US20150179540A1 (en) 2015-06-25
CN104733404A (zh) 2015-06-24

Similar Documents

Publication Publication Date Title
JP6520437B2 (ja) 半導体装置
JP5900620B2 (ja) 半導体装置
WO2015064232A1 (ja) 半導体モジュール
US20150214138A1 (en) Semiconductor device
US9711429B2 (en) Semiconductor device having a substrate housed in the housing opening portion
JP6341822B2 (ja) 半導体装置
JP6862896B2 (ja) 半導体装置及び半導体装置の製造方法
JP2011054732A (ja) 半導体モジュール
JP6391527B2 (ja) パワー半導体モジュール
WO2013172183A1 (ja) パワーモジュール
KR101946467B1 (ko) 반도체 장치의 방열구조
JP2016072354A (ja) パワーモジュール
JP2008235576A (ja) 電子部品の放熱構造及び半導体装置
JP2012064855A (ja) 半導体装置
KR20170024254A (ko) 파워 반도체 모듈 및 이의 제조 방법
JP7170614B2 (ja) 半導体装置
JP2015119116A (ja) 半導体装置
JP2013026296A (ja) パワーモジュール
JP6684996B2 (ja) 半導体装置
US20140138839A1 (en) Power semiconductor module
JP5626087B2 (ja) 半導体装置
CN106252307B (zh) 半导体装置
JP2017073406A (ja) 電極リードおよび半導体装置
JP6252412B2 (ja) 半導体装置
JP7050487B2 (ja) 電子デバイス