JP4656126B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4656126B2 JP4656126B2 JP2007292988A JP2007292988A JP4656126B2 JP 4656126 B2 JP4656126 B2 JP 4656126B2 JP 2007292988 A JP2007292988 A JP 2007292988A JP 2007292988 A JP2007292988 A JP 2007292988A JP 4656126 B2 JP4656126 B2 JP 4656126B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- conductor pattern
- substrate
- solder
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15158—Shape the die mounting substrate being other than a cuboid
- H01L2924/15162—Top view
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structure Of Printed Boards (AREA)
Description
ここで、絶縁基板2は、方形状のセラミック基板10のおもて,うら両面に直接接合法(Direct Bonding)、あるいは活性金属接合法(Active Metal Bonding)など手法によって、銅あるいはアルミニウム箔の導体パターン11,12を接合した構造である。絶縁基板2のおもて面側の導体パターン11を回路パターンとしてシリコンチップ3をはんだマウント、うら面側の導体パターン12と金属ベース1との間をはんだ付けして伝熱的に接合している。なお、13ははんだ接合部のはんだ層を示す(例えば、特許文献1参照)。
また、後述するように、はんだ接合部に加わる熱ストレスによってはんだ接合部に生じた亀裂を成長し難くするために、絶縁基板にマウントする発熱部品であるIGBTの配置を工夫することが知られている(例えば、特許文献2参照)。
すなわち、図12で表すように被接合材A(熱膨張係数αA )とB(熱膨張係数αB )との間をはんだ接合すると、被接合材A,Bの熱膨張係数差により発生する熱応力によりはんだ層にはせん断歪みが発生する。そして、このせん断歪みが塑性領域に達するとはんだが塑性変形を繰り返し、ある時点ではんだ亀裂Cが発生し、さらに発生したはんだ亀裂Cが次第に成長するようになる。
この場合に、図11に示したモジュール組立構造においては、金属ベース1にはんだ接合した絶縁基板2の外形が方形状であることから、温度サイクルなどによりはんだ接合部に加わる熱ストレスは、図13で表すように熱膨張,収縮量が最も大きくなる絶縁基板2の四隅コーナー部に集中する。
しかも、セラミックの絶縁基板2を採用して組立てた半導体装置では、絶縁基板2と金属ベース1との間の熱膨張係数差がシリコンチップ3と絶縁基板2との間の熱膨張係数差に比べた大きく、かつ絶縁基板2と金属ベース1との間のはんだ接合部は絶縁基板2とシリコンチップ3との間のはんだ接合部と比べて接合面積も大である。これにより、温度サイクルの繰り返しによって絶縁基板2と金属ベース1との間のはんだ接合部に発生する歪み量が大きくなる。このために、はんだ接合部にはんだ亀裂Cが発生するまでの時間(温度サイクル数)が短く、かつはんだ亀裂Cの進展速度も早まる。
一方、窒化アルミニウムなどのセラミック基板を用いた半導体モジュールにおいて、金属ベース1に銅(熱膨張係数16.5 ppm/K)よりも低熱膨張率の材料を用い、絶縁基板2と金属ベース1との熱膨張係数差を小さくしてはんだ接合部に加わる熱応力の緩和を図ることが従来から実施されている。具体的には、金属ベース1にアルミニウムと炭化珪素の複合材料(熱膨張係数7 ppm/K),銅とモリブデンとの複合材料(熱膨張係数7〜8 ppm/K),モリブデン(熱膨張係数5 ppm/K)などを使用している。
しかしながら、前記の低熱膨張材料は、銅(熱伝導率398 W/mK)に比べて熱伝導率が約半分の180〜210 W/mKと著しく小さくて基板としての放熱性能が劣る。また、これら低熱膨張材料は、高融点で難加工性のSiCやMoを焼結, 含浸するなどの特殊な方法を用いて製造されるために価格も銅材に比べて高く、このことが半導体モジュールのコストアップを招く要因となっている。
本発明は上記の点に鑑みなされたものであり、パワー半導体素子などの発熱チップ部品を搭載して放熱用金属ベース上にはんだ接合した絶縁基板において、熱サイクルの繰り返しなどに起因してはんだ接合部にはんだ亀裂が発生するまでの時間を延ばし、さらにそのはんだ亀裂の成長を抑制してモジュールの長寿命化が図れるように改良した半導体装置を提供することを目的とする。
また、第2の発明では、前記セラミック基板のうら面側に形成した導体パターンの四隅コーナー部を、面取り寸法が2mm以上10mm未満の範囲で面取りする。この構成によっても、はんだ接合部に発生する応力集中の緩和が図られる。
また、第3の発明では、前記第2の発明の特長を生かしつつ、絶縁基板としての導体回路パターンの有効面積を確保するための手段として、次記のように構成する。すなわち、前記セラミック基板のうら面側に形成した導体パターンの四隅コーナー部に、セラミック基板の対角線に交差して該導体パターンを横切るスリットを形成する。はんだ接合部の四隅コーナーに発生したはんだ亀裂を前記スリットで止めて、それ以上に亀裂が進展するのを防止するようにする。ここで、前記スリットは、その始端,終端が導体パターンのコーナー部から辺に沿って2mm以上10mm未満間隔をおいて位置するように形成し、スリットの幅寸法を0.5mm以上2.1mm未満の範囲に設定する。
また、導体パターンの層厚をセラミック基板の板厚よりも厚くした前記の絶縁基板についても、セラミック基板あるいは導体パターンの四隅コーナー部に第1ないし第3の発明で述べた面取り,スリットを形成するとよい(請求項3ないし請求項5)。
このように、第1ないし第3の発明と第4の発明を組み合わせれば、はんだ接合部が疲労破壊に至るまでの時間をより一層延ばして長寿命化が図れる。
なお、前記絶縁基板のうら面側に形成された導体パターンにはんだ接合される放熱用部材としての金属ベースは、板状の金属でもよいし、放熱フィンを備えた金属でもよい。前記板状の金属を用いる場合には、さらに放熱フィンを接合すればよい。
(1)セラミック基板の四隅コーナー部に面取り部,あるいは導体パターンにスリットを形成した第1〜3の発明の構成を採用することにより、熱サイクルに起因する前記はんだ接合部の熱応力を緩和してはんだ亀裂が発生するまでの時間を延ばし、さらに亀裂の成長を抑制することができる。
(2)導体パターンの厚さをセラミック基板の板厚より厚くした請求項1〜5の構成を採用することにより、はんだ接合部の疲労寿命の改善と併せて、基板上にマウントしたチップ部品などの温度上昇および回路部の電気抵抗を低減できる。
(3)そして、半導体装置の信頼性向上,長寿命化が図れる。
〔実施例1〕
図1(a)〜(c)は本発明の第1の発明に対応する実施例を示すものである。
まず、絶縁基板2は、方形状のセラミック基板10のおもて,うら両面に導体パターン11,12を直接接合法あるいは活性金属接合法などにより接合したものである。ここで、セラミック基板10は酸化アルミニウムに酸化ジルコニウムを添加した複合セラミック(特許第2883787号,特許第3176815号公報参照)で作られている。そのサイズは、例えば板厚が0.25mm、外形寸法が40mm×40mmである。また、セラミック基板10のおもて,うら両面に接合形成した導体パターン11,12は、例えば厚さ0.25mmの銅箔であり、セラミック基板10の両面域に銅箔を接合した後、エッチングにより所定のパターンに形成する。あるいは、あらかじめ所定のパターンに形成した銅箔をセラミック基板10に接合してもよい。
このセラミック基板の組成や導体パターンの形成方法については後述する他の実施例についても同様である。
なお、セラミック基板10の製法としては、所望サイズの基板が複数面とれる大きさのセラミック板を焼成した後、このセラミック板から所望サイズのセラミック基板10を裁断して多面取りする方法がある。あるいはグリーンシートと呼ばれる焼成前の状態で所望サイズの基板を1枚ずつ型抜きし、その後に焼成してセラミック基板とする方法がある。そこで、前記の各製法で作成したセラミック基板10に対しては、次記のような方法で面取り部10aを形成するものとする。
すなわち、焼成後のセラミック板から所望サイズのセラミック基板10を裁断する場合には、基板の裁断工程で面取り部10aの面取り加工を同時に行うものとする。なお、この裁断による面取り加工法では高い仕上がり寸法精度が得られる。また、面取り部10aの形状は直線状に限定されるものではなく、例えば円弧状に切断加工することも可能である。高い精度を確保するのには図示例のように直線状に加工するのが好適である。一方、グリーンシートの状態で基板を1枚ずつ型抜きして焼成する場合には、基板抜き型の形状を選定することで、任意な形状の面取りが可能である。例えば、面取り部10aの形状を直線状,円弧状,あるいは直線状に面取りをして面取り線とセラミック板の辺との交点角部のみをR形状にすることもできる。面取り部分の形状については後者の方法の方が自由度が高い。
次に、セラミック基板10の四隅コーナーに形成した面取り部10aについて、その形状の決め方を図1(b)で説明する。すなわち、図示例ではセラミック基板10に補助線で表した対角線Lと直交する向きに直線状の面取り加工を施して面取り部10aを形成している。この場合に、図中に表した面取り寸法d(面取り加工を施す前のセラミック基板10の角部から辺に沿った距離)は、発明者等が行った実験,考察を基に、はんだ接合部に加わる熱応力の緩和効果が十分に発揮できるように2〜10mmの範囲に設定している。なお、面取り部10aの形状は図示例の直線状のほか、円弧状(R10〜R20mm程度)としてもよい。さらに図1(b)に記号Pで表した円内の部分(直線状の面取り部10aとセラミック基板10の辺との交わる部分)をR形状にしてもよい。
次に、前記実施例のようにセラミック基板10の四隅コーナーを面取した絶縁基板と、面取り無しの従来の絶縁基板を供試試料として、発明者等が行った温度サイクル試験について述べる。すなわち、前記した2種類の絶縁基板(供試試料)を厚さ4mmの銅板の金属ベースに搭載し、基板のうら面側に形成した導体パターンと金属ベースとの間をSnPbはんだを用いてはんだ接合した。そして、この供試試料に対して−40℃〜125℃の温度条件で温度サイクル試験を行った。
この温度サイクル試験の結果によれば、セラミック基板10のコーナー部に面取りを形成しない従来の基板では、約2000サイクルではんだ接合部に図12で述べたはんだ亀裂Cが発生した。また、そのはんだ亀裂Cは、熱応力が集中する基板のコーナー部分で最初に発生していることが認められた。
また、前記の各供試試料について、発明者等は温度サイクル試験ではんだ接合部に加わる応力を調べた。これによると、面取り無しの絶縁基板(従来)のコーナー部のはんだ接合部に加わる応力集中度を100として、基板のコーナー部に面取り寸法dを3.5mmして面取りを施したものでは、はんだ接合部の応力集中度が73に減少した。さらに、面取り寸法dを7.0mm,10mmに増すと、面取り寸法の増加に対応して応力集中度は72,71に低減した。この実測結果から、セラミック基板の四隅コーナー部を面取りするとことにより、はんだ接合部のコーナーに加わる応力集中が緩和されてはんだ接合部の疲労寿命が延びること確認された。
なお、セラミック基板の面取り寸法dを10mmより大きくした絶縁基板についても、前記と同様な温度サイクル試験を行ったところ、はんだ亀裂が発生するまでの時間は前記した値以上の顕著な改善は見られなかった。
〔実施例2〕
次に、本発明の第2の発明に対応する実施例を図2に示す。この実施例では、方形状のセラミック基板10のおもて,うら両面に導体パターン11,12を形成した絶縁基板2を次のように構成する。すなわち、セラミック基板10は方形状の原形のままする。本実施例において、セラミック基板の製法は、前述の所望サイズの基板が複数面とれる大きさで焼成したセラミック板を裁断して多面取りする方法でもよいし、所望サイズに型抜きして焼成する方法でもよい。
そして、セラミック基板10のおもて,うら両面に形成した導体パターン11,12のうち、少なくとも基板のうら面側に形成して金属ベースとはんだ接合する導体パターン12について、その四隅コーナーに面取り寸法dを2〜10mmの範囲に設定して面取り部12aを形成する。面取りを行うことによって、金属ベースとの間のはんだ接合部に生じる熱応力を緩和する。
この構成によれば、導体パターン12に形成した面取り部12aが先記実施例1の面取り部と同様に機能し、金属ベースとの間のはんだ接合部に加わる熱応力を緩和する。この点については、図2の絶縁基板2対して先記実施例1で述べたと同様に温度サイクル試験を行った結果からも、はんだ接合部の疲労寿命が延びる効果の得られることが評価,確認されている。
〔実施例3〕
次に、本発明の第3の発明に対応する実施例を図3(a),(b)および図4に示す。この実施例においては、方形状のセラミック基板10のおもて,うら両面に導体パターン11,12を形成した絶縁基板2を次のように構成する。すなわち、セラミック基板10は方形状の原形のままする。本実施例において、セラミック基板の製法は、前述の所望サイズの基板が複数面とれる大きさで焼成したセラミック板を裁断して多面取りする方法でもよいし、所望サイズに型抜きして焼成する方法でもよい。
すなわち、セラミック基板10,あるいは該基板のおもて面側に形成した導体パターン11について、先記実施例のようにその四隅コーナー部を面取りすると、面取りした部分が利用できなるために、チップ部品などを搭載する回路パターンの面積が減少してワイヤボンディングや端子のはんだ付けエリアが制約を受けることになる。かかる点、この実施例の構成では、セラミック基板10は方形状の原形のままとした上で、図3(a)で示すようにチップ部品などを実装するおもて面側の導体パターン11には面取り部を設けずにその回路パターンの有効面積を最大に確保し、うら面側の導体パターン12についてのみ図3(b)で示すように四隅コーナー部にスリット12bを形成していので、基板の有効面積が減少することはない。なお、このスリット12bを設ける箇所は、先記実施例1,2における導体パターン12の面取り位置に準じて設定すればよい。
また、この実施例の応用例として、スリット12bの外側に残された三角形状の導体パターン12c(図3(b)参照)について、その角部をR形状にするなどして面取りすることもできる。これにより、スリット12bと前記角部の面取りによる相乗効果ではんだ接合部に加わる熱応力をより一層低減できる。
なお、以上述べた実施例1〜3において、セラミック基板10の材料は、酸化アルミニウム,窒化アルミニウム,窒化珪素および酸化アルミニウムに酸化ジルコニウムを添加した複合セラミックなどが好適に使用できる。また、導体パターンの材料は、銅材に限定されるものではなく、銅とモリブデンの複合材料,銅と酸化銅の複合材料,アルミニウム,モリブデン,アルミニウムと炭化珪素の複合材料も適用できる。
次に、本発明の請求項1〜5に対応する実施例を図5〜図9で説明する。まず、図5はこの実施例による絶縁基板2の構成を示し、セラミック基板10の材料は酸化アルミニウムに酸化ジルコニウムを添加した複合セラミックまたは窒化珪素、該セラミック基板10の表裏両面に形成した導体パターン11,12は銅箔である。ここで、導体パターン(銅箔)11,12の厚さをそれぞれt1,t2、セラミック基板10の板厚をt3として、t1>t3,t2>t3,t1≧t2となるように設定し、導体パターン11,12の層厚をセラミック基板10の板厚よりも厚くして絶縁基板2を構成している。また、製品としての実用的な値として、導体パターン11,12の層厚t1,t2を0.4〜0.6mmとし、セラミック基板の板厚t3を0.2〜0.4mmの範囲に定めている。
次に、前記構成の絶縁基板,および従来の絶縁基板を供試試料として、発明者等が行った温度サイクル試験について述べる。すなわち、供試試料として、セラミック基板の板厚を0.25mm、その両面に接合形成した導体パターン(銅箔)の厚さを0.5mmとして製作した絶縁基板を厚さ4mmの銅製ベース板にSnPbはんだを使ってはんだ接合した組立体、およびその比較例として板厚0.25mmのセラミック基板の両面に基板と同じ厚さ0.25mmの導体パターン(銅)を形成して製作した絶縁基板を前記と同じ厚さ4mmの銅製ベース板にSnPbはんだを使ってはんだ接合した組立体を用意した。そして、先記実施例1で述べたと同様な温度サイクル試験(温度サイクル条件:−40℃〜125℃)を行った。
また、前記の温度サイクル試験と並行して、はんだ接合部に作用する熱応力の集中度について調べた。この結果からも、導体パターンの厚さがセラミック基板の板厚と同じ0.25mmである絶縁基板のはんだ接合部への応力集中度を100とすると、導体パターンの厚さが0.4mmでは応力集中度が93となり、さらに導体パターンの厚さが0.5mmでは応力集中度は88にまで低下した。このことから、導体パターンの厚みをセラミック基板の板厚より厚く設定し、かつその厚さを増大するにしたがいはんだ接合部の応力集中度が低減して、はんだ接合部の疲労寿命が延びるようになる。
なお、絶縁基板2においては、セラミック基板10と導体パターン11,12との熱膨張係数が異なるため、先述のように温度サイクルが加わるとセラミック基板と導体パターン端部との接合界面付近に応力が生じる。この応力は、基板の表面側において、温度サイクルの昇温過程では圧縮応力,降温過程では引張応力として作用し、この引張応力がセラミックの引張破壊強度を超えるとセラミック基板が破壊するおそれがある。また、この場合に熱応力の解析から、導体パターンの厚みを増すと、セラミック基板の引張応力が増加するが知られている。
なお、図9に一般的なアルミナセラミック(厚さ0.25mm)と高強度のジルコニア添加のアルミナセラミック(厚さ0.25mm)について、その両面に接合形成した銅回路パターン(導体パターン)の厚さとセラミックに負荷される引張応力との関係を示す。これよりアルミナセラミックに銅を貼った場合は、引張応力がセラミックの引張破壊強度を上回っており、実際の温度サイクルにおいて数百サイクルでセラミックの破壊が発生する。
さらに、この実施例によれば、導体パターン11,12の層厚をセラミック基板10の板厚よりも厚くすることで、次記のような効果も得られる。
(1) 絶縁基板上に実装したシリコンチップ(パワー半導体素子)3(図10参照)のジャンクション温度上昇を低く抑えられる。すなわち、図7はIGBT(シリコンチップ3)のコレクタに240Wの損失を負荷した実稼働の条件で実測した銅回路パターン(導体パターン11)の厚さと、シリコンチップのジャンクション温度との関係を表した特性図である。この特性図から判るように、銅回路パターンの厚さを0.25mmから0.5mmに増すことにより、チップの温度上昇が10℃程度低下して信頼性が向上する。
(2) 絶縁基板の銅回路パターン(導体パターン11)にボンディングしたアルミワイヤ(複数本)の温度上昇,およびその温度上昇のばらつきが低く抑えられる。すなわち、図8(a)は通電に伴うボンディングワイヤの温度上昇を測定するために用意した測定サンプルであり、絶縁基板に接合形成した導体パターン11(銅回路パターン)に対して、コレクタ電極11Eとの間に並置して合計10本のアルミワイヤ5(ワイヤ番号(1)〜(10))がボンディングされている。また、図8(b)は前記測定サンプルのコレクタ電極に直流電流600Aを0.5sec通電した時に、ワイヤ番号(1)〜(10)ごとに測定してプロットしたアルミワイヤの上昇温度と、銅回路パターンの厚さとの関係を表した特性図である。
これに対して、銅回路パターンの厚さを0.4mmに増すと、アルミワイヤの上昇温度は最大でも70℃(ワイヤ番号(1))で、最も温度の低いアルミワイヤ(ワイヤ番号(10))との温度差は僅か6℃に縮小してワイヤ温度のばらつきが小さくなる。
つまり、セラミック基板に接合形成した導体パターン11の層厚を厚くすることにより、この導体パターン上に分散してボンディングしたワイヤの温度上昇が均一になる。これは、導体パターン11の層厚を厚くすることで電気抵抗が小さくなり、ここにボンディングしたワイヤの位置による抵抗の不均一性が解消されることによるものであり、これによりボンディングワイヤに通電する電流の不均衡化が防げる。
また、導体パターン11の層厚を厚くすることにより電気抵抗が小さくなるので、回路パターン部(図示せず)の配線幅を狭くすることができる。回路パターン部の配線幅を狭くすれば、セラミック基板の面積を小さくすることができ、半導体装置を小型化することができる。
上述の各実施例において、前記絶縁基板のうら面側に形成された導体パターンにはんだ接合される金属ベースは、放熱用部材として機能するものであって、板状の金属、例えば、銅、モリブデン、アルミニウム、アルミニウムと炭化珪素の複合材料を板状に加工したものである。導体パターンとのはんだによる接合性や熱伝導性から銅が好適である。さらに、はんだによる接合性を向上させるために、金属ベースの表面をメッキ処理したものを用いてもよい。
あるいは、前記金属ベースとして、放熱用部材としての金属製の放熱フィンでもよい。また、前記金属ベースとして、前記板状の金属を用いる場合に、さらに放熱フィンを接合すれば一層の放熱効果が得られる。
2 絶縁基板
3 パワー半導体素子(発熱チップ部品)
4 外部導出端子
5 ボンディングワイヤ
10 セラミック基板基板
10a 面取り部
11 表面側の導体パターン
12 裏面側の導体パターン
12b スリット
13 はんだ層
d 面取り寸法
S スリット幅
Claims (5)
- 方形状のセラミック基板の両面に導体パターンを接合形成してなる絶縁基板を用いた半導体装置において、
前記導体パターンの厚さを前記セラミック基板の板厚より厚くし、おもて面側の導体パターンとここにマウントした発熱部品との間をはんだ接合してなり、
前記セラミック基板の板厚が0.2mm以上0.4mm未満、前記導体パターンの厚さが0.4mm以上0.6mm未満であり、さらに、
前記セラミック基板が酸化ジルコニウムを添加したアルミナ、もしくは窒化珪素であり、前記導体パターンは銅であることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
前記セラミック基板は、四隅コーナー部を、面取り寸法が2mm以上10mm未満の範囲で面取りされたものであって、前記セラミック基板のおもて面側の導体パターンとここにマウントした発熱部品との間、および前記セラミック基板のうら面側の導体パターンと金属ベースとの間をはんだ接合してなる半導体装置。 - 請求項1に記載の半導体装置において、
前記セラミック基板のうら面の導体パターンは、四隅コーナー部を、面取り寸法が2mm以上10mm未満の範囲で面取りされたものであって、前記セラミック基板のおもて面側の導体パターンとここにマウントした発熱部品との間、およびうら面側の導体パターンと金属ベースとの間をはんだ接合してなる半導体装置。 - 請求項1に記載の半導体装置において、
前記セラミック基板のうら面側の導体パターンは、四隅コーナー部に前記セラミック基板の対角線に交差して該導体パターンを横切るスリットが形成されたものであって、前記セラミック基板のおもて面側の導体パターンとここにマウントした発熱部品との間、および前記セラミック基板のうら面側の導体パターンと金属ベースとの間をはんだ接合してなる半導体装置。 - 請求項4に記載の半導体装置において、前記スリットは、前記裏面の導体パターンの辺のコーナー部から2mm以上10mm未満の位置から設けられていることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007292988A JP4656126B2 (ja) | 2002-08-13 | 2007-11-12 | 半導体装置 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002235888 | 2002-08-13 | ||
JP2007292988A JP4656126B2 (ja) | 2002-08-13 | 2007-11-12 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003197643A Division JP4124040B2 (ja) | 2002-08-13 | 2003-07-16 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008085360A JP2008085360A (ja) | 2008-04-10 |
JP4656126B2 true JP4656126B2 (ja) | 2011-03-23 |
Family
ID=39355808
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007292988A Expired - Lifetime JP4656126B2 (ja) | 2002-08-13 | 2007-11-12 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4656126B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6395530B2 (ja) * | 2014-09-11 | 2018-09-26 | 三菱電機株式会社 | 半導体装置 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0273655A (ja) * | 1988-07-18 | 1990-03-13 | Motorola Inc | 亀裂防止パターンを有するセラミック半導体パッケージ |
JPH11265962A (ja) * | 1998-03-18 | 1999-09-28 | Toshiba Corp | 半導体素子用パッケージ |
JP2001358267A (ja) * | 2000-06-12 | 2001-12-26 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2002057280A (ja) * | 2000-08-10 | 2002-02-22 | Mitsubishi Electric Corp | 半導体装置 |
JP2002203942A (ja) * | 2000-12-28 | 2002-07-19 | Fuji Electric Co Ltd | パワー半導体モジュール |
-
2007
- 2007-11-12 JP JP2007292988A patent/JP4656126B2/ja not_active Expired - Lifetime
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0273655A (ja) * | 1988-07-18 | 1990-03-13 | Motorola Inc | 亀裂防止パターンを有するセラミック半導体パッケージ |
JPH11265962A (ja) * | 1998-03-18 | 1999-09-28 | Toshiba Corp | 半導体素子用パッケージ |
JP2001358267A (ja) * | 2000-06-12 | 2001-12-26 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
JP2002057280A (ja) * | 2000-08-10 | 2002-02-22 | Mitsubishi Electric Corp | 半導体装置 |
JP2002203942A (ja) * | 2000-12-28 | 2002-07-19 | Fuji Electric Co Ltd | パワー半導体モジュール |
Also Published As
Publication number | Publication date |
---|---|
JP2008085360A (ja) | 2008-04-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6844621B2 (en) | Semiconductor device and method of relaxing thermal stress | |
JP4969738B2 (ja) | セラミックス回路基板およびそれを用いた半導体モジュール | |
JP5598522B2 (ja) | 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 | |
EP1667508B1 (en) | Ceramic circuit board, method for making the same, and power module | |
JP5957862B2 (ja) | パワーモジュール用基板 | |
WO2020027183A1 (ja) | 電気回路基板及びパワーモジュール | |
JP2013211546A (ja) | セラミックス−銅接合体およびその製造方法 | |
JP4124040B2 (ja) | 半導体装置 | |
JP5151080B2 (ja) | 絶縁基板および絶縁基板の製造方法並びにパワーモジュール用基板およびパワーモジュール | |
JP4926033B2 (ja) | 回路基板及びこれを用いたパッケージ並びに電子装置 | |
US20220037226A1 (en) | Power module substrate and power module | |
JP4656126B2 (ja) | 半導体装置 | |
JP4498966B2 (ja) | 金属−セラミックス接合基板 | |
JP6565735B2 (ja) | パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法 | |
JP6118583B2 (ja) | 絶縁基板 | |
JP2004087927A (ja) | セラミック回路基板 | |
WO2019163941A1 (ja) | パワーモジュール用基板およびパワーモジュール | |
JP5614127B2 (ja) | パワーモジュール用基板及びその製造方法 | |
JP4992302B2 (ja) | パワー半導体モジュール | |
JP2004311691A (ja) | 回路用金属板およびセラミックス回路基板 | |
JP5303936B2 (ja) | パワーモジュール用基板及びパワーモジュール並びにパワーモジュール用基板の製造方法 | |
JPH0234577A (ja) | セラミック−金属複合基板 | |
JP4548317B2 (ja) | 絶縁回路基板及びこれを備えるパワーモジュール構造体 | |
JP2005056933A (ja) | 放熱部材、回路基板および半導体装置 | |
JP4640633B2 (ja) | セラミックス回路基板およびパワーモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20081216 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20090219 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101130 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101213 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4656126 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140107 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
EXPY | Cancellation because of completion of term |