JP5598522B2 - 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 - Google Patents

回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 Download PDF

Info

Publication number
JP5598522B2
JP5598522B2 JP2012231919A JP2012231919A JP5598522B2 JP 5598522 B2 JP5598522 B2 JP 5598522B2 JP 2012231919 A JP2012231919 A JP 2012231919A JP 2012231919 A JP2012231919 A JP 2012231919A JP 5598522 B2 JP5598522 B2 JP 5598522B2
Authority
JP
Japan
Prior art keywords
circuit board
ceramic substrate
insulating ceramic
metal
fracture toughness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012231919A
Other languages
English (en)
Other versions
JP2013042165A (ja
Inventor
洋一郎 加賀
寿之 今村
渡辺  純一
Original Assignee
日立金属株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2005247301 priority Critical
Priority to JP2005247301 priority
Priority to JP2006091408 priority
Priority to JP2006091408 priority
Application filed by 日立金属株式会社 filed Critical 日立金属株式会社
Priority to JP2012231919A priority patent/JP5598522B2/ja
Publication of JP2013042165A publication Critical patent/JP2013042165A/ja
Application granted granted Critical
Publication of JP5598522B2 publication Critical patent/JP5598522B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731Ceramic materials or glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001Core members of the layer connector
    • H01L2224/29099Material
    • H01L2224/291Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0352Differences between the conductors of different layers of a multilayer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0355Metal foils
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Description

本発明は、回路基板、特にパワー半導体モジュールに使用され、絶縁性セラミックス基板の一方の面に導電性回路板となる金属回路板を接合し、他方の面に金属放熱板を接合した回路基板に関する。特に冷熱サイクルに対する高信頼性が求められるパワー半導体モジュールに有効に適用することができる技術である。

近年、電動車両用インバータとして高電圧、大電流動作が可能なパワー半導体モジュール(IGBT、パワーMOSFET等)が用いられている。パワー半導体モジュールに使用される基板としては、窒化アルミニウムや窒化珪素からなる絶縁性セラミックス基板の一方の面(上面)に回路となる導電性金属板(金属回路板)を接合し、他方の面(下面)に放熱用の金属板(金属放熱板)を接合した回路基板が広く用いられている。この金属板としては、銅板またはアルミニウム板等が使用されている。そして、金属回路板の上面には、半導体素子等が搭載される。また、絶縁性セラミックス基板と金属板との接合はろう材による活性金属法や銅板を直接接合する、いわゆる銅直接接合法が採用されている。

しかしながら、金属回路板および金属放熱板を絶縁性セラミックス基板に接合した回路基板を用いたパワー半導体モジュールにおいては、大電流を流せるように金属回路板および金属放熱板の厚さを0.5mm以上と比較的厚くしている場合がある。この際、特に金属回路板および金属放熱板に熱伝導率の高い銅を用いた場合、絶縁性セラミックスと銅の熱膨張率は大きく異なる(例えば、窒化珪素セラミックスは3.0×10−6/K程度で、銅は16.7×10−6/K)。このため、接合後の冷却過程やパワー半導体モジュール稼動時の冷熱サイクルで多大な熱応力が発生する。この応力は絶縁性セラミックス基板の接合部付近で圧縮と引張りの残留応力として存在する。この残留応力は、絶縁性セラミックス基板にクラックを生じさせたり、絶縁耐圧不良を起こしたり、あるいは金属回路板および金属放熱板の剥離の発生原因となる。

実際にはこうした回路基板に対しては、−55℃から150℃までの冷熱サイクル試験を所定回数経た上でも放熱特性が保証される信頼性が要求されている。使用分野に応じて、例えば、200回以上、1000回以上、さらには3000回以上の冷熱サイクル試験にパスすることが求められる。特に、ハイブリッド車、電気自動車、電車および航空機等に搭載される場合には、高い耐冷熱サイクル性を有した高信頼性が要求されている。

この点で窒化アルミニウム基板は、高い熱伝導性を有するが、機械的強度および破壊靭性が低く信頼性が低いことから、絶縁性セラミック基板への適用は困難である。それに対して、窒化珪素基板は絶縁性セラミック基板として比較的高い熱伝導性と高い機械的特性を有することから、信頼性の高い回路基板を実現できると考えられる。

しかしながら、高い機械的特性を有する窒化珪素基板を絶縁性セラミックス基板に用いた場合においても、冷熱サイクル試験による熱応力でクラックが発生する可能性があった。

このクラックは、金属回路板のパターンの外周部、特に角部に発生することが多く、窒化珪素基板の絶縁耐圧および強度を劣化させ、搭載した半導体素子に電圧を印加した場合、窒化珪素基板が絶縁破壊することもあった。従って、こうした回路基板に半導体素子を搭載した半導体モジュールの信頼性は十分ではなかった。

かかる冷熱サイクルに対しての信頼性の向上を図る回路基板における技術として、特許文献1では、窒化珪素基板の破壊靭性値を6.5MPa・m1/2以上とする技術が記載されている。3点曲げ強度を500MPa以上とするとともに破壊靭性値も6.5MPa・m1/2以上と高くした窒化珪素基板を用いることで、熱応力に対するクラックの発生を抑制している。ここで、破壊靱性値とは、絶縁性セラミックス基板に傷をつけたときのクラックの入りにくさを示す量である。これは、ビッカース圧子を被測定点に打ち込み、その際に発生した圧痕の寸法とクラックの大きさとからJISR1607に規定されるIF法によって算出される。すなわち、この場合には、絶縁性セラミックス基板材料自身の破壊靱性値を高めることで、これが割れることを抑制している。

また、特許文献2には、絶縁性セラミックス基板に金属回路板等を接合することにより、絶縁性セラミックス基板の破壊靱性値を高めることが記載されている。ここでは、金属回路板を接合することにより、特に絶縁性セラミックス基板の表面(金属回路板を接合した側の面)における破壊靱性値が高まり、それによって冷熱サイクルに対する耐久性が高まることが示された。この場合、絶縁性セラミックス基板の表面の破壊靱性値を向上させることにより、特に絶縁性セラミックス基板表面からクラックが進展して割れることを抑制している。

特開2002−201075 特開2005−26252

しかしながら、近年、より大電力で動作する半導体モジュールが用いられるようになった。この場合、より大電力での半導体チップの動作に対応して、回路基板には、より高い放熱特性が要求されることになったため、金属回路板や放熱板には、より厚いものが使用されるようになった。このため、絶縁性セラミックス基板と金属回路板や金属放熱板との熱膨張差の影響がさらに大きくなり、冷熱サイクルに際しての反りはさらに大きくなっている。このような場合には、前記の方法だけによっては、回路基板の充分な耐久性を確保することは困難であった。

本発明は、斯かる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。

本発明は、上記課題を解決すべく、以下に掲げる構成とした。
請求項1記載の発明の要旨は、絶縁性セラミックス基板と、該絶縁性セラミックス基板の一面に接合された金属回路板と、前記絶縁性セラミックス基板の他面に接合された金属放熱板とからなる回路基板において、前記絶縁性セラミックス基板の面内方向の破壊靭性値が5.5MPa・m1/2以上、かつ厚みが0.2〜1.0mmであり、前記金属回路板及び前記金属放熱板がいずれも0.5mm〜5.0mmの厚さの銅板であり、前記金属回路板の総面積の前記金属放熱板の総面積に対する比率が5/9以上であり、前記絶縁性セラミックス基板と前記金属回路板との接合および前記絶縁性セラミックス基板と前記金属放熱板との接合が、ろう付け温度600〜900℃の活性金属ろう材を介して行われており、さらに前記絶縁性セラミックス基板の内部の破壊靱性値が5.5〜7.5MPa・m1/2であり、加えて前記絶縁性セラミックス基板の厚さをt(mm)、前記金属回路板の厚さを t(mm)、前記金属放熱板の厚さをt(mm)とし、前記絶縁性セラミックス基板の内部の破壊靱性値をK(MPa・m1/2)としたとき、(t −t )/t /K<0.62、の関係にあり、前記回路基板の面内方向の見かけの破壊靭性値が3.0〜6.5MPa・m1/2であり、さらに前記絶縁性セラミックス基板の面内方向の破壊靭性値(K )と前記回路基板の面内方向の見かけの破壊靭性値(K H1 )との差(K −K H1 )が1.7MPa・m 1/2 以下であることを特徴とする回路基板に存する。
請求項2記載の発明の要旨は、前記回路基板のそり量の絶対値が54μm/inch以下であることを特徴とする請求項1に記載の回路基板に存する。
請求項3記載の発明の要旨は、前記絶縁性セラミックス基板が窒化珪素セラミックスであることを特徴とする請求項1または2に記載の回路基板に存する。
請求項4記載の発明の要旨は、前記回路基板の内部の見かけの破壊靱性値(K )が4.8MPa・m 1/2 以上であることを特徴とする請求項1乃至3のいずれか1項に記載の回路基板に存する。
請求項5記載の発明の要旨は、前記絶縁性セラミックス基板の内部の破壊靱性値(K)と前記回路基板の内部の見かけの破壊靱性値(K )との差(K−K )が1.7MPa・m 1/2 以下であることを特徴とする請求項1乃至4のいずれか1項に記載の回路基板に存する。
請求項6記載の発明の要旨は、請求項1に記載の回路基板の製造方法であって、前記絶縁性セラミックス基板の面内方向の破壊靭性値を5.5MPa・m1/2以上、かつ厚みを0.2〜1.0mmとし、前記金属回路板及び前記金属放熱板をいずれも0.5mm〜5.0mmの厚さの銅板とし、前記金属回路板の総面積の前記金属放熱板の総面積に対する比率を5/9以上とし、さらに前記絶縁性セラミックス基板の内部の破壊靱性値を5.5〜7.5MPa・m1/2 とし、加えて前記絶縁性セラミックス基板の厚さをt(mm)、前記金属回路板の厚さを t(mm)、前記金属放熱板の厚さをt(mm)とし、前記絶縁性セラミックス基板の内部の破壊靱性値をK(MPa・m1/2)としたとき、(t −t )/t /K<0.62、の関係とし、前記絶縁性セラミックス基板と前記金属回路板との接合および前記絶縁性セラミックス基板と前記金属放熱板との接合を活性金属ろう材を介して行い、そのろう付け温度を600℃〜900℃としたことを特徴とする回路基板の製造方法に存する。
請求項記載の発明の要旨は、前記絶縁性セラミックス基板が窒化珪素セラミックスであることを特徴とする請求項に記載の回路基板の製造方法に存する。
請求項8記載の発明の要旨は、請求項1乃至のいずれか1項に記載の回路基板と、該回路基板上に搭載された半導体チップとからなることを特徴とする半導体モジュールに存する。

本発明は以上のように構成されているので、厚い金属回路板や金属放熱板を用いた場合にも、冷熱サイクルに対しても絶縁性セラミックス基板の割れを生じにくく、高い耐久性をもった回路基板および半導体モジュールを得ることができる。

本発明の第1および第2の実施の形態に係る回路基板の平面図および断面図である。 第1および第2の実施の形態に係る回路基板における破壊靱性値を測定する方法を示した概略図である。 第1および第2の実施の形態に係る回路基板における冷熱サイクル印加によって生ずるクラックの状況を示す概略図である。 本発明の第1の実施の形態に係る回路基板において、回路基板のそり量と面内方向の見かけの破壊靱性値KH1との関係を調べた図である。 本発明の第1の実施の形態に係る回路基板において、金属回路板の総面積の金属放熱板の総面積に対する比率と、面内方向の見かけの破壊靱性値KH1との関係を調べた図である。 本発明の第1の実施の形態に係る回路基板において、ろう付け温度と面内方向の見かけの破壊靱性値KH1との関係を調べた図である。 冷熱サイクルに対する寿命と内部の見かけの破壊靱性値Kとの関係を調べた図である。 冷熱サイクルに対する寿命と表面の破壊靱性値との関係を調べた図である。 本発明の第2の実施の形態に係る回路基板において、内部の見かけの破壊靱性値Kとxとの関係を調べた図である。 本発明の第2の実施の形態に係る回路基板において、内部の見かけの破壊靱性値と内部の破壊靱性値との差K−Kと、xとの関係を調べた図である。 本発明の第2の実施の形態に係る回路基板において、金属回路板の総面積の金属放熱板の総面積に対する比率とK−Kとの関係を調べた図である。 本発明の第2の実施の形態に係る回路基板において、ろう付け温度とK−Kとの関係を調べた図である。

発明者は、冷熱サイクルに対する半導体モジュールの耐久性に対しては、絶縁性セラミックス基板表面で評価した破壊靱性値よりも、絶縁性セラミックス基板の断面において評価した破壊靱性値の方が、より強い相関をもつことを知見した。この断面において評価した破壊靱性値としては、面内方向の見かけの破壊靱性値と、内部の見かけの破壊靱性値がある。そして、これらの破壊靱性値を高く保つことのできる回路基板の構成を発明し、これにより冷熱サイクルに対して高い耐久性をもつ半導体モジュールを得た。

以下、本発明を実施するための最良の形態について説明する。

(第1の実施の形態)
本発明の第1の実施の形態に係る回路基板は、特に異方性の強い絶縁性セラミックス基板を用いた場合に有効である。この回路基板1の平面図およびそのI−I方向における断面図が図1である。この回路基板1においては、絶縁性セラミックス基板2の一方の面に金属回路板3が、他方の面に金属放熱板4が、それぞれろう材5を介して接合されている。絶縁性セラミックス基板2としては、例えば窒化珪素セラミックスが用いられる。金属回路板3および金属放熱板4としては例えば銅が用いられる。ろう材5は、例えばTiが添加されたAg−Cu系合金に代表される活性金属であり、これを用いて金属回路板3および放熱板4は750℃程度の温度で絶縁性セラミックス基板2に接合される。なお、この回路基板1を用いた半導体モジュールは、金属回路板3上に半導体チップ(図示せず)がはんだで接続されて搭載されることによって形成される。

この回路基板1の面内方向の見かけの破壊靭性値KH1が3.0〜6.5MPa・m1/2である。KH1は、絶縁性セラミックス基板2の面内方向へのクラックの伸展に対する値であり、絶縁性セラミックス基板2自身の破壊靱性値と絶縁性セラミックス基板2にかかる残留応力に依存する。

本発明において、金属回路板3および金属放熱板4を接合しない状態の絶縁性セラミックス基板2で評価するものを「絶縁性セラミックス基板2の面内方向の破壊靭性値K」とし、絶縁性セラミックス基板2に金属回路板3および金属放熱板4を接合した状態の回路基板1の絶縁性セラミックス基板部分で評価するものを「回路基板1の面内方向の見かけの破壊靭性値KH1」とする。回路基板1の面内方向の見かけの破壊靭性値KH1は、絶縁性セラミックス基板2の破壊靭性値と絶縁性セラミックス基板2にかかる残留応力の大きさに依存する残留応力拡大係数によって決まるため、見かけの破壊靭性値によって金属回路板3及び金属放熱基板4を接合した回路基板1における絶縁性セラミックス基板2のクラックの伸展に対する機械的特性を把握することができる。また、絶縁性セラミックス基板2と金属板の熱膨張差に起因する応力によって絶縁性セラミックス基板2に発生するクラックは絶縁性セラミックス基板2の面内方向に、より伸展しやすい。そこで、面内方向の見かけの破壊靭性値KH1を3.0MPa・m1/2以上とすることによって、クラックが発生し破壊に至ることがない絶縁性セラミックス基板2からなる高い信頼性の回路基板1を提供することができる。また、面内方向の見かけの破壊靭性値KH1が極端に高く、6.5MPa・m1/2より大きい場合、見かけの破壊靱性値の異方性が高く、厚み方向の見かけの破壊靱性値が低くなり、厚み方向にクラックが伸展してしまう恐れがある。そのため、面内方向の見かけの破壊靭性値KH1は6.5MPa・m1/2以下であることが望ましい。

H1、KH1の測定方法の概略を図2に示す。絶縁性セラミックス基板2の断面において、図中のAに示した方向から、JISB7725に規定されるビッカース圧子によって、その対角線の方向が絶縁性セラミックス基板2の表面と平行な方向(水平方向)および厚さ方向(垂直方向)となった正方形の圧痕6を形成する。ここで、圧痕6の対角線の長さは両方向で等しくなり、その長さを2aとする。絶縁性セラミックス基板2のクラックは図2に示すように、この対角線の方向に生じ、その全長は、水平方向では2c、垂直方向では2cとなる。ここで、JISR1607準拠のIF法におけるクラック長さcとして、c=(2c−2a)/2として、ビッカース圧子の押し込み荷重Pおよび絶縁性セラミックス基板2の弾性率EからKH1=0.026×E1/2×P1/2×a/c3/2より破壊靱性値を算出した。このように、水平方向のクラックから算出された破壊靱性値が面内方向の見かけの破壊靱性値KH1または面内方向の破壊靱性値Kである。これらは絶縁性セラミックス基板2の水平方向へのクラックの入りにくさを示す量となる。なお、KH1には金属回路板3等による残留応力の影響が加わるため、KH1はKよりも小さい値となる。

本発明者らが鋭意検討した結果、回路基板1の面内方向の見かけの破壊靭性値KH1が3.0〜6.5MPa・m1/2である場合に、絶縁性セラミックス基板2に接合した金属回路板3の外周部から絶縁性セラミックス基板2へ入るクラックが伸展して破壊に至ることがなかった。

実際の回路基板1において、冷熱サイクルに際して発生するクラックの概略図が図3である。ここで、半導体チップ7がはんだ層(図示せず)を介して金属回路板3に接合して搭載されている。クラック8は、絶縁性セラミックス基板2において、特に金属回路板3のパターンの外周部の表面付近で発生し、図3に示すように絶縁性セラミックス基板2の内部で水平方向に伸展する場合が多い。この理由は、金属回路板3および金属放熱板4を接合した絶縁性セラミックス基板2においては特に厚み方向に引っ張り応力が働きやすいためである。面内方向の見かけの破壊靱性値を3.0MPa・m1/2以上とすることにより、特にこの水平方向におけるクラックの伸展を抑制している。

また、絶縁性セラミックス基板2の面内方向の破壊靭性値Kと回路基板1の面内方向の見かけの破壊靭性値KH1との差K−KH1を3.0MPa・m1/2以下とした。回路基板1の面内方向の見かけの破壊靭性値と絶縁性セラミックス基板2の面内方向の破壊靭性値の差は、回路基板1において絶縁性セラミックス基板2にかかる残留応力の大きさに依存する値である。従って、これにより絶縁性セラミックス基板2にかかる残留応力を小さくした。この場合に回路基板1の面内方向の見かけの破壊靭性値が3.0〜6.5MPa・m1/2となり、絶縁性セラミックス基板2に接合した金属回路板3の外周部から絶縁性セラミックス基板2へ入るクラックが伸展して破壊に至ることがなかった。

さらには、回路基板1のそり量の絶対値を80μm/inch(1inchは0.0254m)以下とし、絶縁性セラミックス基板2にかかる残留応力を小さくした。この場合に回路基板1の面内方向の見かけの破壊靭性値KH1が3.0〜6.5MPa・m1/2となり、絶縁性セラミックス基板2に接合した金属回路板3の外周部から絶縁性セラミックス基板2へ入るクラックが伸展して破壊に至ることがなかった。図4に、金属回路板3の厚さ等を変えた回路基板1を複数作成し、これらにおけるそり量と前記のKH1との関係を調べた結果を示す。また、これらの回路基板については、冷熱サイクルを3000サイクル印加し、絶縁性セラミックス基板2におけるクラックの発生を調べた。図4中の白丸はクラックの発生が見られなかった回路基板に対応し、×印はクラックが発生した回路基板に対応している。この結果より、KH1とそり量には強い相関があり、KH1が3.0〜6.5MPa・m1/2の範囲の場合には、そり量が80μm/inch以下となり、冷熱サイクル特性が向上することが確認できる。

さらには、絶縁性セラミックス基板2の面内方向の破壊靭性値Kを5.5MPa・m1/2以上とし、かつその厚みを0.2mm以上として絶縁性セラミックス基板2にかかる残留応力を小さくした。ただし、下限である0.2mmについては、0.2mm±0.02mmの範囲内であっても割れを発生しないことが確認されたため、この範囲内であっても好ましく用いることができる。この場合に、回路基板1の面内方向の見かけの破壊靭性値KH1が3.0〜6.5MPa・m1/2となり、絶縁性セラミックス基板2に接合した金属回路板3の外周部から絶縁性セラミックス基板2へ入るクラックが伸展して破壊に至ることがなかった。例えば絶縁性セラミックス基板2として使用される窒化珪素セラミックスにおいては、その破壊靭性値は、使用する原料粉の種類、焼結助剤の組成や添加量、焼結条件等によって変化する。従って、この製造条件を最適化することで、柱状粒子を成長させ、また、焼結体中の粒界相の量及び組成が最適化されて粒界強度を高めることで、高くすることができる。また、結晶粒を所望の方向に配向させて、異方性をもたせることにより、ある方向の破壊靭性値を高くすることもできる。また、回路基板1の放熱性を確保するために、絶縁性セラミックス基板2の厚みは1.0mm以下であることが望ましい。

さらには、金属回路板3の総面積の金属放熱板4の総面積に対する比率(面積比)を5/9以上とした。金属回路板3および金属放熱板4の接合後の残留応力を低減するためには、絶縁性セラミックス基板2に接合する金属回路板3と金属放熱板4の構造が均一に近いことが望ましい。しかしながら、実際には金属回路板3には回路パターンが形成されるため、絶縁性セラミックス基板2の一面には、金属回路板3が接合された回路形成部分と金属回路板3が接合されていない非回路形成部分が存在する。この回路形成部分となる金属回路板3の面積を金属放熱板4の面積の5/9以上とすることにより、絶縁性セラミックス基板2と金属回路板3及び金属放熱板4の熱膨張差による残留応力を低減することができ、面内方向の見かけの破壊靭性値KH1が3.0〜6.5MPa・m1/2で、信頼性の高い回路基板1を得ることができる。この場合に絶縁性セラミックス基板2に接合した金属回路板3の外周部から絶縁性セラミックス基板2へ入るクラックが伸展して破壊に至ることがなかった。図5に、図4の場合と同様に、この面積比とKH1との関係を調べた結果を示す。この結果より、この面積比が小さいとKH1が小さくなり、この面積比を5/9以上(0.556以上)とすることによって、冷熱サイクル特性が向上することが確認できる。

また、金属回路板3および金属放熱板4は0.5〜5.0mmの厚さの銅板であることが好ましい。金属回路板3及び金属放熱板4を厚さが0.5mm以上の熱伝導率の高い銅板とすることで、放熱性の良い回路基板1を提供することができ、かつ、厚さを5.0mm以下とすることで絶縁性セラミックス基板2と金属回路板3及び金属放熱板4の熱膨張差による残留応力を低減することができ、面内方向の見かけの破壊靭性値KH1が3.0〜6.5MPa・m1/2で、信頼性の高い回路基板1を得ることができる。これによって、冷熱サイクル特性を向上させることができる。

さらには、絶縁性セラミックス基板2と金属回路板3との接合、並びに絶縁性セラミックス基板2と金属放熱板4の接合を、活性金属であるろう材5を介して、600〜900℃で加熱することにより行った。回路基板1において、絶縁性セラミックス基板2にかかる残留応力は接合時の絶縁性セラミックス基板2と金属回路板3および金属放熱板4の金属板の熱膨張差に起因する。そのため、接合温度を900℃以下と低くすることによって、絶縁性セラミックス基板2と金属板の熱膨張差を少なくし、残留応力を低減することができる。しかしながら、600℃未満の低温で接合する場合、接合の信頼性が不十分となる可能性がある。そこで、絶縁性セラミックス基板2と金属板の接合を活性金属ろう材を介して行い、そのろう付け温度が600℃〜900℃とすることで絶縁性セラミックス基板2と金属回路板3及び金属放熱板4の熱膨張差による残留応力を低減することができ、面内方向の見かけの破壊靭性値KH1が3.0〜6.5MPa・m1/2で、信頼性の高い回路基板1を得ることができる。この場合に、絶縁性セラミックス基板2に接合した金属回路板3の外周部から絶縁性セラミックス基板2へ入るクラックが伸展して破壊に至ることがなかった。図6に、図4の場合と同様に、この温度と前記のKH1との関係を調べた結果を示す。この結果より、この温度が高いとKH1が小さくなり、この温度を900℃以下とすることによって、冷熱サイクル特性が向上することが確認できる。

このように、この回路基板1においては、特にクラックが絶縁性セラミックス基板2の表面に発生し、これが内部に伸展してから水平方向(表面と水平な方向)に伸展することを抑制することができる。すなわち、この回路基板1上に半導体チップを搭載して半導体モジュールを製造した場合、この半導体モジュールの冷熱サイクルに対する耐久性は高くなる。

次に、この実施の形態に係る回路基板1の製造方法について説明する。絶縁性セラミックス基板2(窒化珪素セラミックス)の両面に活性金属ろう材として例えば、活性金属であるTiが添加されたAg−Cu系合金ペーストを印刷形成し、絶縁性セラミックス基板2とほぼ同じ長方形状の金属板(銅)を両面に600℃〜900℃の温度で加熱接合する。冷却後、絶縁性セラミックス基板2上の一方の面の金属板をエッチング処理して回路パターンをなす金属回路板3を形成する。他方の面に接合された金属板をそのままエッチング処理無しで金属放熱板4としてもよいし、同様にパターンを形成して金属放熱板4とすることもできる。さらに回路パターン形成後の金属回路板3及び金属放熱板4にNi−Pメッキを施し、回路基板1が作製される。

上記の回路基板1に半導体チップを搭載して半導体モジュールが形成される。この半導体モジュールにおいては、金属回路板3と半導体チップとが例えばはんだによって接合される。この半導体モジュールは冷熱サイクルに対する高い耐久性を有する。

(第2の実施の形態)
本発明の第2の実施の形態に係る回路基板11は、絶縁性セラミックス基板の異方性の強弱に関わらず、適用できる。この回路基板11の構造は前記の第1の実施の形態に係る回路基板1と同様であり、その平面図およびそのI−Iにおける断面図が図1である。この回路基板11においては、絶縁性セラミックス基板12の一方の面に金属回路板13が、他方の面に金属放熱板14が、それぞれろう材15を介して接合されている。ここで、絶縁性セラミックス基板12の厚さはt、金属回路板13の厚さはt、金属放熱板14の厚さはtである。ろう材15の厚さはこれらに比べて無視できる。絶縁性セラミックス基板12としては、例えば窒化珪素セラミックスが用いられる。金属回路板13および金属放熱板14としては例えば銅が用いられる。ろう材15は、例えばTiが添加されたAg−Cu系合金に代表される活性金属であり、これを用いて金属回路板13および金属放熱板4は750℃程度の温度で絶縁性セラミックス基板12に接合される。

ここで、回路基板11の内部の見かけの破壊靱性値Kが4.0MPa・m1/2以上である。ここで、回路基板11の内部の見かけの破壊靭性値とは、絶縁性セラミックス基板12の一面に金属回路板13、他面に金属放熱板14を接合した構造の回路基板11において、絶縁性セラミックス基板12の断面にJISR1607に準拠して、図2におけるAの方向でビッカース圧子を所定荷重(例えば、2kgf)で押し込むIF法で測定した量である。また、内部の破壊靱性値Kは、金属回路板13および金属放熱板14が接合される前に絶縁性セラミックス基板12について同様に算出された破壊靱性値である。これらは絶縁性セラミックス基板12の水平方向および垂直方向におけるクラックの伸展のしにくさを示す量である。Kは絶縁性セラミックス基板の性質で決定される量であるが、Kは絶縁性セラミックス基板12自身の破壊靱性値と絶縁性セラミックス基板12にかかる残留応力に依存する。例えば、引っ張り方向の残留応力が存在する場合、このこの引っ張り応力の方向と垂直な方向には特にクラックが伸展しやすくなるため、この場合には内部の見かけの破壊靱性値Kは小さくなる。

具体的には、内部の見かけの破壊靱性値Kは、絶縁性セラミックス基板12に金属回路板13および金属放熱板14が接合された後で、図2に示した方法より、前記の面内方向の見かけの破壊靱性値KH1と同様に算出する。ただし、この際のクラック長さcとして、c=((2c−2a)+(2c−2a)1/2/2とする。すなわち、水平方向および垂直方向のクラックから算出した破壊靱性値が内部の見かけの破壊靱性値Kおよび内部の破壊靱性値Kである。これらは絶縁性セラミックス基板12の水平方向および垂直方向へのクラックの入りにくさを示す量である。内部の見かけの破壊靱性値Kは絶縁性セラミックス基板12の内部の破壊靱性値Kに依存するのに加えて、その厚さt、金属回路板13の厚さtおよび金属放熱板14の厚さtにも依存する。

K、t、tおよびtを変えることにより、内部の見かけの破壊靱性値Kを変えた回路基板11を多数作成した。この回路基板11に冷熱サイクルを加え、絶縁性セラミックス基板12が割れるまでのサイクル数(サイクル寿命)を調べ、前記の内部の見かけの破壊靱性値Kとの相関を調べた結果が図7である。これより、サイクル寿命と、内部の見かけの破壊靱性値Kには強い相関があることが認められた。特に、サイクル寿命を3000回以上とするためには、内部の見かけの破壊靱性値Kを4.0MPa・m1/2とすればよいことが確認できた。

一方、特許文献2に記載されたように、絶縁性セラミックス基板12の表面の破壊靱性値も、金属回路板13および放熱板14を接合することにより変化する。ここで、表面の破壊靱性値は、図2におけるBの方向から絶縁性セラミックス基板12の表面にビッカース圧子を打ち込み、その圧痕およびクラックから、前記の内部の破壊靱性値と同様の方法により算出した。この場合のサイクル寿命と、この表面の破壊靱性値との相関を調べた結果が図8である。図7よりもその相関が弱いことが認められる。すなわち、サイクル寿命に対しては、表面の破壊靱性値よりも、内部の見かけの破壊靱性値Kがより大きな影響を与える。この事実は、冷熱サイクルによって絶縁性セラミックス基板12が割れる際には、表面でのクラックの伸展と比べて、内部でのクラックの伸展の影響が大きいということを示している。

従って、サイクル寿命を向上させるためには、内部の見かけの破壊靱性値Kを高く保つことが有効である。このためには、金属回路板13および金属放熱板14の構成については、最適な範囲が存在する。一般に、内部の見かけの破壊靱性値Kは、金属回路板13、金属放熱板14が接合されることにより、絶縁性セラミックス基板12の内部の破壊靱性値Kよりも小さくなる。これは、金属回路板13および金属放熱板14との接合によって、絶縁性セラミックス基板12の内部に引っ張り方向の残留応力が発生するためである。従って、この影響を小さくして、内部の見かけの破壊靱性値Kを高く保つためには、金属回路板13と金属放熱板14の厚さ(tとt)が小さく、かつ近いことが要求される。また、絶縁性セラミックス基板12の厚さtが大きく、内部の破壊靱性値Kが大きいことが必要である。

発明者は、以上の事項を考慮して、絶縁性セラミックス基板12の厚さをt(mm)、金属回路板13の厚さをt(mm)、金属放熱板14の厚さをt(mm)、絶縁性セラミックス基板12の内部の破壊靱性値をK(MPa・m1/2)としたときに、x=(t −t )/t /Kをこの指針を与える量とした。そして、x<1.5(1/MPa/m1/2)とした場合に、絶縁性セラミックス基板12の内部の見かけの破壊靱性値Kが4.0MPa・m1/2以上となり、これによって、この回路基板11を用いた半導体モジュールにおいては冷熱サイクルに対する高いサイクル寿命を得られた。

内部の破壊靱性値Kが6.5MPa・m1/2で厚さtが0.3mmの窒化珪素セラミックス基板を絶縁性セラミックス基板12として使用し、金属回路板13および金属放熱板14(どちらも銅)の厚さを変えたものをこれに接合した後の内部の見かけの破壊靱性値Kを測定し、上記のxの値との相関を調べた結果を図9に示す。Kは常にKよりも小さいが、特にxが大きいほどKが小さくなる傾向が確認できた。なお、図中で白丸の点では3000回の冷熱サイクルに対してクラックを発生せず、×の点ではクラックを発生した。この結果より、x<1.5(1/MPa/m1/2)のときに内部の見かけの破壊靱性値Kを4.0MPa・m1/2以上とすることができ、冷熱サイクルに対する高いサイクル寿命が得られた。

また、内部の破壊靱性値Kと見かけの内部の破壊靱性値Kとの差K−Kと、上記のxとの相関を調べた結果が図10である。Kは常にKよりも小さくなる(K−K>0)が、この結果より、x<1.5(1/MPa/m1/2)のときにK−Kを2.5MPa・m1/2以下とすることができ、冷熱サイクルに対する高いサイクル寿命を得られることが確認できる。

また、金属回路板13の総面積の金属放熱板14の総面積に対する比率(面積比)は5/9以上(0.556以上)とした。この比が5/9よりも小さいと、絶縁性セラミックス基板12の残留応力が大きくなるため、高いサイクル寿命は得られない。また、その定義より、この面積比の最大値は1である。図11に、金属回路板13の総面積を変えた回路基板11を複数作成し、これらにおけるこの面積比と前記のK−Kとの関係を調べた結果を示す。この結果より、この面積比が小さいとK−Kが大きくなり、この面積比を5/9以上とすることによって、冷熱サイクルに対する高いサイクル寿命を得られることが確認できる。

金属回路板13、金属放熱板14は0.5〜5.0mmの範囲の厚さとした。0.5mmよりも薄い場合には、放熱効果が不充分となり、5.0mmよりも厚い場合には半導体モジュールの体積が大きくなり、重量も増すため、実用的ではない。より大電力の半導体モジュールに用いられる回路基板の場合、放熱特性を向上させるために、金属回路板13、金属放熱板14の厚さは0.8〜5.0mmとされるが、この場合には熱膨張差に起因する回路基板11の反りがさらに大きくなるため、xを上記の範囲とすることによる効果は顕著である。

絶縁性セラミックス基板12の厚さは前記の通り大きな方が好ましいが、具体的には、0.2〜1.0mm程度が好ましい。0.2mmよりも薄い場合には、破壊靱性が高くとも金属回路板13および金属放熱板14を接合したときにかかる熱応力により割れやすくなり、1.0mmよりも厚い場合には半導体モジュールの熱抵抗やインダクタンスが高くなり、好ましくない。ただし、下限である0.2mmについては、0.2mm±0.02mmの範囲内であっても割れを発生しないことが確認されたため、この範囲内であっても好ましく用いることができる。この際、内部の破壊靱性値Kが5.5〜7.5MPa・m1/2であることが好ましい。特に窒化珪素セラミックスはこうした特性を持つ絶縁性セラミックス基板として好ましく用いられる。

本実施の形態においては絶縁性セラミックス基板12と金属回路板13、金属放熱板14とはろう材15によって接合される。ろう材15は、例えば活性金属であるTiが添加されたAg−Cu系合金ペーストである。その際のろう付け温度としては、600〜900℃が好ましい。600℃よりも低いと、ろう付け不良となり、900℃よりも高いと、絶縁性セラミックス基板12と金属回路板13等との間の熱膨張差が特に大きくなり、絶縁性セラミックス基板12に働く残留応力が高くなる。図12に、図11の場合と同様に、この温度と前記のK−Kとの関係を調べた結果を示す。この結果より、この温度が高いとK−Kが大きくなり、この温度を900℃以下とすることによって、冷熱サイクル特性が向上することが確認できる。

上記の回路基板11は、前記の回路基板1と同様の製造方法によって製造できる。また、これを用いた半導体モジュールも同様にして製造できる。この半導体モジュールは冷熱サイクルに対する高い耐久性を有する。

なお、上記各実施の形態では金属回路板および金属放熱板として銅を用いていたが、これらに限られるものではなく、同様の性質を持つ他の材料を代わりに用いた場合でも、本発明を適用することによって同様に高い耐久性を得ることができる。

また、上記各実施の形態では金属回路板および金属放熱板は、ろう付けによって絶縁性セラミックス基板に接合されたが、他の方法を用いた場合でも同様に高い耐久性を得ることができる。

また、絶縁性セラミックス基板の代わりに同様な機械的性質をもつ他の絶縁基板を用いた場合でも、本発明により同様に高い耐久性をもった回路基板を得ることができる。

以下、本発明の実施例について説明する。ただし、これらの実施例により本発明が限定されるものではない。

絶縁性セラミックス基板として窒化珪素セラミックス基板と、金属回路板及び金属放熱板として銅板を用いて、回路基板及び半導体モジュールを作製した。採用した窒化珪素セラミックス基板の面内方向の破壊靱性値Kおよび内部の破壊靭性値Kと、厚み及び金属回路板と金属放熱板の厚みは表1に示す。

窒化珪素セラミックス基板の両面に活性金属ろう材を印刷形成し、窒化珪素セラミックス基板とほぼ同じ長方形状の銅板を両面に600℃〜900℃の温度で加熱接合した。各々の加熱接合温度(ろう付け温度)を表1に示す。冷却後、金属回路板及び金属放熱板が所定のパターンとなるようにエッチングし、金属回路板及び金属放熱板にNi−Pメッキを施し回路基板を作製した。

得られた回路基板の金属回路板および金属放熱板が接合されている部分の断面を取り出し、JISR1607に準拠して、窒化珪素セラミックス基板の断面にビッカース圧子を所定荷重(例えば、2kgf)で押し込むIF法で見かけの破壊靱性値を測定した。このとき、ビッカース圧子はビッカース圧痕の一方の対角線が基板の厚さ方向と垂直になるように押し込んだ。そして、ビッカース圧痕の面内方向の対角線の長さ、左端部及び右端部から伸びるクラックの長さ、および上端部及び下端部から伸びるクラックの長さによりこの回路基板における面内方向の見かけの破壊靱性値KH1および内部の見かけの破壊靭性値Kを求めた。測定は任意の5箇所について行い、その平均値をこれらの見かけの破壊靭性値とした。また、回路基板のそりは3次元測定器を用いて対角線上で測定し、そのそりの大きさの最大値を対角線の長さで割った値をそり量とした。測定したこれらの見かけの破壊靭性値及びそり量は表1に示す。

また、得られた回路基板の金属回路板上に半導体チップをはんだ接合した後、ワイヤボンディングを施し、半導体モジュールを得た。この回路基板及び半導体モジュールについて、以下に示すようにヒートサイクル試験を行った。ヒートサイクル試験は−55℃での冷却を20分、室温での保持を10分及び150℃における加熱を20分とする昇温/降温サイクルを1サイクルとし、これを3000サイクル繰り返し付与し、窒化珪素セラミックス基板のクラックや金属回路板の剥離が発生するか否かを評価した。クラックの発生は蛍光探傷法で行った。表1にヒートサイクル試験後のクラックの発生の有無を示す。

ここで、実施例1〜11、参考例1〜3においては、窒化珪素セラミックス基板の厚さt(mm)、内部の破壊靱性値K(MPa・m1/2)、金属回路板の厚さt(mm)、放熱板の厚さt(mm)を、(t −t )/t /K<1.5となる範囲で変えている。金属回路板、金属放熱板の厚さは0.5〜5.0mmとした。金属回路板の総面積の金属放熱板の総面積に対する面積比は5/9以上としている。ろう付け温度は600以上900℃未満としている。また、これによって面内方向の破壊靱性値を3.0〜6.5MPa・m1/2の範囲としている。

一方、比較例1〜7は、t、K、t、tを(t −t )/t /K≧1.5となるように変え、比較例8は金属回路板の総面積の金属放熱板の面積に対する比を5/9未満、比較例9はろう付け温度を950℃とした。

実施例、参考例と比較例における内部の見かけの破壊靱性値、内部の破壊靱性値と内部の見かけの破壊靱性値との差、冷熱サイクル印加後のクラックの発生の有無を調べた結果を表1に示す。

いずれの比較例においても、上記の冷熱サイクル印加後にクラックが発生したのに対し、すべての実施例、参考例においてはクラックが発生しないことが確認できた。また、実施例と参考例を比較すると、全ての実施例では更にそり量も小さくなった。

1、11 回路基板
2、12 絶縁性セラミックス基板
3、13 金属回路板
4、14 金属放熱板
5、15 ろう材
6 圧痕
7 半導体チップ
8 クラック

Claims (8)

  1. 絶縁性セラミックス基板と、該絶縁性セラミックス基板の一面に接合された金属回路板と、前記絶縁性セラミックス基板の他面に接合された金属放熱板とからなる回路基板において、
    前記絶縁性セラミックス基板の面内方向の破壊靭性値が5.5MPa・m1/2以上、かつ厚みが0.2〜1.0mmであり、
    前記金属回路板及び前記金属放熱板がいずれも0.5mm〜5.0mmの厚さの銅板であり、前記金属回路板の総面積の前記金属放熱板の総面積に対する比率が5/9以上であり、
    前記絶縁性セラミックス基板と前記金属回路板との接合および前記絶縁性セラミックス基板と前記金属放熱板との接合が、ろう付け温度600〜900℃の活性金属ろう材を介して行われており、
    さらに前記絶縁性セラミックス基板の内部の破壊靱性値が5.5〜7.5MPa・m1/2であり、
    加えて前記絶縁性セラミックス基板の厚さをt(mm)、前記金属回路板の厚さを t(mm)、前記金属放熱板の厚さをt(mm)とし、前記絶縁性セラミックス基板の内部の破壊靱性値をK(MPa・m1/2)としたとき、
    (t −t )/t /K<0.62
    の関係にあり、
    前記回路基板の面内方向の見かけの破壊靭性値が3.0〜6.5MPa・m1/2であり、
    さらに前記絶縁性セラミックス基板の面内方向の破壊靭性値(K )と前記回路基板の面内方向の見かけの破壊靭性値(K H1 )との差(K −K H1 )が1.7MPa・m 1/2 以下であることを特徴とする回路基板。
  2. 前記回路基板のそり量の絶対値が54μm/inch以下であることを特徴とする請求項1に記載の回路基板。
  3. 前記絶縁性セラミックス基板が窒化珪素セラミックスであることを特徴とする請求項1または2に記載の回路基板。
  4. 前記回路基板の内部の見かけの破壊靱性値(K 4.8MPa・m1/2以上であることを特徴とする請求項1乃至のいずれか1項に記載の回路基板。
  5. 前記絶縁性セラミックス基板の内部の破壊靱性値(K)と前記回路基板の内部の見かけの破壊靱性値(K との差(K−K 1.7MPa・m1/2以下であることを特徴とする請求項1乃至のいずれか1項に記載の回路基板。
  6. 請求項1に記載の回路基板の製造方法であって、
    前記絶縁性セラミックス基板の面内方向の破壊靭性値を5.5MPa・m1/2以上、かつ厚みを0.2〜1.0mmとし、
    前記金属回路板及び前記金属放熱板をいずれも0.5mm〜5.0mmの厚さの銅板とし、前記金属回路板の総面積の前記金属放熱板の総面積に対する比率を5/9以上とし、
    さらに前記絶縁性セラミックス基板の内部の破壊靱性値を5.5〜7.5MPa・m1/2 とし、
    加えて前記絶縁性セラミックス基板の厚さをt(mm)、前記金属回路板の厚さを t(mm)、前記金属放熱板の厚さをt(mm)とし、前記絶縁性セラミックス基板の内部の破壊靱性値をK(MPa・m1/2)としたとき、
    (t −t )/t /K<0.62、
    の関係とし、
    前記絶縁性セラミックス基板と前記金属回路板との接合および前記絶縁性セラミックス基板と前記金属放熱板との接合を活性金属ろう材を介して行い、そのろう付け温度を600℃〜900℃としたことを特徴とする回路基板の製造方法。
  7. 前記絶縁性セラミックス基板が窒化珪素セラミックスであることを特徴とする請求項に記載の回路基板の製造方法。
  8. 請求項1乃至のいずれか1項に記載の回路基板と、該回路基板上に搭載された半導体チップとからなることを特徴とする半導体モジュール。
JP2012231919A 2005-08-29 2012-10-19 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 Active JP5598522B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005247301 2005-08-29
JP2005247301 2005-08-29
JP2006091408 2006-03-29
JP2006091408 2006-03-29
JP2012231919A JP5598522B2 (ja) 2005-08-29 2012-10-19 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012231919A JP5598522B2 (ja) 2005-08-29 2012-10-19 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2007533174 Division 2006-08-17

Publications (2)

Publication Number Publication Date
JP2013042165A JP2013042165A (ja) 2013-02-28
JP5598522B2 true JP5598522B2 (ja) 2014-10-01

Family

ID=37808647

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2007533174A Active JP5326278B2 (ja) 2005-08-29 2006-08-17 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP2012131557A Pending JP2012169678A (ja) 2005-08-29 2012-06-11 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP2012231919A Active JP5598522B2 (ja) 2005-08-29 2012-10-19 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2007533174A Active JP5326278B2 (ja) 2005-08-29 2006-08-17 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP2012131557A Pending JP2012169678A (ja) 2005-08-29 2012-06-11 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法

Country Status (4)

Country Link
US (1) US8563869B2 (ja)
EP (1) EP1921675B1 (ja)
JP (3) JP5326278B2 (ja)
WO (1) WO2007026547A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1921675B1 (en) * 2005-08-29 2018-10-31 Hitachi Metals, Ltd. Circuit board and semiconductor module using this, production method for circuit board
JP2009094264A (ja) * 2007-10-09 2009-04-30 Hitachi Metals Ltd 回路基板、半導体モジュール、半導体モジュールの設計方法
JP2009130060A (ja) * 2007-11-21 2009-06-11 Showa Denko Kk 放熱装置
JP5070014B2 (ja) * 2007-11-21 2012-11-07 昭和電工株式会社 放熱装置
US8609993B2 (en) * 2008-05-16 2013-12-17 Mitsubishi Materials Corporation Power module substrate, power module, and method for manufacturing power module substrate
CN102132635A (zh) * 2008-06-20 2011-07-20 日立金属株式会社 陶瓷集合基板及其制造方法,陶瓷基板和陶瓷电路基板
DE102010039728A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
EP2811513B1 (en) * 2012-02-01 2019-12-18 Mitsubishi Materials Corporation Method for producing substrate for power modules
CN102856266A (zh) * 2012-09-19 2013-01-02 张剑锋 一体化绝缘陶瓷基板
US10424529B2 (en) * 2014-02-21 2019-09-24 Denka Company Limited Ceramic circuit board
JP6341822B2 (ja) * 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
CN105742268B (zh) * 2014-12-26 2019-01-22 株式会社东芝 布线基板以及包含布线基板的半导体封装
US10037928B2 (en) * 2015-01-29 2018-07-31 Kyocera Corporation Circuit board and electronic device
KR101708317B1 (ko) * 2015-06-17 2017-02-20 엘지전자 주식회사 스트레인 검사 소자 및 그 부착 방법
JP6789955B2 (ja) 2015-09-28 2020-11-25 株式会社東芝 回路基板および半導体装置
EP3358615A4 (en) 2015-09-28 2019-05-15 Kabushiki Kaisha Toshiba SILICONE NITRIDE SWITCH PALLET AND SEMICONDUCTOR MODULE THEREWITH
JP6137267B2 (ja) * 2015-10-08 2017-05-31 三菱マテリアル株式会社 ヒートシンク付きパワーモジュール用基板及びパワーモジュール
WO2019167942A1 (ja) * 2018-02-27 2019-09-06 三菱マテリアル株式会社 絶縁回路基板
DE102018104521A1 (de) * 2018-02-28 2019-08-29 Rogers Germany Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
CN110012597B (zh) * 2019-04-12 2020-11-27 中国科学院电工研究所 一种陶瓷覆铜电路板及其制备方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672435A (en) * 1994-12-12 1997-09-30 The Dow Chemical Company Hard disk drive components and methods of making same
US5780164A (en) * 1994-12-12 1998-07-14 The Dow Chemical Company Computer disk substrate, the process for making same, and the material made therefrom
JP3100871B2 (ja) * 1995-07-11 2000-10-23 株式会社東芝 窒化アルミニウム焼結体
JP3932343B2 (ja) * 1996-08-27 2007-06-20 Dowaメタルテック株式会社 半導体用基板およびその製造方法
JP3512977B2 (ja) 1996-08-27 2004-03-31 同和鉱業株式会社 高信頼性半導体用基板
JPH10107440A (ja) * 1996-09-30 1998-04-24 Sumitomo Kinzoku Electro Device:Kk セラミック基板及びその製造方法
JP2001010865A (ja) 1999-06-23 2001-01-16 Ngk Insulators Ltd 窒化珪素焼結体及びその製造方法
US6417563B1 (en) * 2000-07-14 2002-07-09 Advanced Micro Devices, Inc. Spring frame for protecting packaged electronic devices
DE10165080B4 (de) * 2000-09-20 2015-05-13 Hitachi Metals, Ltd. Siliciumnitrid-Pulver und -Sinterkörper sowie Verfahren zu deren Herstellung und Leiterplatte damit
EP1201623B1 (en) 2000-10-27 2016-08-31 Kabushiki Kaisha Toshiba Silicon nitride ceramic substrate and silicon nitride ceramic circuit board using the substrate
JP3797905B2 (ja) 2000-10-27 2006-07-19 東芝電子エンジニアリング株式会社 窒化けい素セラミックス基板およびそれを用いた窒化けい素セラミックス回路基板並びにその製造方法
JP2003101184A (ja) * 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板およびその製造方法
JP2004119568A (ja) 2002-09-25 2004-04-15 Kyocera Corp セラミック回路基板
JP4360847B2 (ja) * 2003-06-30 2009-11-11 日本特殊陶業株式会社 セラミック回路基板、放熱モジュール、および半導体装置
EP1921675B1 (en) * 2005-08-29 2018-10-31 Hitachi Metals, Ltd. Circuit board and semiconductor module using this, production method for circuit board

Also Published As

Publication number Publication date
EP1921675A4 (en) 2010-09-22
US8563869B2 (en) 2013-10-22
JP2012169678A (ja) 2012-09-06
EP1921675A1 (en) 2008-05-14
WO2007026547A1 (ja) 2007-03-08
US20090101392A1 (en) 2009-04-23
JP2013042165A (ja) 2013-02-28
JPWO2007026547A1 (ja) 2009-03-05
JP5326278B2 (ja) 2013-10-30
EP1921675B1 (en) 2018-10-31

Similar Documents

Publication Publication Date Title
JP2017130686A (ja) セラミックス銅回路基板および半導体装置
JP5613914B2 (ja) パワーモジュール用基板
KR102122625B1 (ko) 파워 모듈용 기판, 히트 싱크가 형성된 파워 모듈용 기판, 히트 싱크가 형성된 파워 모듈
US8921996B2 (en) Power module substrate, power module, and method for manufacturing power module substrate
CN104718616B (zh) 自带散热器的功率模块用基板、自带散热器的功率模块及自带散热器的功率模块用基板的制造方法
JP6789955B2 (ja) 回路基板および半導体装置
KR100371974B1 (ko) 구리회로접합기판 및 그 제조방법
JP2016165000A (ja) パワーモジュール
KR102097177B1 (ko) 파워 모듈용 기판, 히트싱크가 부착된 파워 모듈용 기판 및 파워 모듈
WO2013147144A1 (ja) パワーモジュール用基板、ヒートシンク付パワーモジュール用基板、パワーモジュール、及びパワーモジュール用基板の製造方法
US8116084B2 (en) Method for manufacturing power module substrate, power module substrate, and power module
US20130292816A1 (en) Clad material for insulating substrates
JP5128951B2 (ja) ヒートシンクモジュール及びその製造方法
KR100565139B1 (ko) 전자 회로용 부재 및 그 제조 방법과 전자 부품
JP2008244100A (ja) 熱電モジュールおよびその製造方法
JP2011253950A (ja) 電力半導体装置
JP2008108993A (ja) パワーモジュール用基板およびパワーモジュール用基板の製造方法並びにパワーモジュール
KR20110109931A (ko) 냉각 장치
JP3922538B2 (ja) セラミックス回路基板の製造方法
JP5627789B2 (ja) 半導体装置とその製造方法
JP4998404B2 (ja) パワーモジュール用基板及びその製造方法並びにパワーモジュール
JPH07202063A (ja) セラミックス回路基板
JPH10125821A (ja) 高信頼性半導体用基板
EP2980844B1 (en) Substrate for power modules, substrate with heat sink for power modules, and power module
JP3845925B2 (ja) 窒化アルミニウム基材を用いた半導体装置用部材及びその製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20130620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140107

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140715

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140728

R150 Certificate of patent or registration of utility model

Ref document number: 5598522

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150