JPWO2007026547A1 - 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 - Google Patents

回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 Download PDF

Info

Publication number
JPWO2007026547A1
JPWO2007026547A1 JP2007533174A JP2007533174A JPWO2007026547A1 JP WO2007026547 A1 JPWO2007026547 A1 JP WO2007026547A1 JP 2007533174 A JP2007533174 A JP 2007533174A JP 2007533174 A JP2007533174 A JP 2007533174A JP WO2007026547 A1 JPWO2007026547 A1 JP WO2007026547A1
Authority
JP
Japan
Prior art keywords
circuit board
ceramic substrate
insulating ceramic
metal
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007533174A
Other languages
English (en)
Other versions
JP5326278B2 (ja
Inventor
加賀　洋一郎
洋一郎 加賀
今村　寿之
寿之 今村
渡辺　純一
渡辺　　純一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Proterial Ltd
Original Assignee
Hitachi Metals Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Metals Ltd filed Critical Hitachi Metals Ltd
Priority to JP2007533174A priority Critical patent/JP5326278B2/ja
Publication of JPWO2007026547A1 publication Critical patent/JPWO2007026547A1/ja
Application granted granted Critical
Publication of JP5326278B2 publication Critical patent/JP5326278B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0352—Differences between the conductors of different layers of a multilayer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736—Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Ceramic Products (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

大電力での半導体チップの動作に対応するために厚い金属回路板や金属放熱板を用いた場合にも、冷熱サイクルに対しても絶縁性セラミックス基板の割れを生じにくく、高い耐久性をもった回路基板および半導体モジュールを得る。絶縁性セラミックス基板と、該絶縁性セラミックス基板の一面に接合された金属回路板と、前記絶縁性セラミックス基板の他面に接合された金属放熱板と、からなる回路基板において、前記絶縁性セラミックス基板の厚さをｔｃ（ｍｍ）、前記金属回路板の厚さを ｔ１（ｍｍ）、前記金属放熱板の厚さをｔ２（ｍｍ）とし、前記絶縁性セラミックス基板の内部の破壊靱性値をＫ（ＭＰａ・ｍ１／２）としたとき、（ｔ１２−ｔ２２）／ｔｃ２／Ｋ＜１．５である。

Description

本発明は、回路基板、特にパワー半導体モジュールに使用され、絶縁性セラミックス基板の一方の面に導電性回路板となる金属回路板を接合し、他方の面に金属放熱板を接合した回路基板に関する。特に冷熱サイクルに対する高信頼性が求められるパワー半導体モジュールに有効に適用することができる技術である。
近年、電動車両用インバータとして高電圧、大電流動作が可能なパワー半導体モジュール（ＩＧＢＴ、パワーＭＯＳＦＥＴ等）が用いられている。パワー半導体モジュールに使用される基板としては、窒化アルミニウムや窒化珪素からなる絶縁性セラミックス基板の一方の面（上面）に回路となる導電性金属板（金属回路板）を接合し、他方の面（下面）に放熱用の金属板（金属放熱板）を接合した回路基板が広く用いられている。この金属板としては、銅板またはアルミニウム板等が使用されている。そして、金属回路板の上面には、半導体素子等が搭載される。また、絶縁性セラミックス基板と金属板との接合はろう材による活性金属法や銅板を直接接合する、いわゆる銅直接接合法が採用されている。
しかしながら、金属回路板および金属放熱板を絶縁性セラミックス基板に接合した回路基板を用いたパワー半導体モジュールにおいては、大電流を流せるように金属回路板および金属放熱板の厚さを０．５ｍｍ以上と比較的厚くしている場合がある。この際、特に金属回路板および金属放熱板に熱伝導率の高い銅を用いた場合、絶縁性セラミックスと銅の熱膨張率は大きく異なる（例えば、窒化珪素セラミックスは３．０×１０−６／Ｋ程度で、銅は１６．７×１０−６／Ｋ）。このため、接合後の冷却過程やパワー半導体モジュール稼動時の冷熱サイクルで多大な熱応力が発生する。この応力は絶縁性セラミックス基板の接合部付近で圧縮と引張りの残留応力として存在する。この残留応力は、絶縁性セラミックス基板にクラックを生じさせたり、絶縁耐圧不良を起こしたり、あるいは金属回路板および金属放熱板の剥離の発生原因となる。
実際にはこうした回路基板に対しては、−５５℃から１５０℃までの冷熱サイクル試験を所定回数経た上でも放熱特性が保証される信頼性が要求されている。使用分野に応じて、例えば、２００回以上、１０００回以上、さらには３０００回以上の冷熱サイクル試験にパスすることが求められる。特に、ハイブリッド車、電気自動車、電車および航空機等に搭載される場合には、高い耐冷熱サイクル性を有した高信頼性が要求されている。
この点で窒化アルミニウム基板は、高い熱伝導性を有するが、機械的強度および破壊靭性が低く信頼性が低いことから、絶縁性セラミック基板への適用は困難である。それに対して、窒化珪素基板は絶縁性セラミック基板として比較的高い熱伝導性と高い機械的特性を有することから、信頼性の高い回路基板を実現できると考えられる。
しかしながら、高い機械的特性を有する窒化珪素基板を絶縁性セラミックス基板に用いた場合においても、冷熱サイクル試験による熱応力でクラックが発生する可能性があった。
このクラックは、金属回路板のパターンの外周部、特に角部に発生することが多く、窒化珪素基板の絶縁耐圧および強度を劣化させ、搭載した半導体素子に電圧を印加した場合、窒化珪素基板が絶縁破壊することもあった。従って、こうした回路基板に半導体素子を搭載した半導体モジュールの信頼性は十分ではなかった。
かかる冷熱サイクルに対しての信頼性の向上を図る回路基板における技術として、特許文献１では、窒化珪素基板の破壊靭性値を６．５ＭＰａ・ｍ１／２以上とする技術が記載されている。３点曲げ強度を５００ＭＰａ以上とするとともに破壊靭性値も６．５ＭＰａ・ｍ１／２以上と高くした窒化珪素基板を用いることで、熱応力に対するクラックの発生を抑制している。ここで、破壊靱性値とは、絶縁性セラミックス基板に傷をつけたときのクラックの入りにくさを示す量である。これは、ビッカース圧子を被測定点に打ち込み、その際に発生した圧痕の寸法とクラックの大きさとからＪＩＳＲ１６０７に規定されるＩＦ法によって算出される。すなわち、この場合には、絶縁性セラミックス基板材料自身の破壊靱性値を高めることで、これが割れることを抑制している。
また、特許文献２には、絶縁性セラミックス基板に金属回路板等を接合することにより、絶縁性セラミックス基板の破壊靱性値を高めることが記載されている。ここでは、金属回路板を接合することにより、特に絶縁性セラミックス基板の表面（金属回路板を接合した側の面）における破壊靱性値が高まり、それによって冷熱サイクルに対する耐久性が高まることが示された。この場合、絶縁性セラミックス基板の表面の破壊靱性値を向上させることにより、特に絶縁性セラミックス基板表面からクラックが進展して割れることを抑制している。
特開２００２−２０１０７５ 特開２００５−２６２５２
しかしながら、近年、より大電力で動作する半導体モジュールが用いられるようになった。この場合、より大電力での半導体チップの動作に対応して、回路基板には、より高い放熱特性が要求されることになったため、金属回路板や放熱板には、より厚いものが使用されるようになった。このため、絶縁性セラミックス基板と金属回路板や金属放熱板との熱膨張差の影響がさらに大きくなり、冷熱サイクルに際しての反りはさらに大きくなっている。このような場合には、前記の方法だけによっては、回路基板の充分な耐久性を確保することは困難であった。
本発明は、斯かる問題点に鑑みてなされたものであり、上記問題点を解決する発明を提供することを目的とする。
本発明は、上記課題を解決すべく、以下に掲げる構成とした。
請求項１記載の発明の要旨は、絶縁性セラミックス基板と、該絶縁性セラミックス基板の一面に接合された金属回路板と、前記絶縁性セラミックス基板の他面に接合された金属放熱板とからなる回路基板において、前記回路基板の面内方向の見かけの破壊靭性値が３．０〜６．５ＭＰａ・ｍ１／２であることを特徴とする回路基板に存する。
請求項２記載の発明の要旨は、前記絶縁性セラミックス基板の面内方向の破壊靭性値と前記回路基板の面内方向の見かけの破壊靭性値との差が３．０ＭＰａ・ｍ１／２以下であることを特徴とする請求項１に記載の回路基板に存する。
請求項３記載の発明の要旨は、前記回路基板のそり量の絶対値が８０μｍ／ｉｎｃｈ以下であることを特徴とする請求項１または２に記載の回路基板に存する。
請求項４記載の発明の要旨は、前記絶縁性セラミックス基板の面内方向の破壊靭性値が５．５ＭＰａ・ｍ１／２以上、かつ前記絶縁性セラミックス基板の厚みが０．２〜１．０ｍｍであることを特徴とする請求項１乃至３のいずれか１項に記載の回路基板に存する。
請求項５記載の発明の要旨は、前記金属回路板及び前記金属放熱板が０．５ｍｍ〜５．０ｍｍの厚さの銅板であることを特徴とする請求項１乃至４のいずれか１項に記載の回路基板に存する。
請求項６記載の発明の要旨は、前記金属回路板の総面積の前記金属放熱板の総面積に対する比率が５／９以上であることを特徴とする請求項１乃至５のいずれか１項に記載の回路基板に存する。
請求項７記載の発明の要旨は、前記絶縁性セラミックス基板が窒化珪素セラミックスであることを特徴とする請求項１乃至６のいずれか１項に記載の回路基板に存する。
請求項８記載の発明の要旨は、絶縁性セラミックス基板と、該絶縁性セラミックス基板の一面に接合された金属回路板と、前記絶縁性セラミックス基板の他面に接合された金属放熱板と、からなる回路基板において、前記絶縁性セラミックス基板の厚さをｔｃ（ｍｍ）、前記金属回路板の厚さを ｔ１（ｍｍ）、前記金属放熱板の厚さをｔ２（ｍｍ）とし、前記絶縁性セラミックス基板の内部の破壊靱性値をＫ（ＭＰａ・ｍ１／２）としたとき、（ｔ１ ２−ｔ２ ２）／ｔｃ ２／Ｋ＜１．５であることを特徴とする回路基板に存する。
請求項９記載の発明の要旨は、前記金属回路板の総面積の前記金属放熱板の総面積に対する比率が５／９以上であることを特徴とする請求項８に記載の回路基板に存する。
請求項１０記載の発明の要旨は、前記金属回路板および前記金属放熱板の厚さが０．５〜５ｍｍであることを特徴とする請求項８または９に記載の回路基板に存する。
請求項１１記載の発明の要旨は、前記金属回路板および前記金属放熱板の厚さが０．８〜５ｍｍであることを特徴とする請求項８または９に記載の回路基板に存する。
請求項１２記載の発明の要旨は、前記絶縁性セラミックス基板の厚さが０．２〜１．０ｍｍであることを特徴とする請求項８乃至１１のいずれか１項に記載の回路基板に存する。
請求項１３記載の発明の要旨は、前記回路基板の内部の見かけの破壊靱性値が４．０ＭＰａ・ｍ１／２以上であることを特徴とする請求項８乃至１２のいずれか１項に記載の回路基板に存する。
請求項１４記載の発明の要旨は、前記絶縁性セラミックス基板の内部の破壊靱性値と前記回路基板の内部の見かけの破壊靱性値との差が２．５ＭＰａ・ｍ１／２以下であることを特徴とする請求項８乃至１３のいずれか１項に記載の回路基板に存する。
請求項１５記載の発明の要旨は、前記金属回路板および前記金属放熱板が銅であることを特徴とする請求項８乃至１４のいずれか１項に記載の回路基板に存する。
請求項１６記載の発明の要旨は、前記絶縁性セラミックス基板が窒化珪素セラミックスであることを特徴とする請求項８乃至１５のいずれか１項に記載の回路基板に存する。
請求項１７記載の発明の要旨は、前記絶縁性セラミックス基板と前記金属回路板との接合および前記絶縁性セラミックス基板と前記金属放熱板との接合が活性金属ろう材を介して行われ、そのろう付け温度が６００℃〜９００℃であることを特徴とする請求項１乃至１６のいずれか１項に記載の回路基板に存する。
請求項１８記載の発明の要旨は、絶縁性セラミックス基板と、該絶縁性セラミックス基板の一面に接合された金属回路板と、前記絶縁性セラミックス基板の他面に接合された金属放熱板と、からなる回路基板の製造方法であって、前記絶縁性セラミックス基板と前記金属回路板との接合および前記絶縁性セラミックス基板と前記金属放熱板との接合を活性金属ろう材を介して行い、そのろう付け温度を６００℃〜９００℃としたことを特徴とする回路基板の製造方法に存する。
請求項１９記載の発明の要旨は、前記絶縁性セラミックス基板の面内方向の破壊靭性値が５．５ＭＰａ・ｍ１／２以上、かつ前記絶縁性セラミックス基板の厚みが０．２〜１．０ｍｍであることを特徴とする請求項１８に記載の回路基板の製造方法に存する。
請求項２０記載の発明の要旨は、前記金属回路板及び前記金属放熱板が０．５ｍｍ〜５．０ｍｍの厚さの銅板であることを特徴とする請求項１８または１９に記載の回路基板の製造方法に存する。
請求項２１記載の発明の要旨は、前記金属回路板の総面積の前記金属放熱板の総面積に対する比率が５／９以上であることを特徴とする請求項１８乃至２０のいずれか１項に記載の回路基板の製造方法に存する。
請求項２２記載の発明の要旨は、前記絶縁性セラミックス基板が窒化珪素セラミックスであることを特徴とする請求項１８乃至２１のいずれか１項に記載の回路基板の製造方法に存する。
請求項２３記載の発明の要旨は、前記絶縁性セラミックス基板の厚さをｔｃ（ｍｍ）、前記金属回路板の厚さを ｔ１（ｍｍ）、前記金属放熱板の厚さをｔ２（ｍｍ）とし、前記絶縁性セラミックス基板の内部の破壊靱性値をＫ（ＭＰａ・ｍ１／２）としたとき、（ｔ１ ２−ｔ２ ２）／ｔｃ ２／Ｋ＜１．５としたことを特徴とする請求項１８に記載の回路基板の製造方法に存する。
請求項２４記載の発明の要旨は、前記金属回路板の総面積の前記金属放熱板の総面積に対する比率が５／９以上であることを特徴とする請求項２３に記載の回路基板の製造方法に存する。
請求項２５記載の発明の要旨は、前記金属回路板および前記金属放熱板の厚さが０．５〜５ｍｍであることを特徴とする請求項２３または２４に記載の回路基板の製造方法に存する。
請求項２６記載の発明の要旨は、前記金属回路板および前記金属放熱板の厚さが０．８〜５ｍｍであることを特徴とする請求項２３または２４に記載の回路基板の製造方法に存する。
請求項２７記載の発明の要旨は、前記絶縁性セラミックス基板の厚さが０．２〜１．０ｍｍであることを特徴とする請求項２３乃至２６のいずれか１項に記載の回路基板の製造方法に存する。
請求項２８記載の発明の要旨は、前記金属回路板および前記金属放熱板が銅であることを特徴とする請求項２３乃至２７のいずれか１項に記載の回路基板の製造方法に存する。
請求項２９記載の発明の要旨は、前記絶縁性セラミックス基板が窒化珪素セラミックスであることを特徴とする請求項２３乃至２８のいずれか１項に記載の回路基板の製造方法に存する。
請求項３０記載の発明の要旨は、請求項１乃至１７のいずれか１項に記載の回路基板と、該回路基板上に搭載された半導体チップとからなることを特徴とする半導体モジュールに存する。
本発明は以上のように構成されているので、厚い金属回路板や金属放熱板を用いた場合にも、冷熱サイクルに対しても絶縁性セラミックス基板の割れを生じにくく、高い耐久性をもった回路基板および半導体モジュールを得ることができる。
発明者は、冷熱サイクルに対する半導体モジュールの耐久性に対しては、絶縁性セラミックス基板表面で評価した破壊靱性値よりも、絶縁性セラミックス基板の断面において評価した破壊靱性値の方が、より強い相関をもつことを知見した。この断面において評価した破壊靱性値としては、面内方向の見かけの破壊靱性値と、内部の見かけの破壊靱性値がある。そして、これらの破壊靱性値を高く保つことのできる回路基板の構成を発明し、これにより冷熱サイクルに対して高い耐久性をもつ半導体モジュールを得た。
以下、本発明を実施するための最良の形態について説明する。
（第１の実施の形態）
本発明の第１の実施の形態に係る回路基板は、特に異方性の強い絶縁性セラミックス基板を用いた場合に有効である。この回路基板１の平面図およびそのＩ−Ｉ方向における断面図が図１である。この回路基板１においては、絶縁性セラミックス基板２の一方の面に金属回路板３が、他方の面に金属放熱板４が、それぞれろう材５を介して接合されている。絶縁性セラミックス基板２としては、例えば窒化珪素セラミックスが用いられる。金属回路板３および金属放熱板４としては例えば銅が用いられる。ろう材５は、例えばＴｉが添加されたＡｇ−Ｃｕ系合金に代表される活性金属であり、これを用いて金属回路板３および放熱板４は７５０℃程度の温度で絶縁性セラミックス基板２に接合される。なお、この回路基板１を用いた半導体モジュールは、金属回路板３上に半導体チップ（図示せず）がはんだで接続されて搭載されることによって形成される。
この回路基板１の面内方向の見かけの破壊靭性値ＫＨ１が３．０〜６．５ＭＰａ・ｍ１／２である。ＫＨ１は、絶縁性セラミックス基板２の面内方向へのクラックの伸展に対する値であり、絶縁性セラミックス基板２自身の破壊靱性値と絶縁性セラミックス基板２にかかる残留応力に依存する。
本発明において、金属回路板３および金属放熱板４を接合しない状態の絶縁性セラミックス基板２で評価するものを「絶縁性セラミックス基板２の面内方向の破壊靭性値ＫＨ」とし、絶縁性セラミックス基板２に金属回路板３および金属放熱板４を接合した状態の回路基板１の絶縁性セラミックス基板部分で評価するものを「回路基板１の面内方向の見かけの破壊靭性値ＫＨ１」とする。回路基板１の面内方向の見かけの破壊靭性値ＫＨ１は、絶縁性セラミックス基板２の破壊靭性値と絶縁性セラミックス基板２にかかる残留応力の大きさに依存する残留応力拡大係数によって決まるため、見かけの破壊靭性値によって金属回路板３及び金属放熱基板４を接合した回路基板１における絶縁性セラミックス基板２のクラックの伸展に対する機械的特性を把握することができる。また、絶縁性セラミックス基板２と金属板の熱膨張差に起因する応力によって絶縁性セラミックス基板２に発生するクラックは絶縁性セラミックス基板２の面内方向に、より伸展しやすい。そこで、面内方向の見かけの破壊靭性値ＫＨ１を３．０ＭＰａ・ｍ１／２以上とすることによって、クラックが発生し破壊に至ることがない絶縁性セラミックス基板２からなる高い信頼性の回路基板１を提供することができる。また、面内方向の見かけの破壊靭性値ＫＨ１が極端に高く、６．５ＭＰａ・ｍ１／２より大きい場合、見かけの破壊靱性値の異方性が高く、厚み方向の見かけの破壊靱性値が低くなり、厚み方向にクラックが伸展してしまう恐れがある。そのため、面内方向の見かけの破壊靭性値ＫＨ１は６．５ＭＰａ・ｍ１／２以下であることが望ましい。
ＫＨ１、ＫＨ１の測定方法の概略を図２に示す。絶縁性セラミックス基板２の断面において、図中のＡに示した方向から、ＪＩＳＢ７７２５に規定されるビッカース圧子によって、その対角線の方向が絶縁性セラミックス基板２の表面と平行な方向（水平方向）および厚さ方向（垂直方向）となった正方形の圧痕６を形成する。ここで、圧痕６の対角線の長さは両方向で等しくなり、その長さを２ａとする。絶縁性セラミックス基板２のクラックは図２に示すように、この対角線の方向に生じ、その全長は、水平方向では２ｃ１、垂直方向では２ｃ２となる。ここで、ＪＩＳＲ１６０７準拠のＩＦ法におけるクラック長さｃとして、ｃ＝（２ｃ１−２ａ）／２として、ビッカース圧子の押し込み荷重Ｐおよび絶縁性セラミックス基板２の弾性率ＥからＫＨ１＝０．０２６×Ｅ１／２×Ｐ１／２×ａ／ｃ３／２より破壊靱性値を算出した。このように、水平方向のクラックから算出された破壊靱性値が面内方向の見かけの破壊靱性値ＫＨ１または面内方向の破壊靱性値ＫＨである。これらは絶縁性セラミックス基板２の水平方向へのクラックの入りにくさを示す量となる。なお、ＫＨ１には金属回路板３等による残留応力の影響が加わるため、ＫＨ１はＫＨよりも小さい値となる。
本発明者らが鋭意検討した結果、回路基板１の面内方向の見かけの破壊靭性値ＫＨ１が３．０〜６．５ＭＰａ・ｍ１／２である場合に、絶縁性セラミックス基板２に接合した金属回路板３の外周部から絶縁性セラミックス基板２へ入るクラックが伸展して破壊に至ることがなかった。
実際の回路基板１において、冷熱サイクルに際して発生するクラックの概略図が図３である。ここで、半導体チップ７がはんだ層（図示せず）を介して金属回路板３に接合して搭載されている。クラック８は、絶縁性セラミックス基板２において、特に金属回路板３のパターンの外周部の表面付近で発生し、図３に示すように絶縁性セラミックス基板２の内部で水平方向に伸展する場合が多い。この理由は、金属回路板３および金属放熱板４を接合した絶縁性セラミックス基板２においては特に厚み方向に引っ張り応力が働きやすいためである。面内方向の見かけの破壊靱性値を３．０ＭＰａ・ｍ１／２以上とすることにより、特にこの水平方向におけるクラックの伸展を抑制している。
また、絶縁性セラミックス基板２の面内方向の破壊靭性値ＫＨと回路基板１の面内方向の見かけの破壊靭性値ＫＨ１との差ＫＨ−ＫＨ１を３．０ＭＰａ・ｍ１／２以下とした。回路基板１の面内方向の見かけの破壊靭性値と絶縁性セラミックス基板２の面内方向の破壊靭性値の差は、回路基板１において絶縁性セラミックス基板２にかかる残留応力の大きさに依存する値である。従って、これにより絶縁性セラミックス基板２にかかる残留応力を小さくした。この場合に回路基板１の面内方向の見かけの破壊靭性値が３．０〜６．５ＭＰａ・ｍ１／２となり、絶縁性セラミックス基板２に接合した金属回路板３の外周部から絶縁性セラミックス基板２へ入るクラックが伸展して破壊に至ることがなかった。
さらには、回路基板１のそり量の絶対値を８０μｍ／ｉｎｃｈ（１ｉｎｃｈは０．０２５４ｍ）以下とし、絶縁性セラミックス基板２にかかる残留応力を小さくした。この場合に回路基板１の面内方向の見かけの破壊靭性値ＫＨ１が３．０〜６．５ＭＰａ・ｍ１／２となり、絶縁性セラミックス基板２に接合した金属回路板３の外周部から絶縁性セラミックス基板２へ入るクラックが伸展して破壊に至ることがなかった。図４に、金属回路板３の厚さ等を変えた回路基板１を複数作成し、これらにおけるそり量と前記のＫＨ１との関係を調べた結果を示す。また、これらの回路基板については、冷熱サイクルを３０００サイクル印加し、絶縁性セラミックス基板２におけるクラックの発生を調べた。図４中の白丸はクラックの発生が見られなかった回路基板に対応し、×印はクラックが発生した回路基板に対応している。この結果より、ＫＨ１とそり量には強い相関があり、ＫＨ１が３．０〜６．５ＭＰａ・ｍ１／２の範囲の場合には、そり量が８０μｍ／ｉｎｃｈ以下となり、冷熱サイクル特性が向上することが確認できる。
さらには、絶縁性セラミックス基板２の面内方向の破壊靭性値ＫＨを５．５ＭＰａ・ｍ１／２以上とし、かつその厚みを０．２ｍｍ以上として絶縁性セラミックス基板２にかかる残留応力を小さくした。ただし、下限である０．２ｍｍについては、０．２ｍｍ±０．０２ｍｍの範囲内であっても割れを発生しないことが確認されたため、この範囲内であっても好ましく用いることができる。この場合に、回路基板１の面内方向の見かけの破壊靭性値ＫＨ１が３．０〜６．５ＭＰａ・ｍ１／２となり、絶縁性セラミックス基板２に接合した金属回路板３の外周部から絶縁性セラミックス基板２へ入るクラックが伸展して破壊に至ることがなかった。例えば絶縁性セラミックス基板２として使用される窒化珪素セラミックスにおいては、その破壊靭性値は、使用する原料粉の種類、焼結助剤の組成や添加量、焼結条件等によって変化する。従って、この製造条件を最適化することで、柱状粒子を成長させ、また、焼結体中の粒界相の量及び組成が最適化されて粒界強度を高めることで、高くすることができる。また、結晶粒を所望の方向に配向させて、異方性をもたせることにより、ある方向の破壊靭性値を高くすることもできる。また、回路基板１の放熱性を確保するために、絶縁性セラミックス基板２の厚みは１．０ｍｍ以下であることが望ましい。
さらには、金属回路板３の総面積の金属放熱板４の総面積に対する比率（面積比）を５／９以上とした。金属回路板３および金属放熱板４の接合後の残留応力を低減するためには、絶縁性セラミックス基板２に接合する金属回路板３と金属放熱板４の構造が均一に近いことが望ましい。しかしながら、実際には金属回路板３には回路パターンが形成されるため、絶縁性セラミックス基板２の一面には、金属回路板３が接合された回路形成部分と金属回路板３が接合されていない非回路形成部分が存在する。この回路形成部分となる金属回路板３の面積を金属放熱板４の面積の５／９以上とすることにより、絶縁性セラミックス基板２と金属回路板３及び金属放熱板４の熱膨張差による残留応力を低減することができ、面内方向の見かけの破壊靭性値ＫＨ１が３．０〜６．５ＭＰａ・ｍ１／２で、信頼性の高い回路基板１を得ることができる。この場合に絶縁性セラミックス基板２に接合した金属回路板３の外周部から絶縁性セラミックス基板２へ入るクラックが伸展して破壊に至ることがなかった。図５に、図４の場合と同様に、この面積比とＫＨ１との関係を調べた結果を示す。この結果より、この面積比が小さいとＫＨ１が小さくなり、この面積比を５／９以上（０．５５６以上）とすることによって、冷熱サイクル特性が向上することが確認できる。
また、金属回路板３および金属放熱板４は０．５〜５．０ｍｍの厚さの銅板であることが好ましい。金属回路板３及び金属放熱板４を厚さが０．５ｍｍ以上の熱伝導率の高い銅板とすることで、放熱性の良い回路基板１を提供することができ、かつ、厚さを５．０ｍｍ以下とすることで絶縁性セラミックス基板２と金属回路板３及び金属放熱板４の熱膨張差による残留応力を低減することができ、面内方向の見かけの破壊靭性値ＫＨ１が３．０〜６．５ＭＰａ・ｍ１／２で、信頼性の高い回路基板１を得ることができる。これによって、冷熱サイクル特性を向上させることができる。
さらには、絶縁性セラミックス基板２と金属回路板３との接合、並びに絶縁性セラミックス基板２と金属放熱板４の接合を、活性金属であるろう材５を介して、６００〜９００℃で加熱することにより行った。回路基板１において、絶縁性セラミックス基板２にかかる残留応力は接合時の絶縁性セラミックス基板２と金属回路板３および金属放熱板４の金属板の熱膨張差に起因する。そのため、接合温度を９００℃以下と低くすることによって、絶縁性セラミックス基板２と金属板の熱膨張差を少なくし、残留応力を低減することができる。しかしながら、６００℃未満の低温で接合する場合、接合の信頼性が不十分となる可能性がある。そこで、絶縁性セラミックス基板２と金属板の接合を活性金属ろう材を介して行い、そのろう付け温度が６００℃〜９００℃とすることで絶縁性セラミックス基板２と金属回路板３及び金属放熱板４の熱膨張差による残留応力を低減することができ、面内方向の見かけの破壊靭性値ＫＨ１が３．０〜６．５ＭＰａ・ｍ１／２で、信頼性の高い回路基板１を得ることができる。この場合に、絶縁性セラミックス基板２に接合した金属回路板３の外周部から絶縁性セラミックス基板２へ入るクラックが伸展して破壊に至ることがなかった。図６に、図４の場合と同様に、この温度と前記のＫＨ１との関係を調べた結果を示す。この結果より、この温度が高いとＫＨ１が小さくなり、この温度を９００℃以下とすることによって、冷熱サイクル特性が向上することが確認できる。
このように、この回路基板１においては、特にクラックが絶縁性セラミックス基板２の表面に発生し、これが内部に伸展してから水平方向（表面と水平な方向）に伸展することを抑制することができる。すなわち、この回路基板１上に半導体チップを搭載して半導体モジュールを製造した場合、この半導体モジュールの冷熱サイクルに対する耐久性は高くなる。
次に、この実施の形態に係る回路基板１の製造方法について説明する。絶縁性セラミックス基板２（窒化珪素セラミックス）の両面に活性金属ろう材として例えば、活性金属であるＴｉが添加されたＡｇ−Ｃｕ系合金ペーストを印刷形成し、絶縁性セラミックス基板２とほぼ同じ長方形状の金属板（銅）を両面に６００℃〜９００℃の温度で加熱接合する。冷却後、絶縁性セラミックス基板２上の一方の面の金属板をエッチング処理して回路パターンをなす金属回路板３を形成する。他方の面に接合された金属板をそのままエッチング処理無しで金属放熱板４としてもよいし、同様にパターンを形成して金属放熱板４とすることもできる。さらに回路パターン形成後の金属回路板３及び金属放熱板４にＮｉ−Ｐメッキを施し、回路基板１が作製される。
上記の回路基板１に半導体チップを搭載して半導体モジュールが形成される。この半導体モジュールにおいては、金属回路板３と半導体チップとが例えばはんだによって接合される。この半導体モジュールは冷熱サイクルに対する高い耐久性を有する。
（第２の実施の形態）
本発明の第２の実施の形態に係る回路基板１１は、絶縁性セラミックス基板の異方性の強弱に関わらず、適用できる。この回路基板１１の構造は前記の第１の実施の形態に係る回路基板１と同様であり、その平面図およびそのＩ−Ｉにおける断面図が図１である。この回路基板１１においては、絶縁性セラミックス基板１２の一方の面に金属回路板１３が、他方の面に金属放熱板１４が、それぞれろう材１５を介して接合されている。ここで、絶縁性セラミックス基板１２の厚さはｔｃ、金属回路板１３の厚さはｔ１、金属放熱板１４の厚さはｔ２である。ろう材１５の厚さはこれらに比べて無視できる。絶縁性セラミックス基板１２としては、例えば窒化珪素セラミックスが用いられる。金属回路板１３および金属放熱板１４としては例えば銅が用いられる。ろう材１５は、例えばＴｉが添加されたＡｇ−Ｃｕ系合金に代表される活性金属であり、これを用いて金属回路板１３および金属放熱板４は７５０℃程度の温度で絶縁性セラミックス基板１２に接合される。
ここで、回路基板１１の内部の見かけの破壊靱性値Ｋ１が４．０ＭＰａ・ｍ１／２以上である。ここで、回路基板１１の内部の見かけの破壊靭性値とは、絶縁性セラミックス基板１２の一面に金属回路板１３、他面に金属放熱板１４を接合した構造の回路基板１１において、絶縁性セラミックス基板１２の断面にＪＩＳＲ１６０７に準拠して、図２におけるＡの方向でビッカース圧子を所定荷重（例えば、２ｋｇｆ）で押し込むＩＦ法で測定した量である。また、内部の破壊靱性値Ｋは、金属回路板１３および金属放熱板１４が接合される前に絶縁性セラミックス基板１２について同様に算出された破壊靱性値である。これらは絶縁性セラミックス基板１２の水平方向および垂直方向におけるクラックの伸展のしにくさを示す量である。Ｋは絶縁性セラミックス基板の性質で決定される量であるが、Ｋ１は絶縁性セラミックス基板１２自身の破壊靱性値と絶縁性セラミックス基板１２にかかる残留応力に依存する。例えば、引っ張り方向の残留応力が存在する場合、このこの引っ張り応力の方向と垂直な方向には特にクラックが伸展しやすくなるため、この場合には内部の見かけの破壊靱性値Ｋ１は小さくなる。
具体的には、内部の見かけの破壊靱性値Ｋ１は、絶縁性セラミックス基板１２に金属回路板１３および金属放熱板１４が接合された後で、図２に示した方法より、前記の面内方向の見かけの破壊靱性値ＫＨ１と同様に算出する。ただし、この際のクラック長さｃとして、ｃ＝（（２ｃ１−２ａ）２＋（２ｃ２−２ａ）２）１／２／２とする。すなわち、水平方向および垂直方向のクラックから算出した破壊靱性値が内部の見かけの破壊靱性値Ｋ１および内部の破壊靱性値Ｋである。これらは絶縁性セラミックス基板１２の水平方向および垂直方向へのクラックの入りにくさを示す量である。内部の見かけの破壊靱性値Ｋ１は絶縁性セラミックス基板１２の内部の破壊靱性値Ｋに依存するのに加えて、その厚さｔｃ、金属回路板１３の厚さｔ１および金属放熱板１４の厚さｔ２にも依存する。
Ｋ、ｔｃ、ｔ１およびｔ２を変えることにより、内部の見かけの破壊靱性値Ｋ１を変えた回路基板１１を多数作成した。この回路基板１１に冷熱サイクルを加え、絶縁性セラミックス基板１２が割れるまでのサイクル数（サイクル寿命）を調べ、前記の内部の見かけの破壊靱性値Ｋ１との相関を調べた結果が図７である。これより、サイクル寿命と、内部の見かけの破壊靱性値Ｋ１には強い相関があることが認められた。特に、サイクル寿命を３０００回以上とするためには、内部の見かけの破壊靱性値Ｋ１を４．０ＭＰａ・ｍ１／２とすればよいことが確認できた。
一方、特許文献２に記載されたように、絶縁性セラミックス基板１２の表面の破壊靱性値も、金属回路板１３および放熱板１４を接合することにより変化する。ここで、表面の破壊靱性値は、図２におけるＢの方向から絶縁性セラミックス基板１２の表面にビッカース圧子を打ち込み、その圧痕およびクラックから、前記の内部の破壊靱性値と同様の方法により算出した。この場合のサイクル寿命と、この表面の破壊靱性値との相関を調べた結果が図８である。図７よりもその相関が弱いことが認められる。すなわち、サイクル寿命に対しては、表面の破壊靱性値よりも、内部の見かけの破壊靱性値Ｋ１がより大きな影響を与える。この事実は、冷熱サイクルによって絶縁性セラミックス基板１２が割れる際には、表面でのクラックの伸展と比べて、内部でのクラックの伸展の影響が大きいということを示している。
従って、サイクル寿命を向上させるためには、内部の見かけの破壊靱性値Ｋ１を高く保つことが有効である。このためには、金属回路板１３および金属放熱板１４の構成については、最適な範囲が存在する。一般に、内部の見かけの破壊靱性値Ｋ１は、金属回路板１３、金属放熱板１４が接合されることにより、絶縁性セラミックス基板１２の内部の破壊靱性値Ｋよりも小さくなる。これは、金属回路板１３および金属放熱板１４との接合によって、絶縁性セラミックス基板１２の内部に引っ張り方向の残留応力が発生するためである。従って、この影響を小さくして、内部の見かけの破壊靱性値Ｋ１を高く保つためには、金属回路板１３と金属放熱板１４の厚さ（ｔ１とｔ２）が小さく、かつ近いことが要求される。また、絶縁性セラミックス基板１２の厚さｔｃが大きく、内部の破壊靱性値Ｋが大きいことが必要である。
発明者は、以上の事項を考慮して、絶縁性セラミックス基板１２の厚さをｔｃ（ｍｍ）、金属回路板１３の厚さをｔ１（ｍｍ）、金属放熱板１４の厚さをｔ２（ｍｍ）、絶縁性セラミックス基板１２の内部の破壊靱性値をＫ（ＭＰａ・ｍ１／２）としたときに、ｘ＝（ｔ１ ２−ｔ２ ２）／ｔｃ ２／Ｋをこの指針を与える量とした。そして、ｘ＜１．５（１／ＭＰａ／ｍ１／２）とした場合に、絶縁性セラミックス基板１２の内部の見かけの破壊靱性値Ｋ１が４．０ＭＰａ・ｍ１／２以上となり、これによって、この回路基板１１を用いた半導体モジュールにおいては冷熱サイクルに対する高いサイクル寿命を得られた。
内部の破壊靱性値Ｋが６．５ＭＰａ・ｍ１／２で厚さｔｃが０．３ｍｍの窒化珪素セラミックス基板を絶縁性セラミックス基板１２として使用し、金属回路板１３および金属放熱板１４（どちらも銅）の厚さを変えたものをこれに接合した後の内部の見かけの破壊靱性値Ｋ１を測定し、上記のｘの値との相関を調べた結果を図９に示す。Ｋ１は常にＫよりも小さいが、特にｘが大きいほどＫ１が小さくなる傾向が確認できた。なお、図中で白丸の点では３０００回の冷熱サイクルに対してクラックを発生せず、×の点ではクラックを発生した。この結果より、ｘ＜１．５（１／ＭＰａ／ｍ１／２）のときに内部の見かけの破壊靱性値Ｋ１を４．０ＭＰａ・ｍ１／２以上とすることができ、冷熱サイクルに対する高いサイクル寿命が得られた。
また、内部の破壊靱性値Ｋと見かけの内部の破壊靱性値Ｋ１との差Ｋ−Ｋ１と、上記のｘとの相関を調べた結果が図１０である。Ｋ１は常にＫよりも小さくなる（Ｋ−Ｋ１＞０）が、この結果より、ｘ＜１．５（１／ＭＰａ／ｍ１／２）のときにＫ−Ｋ１を２．５ＭＰａ・ｍ１／２以下とすることができ、冷熱サイクルに対する高いサイクル寿命を得られることが確認できる。
また、金属回路板１３の総面積の金属放熱板１４の総面積に対する比率（面積比）は５／９以上（０．５５６以上）とした。この比が５／９よりも小さいと、絶縁性セラミックス基板１２の残留応力が大きくなるため、高いサイクル寿命は得られない。また、その定義より、この面積比の最大値は１である。図１１に、金属回路板１３の総面積を変えた回路基板１１を複数作成し、これらにおけるこの面積比と前記のＫ−Ｋ１との関係を調べた結果を示す。この結果より、この面積比が小さいとＫ−Ｋ１が大きくなり、この面積比を５／９以上とすることによって、冷熱サイクルに対する高いサイクル寿命を得られることが確認できる。
金属回路板１３、金属放熱板１４は０．５〜５．０ｍｍの範囲の厚さとした。０．５ｍｍよりも薄い場合には、放熱効果が不充分となり、５．０ｍｍよりも厚い場合には半導体モジュールの体積が大きくなり、重量も増すため、実用的ではない。より大電力の半導体モジュールに用いられる回路基板の場合、放熱特性を向上させるために、金属回路板１３、金属放熱板１４の厚さは０．８〜５．０ｍｍとされるが、この場合には熱膨張差に起因する回路基板１１の反りがさらに大きくなるため、ｘを上記の範囲とすることによる効果は顕著である。
絶縁性セラミックス基板１２の厚さは前記の通り大きな方が好ましいが、具体的には、０．２〜１．０ｍｍ程度が好ましい。０．２ｍｍよりも薄い場合には、破壊靱性が高くとも金属回路板１３および金属放熱板１４を接合したときにかかる熱応力により割れやすくなり、１．０ｍｍよりも厚い場合には半導体モジュールの熱抵抗やインダクタンスが高くなり、好ましくない。ただし、下限である０．２ｍｍについては、０．２ｍｍ±０．０２ｍｍの範囲内であっても割れを発生しないことが確認されたため、この範囲内であっても好ましく用いることができる。この際、内部の破壊靱性値Ｋが５．５〜７．５ＭＰａ・ｍ１／２であることが好ましい。特に窒化珪素セラミックスはこうした特性を持つ絶縁性セラミックス基板として好ましく用いられる。
本実施の形態においては絶縁性セラミックス基板１２と金属回路板１３、金属放熱板１４とはろう材１５によって接合される。ろう材１５は、例えば活性金属であるＴｉが添加されたＡｇ−Ｃｕ系合金ペーストである。その際のろう付け温度としては、６００〜９００℃が好ましい。６００℃よりも低いと、ろう付け不良となり、９００℃よりも高いと、絶縁性セラミックス基板１２と金属回路板１３等との間の熱膨張差が特に大きくなり、絶縁性セラミックス基板１２に働く残留応力が高くなる。図１２に、図１１の場合と同様に、この温度と前記のＫ−Ｋ１との関係を調べた結果を示す。この結果より、この温度が高いとＫ−Ｋ１が大きくなり、この温度を９００℃以下とすることによって、冷熱サイクル特性が向上することが確認できる。
上記の回路基板１１は、前記の回路基板１と同様の製造方法によって製造できる。また、これを用いた半導体モジュールも同様にして製造できる。この半導体モジュールは冷熱サイクルに対する高い耐久性を有する。
なお、上記各実施の形態では金属回路板および金属放熱板として銅を用いていたが、これらに限られるものではなく、同様の性質を持つ他の材料を代わりに用いた場合でも、本発明を適用することによって同様に高い耐久性を得ることができる。
また、上記各実施の形態では金属回路板および金属放熱板は、ろう付けによって絶縁性セラミックス基板に接合されたが、他の方法を用いた場合でも同様に高い耐久性を得ることができる。
また、絶縁性セラミックス基板の代わりに同様な機械的性質をもつ他の絶縁基板を用いた場合でも、本発明により同様に高い耐久性をもった回路基板を得ることができる。
以下、本発明の実施例について説明する。ただし、これらの実施例により本発明が限定されるものではない。
絶縁性セラミックス基板として窒化珪素セラミックス基板と、金属回路板及び金属放熱板として銅板を用いて、回路基板及び半導体モジュールを作製した。採用した窒化珪素セラミックス基板の面内方向の破壊靱性値ＫＨおよび内部の破壊靭性値Ｋと、厚み及び金属回路板と金属放熱板の厚みは表１に示す。
窒化珪素セラミックス基板の両面に活性金属ろう材を印刷形成し、窒化珪素セラミックス基板とほぼ同じ長方形状の銅板を両面に６００℃〜９００℃の温度で加熱接合した。各々の加熱接合温度（ろう付け温度）を表1に示す。冷却後、金属回路板及び金属放熱板が所定のパターンとなるようにエッチングし、金属回路板及び金属放熱板にＮｉ−Ｐメッキを施し回路基板を作製した。
得られた回路基板の金属回路板および金属放熱板が接合されている部分の断面を取り出し、ＪＩＳＲ１６０７に準拠して、窒化珪素セラミックス基板の断面にビッカース圧子を所定荷重（例えば、２ｋｇｆ）で押し込むＩＦ法で見かけの破壊靱性値を測定した。このとき、ビッカース圧子はビッカース圧痕の一方の対角線が基板の厚さ方向と垂直になるように押し込んだ。そして、ビッカース圧痕の面内方向の対角線の長さ、左端部及び右端部から伸びるクラックの長さ、および上端部及び下端部から伸びるクラックの長さによりこの回路基板における面内方向の見かけの破壊靱性値ＫＨ１および内部の見かけの破壊靭性値Ｋ１を求めた。測定は任意の５箇所について行い、その平均値をこれらの見かけの破壊靭性値とした。また、回路基板のそりは3次元測定器を用いて対角線上で測定し、そのそりの大きさの最大値を対角線の長さで割った値をそり量とした。測定したこれらの見かけの破壊靭性値及びそり量は表1に示す。
また、得られた回路基板の金属回路板上に半導体チップをはんだ接合した後、ワイヤボンディングを施し、半導体モジュールを得た。この回路基板及び半導体モジュールについて、以下に示すようにヒートサイクル試験を行った。ヒートサイクル試験は−５５℃での冷却を２０分、室温での保持を１０分及び１５０℃における加熱を２０分とする昇温／降温サイクルを１サイクルとし、これを３０００サイクル繰り返し付与し、窒化珪素セラミックス基板のクラックや金属回路板の剥離が発生するか否かを評価した。クラックの発生は蛍光探傷法で行った。表１にヒートサイクル試験後のクラックの発生の有無を示す。
ここで、実施例１〜１４においては、窒化珪素セラミックス基板の厚さｔｃ（ｍｍ）、内部の破壊靱性値Ｋ（ＭＰａ・ｍ１／２）、金属回路板の厚さｔ１（ｍｍ）、放熱板の厚さｔ２（ｍｍ）を、（ｔ１ ２−ｔ２ ２）／ｔｃ ２／Ｋ＜１．５となる範囲で変えている。金属回路板、金属放熱板の厚さは０．５〜５．０ｍｍとした。金属回路板の総面積の金属放熱板の総面積に対する面積比は５／９以上としている。ろう付け温度は６００以上９００℃未満としている。また、これによって面内方向の破壊靱性値を３．０〜６．５ＭＰａ・ｍ１／２の範囲としている。
一方、比較例１〜７は、ｔｃ、Ｋ、ｔ１、ｔ２を（ｔ１ ２−ｔ２ ２）／ｔｃ ２／Ｋ≧１．５となるように変え、比較例８は金属回路板の総面積の金属放熱板の面積に対する比を５／９未満、比較例９はろう付け温度を９５０℃とした。
実施例と比較例における内部の見かけの破壊靱性値、内部の破壊靱性値と内部の見かけの破壊靱性値との差、冷熱サイクル印加後のクラックの発生の有無を調べた結果を表１に示す。
Figure 2007026547
いずれの比較例においても、上記の冷熱サイクル印加後にクラックが発生したのに対し、すべての実施例においてはクラックが発生しないことが確認できた。
本発明の第１および第２の実施の形態に係る回路基板の平面図および断面図である。 第１および第２の実施の形態に係る回路基板における破壊靱性値を測定する方法を示した概略図である。 第１および第２の実施の形態に係る回路基板における冷熱サイクル印加によって生ずるクラックの状況を示す概略図である。 本発明の第１の実施の形態に係る回路基板において、回路基板のそり量と面内方向の見かけの破壊靱性値ＫＨ１との関係を調べた図である。 本発明の第１の実施の形態に係る回路基板において、金属回路板の総面積の金属放熱板の総面積に対する比率と、面内方向の見かけの破壊靱性値ＫＨ１との関係を調べた図である。 本発明の第１の実施の形態に係る回路基板において、ろう付け温度と面内方向の見かけの破壊靱性値ＫＨ１との関係を調べた図である。 冷熱サイクルに対する寿命と内部の見かけの破壊靱性値Ｋ１との関係を調べた図である。 冷熱サイクルに対する寿命と表面の破壊靱性値との関係を調べた図である。 本発明の第２の実施の形態に係る回路基板において、内部の見かけの破壊靱性値Ｋ１とｘとの関係を調べた図である。 本発明の第２の実施の形態に係る回路基板において、内部の見かけの破壊靱性値と内部の破壊靱性値との差Ｋ−Ｋ１と、ｘとの関係を調べた図である。 本発明の第２の実施の形態に係る回路基板において、金属回路板の総面積の金属放熱板の総面積に対する比率とＫ−Ｋ１との関係を調べた図である。 本発明の第２の実施の形態に係る回路基板において、ろう付け温度とＫ−Ｋ１との関係を調べた図である。
符号の説明
１、１１ 回路基板
２、１２ 絶縁性セラミックス基板
３、１３ 金属回路板
４、１４ 金属放熱板
５、１５ ろう材
６ 圧痕
７ 半導体チップ
８ クラック

Claims (30)

  1. 絶縁性セラミックス基板と、該絶縁性セラミックス基板の一面に接合された金属回路板と、前記絶縁性セラミックス基板の他面に接合された金属放熱板とからなる回路基板において、
    前記回路基板の面内方向の見かけの破壊靭性値が３．０〜６．５ＭＰａ・ｍ１／２であることを特徴とする回路基板。
  2. 前記絶縁性セラミックス基板の面内方向の破壊靭性値と前記回路基板の面内方向の見かけの破壊靭性値との差が３．０ＭＰａ・ｍ１／２以下であることを特徴とする請求項１に記載の回路基板。
  3. 前記回路基板のそり量の絶対値が８０μｍ／ｉｎｃｈ以下であることを特徴とする請求項１または２に記載の回路基板。
  4. 前記絶縁性セラミックス基板の面内方向の破壊靭性値が５．５ＭＰａ・ｍ１／２以上、かつ前記絶縁性セラミックス基板の厚みが０．２〜１．０ｍｍであることを特徴とする請求項１乃至３のいずれか１項に記載の回路基板。
  5. 前記金属回路板及び前記金属放熱板が０．５ｍｍ〜５．０ｍｍの厚さの銅板であることを特徴とする請求項１乃至４のいずれか１項に記載の回路基板。
  6. 前記金属回路板の総面積の前記金属放熱板の総面積に対する比率が５／９以上であることを特徴とする請求項１乃至５のいずれか１項に記載の回路基板。
  7. 前記絶縁性セラミックス基板が窒化珪素セラミックスであることを特徴とする請求項１乃至６のいずれか１項に記載の回路基板。
  8. 絶縁性セラミックス基板と、該絶縁性セラミックス基板の一面に接合された金属回路板と、前記絶縁性セラミックス基板の他面に接合された金属放熱板と、からなる回路基板において、
    前記絶縁性セラミックス基板の厚さをｔｃ（ｍｍ）、前記金属回路板の厚さを ｔ１（ｍｍ）、前記金属放熱板の厚さをｔ２（ｍｍ）とし、前記絶縁性セラミックス基板の内部の破壊靱性値をＫ（ＭＰａ・ｍ１／２）としたとき、
    （ｔ１ ２−ｔ２ ２）／ｔｃ ２／Ｋ＜１．５
    であることを特徴とする回路基板。
  9. 前記金属回路板の総面積の前記金属放熱板の総面積に対する比率が５／９以上であることを特徴とする請求項８に記載の回路基板。
  10. 前記金属回路板および前記金属放熱板の厚さが０．５〜５ｍｍであることを特徴とする請求項８または９に記載の回路基板。
  11. 前記金属回路板および前記金属放熱板の厚さが０．８〜５ｍｍであることを特徴とする請求項８または９に記載の回路基板。
  12. 前記絶縁性セラミックス基板の厚さが０．２〜１．０ｍｍであることを特徴とする請求項８乃至１１のいずれか１項に記載の回路基板。
  13. 前記回路基板の内部の見かけの破壊靱性値が４．０ＭＰａ・ｍ１／２以上であることを特徴とする請求項８乃至１２のいずれか１項に記載の回路基板。
  14. 前記絶縁性セラミックス基板の内部の破壊靱性値と前記回路基板の内部の見かけの破壊靱性値との差が２．５ＭＰａ・ｍ１／２以下であることを特徴とする請求項８乃至１３のいずれか１項に記載の回路基板。
  15. 前記金属回路板および前記金属放熱板が銅であることを特徴とする請求項８乃至１４のいずれか１項に記載の回路基板。
  16. 前記絶縁性セラミックス基板が窒化珪素セラミックスであることを特徴とする請求項８乃至１５のいずれか１項に記載の回路基板。
  17. 前記絶縁性セラミックス基板と前記金属回路板との接合および前記絶縁性セラミックス基板と前記金属放熱板との接合が活性金属ろう材を介して行われ、そのろう付け温度が６００℃〜９００℃であることを特徴とする請求項１乃至１６のいずれか１項に記載の回路基板。
  18. 絶縁性セラミックス基板と、該絶縁性セラミックス基板の一面に接合された金属回路板と、前記絶縁性セラミックス基板の他面に接合された金属放熱板と、からなる回路基板の製造方法であって、
    前記絶縁性セラミックス基板と前記金属回路板との接合および前記絶縁性セラミックス基板と前記金属放熱板との接合を活性金属ろう材を介して行い、そのろう付け温度を６００℃〜９００℃としたことを特徴とする回路基板の製造方法。
  19. 前記絶縁性セラミックス基板の面内方向の破壊靭性値が５．５ＭＰａ・ｍ１／２以上、かつ前記絶縁性セラミックス基板の厚みが０．２〜１．０ｍｍであることを特徴とする請求項１８に記載の回路基板の製造方法。
  20. 前記金属回路板及び前記金属放熱板が０．５ｍｍ〜５．０ｍｍの厚さの銅板であることを特徴とする請求項１８または１９に記載の回路基板の製造方法。
  21. 前記金属回路板の総面積の前記金属放熱板の総面積に対する比率が５／９以上であることを特徴とする請求項１８乃至２０のいずれか１項に記載の回路基板の製造方法。
  22. 前記絶縁性セラミックス基板が窒化珪素セラミックスであることを特徴とする請求項１８乃至２１のいずれか１項に記載の回路基板の製造方法。
  23. 前記絶縁性セラミックス基板の厚さをｔｃ（ｍｍ）、前記金属回路板の厚さを ｔ１（ｍｍ）、前記金属放熱板の厚さをｔ２（ｍｍ）とし、前記絶縁性セラミックス基板の内部の破壊靱性値をＫ（ＭＰａ・ｍ１／２）としたとき、
    （ｔ１ ２−ｔ２ ２）／ｔｃ ２／Ｋ＜１．５
    としたことを特徴とする請求項１８に記載の回路基板の製造方法。
  24. 前記金属回路板の総面積の前記金属放熱板の総面積に対する比率が５／９以上であることを特徴とする請求項２３に記載の回路基板の製造方法。
  25. 前記金属回路板および前記金属放熱板の厚さが０．５〜５ｍｍであることを特徴とする請求項２３または２４に記載の回路基板の製造方法。
  26. 前記金属回路板および前記金属放熱板の厚さが０．８〜５ｍｍであることを特徴とする請求項２３または２４に記載の回路基板の製造方法。
  27. 前記絶縁性セラミックス基板の厚さが０．２〜１．０ｍｍであることを特徴とする請求項２３乃至２６のいずれか１項に記載の回路基板の製造方法。
  28. 前記金属回路板および前記金属放熱板が銅であることを特徴とする請求項２３乃至２７のいずれか１項に記載の回路基板の製造方法。
  29. 前記絶縁性セラミックス基板が窒化珪素セラミックスであることを特徴とする請求項２３乃至２８のいずれか１項に記載の回路基板の製造方法。
  30. 請求項１乃至１７のいずれか１項に記載の回路基板と、該回路基板上に搭載された半導体チップとからなることを特徴とする半導体モジュール。
JP2007533174A 2005-08-29 2006-08-17 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法 Active JP5326278B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007533174A JP5326278B2 (ja) 2005-08-29 2006-08-17 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
JP2005247301 2005-08-29
JP2005247301 2005-08-29
JP2006091408 2006-03-29
JP2006091408 2006-03-29
JP2007533174A JP5326278B2 (ja) 2005-08-29 2006-08-17 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
PCT/JP2006/316154 WO2007026547A1 (ja) 2005-08-29 2006-08-17 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2012131557A Division JP2012169678A (ja) 2005-08-29 2012-06-11 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP2012231919A Division JP5598522B2 (ja) 2005-08-29 2012-10-19 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007026547A1 true JPWO2007026547A1 (ja) 2009-03-05
JP5326278B2 JP5326278B2 (ja) 2013-10-30

Family

ID=37808647

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2007533174A Active JP5326278B2 (ja) 2005-08-29 2006-08-17 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP2012131557A Pending JP2012169678A (ja) 2005-08-29 2012-06-11 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP2012231919A Active JP5598522B2 (ja) 2005-08-29 2012-10-19 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2012131557A Pending JP2012169678A (ja) 2005-08-29 2012-06-11 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP2012231919A Active JP5598522B2 (ja) 2005-08-29 2012-10-19 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法

Country Status (4)

Country Link
US (1) US8563869B2 (ja)
EP (1) EP1921675B1 (ja)
JP (3) JP5326278B2 (ja)
WO (1) WO2007026547A1 (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8563869B2 (en) * 2005-08-29 2013-10-22 Hitachi Metals, Ltd. Circuit board and semiconductor module using this, production method for circuit board
JP2009094264A (ja) * 2007-10-09 2009-04-30 Hitachi Metals Ltd 回路基板、半導体モジュール、半導体モジュールの設計方法
JP2009130060A (ja) * 2007-11-21 2009-06-11 Toyota Industries Corp 放熱装置
JP5070014B2 (ja) * 2007-11-21 2012-11-07 株式会社豊田自動織機 放熱装置
EP2282334B1 (en) * 2008-05-16 2020-08-19 Mitsubishi Materials Corporation Method for producing substrate for power module
US20110177292A1 (en) * 2008-06-20 2011-07-21 Hitachi Metals, Ltd. Ceramic assembled board, method of manufacturing the same, ceramic substrate and ceramic circuit substrate
DE102010039728A1 (de) * 2010-08-25 2012-03-01 Robert Bosch Gmbh Verfahren zur Herstellung einer elektrischen Schaltung und elektrischen Schaltung
KR102078891B1 (ko) 2012-02-01 2020-02-18 미쓰비시 마테리알 가부시키가이샤 파워 모듈용 기판, 히트 싱크가 부착된 파워 모듈용 기판, 파워 모듈, 파워 모듈용 기판의 제조 방법, 및 동 부재 접합용 페이스트
CN102856266A (zh) * 2012-09-19 2013-01-02 张剑锋 一体化绝缘陶瓷基板
EP3109222B1 (en) * 2014-02-21 2018-09-26 Denka Company Limited Ceramic circuit board
JP6341822B2 (ja) 2014-09-26 2018-06-13 三菱電機株式会社 半導体装置
CN105742268B (zh) * 2014-12-26 2019-01-22 株式会社东芝 布线基板以及包含布线基板的半导体封装
US10037928B2 (en) * 2015-01-29 2018-07-31 Kyocera Corporation Circuit board and electronic device
JP6370257B2 (ja) 2015-04-27 2018-08-08 三菱電機株式会社 半導体装置
KR101708317B1 (ko) * 2015-06-17 2017-02-20 엘지전자 주식회사 스트레인 검사 소자 및 그 부착 방법
CN107251214B (zh) 2015-09-28 2019-08-27 株式会社东芝 氮化硅电路基板以及使用了该氮化硅电路基板的半导体模块
WO2017056360A1 (ja) * 2015-09-28 2017-04-06 株式会社 東芝 回路基板および半導体装置
JP6137267B2 (ja) * 2015-10-08 2017-05-31 三菱マテリアル株式会社 ヒートシンク付きパワーモジュール用基板及びパワーモジュール
WO2018180965A1 (ja) * 2017-03-30 2018-10-04 株式会社 東芝 セラミックス銅回路基板およびそれを用いた半導体装置
US11043465B2 (en) * 2017-05-11 2021-06-22 Sumitomo Electric Industries, Ltd. Semiconductor device
KR102436225B1 (ko) * 2017-07-28 2022-08-25 삼성전기주식회사 인쇄회로기판
JPWO2019167942A1 (ja) * 2018-02-27 2020-04-16 三菱マテリアル株式会社 絶縁回路基板
DE102018104521B4 (de) * 2018-02-28 2022-11-17 Rogers Germany Gmbh Metall-Keramik-Substrate
CN113678244A (zh) * 2019-03-29 2021-11-19 电化株式会社 氮化硅电路基板及电子部件模块
CN110012597B (zh) * 2019-04-12 2020-11-27 中国科学院电工研究所 一种陶瓷覆铜电路板及其制备方法
WO2021039816A1 (ja) * 2019-08-29 2021-03-04 京セラ株式会社 電気回路基板及びパワーモジュール
CN118402060A (zh) * 2022-04-18 2024-07-26 株式会社东芝 陶瓷电路基板、半导体装置、陶瓷电路基板的制造方法以及半导体装置的制造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5672435A (en) * 1994-12-12 1997-09-30 The Dow Chemical Company Hard disk drive components and methods of making same
US5780164A (en) * 1994-12-12 1998-07-14 The Dow Chemical Company Computer disk substrate, the process for making same, and the material made therefrom
JP3100871B2 (ja) * 1995-07-11 2000-10-23 株式会社東芝 窒化アルミニウム焼結体
JP3512977B2 (ja) 1996-08-27 2004-03-31 同和鉱業株式会社 高信頼性半導体用基板
JP3932343B2 (ja) * 1996-08-27 2007-06-20 Ｄｏｗａメタルテック株式会社 半導体用基板およびその製造方法
JPH10107440A (ja) * 1996-09-30 1998-04-24 Sumitomo Kinzoku Electro Device:Kk セラミック基板及びその製造方法
JP2001010865A (ja) 1999-06-23 2001-01-16 Ngk Insulators Ltd 窒化珪素焼結体及びその製造方法
US6417563B1 (en) * 2000-07-14 2002-07-09 Advanced Micro Devices, Inc. Spring frame for protecting packaged electronic devices
DE10165080B4 (de) * 2000-09-20 2015-05-13 Hitachi Metals, Ltd. Siliciumnitrid-Pulver und -Sinterkörper sowie Verfahren zu deren Herstellung und Leiterplatte damit
JP3797905B2 (ja) 2000-10-27 2006-07-19 株式会社東芝 窒化けい素セラミックス基板およびそれを用いた窒化けい素セラミックス回路基板並びにその製造方法
US6613443B2 (en) * 2000-10-27 2003-09-02 Kabushiki Kaisha Toshiba Silicon nitride ceramic substrate, silicon nitride ceramic circuit board using the substrate, and method of manufacturing the substrate
JP2003101184A (ja) * 2001-09-27 2003-04-04 Kyocera Corp セラミック回路基板およびその製造方法
JP2004119568A (ja) * 2002-09-25 2004-04-15 Kyocera Corp セラミック回路基板
JP4360847B2 (ja) * 2003-06-30 2009-11-11 日本特殊陶業株式会社 セラミック回路基板、放熱モジュール、および半導体装置
US8563869B2 (en) * 2005-08-29 2013-10-22 Hitachi Metals, Ltd. Circuit board and semiconductor module using this, production method for circuit board

Also Published As

Publication number Publication date
WO2007026547A1 (ja) 2007-03-08
US8563869B2 (en) 2013-10-22
JP2013042165A (ja) 2013-02-28
EP1921675B1 (en) 2018-10-31
EP1921675A4 (en) 2010-09-22
JP2012169678A (ja) 2012-09-06
JP5326278B2 (ja) 2013-10-30
US20090101392A1 (en) 2009-04-23
EP1921675A1 (en) 2008-05-14
JP5598522B2 (ja) 2014-10-01

Similar Documents

Publication Publication Date Title
JP5598522B2 (ja) 回路基板及びこれを用いた半導体モジュール、回路基板の製造方法
JP4969738B2 (ja) セラミックス回路基板およびそれを用いた半導体モジュール
JP4015023B2 (ja) 電子回路用部材及びその製造方法並びに電子部品
JP2008041752A (ja) 半導体モジュールおよび半導体モジュール用放熱板
JP4206915B2 (ja) パワーモジュール用基板
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP2003273289A (ja) セラミックス回路基板およびパワーモジュール
JP4893096B2 (ja) 回路基板およびこれを用いた半導体モジュール
WO2011149065A1 (ja) 回路基板およびこれを用いた電子装置
JP2003163315A (ja) モジュール
JP7027094B2 (ja) 放熱部品付きパワーモジュール
JP2000323618A (ja) 銅回路接合基板及びその製造方法
JP2016051778A (ja) 金属−セラミックス接合基板
JP2019176152A (ja) ヒートシンク付き絶縁回路基板
JP5370460B2 (ja) 半導体モジュール
JP5218621B2 (ja) 回路基板およびこれを用いた半導体モジュール
TW201841310A (zh) 附有散熱片絕緣電路基板之製造方法
CN110999544A (zh) 陶瓷电路基板
JP2008069044A (ja) セラミックス基板、これを用いたセラミックス回路基板及び半導体モジュール
JP2004158659A (ja) モジュール構造体とそれを用いたモジュール
JP2009088330A (ja) 半導体モジュール
JPH10247763A (ja) 回路基板及びその製造方法
JP2006229247A (ja) 回路基板及びその製造方法
JP5614127B2 (ja) パワーモジュール用基板及びその製造方法
JP4656126B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120410

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130625

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130708

R150 Certificate of patent or registration of utility model

Ref document number: 5326278

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350