JP6094413B2 - 半導体モジュール及びその製造方法 - Google Patents
半導体モジュール及びその製造方法 Download PDFInfo
- Publication number
- JP6094413B2 JP6094413B2 JP2013149519A JP2013149519A JP6094413B2 JP 6094413 B2 JP6094413 B2 JP 6094413B2 JP 2013149519 A JP2013149519 A JP 2013149519A JP 2013149519 A JP2013149519 A JP 2013149519A JP 6094413 B2 JP6094413 B2 JP 6094413B2
- Authority
- JP
- Japan
- Prior art keywords
- solder
- resist
- solder resist
- case
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 122
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 229910000679 solder Inorganic materials 0.000 claims description 260
- 239000000853 adhesive Substances 0.000 claims description 10
- 230000001070 adhesive effect Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 6
- 238000005304 joining Methods 0.000 claims description 3
- 230000000052 comparative effect Effects 0.000 description 10
- 239000000758 substrate Substances 0.000 description 10
- 238000009413 insulation Methods 0.000 description 9
- 239000000463 material Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000007650 screen-printing Methods 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000009736 wetting Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- -1 Cu—Mo Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 239000006071 cream Substances 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229920002379 silicone rubber Polymers 0.000 description 1
- 239000004945 silicone rubber Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000009281 ultraviolet germicidal irradiation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
本発明は、ベース板に半導体装置を半田により接合した半導体モジュール及びその製造方法に関する。
半導体モジュールでは、ベース板の上面を半田レジストでコーティングし、半田接合部において半田レジストに開口を設ける（例えば、特許文献１の図３（ｂ）参照）。これにより、半田接合部からの半田の濡れ広がりを抑制して半田の塗布面積と厚みを調整でき、半導体装置の位置精度が向上する。
半田接合工程において半田が高温で膨張して半田接合部から飛散する場合がある。また、半田内部又は周囲の不純物などで発生した気泡が弾けて半田が飛散する場合もある。例えばフラックスに含有される揮発成分によって気泡が発生する。ただし、フラックスレス半田でも気泡は発生する。この場合に半田に気圧や半導体装置の重圧がかかると、気泡が弾けて半田が飛散する。特に気泡を抑制するために大気圧より減圧すると、半田が飛散しやすくなる。半田レジスト上に飛散した半田は濡れ広がらず半田ボールとなる。この半田ボールにより、半導体装置の異極間の絶縁距離が狭まり、絶縁性の低下又は短絡が生じる。
また、ベース板のケース接着部に半田が付着して凹凸ができると、ベース板とケースの接着が阻害される。さらに、ケースの内部に充填された絶縁性ゲルがベース板とケースの隙間から漏れ出してしまう。
本発明は、上述のような課題を解決するためになされたもので、その目的は半田の飛散による悪影響を防止することができる半導体モジュール及びその製造方法を得るものである。
本発明に係る半導体モジュールは、半田接合部と、前記半田接合部を囲むケース接着部とを含む主面を有するベース板と、前記主面において前記半田接合部と前記ケース接着部の間に設けられた半田レジストと、前記半田接合部に半田により接合された半導体装置と、前記ケース接着部に接着され、前記半導体装置を覆うケースとを備え、前記半田レジストは、前記半田接合部の外周に沿って設けられた第１の半田レジストと、前記ケース接着部の内周に沿って設けられ、前記第１の半田レジストより外側に配置された第２の半田レジストとを有し、前記主面を前記半田レジストから露出させるスリットが前記第１の半田レジストと前記第２の半田レジストの間に設けられ、前記半田接合部は、第１及び第２の半田接合部を有し、前記半導体装置は、前記第１及び第２の半田接合部にそれぞれ前記半田により接合された第１及び第２の半導体装置を有し、前記第１の半導体装置と前記第２の半導体装置はワイヤにより互いに接続され、前記スリットは、前記第１の半田接合部と前記第２の半田接合部の間にも設けられていることを特徴とする。
本発明に係る半導体モジュールの製造方法は、半田接合部と、前記半田接合部を囲むケース接着部とを含む主面を有するベース板を用意する工程と、前記主面において前記半田接合部と前記ケース接着部の間に半田レジストを形成する工程と、前記半田レジストを形成した後に、半導体装置を前記半田接合部に半田により接合する工程と、前記半導体装置を覆うケースを前記ケース接着部に接着する工程とを備え、前記半田レジストを形成する工程において、前記半田接合部の外周に沿って第１の半田レジストを形成し、前記ケース接着部の内周に沿って前記第１の半田レジストより外側に第２の半田レジストを形成し、前記主面を前記半田レジストから露出させるスリットを前記第１の半田レジストと前記第２の半田レジストの間に形成し、前記半田接合部として第１及び第２の半田接合部を形成し、前記半導体装置として第１及び第２の半導体装置をそれぞれ前記第１及び第２の半田接合部に前記半田により接合し、前記第１の半導体装置と前記第２の半導体装置をワイヤにより互いに接続し、前記スリットを前記第１の半田接合部と前記第２の半田接合部の間にも形成することを特徴とする。
本発明により、半田の飛散による悪影響を防止することができる。
本発明の実施の形態に係る半導体モジュール及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は本発明の実施の形態１に係る半導体モジュールを示す斜視図である。図２は本発明の実施の形態１に係る半導体モジュールを示す断面図である。図３は本発明の実施の形態１に係る半導体モジュールの内部を示す斜視図である。
図１は本発明の実施の形態１に係る半導体モジュールを示す斜視図である。図２は本発明の実施の形態１に係る半導体モジュールを示す断面図である。図３は本発明の実施の形態１に係る半導体モジュールの内部を示す斜視図である。
ベース板１の主面は、半田接合部２ａ，２ｂと、半田接合部２ａ，２ｂを囲むケース接着部３とを含む。ここではケース接着部３はベース板１の主面の外周部に該当する。ベース板１の材質は、銅、Ｃｕ−Ｍｏ等の銅合金、アルミニウム、又はＡｌ−ＳｉＣ等のアルミニウム合金である。ベース板１の厚みは１ｍｍ〜５ｍｍ程度である。なお、半田との濡れ性を向上させるため、ベース板１の半田接合部２ａ，２ｂにニッケルなどのメッキ層を形成してもよい。ただし、ベース板１の材質が半田との濡れ性が高い物質の場合にはメッキ層は不要である。
ベース板１の主面において半田接合部２ａ，２ｂとケース接着部３の間に半田レジスト４ａ，４ｂ，５が設けられている。半田レジスト４ａ，４ｂ，５の材質は、ベース板１の材質に比べて半田に濡れ難い材質であり、例えばエポキシ系樹脂等である。
半田レジスト４ａは半田接合部２ａの外周に沿って設けられ、半田レジスト４ｂは半田接合部２ｂの外周に沿って設けられている。半田レジスト５はケース接着部３の内周に沿って設けられ、半田レジスト４ａ，４ｂより外側に配置されている。ベース板１の主面を半田レジスト４ａ，４ｂ，５から露出させるスリット６が半田レジスト４ａ，４ｂと半田レジスト５の間に設けられている。スリット６は、半田接合部２ａ，２ｂ及び半田レジスト４ａ，４ｂを囲んでおり、半田接合部２ａと半田接合部２ｂの間にも設けられている。
半導体装置７ａが半田接合部２ａに半田８ａにより接合されている。半導体装置７ｂが半田接合部２ｂに半田８ｂにより接合されている。半田８ａ，８ｂは、錫−鉛半田、鉛フリー半田等であり、フラックス入りでもよいし、フラックスレス半田でもよい。半導体装置７ａ，７ｂの熱サイクルによる半田８ａ，８ｂの亀裂等を防ぐため、半田８ａ，８ｂの膜厚は１５０μｍ以上とする。ただし、半田８ａ，８ｂを厚くするほど半田８ａ，８ｂの飛散が生じやすくなる。
半導体装置７ａは、絶縁基板９ａと、その上に半田等により実装された半導体チップ１０ａ，１０ｂとを有する。半導体装置７ｂは、絶縁基板９ｂと、その上に半田等により実装された半導体チップ１０ｃ，１０ｄとを有する。絶縁基板９ａ，９ｂは、アルミナ又は窒化アルミ等の絶縁体と、絶縁体の上面及び下面にそれぞれ設けられたアルミニウム等の上面配線及び下面配線とを有する。例えば厚さ０．６３５ｍｍのアルミナの両面に厚さ０．４ｍｍのアルミニウム膜が設けられている。絶縁基板９ａ，９ｂの下面配線は半田８ａ，８ｂを介してベース板１に接続されている。半導体チップ１０ａ，１０ｂ，１０ｃ，１０ｄはＩＧＢＴ(Insulated-Gate Bipolar Transistors)、ＦＥＴ（Field effect transistor）、又はダイオード等である。半導体チップ１０ａ，１０ｂの下面電極は絶縁基板９ａの上面配線に接続され、半導体チップ１０ｃ，１０ｄの下面電極は絶縁基板９ｂの上面配線に接続されている。
半導体チップ１０ａ，１０ｂの上面電極はワイヤ１１ａにより互いに接続され、半導体チップ１０ｂの上面電極と絶縁基板９ｂの上面配線はワイヤ１１ｂにより互いに接続され、半導体チップ１０ｃ，１０ｄの上面電極はワイヤ１１ｃにより互いに接続されている。従って、半導体装置７ａと半導体装置７ｂはワイヤ１１ｂにより互いに接続されている。
半導体装置７ａ，７ｂを覆うケース１２が接着剤１３によりケース接着部３に接着されている。ケース１２はエポキシ樹脂等からなる樹脂ケースであり、壁面を構成する枠体と上面を構成する蓋からなる。接着剤１３はシリコーンゴム系の接着剤であるが、エポキシ系などでもよい。なお、ベース板１とケース１２との接着力を向上させるため、ケース接着部３には半田レジスト４ａ，４ｂ，５は設けられていない。
ケース１２の内部にシリコンゲルなどの絶縁性ゲル１４が充填され、この絶縁性ゲル１４が半導体装置７ａ，７ｂを覆って絶縁保護している。モジュール取付用のブッシュ穴１５が半田レジスト５よりも外側においてベース板１の四隅に設けられている。
続いて、本発明の実施の形態１に係る半導体モジュールの製造方法を図面を参照しながら説明する。図４は、本発明の実施の形態１に係る半導体モジュールの製造工程を示す平面図である。図５，６，８，９は、本発明の実施の形態１に係る半導体モジュールの製造工程を示す斜視図である。図７は、本発明の実施の形態１に係る半導体モジュールの製造工程を示す断面図である。
まず、図４に示すように、半田接合部２ａ，２ｂと、半田接合部２ａ，２ｂを囲むケース接着部３とを含む主面を有するベース板１を用意する。そして、ベース板１の主面において半田接合部２ａ，２ｂとケース接着部３の間に半田レジスト４ａ，４ｂ，５をスクリーン印刷で塗布し、ＵＶ照射により硬化させる。なお、半田レジストをスプレーコーティング法又はカーテンコータにより塗布し、露光及び現像して不要な半田レジストを溶解させてもよい。
ここで、半田レジスト４ａ，４ｂは半田接合部２ａ，２ｂの外周に沿って形成する。半田レジスト５はケース接着部３の内周に沿って半田レジスト４ａ，４ｂより外側に形成する。ベース板１の主面を半田レジスト４ａ，４ｂ，５から露出させるスリット６を半田レジスト４ａ，４ｂと半田レジスト５の間に形成する。スリット６は、半田接合部２ａ，２ｂ及び半田レジスト４ａ，４ｂを囲むように形成し、半田接合部２ａと半田接合部２ｂの間にも形成する。
次に、図５に示すように、半田レジスト４ａで囲まれた半田接合部２ａに適量の半田８ａを塗布し、その上に半導体装置７ａを載せる。同様に、半田レジスト４ｂで囲まれた半田接合部２ｂに適量の半田８ｂを塗布し、その上に半導体装置７ｂを載せる。なお、半田８ａ，８ｂとして、クリーム半田をスクリーン印刷法等により塗布してもよいし、板状の半田を用いてもよい。
次に、ホットプレートなどの加熱機構（不図示）を用いて半田８ａ，８ｂを溶融させて、図６及び図７に示すように半導体装置７ａ，７ｂをそれぞれ半田接合部２ａ，２ｂに半田８ａ，８ｂにより接合する。この際に半田接合部２ａ，２ｂからそれぞれ飛散した半田１６ａ，１６ｂがスリット６上で濡れ広がる。その後、半導体装置７ａと半導体装置７ｂをワイヤ１１ｂにより互いに接続する。
次に、図８に示すように、半導体装置７ａ，７ｂを覆うケース１２をケース接着部３に接着する。この際に、ブッシュ穴１５に接着剤１３が流入しないように、ロボットを制御して接着剤１３を塗布する領域を限定する。次に、ケース１２上面の蓋（不図示）を開けて、半導体装置７ａ，７ｂを覆う絶縁性ゲル１４をケース１２の内部に注入する。次に、図９に示すように、ブッシュ穴１５にネジ１７を挿入して半導体モジュールをヒートシンク１８に取り付ける。なお、ここではベース板１のネジ締め付け部がケース１２で覆われていないが、ケース１２で覆われていてもよい。
続いて、本実施の形態の効果を比較例と比較して説明する。図１０は比較例に係る半導体モジュールの製造工程を示す斜視図である。図１１は比較例に係る半導体モジュールの製造工程を示す断面図である。比較例では半田接合部２ａ，２ｂとケース接着部３の間に半田レジスト１９が設けられているが、この半田レジスト１９にはスリット６が設けられていない。
比較例では、半田レジスト１９上に飛散した半田が濡れ広がらず半田ボール２０が形成される。この半田ボール２０により半導体装置７ａ，７ｂの上下の配線間で短絡又は絶縁耐圧の低下が生じる。また、半田ボール２０が大きい場合には、２つの半導体装置７ａ，７ｂの上面配線と下面配線の間又は上面配線同士で短絡又は絶縁耐圧の低下が生じる。半田ボール２０の高さが上面配線の高さに達しない場合でも、半田ボール２０により絶縁距離が短くなることで絶縁性が低下し、電界強度を超えた場合に放電する。
これに対して、本実施の形態では、半田接合部２ａ，２ｂから飛散した半田８ａ，８ｂはスリット６で濡れ広がり、高さが低くなるため、半導体装置７ａ，７ｂの異極間の絶縁性の低下又は短絡を防ぐことができる。そして、半田ボール２０の形成を抑制できるため、製品組立時に半田ボール２０を除去する手間を省くこともできる。
ここで、例えば製品の絶縁耐圧が６ｋＶ必要な場合に設計上必要な絶縁距離を１．７ｍｍ、ベース板１から絶縁基板９ａの上面までの高さを１．１ｍｍ、絶縁基板９ａの端面から上面配線までの距離を１ｍｍとする。この場合、半田が飛散していなければベース板１と上面配線の間の絶縁距離は２．１ｍｍである。一方、高さ０．５ｍｍの半田ボール２０が絶縁基板９ａの近くに形成された場合、半田ボール２０と上面配線の間の絶縁距離は２．１−０．５＝１．６ｍｍとなり、設計上必要な値を下回ってしまう。本実施の形態ではベース板１上に飛散した半田１６ａ，１６ｂの高さが０．４ｍｍより低くなるため、１．７ｍｍ以上の絶縁距離を確保することができる。
飛散した半田を十分に捕獲できるようなスリット６の幅は、飛散した半田の体積、リフロー温度、及びスリット６の長さ等により変化する。一例として、半田が十分に濡れ広がる条件を仮定し、スリット６の長さを１０ｍｍ、飛散した半田の体積を４ｍｍ３、許容できる半田の高さを０．２ｍｍとすると、スリット６の幅を４／（１０×０．２）＝２ｍｍ以上とする必要がある。ただし、上記の数値は一例であり、本発明を制限するものではなく、実際の使用に最適な値とは限らない。
また、比較例では、ベース板１のケース接着部３に半田２１が付着して凹凸ができるため、ベース板１とケース１２の接着が阻害される。これに対して、本実施の形態では、ケース接着部３の内周に沿って設けた半田レジスト５によりケース接着部３への半田の流入を防ぐことができる。これにより、ベース板１とケース１２の接着性を確保することができる。よって、本実施の形態では比較例に比べて半田の飛散による悪影響を防止することができる。
また、本実施の形態では、半田接合部２ａ，２ｂからの半田８ａ，８ｂの濡れ広がりを半田レジスト４ａ，４ｂが抑制するため、半田８ａ，８ｂの塗布面積と厚みを調整することができる。そして、半田レジスト４ａ，４ｂが半田接合部２ａ，２ｂ内に半田８ａ，８ｂを制限するため、溶融した半田８ａ，８ｂの表面張力によって半導体装置７ａ，７ｂが自動的に半田接合部２ａ，２ｂにそれぞれ移動する（セルフアライメント）。これにより、半導体装置７ａ，７ｂの位置精度を向上させることができる。
また、本実施の形態では、スリット６が半田接合部２ａ，２ｂ及び半田レジスト４ａ，４ｂを囲んでいる。これにより、半田接合部２ａ，２ｂから外側のどの方向に半田が飛散しても、スリット６で捕捉することができる。
また、比較例では半導体装置７ａ，７ｂ間に形成された半田ボール２０がワイヤ１１ｂと干渉する。これに対して、本実施の形態ではスリット６が半田接合部２ａと半田接合部２ｂの間にも設けられている。このため、半導体装置７ａ，７ｂ間での半田ボール２０の発生を抑制することができる。
また、ベース板１とケース１２の接着性を確保することができるため、ケース１２の内部に注入された絶縁性ゲル１４がベース板１とケース１２の隙間から漏れ出すのを防ぐことができる。
また、モジュール取付用のブッシュ穴１５を半田レジスト５よりも外側に設けることにより、ブッシュ穴１５に半田が流入して穴径が小さくなるのを防ぐことができる。
実施の形態２．
図１２は、本発明の実施の形態２に係る半導体モジュールのベース板を示す平面図である。ベース板１上の半田レジスト４ａ，４ｂのパターン形状が実施の形態１とは異なり、その他の構成は実施の形態１と同様である。
図１２は、本発明の実施の形態２に係る半導体モジュールのベース板を示す平面図である。ベース板１上の半田レジスト４ａ，４ｂのパターン形状が実施の形態１とは異なり、その他の構成は実施の形態１と同様である。
半田レジスト４ａ，４ｂは、半田接合部２ａ，２ｂの外周に沿って互いに離間して配置された複数のレジスト部を有する。そして、隣接するレジスト部の間の領域においてベース板１の主面が半田レジスト４ａ，４ｂ，５から露出している。これにより、ベース板１の主面の露出面積が広くなるため、飛散した半田が濡れ広がる面積も拡大する。この結果、捕獲できる半田の量を増やすことができる。
また、本実施の形態では、半田レジスト４ａ，４ｂを構成する複数のレジスト部が半田接合部２ａ，２ｂのコーナー部に設けられている。これにより、半田接合部２ａ，２ｂ上で溶けた半田８ａ，８ｂの平面形状を保持することができるため、半導体装置７ａ，７ｂの回転を防ぐことができる。
実施の形態３．
図１３は、本発明の実施の形態３に係る半導体モジュールのベース板を示す平面図である。ベース板１上の半田レジスト４ａ，４ｂのパターン形状が実施の形態１とは異なり、その他の構成は実施の形態１と同様である。
図１３は、本発明の実施の形態３に係る半導体モジュールのベース板を示す平面図である。ベース板１上の半田レジスト４ａ，４ｂのパターン形状が実施の形態１とは異なり、その他の構成は実施の形態１と同様である。
半田レジスト４ａ，４ｂを構成する複数のレジスト部が半田接合部２ａ，２ｂの四辺に設けられている。この場合でも半田８ａ，８ｂをそれぞれ半田接合部２ａ，２ｂ内に留めることができるため、半導体装置７ａ，７ｂの位置精度を向上させることができる。ただし、半田レジスト４ａ，４ｂを半田接合部２ａ，２ｂのコーナー部に設けないため、実施の形態２に比べて半導体装置７ａ，７ｂが回転し易くなる。
なお、半導体チップ１０ａ，１０ｂ，１０ｃ，１０ｄは、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材質、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成された半導体チップ１０ａ，１０ｂ，１０ｃ，１０ｄは、耐電圧性や許容電流密度が高いため、小型化できる。この小型化された半導体チップ１０ａ，１０ｂ，１０ｃ，１０ｄを用いることで、このチップを組み込んだ半導体モジュールも小型化できる。また、半導体チップ１０ａ，１０ｂ，１０ｃ，１０ｄの耐熱性が高いため、ヒートシンク１８の放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。また、半導体チップ１０ａ，１０ｂ，１０ｃ，１０ｄの電力損失が低く高効率であるため、半導体モジュールを高効率化できる。
１ ベース板、２ａ 半田接合部（第１の半田接合部）、２ｂ 半田接合部（第２の半田接合部）、３ ケース接着部、４ａ，４ｂ 半田レジスト（第１の半田レジスト）、５ 半田レジスト（第２の半田レジスト）、６ スリット、７ａ 半導体装置（第１の半導体装置）、７ｂ 半導体装置（第２の半導体装置）、８ａ，８ｂ 半田、１１ｂ ワイヤ、１２ ケース、１４ 絶縁性ゲル、１５ ブッシュ穴
Claims (12)
- 半田接合部と、前記半田接合部を囲むケース接着部とを含む主面を有するベース板と、
前記主面において前記半田接合部と前記ケース接着部の間に設けられた半田レジストと、
前記半田接合部に半田により接合された半導体装置と、
前記ケース接着部に接着され、前記半導体装置を覆うケースとを備え、
前記半田レジストは、前記半田接合部の外周に沿って設けられた第１の半田レジストと、前記ケース接着部の内周に沿って設けられ、前記第１の半田レジストより外側に配置された第２の半田レジストとを有し、
前記主面を前記半田レジストから露出させるスリットが前記第１の半田レジストと前記第２の半田レジストの間に設けられ、
前記半田接合部は、第１及び第２の半田接合部を有し、
前記半導体装置は、前記第１及び第２の半田接合部にそれぞれ前記半田により接合された第１及び第２の半導体装置を有し、
前記第１の半導体装置と前記第２の半導体装置はワイヤにより互いに接続され、
前記スリットは、前記第１の半田接合部と前記第２の半田接合部の間にも設けられていることを特徴とする半導体モジュール。 - 前記スリットは前記半田接合部及び前記第１の半田レジストを囲んでいることを特徴とする請求項１に記載の半導体モジュール。
- 前記第１の半田レジストは、前記半田接合部の外周に沿って互いに離間して配置された複数のレジスト部を有し、
隣接する前記レジスト部の間の領域において前記主面が前記半田レジストから露出していることを特徴とする請求項１又は２に記載の半導体モジュール。 - 前記複数のレジスト部は、前記半田接合部のコーナー部に設けられていることを特徴とする請求項３に記載の半導体モジュール。
- 前記ケースの内部において前記半導体装置を覆う絶縁性ゲルを更に備えることを特徴とする請求項１〜４の何れか１項に記載の半導体モジュール。
- モジュール取付用のブッシュ穴が前記第２の半田レジストよりも外側において前記ベース板に設けられていることを特徴とする請求項１〜５の何れか１項に記載の半導体モジュール。
- 半田接合部と、前記半田接合部を囲むケース接着部とを含む主面を有するベース板を用意する工程と、
前記主面において前記半田接合部と前記ケース接着部の間に半田レジストを形成する工程と、
前記半田レジストを形成した後に、半導体装置を前記半田接合部に半田により接合する工程と、
前記半導体装置を覆うケースを前記ケース接着部に接着する工程とを備え、
前記半田レジストを形成する工程において、
前記半田接合部の外周に沿って第１の半田レジストを形成し、
前記ケース接着部の内周に沿って前記第１の半田レジストより外側に第２の半田レジストを形成し、
前記主面を前記半田レジストから露出させるスリットを前記第１の半田レジストと前記第２の半田レジストの間に形成し、
前記半田接合部として第１及び第２の半田接合部を形成し、
前記半導体装置として第１及び第２の半導体装置をそれぞれ前記第１及び第２の半田接合部に前記半田により接合し、
前記第１の半導体装置と前記第２の半導体装置をワイヤにより互いに接続し、
前記スリットを前記第１の半田接合部と前記第２の半田接合部の間にも形成することを特徴とする半導体モジュールの製造方法。 - 前記半田接合部及び前記第１の半田レジストを囲むように前記スリットを形成することを特徴とする請求項７に記載の半導体モジュールの製造方法。
- 前記第１の半田レジストとして、前記半田接合部の外周に沿って互いに離間して配置された複数のレジスト部を形成し、
隣接する前記レジスト部の間の領域において前記主面を前記半田レジストから露出させることを特徴とする請求項７又は８に記載の半導体モジュールの製造方法。 - 前記複数のレジスト部を前記半田接合部のコーナー部に形成することを特徴とする請求項９に記載の半導体モジュールの製造方法。
- 前記半導体装置を覆う絶縁性ゲルを前記ケースの内部に注入する工程を更に備えることを特徴とする請求項７〜１０の何れか１項に記載の半導体モジュールの製造方法。
- モジュール取付用のブッシュ穴を前記第２の半田レジストよりも外側において前記ベース板に形成することを特徴とする請求項７〜１１の何れか１項に記載の半導体モジュールの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013149519A JP6094413B2 (ja) | 2013-07-18 | 2013-07-18 | 半導体モジュール及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2013149519A JP6094413B2 (ja) | 2013-07-18 | 2013-07-18 | 半導体モジュール及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2015023128A JP2015023128A (ja) | 2015-02-02 |
| JP6094413B2 true JP6094413B2 (ja) | 2017-03-15 |
Family
ID=52487341
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2013149519A Active JP6094413B2 (ja) | 2013-07-18 | 2013-07-18 | 半導体モジュール及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6094413B2 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6407451B2 (ja) * | 2015-12-04 | 2018-10-17 | 三菱電機株式会社 | 半導体モジュール |
| DE112016006225B4 (de) * | 2016-01-14 | 2022-04-21 | Mitsubishi Electric Corporation | Halbleitervorrichtung und Verfahren zum Herstellen einer Halbleitervorrichtung mit einer Abstrahlungsplattenstruktur |
| JP6547701B2 (ja) * | 2016-07-22 | 2019-07-24 | 三菱電機株式会社 | 位置決め治具、半導体装置の製造方法 |
| JP6907697B2 (ja) * | 2017-05-18 | 2021-07-21 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
| JP6898203B2 (ja) * | 2017-10-27 | 2021-07-07 | 株式会社 日立パワーデバイス | パワー半導体モジュール |
| JP7418474B2 (ja) * | 2020-01-16 | 2024-01-19 | 三菱電機株式会社 | 半導体装置および電力変換装置 |
| US20230275005A1 (en) * | 2020-10-19 | 2023-08-31 | Mitsubishi Electric Corporation | Semiconductor device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011100864A (ja) * | 2009-11-06 | 2011-05-19 | Toshiba Corp | 半導体装置及びその製造方法 |
| US8519532B2 (en) * | 2011-09-12 | 2013-08-27 | Infineon Technologies Ag | Semiconductor device including cladded base plate |
-
2013
- 2013-07-18 JP JP2013149519A patent/JP6094413B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2015023128A (ja) | 2015-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6094413B2 (ja) | 半導体モジュール及びその製造方法 | |
| KR101204107B1 (ko) | 보편적 풋프린트를 포함하는 반도체 다이 패키지 및 그제조방법 | |
| JP3868777B2 (ja) | 半導体装置 | |
| JP7241763B2 (ja) | パワー半導体装置およびその製造方法、ならびに電力変換装置 | |
| TWI485817B (zh) | 微電子封裝及其散熱方法 | |
| JP4691455B2 (ja) | 半導体装置 | |
| JP6332439B2 (ja) | 電力変換装置 | |
| US20100258933A1 (en) | Semiconductor device, method of forming the same, and electronic device | |
| WO2011121756A1 (ja) | 半導体装置およびその製造方法 | |
| TW201448137A (zh) | 功率覆蓋結構及其製造方法 | |
| JP2010021515A (ja) | 半導体装置およびその製造方法 | |
| TW201501248A (zh) | 功率覆蓋結構及其製造方法 | |
| CN1753177A (zh) | 功率半导体模块及其制造方法 | |
| JP2001267473A5 (ja) | ||
| JP2006128455A (ja) | 半導体装置およびその製造方法 | |
| JP4742893B2 (ja) | 発熱デバイスの実装装置およびその放熱装置 | |
| JP3971568B2 (ja) | 半導体パッケージ及び半導体パッケージの製造方法 | |
| JP5930980B2 (ja) | 半導体装置およびその製造方法 | |
| JP2015153811A (ja) | 半導体装置及びその製造方法 | |
| JP4305424B2 (ja) | 半導体装置及びその製造方法 | |
| JP6423147B2 (ja) | 電力用半導体装置およびその製造方法 | |
| JP4861200B2 (ja) | パワーモジュール | |
| JP6274986B2 (ja) | パワー半導体モジュールおよびその製造方法 | |
| JP2008098328A (ja) | 電子部品の表面実装構造 | |
| JP2007142105A (ja) | 半導体装置および半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20151224 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161011 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161018 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170117 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170130 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6094413 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |