CN108292631B - 半导体模块 - Google Patents
半导体模块 Download PDFInfo
- Publication number
- CN108292631B CN108292631B CN201580084967.5A CN201580084967A CN108292631B CN 108292631 B CN108292631 B CN 108292631B CN 201580084967 A CN201580084967 A CN 201580084967A CN 108292631 B CN108292631 B CN 108292631B
- Authority
- CN
- China
- Prior art keywords
- base plate
- semiconductor module
- semiconductor
- semiconductor chip
- adhesive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
- H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
- H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
- H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
- H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
- H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1027—IV
- H01L2924/10272—Silicon Carbide [SiC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/1033—Gallium nitride [GaN]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1203—Rectifying Diode
- H01L2924/12032—Schottky diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Dispersion Chemistry (AREA)
- Ceramic Engineering (AREA)
- Materials Engineering (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
目的在于提供能够以简单的构造将壳体以及基座板接合,且提高绝缘耐量的半导体模块。半导体模块具备:基座板(1);半导体芯片(2),其在与基座板1的外周部相比靠内侧处配置于基座板(1)上方;以及壳体(3),其与基座板(1)的外周部通过粘接剂(6)接合,该壳体对半导体芯片(2)进行收容。在基座板(1)的上表面中的俯视观察时位于壳体(3)的内壁(3a)与半导体芯片(2)之间的部分配置有凹部或凸部。
Description
技术领域
本发明涉及半导体芯片被收容于壳体的半导体模块。
背景技术
对于在壳体内填充封装树脂(凝胶)的现有的功率半导体模块,提出有各种技术。例如提出有出于防止水分经由壳体与基座板(散热板)的接合部以及固定部而渗入至壳体内部这一目的而使用粘接剂(密封材料)的结构(例如专利文献1)。另外,例如提出有不使用粘接剂而是在壳体以及基座板(散热板)设置凸部以及凹部,将它们嵌合,从而将壳体以及基座板固定的结构(例如专利文献2)。
专利文献1:日本特开2000-323593号公报
专利文献2:日本特开2014-203978号公报
发明内容
就专利文献1的结构而言,是向在基座板上表面中的位于壳体的侧壁下侧的部分设置的槽内填充粘接剂(密封材料)。然而,气泡容易残留于槽内的粘接剂,有可能由于该气泡而使模块的绝缘耐量降低。另外,就专利文献2的结构而言,不使用粘接剂而是通过凸部以及凹部将壳体以及基座板固定,因此构造变得复杂。而且,必须将凸部以及凹部的深度设为一定尺寸以上,因此有时封装树脂(凝胶)并未漫入至深的槽内而产生间隔。其结果,有时绝缘耐量(绝缘性能)降低。
因此,本发明是鉴于上述问题而提出的,其目的在于提供能够以简单的构造将壳体以及基座板接合,且提高绝缘耐量的半导体模块。
本发明涉及的半导体模块具备:基座板;半导体芯片,其在与所述基座板的外周部相比靠内侧处配置于所述基座板上方;以及壳体,其与所述基座板的所述外周部通过粘接剂接合,该壳体对所述半导体芯片进行收容,在所述基座板的上表面中的俯视观察时位于所述壳体的内壁与所述半导体芯片之间的部分配置有凹部或凸部。
发明的效果
根据本发明,在基座板的上表面中的俯视观察时位于壳体的内壁与半导体芯片之间的部分配置有凹部或凸部。由此,能够以简单的构造将壳体以及基座板接合,且能够提高绝缘耐量。
本发明的目的、特征、方案以及优点通过以下的详细说明和附图变得更清楚。
附图说明
图1是表示实施方式1涉及的半导体模块的结构的剖视图。
图2是表示关联半导体模块的结构的剖视图。
图3是表示实施方式2涉及的半导体模块的结构的剖视图。
图4是用于对实施方式2涉及的半导体模块的效果进行说明的图。
图5是表示变形例涉及的半导体模块的结构的一部分的俯视图。
图6是表示变形例涉及的半导体模块的结构的一部分的剖视图。
图7是表示实施方式3涉及的半导体模块的结构的剖视图。
具体实施方式
下面,一边参照附图一边对实施方式进行说明。此外,附图是概略地示出的,在不同的附图分别示出的结构要素的大小与位置的相互关系不一定是准确地记载的,可能会适当变更。
<实施方式1>
图1是表示本发明的实施方式1涉及的半导体模块(功率半导体模块)的结构的剖视图。图1的半导体模块具备:基座板1、半导体芯片2、壳体3、封装剂5和作为绝缘基板的绝缘陶瓷基板4。
基座板1例如由Cu、AlSiC、Al(Cu为铜,Al为铝,Si为硅,C为碳)等金属构成,例如用作散热板。
半导体芯片2在与基座板1的外周部相比靠内侧处配置于基座板1上方。半导体芯片2例如既可以由Si构成,也可以由SiC、GaN(氮化镓)等宽带隙半导体构成。作为半导体芯片2,例如应用IGBT(Insulated Gate Bipolar Transistor)、MOSFET(Metal OxideSemiconductor Field Effect Transistor)、二极管、SBD(Schottky Barrier Diode)等。在本实施方式1中,说明作为半导体芯片2而应用了SiC-MOSFET以及SiC-SBD的情况。
壳体3与基座板1的外周部通过粘接剂6进行接合,壳体3对半导体芯片2进行收容。壳体3例如由PPS(聚苯硫醚)、PET(聚对苯二甲酸乙二醇酯)+PBT(聚对苯二甲酸丁二醇酯)构成。粘接剂6例如由有机硅(silicone)类材料或环氧类材料构成。
在本实施方式1中,在壳体3的下部设置有能够与基座板1的外周部的上部(角部)卡合的切口3b。并且,粘接剂6设置于壳体3的切口3b与基座板1的上部(角部)之间。
绝缘陶瓷基板4在剖视观察时配置于半导体芯片2与基座板1之间。在绝缘陶瓷基板4的表面以及背面分别设置有表面金属图案4a以及背面金属图案4b。表面金属图案4a与半导体芯片2的下部连接,背面金属图案4b与基座板1通过焊料7接合。
封装剂5例如由硅凝胶等具有绝缘性的材料构成,填充于壳体3内部。由此,确保了半导体模块的绝缘性。
此外,在基座板1的上表面中的俯视观察时位于壳体3的内壁3a与半导体芯片2之间的部分配置有凹部。在本实施方式1中,作为凹部,将在俯视观察时沿壳体3的内壁3a延伸的槽8配置于基座板1的上表面。此外,设想的是在槽8内填充封装剂5。
接下来,对本实施方式1涉及的半导体模块的制造方法进行说明。此外,由于针对除了基座板1以外的结构要素,能够应用通常的制造方法,因此,在这里,仅对基座板1的形成进行说明。
在通过金属熔解对基座板1进行成型的情况下,通过将与槽8对应的凸起设置于模具(铸模),由此能够对配置有槽8的基座板1进行成型。此外,为了实现槽8的稳定性,也可以追加进行通过蚀刻实现的加工。
作为与上述不同的方法,在成型没有槽8的基座板1之后,向基座板1表面形成槽8的情况下,通过抗蚀剂对不形成槽8的基座板1表面进行掩盖,选择性地对基座板1进行蚀刻。由此,能够形成配置有槽8的基座板1。此外,在不进行蚀刻的情况下,也可以通过冲压而将槽8成型于基座板1。
根据以上述方式构成的本实施方式1涉及的半导体模块,由于使用粘接剂6,因此能够通过简单的构造将壳体3以及基座板1接合。另外,在基座板1的上表面中的位于壳体3的侧壁下侧的部分未设置槽,因此能够减少固化后的粘接剂6内的气泡。其结果,能够提高半导体模块的绝缘耐量。
在这里,为了对本实施方式1涉及的半导体模块所具有的效果进一步进行说明,对图2所示的与本实施方式1涉及的半导体模块相关联的半导体模块(以下称为“关联半导体模块”)进行说明。此外,针对关联半导体模块中的与实施方式1相同或相似的结构要素标注相同的参照标号,主要针对不同的结构要素进行说明。
就通过粘接剂6将基座板1以及壳体3接合的关联半导体模块等而言,存在由于基座板1或壳体3的翘曲(挠曲),粘接剂6的形状发生波动这样的问题。由于上述粘接剂6的形状的波动,产生以下2个问题。
第1个是由于在粘接剂6的壳体3内侧的胶瘤(fillet)6a处,有时高度H(图2)不足而引起的问题。在胶瘤6a的高度H不足的情况下,产生下述问题,即,在其界面产生缝隙,壳体3内部的封装剂5从该缝隙漏出至外部、或者壳体3外部的水渗入至内部。为了不受基座板1或壳体3的翘曲(挠曲)的影响地使粘接剂6具有防止漏出以及渗入的功能,需要使固化前的粘接剂6的胶瘤6a沿壳体3的内壁3a充分地延伸至上侧。即,需要充分地提高胶瘤6a的高度H,以使得不会由于波动的原因而产生缝隙。
第2个是由于在粘接剂6的壳体3内侧的胶瘤6a处有时塌边长度L(图2)变大而引起的问题。如果胶瘤6a的塌边长度L变大,则在粘接剂6内咬入气泡6b的风险变高。咬入至粘接剂6内的气泡6b在高温时有时从粘接剂6跑出,移动至封装剂5内。并且,在该气泡移动至绝缘陶瓷基板4的周边的情况下,产生绝缘性能降低,绝缘变差这样的问题。另外,除此以外,如果胶瘤6a的塌边长度L非常大,粘接剂6流入至绝缘陶瓷基板4之下,则对绝缘陶瓷基板4产生的应力发生变化。其结果,产生下述问题,即,在绝缘陶瓷基板4形成裂纹,绝缘变差。
就当前的模块而言,为了防止由胶瘤6a的塌边长度L引起的绝缘性能的降低,在壳体3与绝缘陶瓷基板4之间设置有较大的间隙。然而,作为其结果,关联半导体模块的尺寸变得较大。另外,如果为了解决第1个问题,试图增加粘接剂6的量而提高胶瘤6a的高度H,则存在下述问题,即,胶瘤6a的塌边长度L变大,第2个问题变得显著。
与此相对,就本实施方式1涉及的半导体模块而言,对于在壳体3与基座板1的接合时被挤出的固化前的粘接剂6,粘接剂6的塌边通过由图1的槽8产生的表面张力效应而得到抑制。由此,胶瘤6a的塌边长度L得到抑制,另一方面,胶瘤6a隆起,胶瘤6a的高度H变高。其结果,能够解决第1个问题(封装剂5的漏出以及水的渗入),并且能够解决第2个问题(绝缘性能的降低)。并且,也能够期待壳体3与绝缘陶瓷基板4之间的间隙的减小,因此能够期待半导体模块的小型化。
另外,在本实施方式1中,粘接剂6设置于壳体3的切口3b与基座板1的上部(角部)之间。由此,能够减少壳体3与基座板1之间的缝隙的产生,因此能够抑制封装剂5的漏出以及水的渗入等。
另外,在本实施方式1中,半导体芯片2由SiC等宽带隙半导体构成。由此,能够实现高温工作、高速工作,因此能够期待模块周边的冷却器或控制电路的小型化。因此,例如也能够期待逆变器系统等的小型化。
<实施方式2>
图3是表示本发明的实施方式2涉及的半导体模块的结构的剖视图。以下,针对本实施方式2涉及的半导体模块中的与实施方式1相同或相似的结构要素标注相同的参照标号,主要针对不同的结构要素进行说明。
在本实施方式2中,如图3所示,在本实施方式2中,在俯视观察时槽8的宽度方向的一端位于壳体3的内壁3a的附近。并且,在俯视观察时槽8的宽度方向的另一端位于焊料7外且处于焊料7的附近。此外,焊料7是绝缘陶瓷基板4以及基座板1的接合部分。
图4是表示绝缘陶瓷基板4与槽8的底部之间的距离D(图3)、和在绝缘陶瓷基板4的表面金属图案4a的端部4c(图3)施加的电场E之间的关系的图。此外,槽8的深度相当于从距离D去除了背面金属图案4b以及焊料7的厚度而得到的长度。
如图4所示,距离D越长,越能够缓和表面金属图案4a的端部4c处的电场E。此外,距离D优选为大于或等于1mm,更优选为大于或等于2mm。
根据上述本实施方式2涉及的半导体模块,能够缓和绝缘陶瓷基板4(表面金属图案4a)的电场,因此能够提高绝缘性能。
<变形例>
也可以是,与槽8相同的槽还设置于基座板1的除上述部分以外的部分。图5是表示本变形例涉及的半导体模块的结构的一部分的俯视图,图6是沿图5的A-A线的剖视图。
在本变形例中,取代半导体芯片2,具备半导体芯片2a、2b、2c、2d。半导体芯片2a与半导体芯片2b、2c相邻,半导体芯片2b与半导体芯片2a、2d相邻。半导体芯片2c与半导体芯片2a、2d相邻,半导体芯片2d与半导体芯片2b、2c相邻。
在这里,作为第1半导体芯片以及第2半导体芯片,应用了半导体芯片2a、2b、2c、2d中的彼此相邻的任意2个半导体芯片。以下,以第1半导体芯片是半导体芯片2c、第2半导体芯片是半导体芯片2d的形式进行说明,但在其他组合中也是与以下的说明相同地构成的。
在本变形例中,取代绝缘陶瓷基板4,具备被分割开的绝缘陶瓷基板9a、9b、9c、9d。绝缘陶瓷基板9a、9b、9c、9d分别是与绝缘陶瓷基板4相同地构成的。即,作为第1绝缘基板的绝缘陶瓷基板9c配置于作为第1半导体芯片的半导体芯片2c与一个基座板1之间,作为第2绝缘基板的绝缘陶瓷基板9d配置于作为第2半导体芯片的半导体芯片2d与一个基座板1之间。同样地,绝缘陶瓷基板9a、9b分别配置于半导体芯片2a、2b与一个基座板1之间。
在本变形例中,如图5以及图6所示,在基座板1的上表面中的位于焊料7c与焊料7d之间的部分也设置有槽8。在这里,焊料7c是绝缘陶瓷基板(第1绝缘基板)9c以及基座板1的接合部分,焊料7d是绝缘陶瓷基板(第2绝缘基板)9d以及基座板1的接合部分。
根据上述本变形例涉及的半导体模块,与实施方式2同样地,能够提高绝缘性能。
<实施方式3>
图7是表示本发明的实施方式3涉及的半导体模块的结构的剖视图。以下,针对本实施方式3涉及的半导体模块中的与实施方式1相同或相似的结构要素标注相同的参照标号,主要针对不同的结构要素进行说明。
在基座板1的上表面中的俯视观察时位于壳体3的内壁3a与半导体芯片2之间的部分配置有凸部。在本实施方式3中,作为凸部,将抗蚀剂10配置于基座板1的上表面。此外,抗蚀剂10与在实施方式1中说明的槽8同样地,也可以在俯视观察时沿壳体3的内壁3a延伸。此外,抗蚀剂10的高度优选充分高于胶瘤6a的前端部分的高度。
根据上述本实施方式3涉及的半导体模块,由于使用粘接剂6,因此能够以简单的构造将壳体3以及基座板1接合。另外,在基座板1的上表面中的位于壳体3的侧壁下侧的部分未设置槽,因此能够减少固化后的粘接剂6内的气泡。其结果,能够提高半导体模块的绝缘耐量。另外,与实施方式1同样地,粘接剂6的塌边通过抗蚀剂10得到抑制,因此能够抑制封装剂5的漏出以及水的渗入,并且能够抑制绝缘性能的降低。
此外,本发明能够在其发明的范围内对各实施方式自由地进行组合,或者对各实施方式适当地进行变形、省略。
对本发明进行了详细说明,但上述说明在所有方面都为例示,本发明不限定于此。可以理解为在不脱离本发明的范围的情况下能够想到未例示出的无数的变形例。
标号的说明
1基座板,2、2a、2b、2c、2d半导体芯片,3壳体,3a内壁,3b切口,4、9a、9b、9c、9d绝缘陶瓷基板,6粘接剂,8槽,10抗蚀剂。
Claims (7)
1.一种半导体模块,其具备:
基座板;
半导体芯片,其在与所述基座板的外周部相比靠内侧处配置于所述基座板上方;以及
壳体,其与所述基座板的所述外周部通过粘接剂接合,该壳体对所述半导体芯片进行收容,
在所述基座板的上表面中的俯视观察时位于所述壳体的内壁与所述半导体芯片之间的部分配置有凹部或凸部,
所述粘接剂具有与所述壳体的所述内壁和所述凹部的或所述凸部的靠近所述内壁一侧的最外部边缘接触且夹在它们之间的胶瘤,从而使所述粘接剂的塌边长度通过所述凹部或所述凸部得到抑制。
2.根据权利要求1所述的半导体模块,其中,
作为所述凹部,俯视观察时沿所述壳体的所述内壁延伸的槽被配置于所述基座板的上表面。
3.根据权利要求2所述的半导体模块,其中,
还具备绝缘基板,该绝缘基板配置于所述半导体芯片与所述基座板之间,
俯视观察时所述槽的宽度方向的一端位于所述壳体的所述内壁的附近,俯视观察时所述槽的宽度方向的另一端位于所述绝缘基板以及所述基座板的接合部分外且处于该接合部分的附近。
4.根据权利要求2所述的半导体模块,其中,
还具备分别配置于彼此相邻的第1、第2所述半导体芯片与一个所述基座板之间的第1以及第2绝缘基板,
在所述基座板的上表面中的位于所述第1绝缘基板以及所述基座板的接合部分与所述第2绝缘基板以及所述基座板的接合部分之间的部分也配置有所述槽。
5.根据权利要求1所述的半导体模块,其中,
作为所述凸部,抗蚀剂被配置于所述基座板的上表面。
6.根据权利要求1至5中任一项所述的半导体模块,其中,
在所述壳体的下部设置有能够与所述基座板的所述外周部的上部卡合的切口,
所述粘接剂设置于所述壳体的切口与所述基座板的所述上部之间。
7.根据权利要求1至5中任一项所述的半导体模块,其中,
所述半导体芯片由宽带隙半导体构成。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2015/084164 WO2017094189A1 (ja) | 2015-12-04 | 2015-12-04 | 半導体モジュール |
Publications (2)
Publication Number | Publication Date |
---|---|
CN108292631A CN108292631A (zh) | 2018-07-17 |
CN108292631B true CN108292631B (zh) | 2021-08-06 |
Family
ID=58796607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201580084967.5A Active CN108292631B (zh) | 2015-12-04 | 2015-12-04 | 半导体模块 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10483176B2 (zh) |
JP (1) | JP6407451B2 (zh) |
CN (1) | CN108292631B (zh) |
DE (1) | DE112015007169B4 (zh) |
WO (1) | WO2017094189A1 (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102018110132B3 (de) * | 2018-04-26 | 2018-11-29 | Semikron Elektronik Gmbh & Co. Kg | Drucksinterverfahren bei dem Leistungshalbleiterbauelemente mit einem Substrat über eine Sinterverbindung miteinander verbunden werden |
JP7187814B2 (ja) * | 2018-04-27 | 2022-12-13 | 株式会社デンソー | 半導体装置 |
US11410895B2 (en) * | 2018-10-05 | 2022-08-09 | Ngk Spark Plug Co., Ltd. | Wiring board |
WO2020121680A1 (ja) * | 2018-12-10 | 2020-06-18 | 富士電機株式会社 | 半導体装置 |
JP7247053B2 (ja) * | 2019-08-02 | 2023-03-28 | 株式会社東芝 | 半導体装置 |
JP7247124B2 (ja) * | 2020-01-07 | 2023-03-28 | 三菱電機株式会社 | 半導体モジュール |
JP7258806B2 (ja) | 2020-03-23 | 2023-04-17 | 株式会社東芝 | 半導体装置 |
JP7332528B2 (ja) * | 2020-04-17 | 2023-08-23 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
DE102020119209A1 (de) | 2020-07-21 | 2022-01-27 | Rogers Germany Gmbh | Leistungsmodul und Verfahren zur Herstellung eines Leistungsmoduls |
JP2022039118A (ja) * | 2020-08-27 | 2022-03-10 | 富士電機株式会社 | 半導体モジュール及び半導体モジュールの製造方法 |
CN118369759A (zh) * | 2021-12-16 | 2024-07-19 | 三菱电机株式会社 | 半导体装置 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004228286A (ja) * | 2003-01-22 | 2004-08-12 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2015023128A (ja) * | 2013-07-18 | 2015-02-02 | 三菱電機株式会社 | 半導体モジュール及びその製造方法 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0652831B2 (ja) * | 1987-09-30 | 1994-07-06 | 株式会社日立製作所 | 自動車用電子回路装置の密封構造 |
JPH06268102A (ja) | 1993-01-13 | 1994-09-22 | Fuji Electric Co Ltd | 樹脂封止形半導体装置 |
US5602720A (en) * | 1993-06-25 | 1997-02-11 | Sumitomo Electric Industries, Ltd. | Mounting structure for semiconductor device having low thermal resistance |
JPH07106458A (ja) * | 1993-10-01 | 1995-04-21 | Fuji Electric Co Ltd | 気密封止形半導体装置 |
JP3361266B2 (ja) * | 1998-02-19 | 2003-01-07 | 株式会社三社電機製作所 | 電力用半導体モジュール |
JPH11265976A (ja) | 1998-03-18 | 1999-09-28 | Mitsubishi Electric Corp | パワー半導体モジュールおよびその製造方法 |
JP2000323593A (ja) | 1999-05-06 | 2000-11-24 | Yazaki Corp | 半導体装置 |
JP2003298253A (ja) * | 2002-03-29 | 2003-10-17 | Denso Corp | 電子制御装置の筐体構造及び電子制御装置の搭載構造 |
JP4271112B2 (ja) * | 2004-09-21 | 2009-06-03 | 株式会社東芝 | 半導体装置 |
JP4354377B2 (ja) * | 2004-09-28 | 2009-10-28 | 三菱電機株式会社 | 半導体装置 |
JP4867280B2 (ja) * | 2005-10-18 | 2012-02-01 | 株式会社ジェイテクト | コーティング剤塗布方法 |
JP4735446B2 (ja) | 2006-07-04 | 2011-07-27 | 三菱電機株式会社 | 半導体装置 |
US7511961B2 (en) * | 2006-10-26 | 2009-03-31 | Infineon Technologies Ag | Base plate for a power semiconductor module |
JP4972503B2 (ja) * | 2007-09-11 | 2012-07-11 | 株式会社日立製作所 | 半導体パワーモジュール |
JP5602077B2 (ja) | 2011-03-23 | 2014-10-08 | 三菱電機株式会社 | 半導体装置 |
CN103858228B (zh) * | 2011-09-30 | 2016-11-09 | 富士电机株式会社 | 半导体装置及其制造方法 |
JP5859906B2 (ja) * | 2012-04-20 | 2016-02-16 | 三菱電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2014203978A (ja) | 2013-04-05 | 2014-10-27 | 三菱電機株式会社 | パワーモジュール |
JP2014230978A (ja) | 2014-08-21 | 2014-12-11 | 株式会社三共 | 遊技機 |
-
2015
- 2015-12-04 US US15/766,112 patent/US10483176B2/en active Active
- 2015-12-04 CN CN201580084967.5A patent/CN108292631B/zh active Active
- 2015-12-04 WO PCT/JP2015/084164 patent/WO2017094189A1/ja active Application Filing
- 2015-12-04 JP JP2017553591A patent/JP6407451B2/ja active Active
- 2015-12-04 DE DE112015007169.5T patent/DE112015007169B4/de active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004228286A (ja) * | 2003-01-22 | 2004-08-12 | Mitsubishi Electric Corp | 電力用半導体装置 |
JP2015023128A (ja) * | 2013-07-18 | 2015-02-02 | 三菱電機株式会社 | 半導体モジュール及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE112015007169T5 (de) | 2018-08-09 |
US20180286771A1 (en) | 2018-10-04 |
JPWO2017094189A1 (ja) | 2018-02-08 |
CN108292631A (zh) | 2018-07-17 |
DE112015007169B4 (de) | 2024-03-07 |
WO2017094189A1 (ja) | 2017-06-08 |
JP6407451B2 (ja) | 2018-10-17 |
US10483176B2 (en) | 2019-11-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108292631B (zh) | 半导体模块 | |
WO2017175612A1 (ja) | パワーモジュール、パワー半導体装置及びパワーモジュール製造方法 | |
US8258622B2 (en) | Power device package and semiconductor package mold for fabricating the same | |
US10104775B2 (en) | Semiconductor device and method for manufacturing the same | |
KR101915873B1 (ko) | 전력용 반도체 장치 및 그 제조 방법 | |
US8569890B2 (en) | Power semiconductor device module | |
JP6139330B2 (ja) | 電力用半導体装置 | |
JP6288254B2 (ja) | 半導体モジュールおよびその製造方法 | |
JP6699742B2 (ja) | 半導体装置 | |
JP2015073012A (ja) | 半導体装置 | |
CN106298700B (zh) | 半导体装置 | |
JP2014216459A (ja) | 半導体装置 | |
JP7040032B2 (ja) | 半導体装置 | |
JP2016131196A (ja) | 半導体装置 | |
CN111341731A (zh) | 半导体装置 | |
JP2017050374A (ja) | パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法 | |
US11482462B2 (en) | Power semiconductor device with first and second sealing resins of different coefficient of thermal expansion | |
KR20160035916A (ko) | 전력 모듈 패키지 및 그 제조방법 | |
KR102041644B1 (ko) | 전력 모듈 패키지와 이의 제작방법 | |
JP6797002B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2012209470A (ja) | 半導体装置、半導体装置モジュール及び半導体装置の製造方法 | |
KR20160038440A (ko) | 전력 모듈 패키지와 이의 제작방법 | |
JP2015185835A (ja) | 半導体装置及びその製造方法 | |
JP7173375B2 (ja) | 半導体モジュール | |
US9355999B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |