JP7173375B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP7173375B2
JP7173375B2 JP2021560830A JP2021560830A JP7173375B2 JP 7173375 B2 JP7173375 B2 JP 7173375B2 JP 2021560830 A JP2021560830 A JP 2021560830A JP 2021560830 A JP2021560830 A JP 2021560830A JP 7173375 B2 JP7173375 B2 JP 7173375B2
Authority
JP
Japan
Prior art keywords
case
base plate
adhesive
semiconductor module
module according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021560830A
Other languages
English (en)
Other versions
JPWO2021106114A1 (ja
Inventor
宏哉 山内
誠一郎 猪ノ口
裕児 井本
新 飯塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2021106114A1 publication Critical patent/JPWO2021106114A1/ja
Application granted granted Critical
Publication of JP7173375B2 publication Critical patent/JP7173375B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体モジュールに関する。
ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ダイオードなどの電力用半導体素子を備えた半導体モジュールにおいて、ケースとベース板の接合には一般的に接着剤を用いている。ポッティング樹脂封止構造を採用したモジュールの場合、ケースの内側で接着剤と封止材との界面が生じる。接着剤と封止樹脂の材料によっては、それらの接合強度が弱いために熱サイクル応力によって界面に剥離が発生しやすい。従って、熱サイクル耐量が低下し、信頼性が損なわれるという問題があった。これを解決するためにケースに斜面を付けて接着剤がケースの内側に侵入し難くする構造が提案されている（例えば、特許文献１参照）。
日本特許第６３９９２７２号公報
しかし、従来の構造では、接着剤塗布位置がばらついて接着剤がケースの内側に位置すると、接合後に接着剤がケースの内側に侵入しすぎる可能性がある。また、接着剤がケースの外側に位置すると、ケースとベース板が十分に接合しない可能性がある。
本発明は、上述のような課題を解決するためになされたもので、その目的は熱サイクル耐量を向上させ、接着剤塗布位置のばらつきに対して裕度を大きくできる半導体モジュールを得るものである。
本発明に係る半導体モジュールは、ベース板と、前記ベース板の上に設けられた絶縁基板と、前記絶縁基板の上に設けられた半導体素子と、前記絶縁基板及び前記半導体素子を囲むように配置され、前記ベース板に接着剤により接合されたケースと、前記ケースの内部において前記絶縁基板及び前記半導体素子を封止する封止材とを備え、前記ベース板の上面外周部に対向する前記ケースの下面に溝が設けられ、前記溝の底面は、前記ベース板に向かって突出した突出部を有し、前記突出部は、頂点と、前記頂点を挟んで前記ケースの内側寄りと外側寄りにそれぞれ設けられた勾配とを有し、前記接着剤は、前記頂点に接触し、前記溝の内部に収容され、前記突出部の前記頂点に接触した前記接着剤が押し潰されて前記突出部の前記勾配に沿って広がっていることを特徴とする。
本実施の形態では、ケースをベース板に接着剤により接合する際、接着剤が突出部の頂点に接触する。接着剤は押し潰されて突出部の勾配に沿って広がる。これにより、十分な接着面積を確保することができる。そして、接着剤の厚みによらずにケースとベース板を接合させることができる。さらに、接着剤の塗布位置のばらつきに対して裕度を大きくできる。また、押し潰された接着剤は溝の余剰スペースへ逃げるため、接着剤は溝の内部に収容され、ケースの内側まで侵入しない。このため、接着剤と封止材の界面を無くす又は低減させることができ、熱サイクル耐量を向上させることができる。
実施の形態１に係る半導体モジュールを示す上面図である。 実施の形態１に係る半導体モジュールを示す断面図である。 実施の形態１に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。 実施の形態１に係るケースを示す下面図である。 実施の形態１に係るケースの変形例１を示す下面図である。 実施の形態１に係るケースの変形例２を示す下面図である。 実施の形態１に係る半導体モジュールのケースをベース板に接合させる工程を示す断面図である。 実施の形態１に係る半導体モジュールのケースをベース板に接合させる工程を示す断面図である。 実施の形態１に係る半導体モジュールのケースをベース板に接合させる工程を示す断面図である。 実施の形態１と比較例の溝と接着剤塗布位置の関係を示す断面図である。 実施の形態２に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。 実施の形態３に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。 実施の形態４に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。 実施の形態５に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。 実施の形態６に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。 実施の形態７に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。 実施の形態７の変形例１を示す断面図である。 実施の形態７の変形例２を示す断面図である。 実施の形態８に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。 実施の形態８の変形例１を示す断面図である。 実施の形態８の変形例２を示す断面図である。 実施の形態８の変形例３を示す断面図である。 実施の形態９に係る半導体モジュールを示す断面図である。 実施の形態９に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。 実施の形態１０に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。 実施の形態１０に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。 実施の形態１０の変形例１を示す断面図である。 実施の形態１０の変形例１を示す断面図である。 実施の形態１０の変形例２を示す断面図である。
実施の形態に係る半導体モジュールについて図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１は、実施の形態１に係る半導体モジュールを示す上面図である。図２は、実施の形態１に係る半導体モジュールを示す断面図である。ベース板１の材料は銅又はアルミニウムである。ベース板１の上に絶縁基板２が設けられている。絶縁基板２の材料は、窒化ケイ素、窒化アルミニウム、酸化アルミニウム、又はＺｒ含有アルミナなどのセラミック板である。特に、熱伝導性の点から窒化ケイ素、窒化アルミニウムが好ましく、材料強度の点から窒化ケイ素がより好ましい。絶縁基板２としてエポキシ樹脂等を用いてもよい。
絶縁基板２の下面に金属層３が設けられている。金属層３はベース板１にはんだ等により接合されている。絶縁基板２の上に導電パターン４，５が設けられている。金属層３及び導電パターン４，５の材料はアルミニウム、アルミニウム合金、銅、又は銅合金である。特に、電気伝導性と熱伝導性に優れた銅が好ましい。
導電パターン４の上に半導体素子６，７が設けられている。半導体素子６，７の下面電極がはんだ等により導電パターン４に接合されている。導電パターン５の上に半導体素子８，９が設けられている。半導体素子８，９の下面電極がはんだ等により導電パターン５に接合されている。半導体素子６，９は、大電流を制御するＭＯＳＦＥＴ又はＩＧＢＴなどのスイッチング素子である。半導体素子７，８は、還流ダイオードである。
四角い枠状のケース１０が絶縁基板２及び半導体素子６～９を囲むようにベース板１の上に配置され、ベース板１の上面外周部に接着剤１１により接合されている。ケース１０は、半導体モジュールの使用温度領域内で熱変形を起こさず、絶縁性を維持することが求められる。このため、ケース１０の材料は、ＰＰＳ（Poly Phenylene Sulfide）樹脂、ＰＢＴ（Poly butylene terephthalate）樹脂等の軟化点の高い樹脂である。接着剤１１の材料は、例えばシリコーン樹脂、エポキシ樹脂等である。例えば、ベース板１の上面外周部に接着剤１１を塗布し、ケース１０をベース板１に接合した後、接着剤１１を熱硬化させることで接着が行われる。
ケース１０に主端子１２～１４と制御端子１５，１６が設けられている。ボンディングワイヤ１７が半導体素子６，７の上面電極と主端子１２を接続する。ボンディングワイヤ１８が導電パターン５と主端子１３を接続する。ボンディングワイヤ１９が導電パターン４と半導体素子８，９の上面電極と主端子１４を接続する。ボンディングワイヤ２０が半導体素子６の制御電極と制御端子１５を接続する。ボンディングワイヤ２１が半導体素子９の制御電極と制御端子１６を接続する。
封止材２２がケース１０の内部において絶縁基板２、半導体素子６～９及びボンディングワイヤ１７～２１を封止する。ベース板１とケース１０によって封止材２２を密封している。封止材２２は、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂等であり、アルミナ、シリカなどの熱伝導性に優れた無機フィラーが添加されている。なお、接着剤１１と封止材２２が同系の材料の場合でも、適用用途により添加剤が異なるため、同一の線膨張係数を有するわけではない。このため、ヒートサイクルにより、線膨張係数差による熱応力が発生する場合がある。
図３は、実施の形態１に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。ベース板１の上面外周部に対向するケース１０の下面に溝２３が設けられている。溝２３の底面は、ベース板１に向かって突出した突出部２４を有する。突出部２４は、頂点２５と、頂点２５を挟んでケース１０の内側寄りと外側寄りにそれぞれ設けられた勾配２６，２７とを有する。接着剤１１は、頂点２５に接触し、溝２３の内部に収容されている。溝２３の幅は例えば２．６ｍｍ以上であり、接着剤１１の塗布幅と位置ばらつきに応じて設定する。溝２３の深さは例えば０．４ｍｍ以上であり、接着剤１１の高さの想定値＋０．１ｍｍ以上に設定する。突出部２４の頂点２５とベース板１との間隔は例えば０ｍｍ以上、０．３ｍｍ以下である。下限値０ｍｍの場合は頂点２５がベース板１に接触する。上限値０．３ｍｍは、接着剤１１の高さの想定値よりも低い。下限値に近い方が頂点２５が接着剤１１に接触しやすい。
ケース１０の下面は、溝２３よりもケース１０の内側寄りに平面２８を有する。突出部２４の高さは、平面２８の高さ位置を下回らず、頂点２５がベース板１と接触する高さ以下である。従って、平面２８はベース板１の上面外周部に面接触する。これにより、接着剤１１が溝２３からはみ出した場合でも、ケース１０の内側へ接着剤１１の侵入を防ぐことができる。また、封止材２２がケース１０の外側に流出するのを防ぐこともできる。
図４は、実施の形態１に係るケースを示す下面図である。溝２３はケース１０の下面の全周に設けられている。このように溝２３は接着剤１１を塗布する領域の全周に設けることが望ましいが、信頼性が確保できる範囲内であれば一部のみに設けてもよい。
図５は、実施の形態１に係るケースの変形例１を示す下面図である。ケース１０の幅が広い箇所に突出部２４を有する溝２３を設ける。ケース１０の幅が狭い箇所には、突出部２４が無く断面が矩形の溝２９を設けている。このように十分なサイズの溝構造を設けることができる場所のみに溝２３を設けてもよい。
図６は、実施の形態１に係るケースの変形例２を示す下面図である。ケース１０は一般的に射出成型により製造する。このため、ケース１０には樹脂注入経路のゲート痕と、金型から取り出す際のイジェクタピン痕が完成品に残る。そこで、ケース１０のゲート痕又はイジェクタピン痕が残った領域３０を避けて溝２３を設けている。
図７から図９は、実施の形態１に係る半導体モジュールのケースをベース板に接合させる工程を示す断面図である。まず、図７に示すように、ベース板１の上面外周部に接着剤１１を塗布する。次に、図８に示すようにケース１０をベース板１に接合させようとすると、接着剤１１が突出部２４の頂点２５に接触する。次に、図９に示すように更にケース１０を下げると、接着剤１１は押し潰されて突出部２４の勾配２６，２７に沿って広がる。これにより、十分な接着面積を確保することができる。そして、接着剤１１の厚みによらずにケース１０とベース板１を接合させることができる。
図１０は、実施の形態１と比較例の溝と接着剤塗布位置の関係を示す断面図である。実施の形態１では突出部２４の頂点２５を挟んで両側に勾配２６，２７が設けられているのに対し、比較例では１つの勾配３１しか設けられていない。このため、比較例では接着剤１１が頂点２５よりもケース１０の内側寄りに塗布されていると、接合できなくなる。従って、接着剤１１の塗布位置のばらつきに対して裕度Ｗ２が小さい。
これに対して、本実施の形態では、ケース１０をベース板１に接着剤１１により接合する際、接着剤１１が突出部２４の頂点２５に接触し、押し潰されて突出部２４の両側の勾配２６，２７に沿って広がる。従って、接着剤１１が頂点２５よりもケース１０の内側寄り又は外側寄りに塗布されていても接合が可能である。このため、接着剤１１の塗布位置のばらつきに対して裕度Ｗ１を大きくできる。これにより組立不良を低減させることができる。また、押し潰された接着剤１１は溝２３の余剰スペースへ逃げるため、接着剤１１は溝２３の内部に収容され、ケース１０の内側まで侵入しない。このため、接着剤１１と封止材２２の界面を無くす又は低減させることができ、熱サイクル耐量を向上させることができる。
また、塗布位置のばらつきにより接着剤１１が突出部２４の頂点２５に接触しない場合でも、多少のずれであれば勾配２６，２７とベース板１を接着剤１１により接着することができる。このような場合も考慮すると、接着剤１１の塗布位置のばらつきに対する裕度を更に大きくできる。
また、接着剤１１は、ケース１０の平面ではなく、突出部２４の頂点２５とその近傍の勾配２６，２７に接触する。従って、接着剤１１が押し潰される量が少ないため、接着剤１１が接合部からはみ出しにくい。
また、一般的な矩形の溝の場合、接着剤１１の高さが溝の深さより低いとケース１０をベース板１に接着剤１１により接合できない。接着剤１１の高さを大きくするために接着剤１１の量を増やすと、接着剤１１のはみだしのリスクが大きくなる。これに対して、本実施の形態では、溝２３の底面に設けられた突出部２４の頂点２５が接着剤１１に接触するため、接着剤１１の量が少なく高さが低くても接合が可能である。従って、接着剤１１の高さのばらつきに対して裕度がある。
なお、ボンディングワイヤ１７～２１の代わりに導電フレームを用いてもよい。これにより半導体モジュールの許容電流容量が増加する。また、半導体モジュールは冷却フィンにグリスを介してベース板を接続して使用することを想定しているが、冷却フィンとグリスの代わりにベース板１にピンフィンを成形してもよい。これにより組立工程を省略でき、熱抵抗が向上する。
実施の形態２．
図１１は、実施の形態２に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。実施の形態１ではケース１０の溝２３の底面に設けられた突出部２４の断面が三角形であったが、本実施の形態では突出部２４は所定の曲率を持つ曲面形状である。これにより、ケース１０及びケース金型の割れ・欠けのリスクが低減し、部材としての耐久性が向上する。その他の構成及び効果は実施の形態１と同様である。
実施の形態３．
図１２は、実施の形態３に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。ケース１０の溝２３の内面の全面又は一部とベース板１の接着剤１１を塗布する領域の全面又は一部に表面荒らし加工３２が施されている。表面荒らし加工３２により表面に細かい凹凸形状が形成される。凹凸形状の高低差は例えば０．０１ｍｍ以上である。これにより、接着剤１１の流動長が長くなると共に、接着剤１１の流動が抑制される。このため、接着剤１１がケース１０の内側に更に侵入しづらくなる。従って、接着剤１１と封止材２２の界面を無くす又は更に低減させることができる。その他の構成及び効果は実施の形態１と同様である。
実施の形態４．
図１３は、実施の形態４に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。ベース板１の接着剤１１を塗布する領域の全面又は一部に格子状のシート３３が貼り付けられている。これにより実施の形態３と同様の効果を得ることができる。その他の構成及び効果は実施の形態１と同様である。
実施の形態５．
図１４は、実施の形態５に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。溝２３に対向するベース板１の上面外周部であって接着剤１１を塗布する領域よりもケース１０の内側の領域にボンディングワイヤ３４が設けられている。これにより実施の形態３と同様の効果を得ることができる。その他の構成及び効果は実施の形態１と同様である。なお、接着剤１１を塗布する領域よりもケース１０の外側の領域にもボンディングワイヤ３４を設けてもよい。これにより接着剤１１がケース１０の外側にはみ出すのを防ぐことができる。
実施の形態６．
図１５は、実施の形態６に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。ケース１０の溝２３に対向してベース板１に凹部３５が設けられている。凹部３５の底面に接着剤１１が塗布されている。凹部３５の幅は、接着剤１１を塗布する領域の幅より広く、溝２３の幅より狭い。突出部２４の高さは、頂点２５が凹部３５内の接着剤１１と接触する高さに設定されている。凹部３５の深さは例えば０．１ｍｍ以上であるが、ベース板１の貫通を防ぐためにベース板１の厚みの４／５以下にする。
凹部３５を設けたことで接着剤１１の収容スペースが広くなる。このため、接着剤１１がケース１０の内側に更に侵入しづらくなる。従って、接着剤１１と封止材２２の界面を無くす又は更に低減させることができる。その他の構成及び効果は実施の形態１と同様である。
実施の形態７．
図１６は、実施の形態７に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。ケース１０の下面と対向する領域においてベース板１の上面外周部に凹部３６が設けられている。凹部３６は、接着剤１１を塗布する領域よりもケース１０の内側の領域に設けられている。凹部３６の深さは例えばベース板１の厚みの１／１０以上であるが、ベース板１の貫通を防ぐためにベース板１の厚みの４／５以下にする。
ベース板１とケース１０により押し潰された接着剤１１が凹部３６に収容される。このため、接着剤１１がケース１０の内側に更に侵入しづらくなる。従って、接着剤１１と封止材２２の界面を無くす又は更に低減させることができる。その他の構成及び効果は実施の形態１と同様である。
図１７は、実施の形態７の変形例１を示す断面図である。変形例１のように連なった複数の凹部３６を設けてもよい。これにより、接着剤１１が直近の１つ目の凹部３６を超えて広がった場合であっても、２つ目以降の凹部３６に収容される。このため、接着剤１１がケース１０の内側に更に侵入しづらくなる。
図１８は、実施の形態７の変形例２を示す断面図である。変形例２のように接着剤１１を塗布する領域よりもケース１０の内側寄りと外側寄りの領域に複数の凹部３６を設けてもよい。これにより接着剤１１がケース１０の外側にはみ出すのを防ぐことができる。
実施の形態８．
図１９は、実施の形態８に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。溝２３よりもケース１０の内側寄りの領域においてベース板１の上面外周部とケース１０の下面が接触する。この接触領域において、ベース板１の上面外周部に凹部３８が設けられ、ケース１０の下面に凸部３７が設けられている。凹部３８は凸部３７を収容する大きさを持つ。ケース１０がベース板１に接着剤１１により接合された際に凸部３７と凹部３８が嵌合する。凹部３８の深さ及び凸部３７の高さは例えばベース板１の厚みの１／１０以上である。ベース板１の貫通を防ぐために、凹部３８の深さはベース板１の厚みの４／５以下にする。
組立ばらつきにより接着剤１１が所定位置よりもケース１０の内側寄りになるか又は接着剤１１の塗布量が多いと、接着剤１１が広がってベース板１面とケース１０の接触領域に到達し、接着剤１１が毛細管現象によってケース１０の内側へ侵入するという問題がある。これに対して、本実施の形態では、凸部３７と凹部３８を設けることで接着剤１１の流動長が長くなるため、ケース１０の内側への接着剤１１の侵入を抑制することができる。従って、接着剤１１の塗布ばらつきに対して更に裕度を大きくできる。
図２０は、実施の形態８の変形例１を示す断面図である。変形例１では、図１９とは逆に、ベース板１の上面外周部に凸部３７が設けられ、ケース１０の下面に凹部３８が設けられている。この場合でも実施の形態８と同様の効果を得ることができる。
図２１は、実施の形態８の変形例２を示す断面図である。変形例２では、凸部３７と凹部３８が複数設けられている。これにより接着剤１１がケース１０の内側に更に侵入しづらくなる。また、溝２３よりもケース１０の外側においてベース板１の上面外周部とケース１０の下面が接触する接触領域にも凸部３７と凹部３８が設けられている。これにより接着剤１１がケース１０の外側にはみ出すのを防ぐことができる。
図２２は、実施の形態８の変形例３を示す断面図である。変形例３では、変形例２とは逆に、ベース板１の上面外周部に複数の凸部３７が設けられ、ケース１０の下面に複数の凹部３８が設けられている。この場合でも変形例２と同様の効果を得ることができる。
実施の形態９．
図２３は、実施の形態９に係る半導体モジュールを示す断面図である。図２４は、実施の形態９に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。ベース板１の上面には、ケース１０が接合される上面外周部よりも内側寄りに凹部３９が設けられている。凹部３９に絶縁基板２及び半導体素子６～９が設けられている。これにより、パッケージサイズを小さくでき、熱抵抗が向上し、モジュール裏面の反りを調整できる。
ケース１０の下面の溝２３よりもケース１０の内側寄りに凸部４０が設けられている。凸部４０は、ケース１０の下面の溝２３よりも外側の部分に対して下方に突出し、凹部３９に挿入されている。ベース板１とケース１０の接合により潰れて広がった接着剤１１がケース１０の内側へ流動するが、凸部４０によって塞き止められる。これにより、接着剤１１がケース１０の内側に侵入しづらくなる。従って、接着剤１１と封止材２２の界面を無くす又は低減させることができる。
実施の形態１０．
図２５及び図２６は、実施の形態１０に係る半導体モジュールのケースとベース板の接合部を拡大した断面図である。図２５はケース１０をベース板１に接合する前の状態、図２６は接合後の状態を示す。ケース１０の下面に突起４１が設けられている。突起４１は、溝２３よりもケース１０の内側寄りに設けられている。突起４１の高さは例えばベース板１の厚みの１／１０以上、ベース板１の厚みの１／２以下である。ベース板１の材料として、突起４１よりも強度の低いアルミ材などを使用する。
ケース１０をベース板１に接着する際にベース板１の上面外周部が突起４１に接触して面圧で座屈してベース板１の上面外周部とケース１０の下面が接合される。これにより隙間の無い又は小さい接合が可能となるため、接着剤１１がケース１０の内側に更に侵入しづらくなる。従って、接着剤１１と封止材２２の界面を無くす又は低減させることができる。
図２７及び図２８は、実施の形態１０の変形例１を示す断面図である。図２７はケース１０をベース板１に接合する前の状態、図２８は接合後の状態を示す。ベース板１に銅などの強度の高い材料を使用し、ベース板１に突起４１を設けている。この場合、ケース１０の下面が突起４１に接触して面圧で座屈してベース板１とケース１０が接合される。この場合でも実施の形態１０と同様の効果を得ることができる。
図２９は、実施の形態１０の変形例２を示す断面図である。突起４１は、ケース１０の下面にインサートされた金属４２である。金属４２はベース板１よりも高い強度を持つ。これにより、ベース板１の座屈が発生しやすくなり、ベース板１とケース１０を接合しやすくなる。なお、ベース板１の上面外周部に金属４２をインサートして突起４１を設けてもよい。
なお、半導体素子６～９は、珪素によって形成されたものに限らず、珪素に比べてバンドギャップが大きいワイドバンドギャップ半導体によって形成されたものでもよい。ワイドバンドギャップ半導体は、例えば、炭化珪素、窒化ガリウム系材料、又はダイヤモンドである。このようなワイドバンドギャップ半導体によって形成されたパワー半導体素子は、耐電圧性と許容電流密度が高いため、小型化できる。この小型化された素子を用いることで、この素子を組み込んだ半導体モジュールも小型化できる。また、素子の耐熱性が高いため、ヒートシンクの放熱フィンを小型化でき、水冷部を空冷化できるので、半導体モジュールを更に小型化できる。
１ ベース板、２ 絶縁基板、６～９ 半導体素子、１０ ケース、１１ 接着剤、２２ 封止材、２３ 溝、２４ 突出部、２５ 頂点、２６，２７ 勾配、３２ 表面荒らし加工、３３ 格子状のシート、３４ ボンディングワイヤ、３５，３６，３８，３９ 凹部、３７，４０ 凸部、４１ 突起、４２ 金属

Claims (19)

  1. ベース板と、
    前記ベース板の上に設けられた絶縁基板と、
    前記絶縁基板の上に設けられた半導体素子と、
    前記絶縁基板及び前記半導体素子を囲むように配置され、前記ベース板に接着剤により接合されたケースと、
    前記ケースの内部において前記絶縁基板及び前記半導体素子を封止する封止材とを備え、
    前記ベース板の上面外周部に対向する前記ケースの下面に溝が設けられ、
    前記溝の底面は、前記ベース板に向かって突出した突出部を有し、
    前記突出部は、頂点と、前記頂点を挟んで前記ケースの内側寄りと外側寄りにそれぞれ設けられた勾配とを有し、
    前記接着剤は、前記頂点に接触し、前記溝の内部に収容され、
    前記突出部の前記頂点に接触した前記接着剤が押し潰されて前記突出部の前記勾配に沿って広がっていることを特徴とする半導体モジュール。
  2. 前記突出部の高さは、前記頂点が前記ベース板と接触する高さ以下であることを特徴とする請求項１に記載の半導体モジュール。
  3. 前記突出部は曲面形状であることを特徴とする請求項１又は２に記載の半導体モジュール。
  4. 前記ケースの前記溝の内面と前記ベース板の前記接着剤を塗布する領域に表面荒らし加工が施されていることを特徴とする請求項１～３の何れか１項に記載の半導体モジュール。
  5. ベース板と、
    前記ベース板の上に設けられた絶縁基板と、
    前記絶縁基板の上に設けられた半導体素子と、
    前記絶縁基板及び前記半導体素子を囲むように配置され、前記ベース板に接着剤により接合されたケースと、
    前記ケースの内部において前記絶縁基板及び前記半導体素子を封止する封止材とを備え、
    前記ベース板の上面外周部に対向する前記ケースの下面に溝が設けられ、
    前記溝の底面は、前記ベース板に向かって突出した突出部を有し、
    前記突出部は、頂点と、前記頂点を挟んで前記ケースの内側寄りと外側寄りにそれぞれ設けられた勾配とを有し、
    前記接着剤は、前記頂点に接触し、前記溝の内部に収容され、
    前記ベース板の前記接着剤を塗布する領域に格子状のシートが貼り付けられていることを特徴とする半導体モジュール。
  6. 前記溝に対向する前記ベース板の上面外周部にボンディングワイヤが設けられていることを特徴とする請求項１～３の何れか１項に記載の半導体モジュール。
  7. 前記ボンディングワイヤは、前記接着剤を塗布する領域よりも前記ケースの内側寄りに設けられていることを特徴とする請求項６に記載の半導体モジュール。
  8. 前記ベース板に凹部が設けられ、
    前記凹部に前記接着剤が塗布されていることを特徴とする請求項１～３の何れか１項に記載の半導体モジュール。
  9. 前記ケースの下面が対向する前記ベース板の上面外周部に凹部が設けられていることを特徴とする請求項１～３の何れか１項に記載の半導体モジュール。
  10. 前記凹部は、前記接着剤を塗布する領域よりも前記ケースの内側寄りに設けられていることを特徴とする請求項９に記載の半導体モジュール。
  11. 前記凹部は複数設けられていることを特徴とする請求項９又は１０に記載の半導体モジュール。
  12. 前記ベース板の上面外周部と前記ケースの下面の一方に凸部が設けられ、他方に凹部が設けられ、前記凸部と前記凹部が嵌合することを特徴とする請求項１～３の何れか１項に記載の半導体モジュール。
  13. 前記凸部と前記凹部は、前記溝よりも前記ケースの内側寄りに設けられていることを特徴とする請求項１２に記載の半導体モジュール。
  14. 前記凸部と前記凹部はそれぞれ複数設けられていることを特徴とする請求項１２又は１３に記載の半導体モジュール。
  15. 前記ベース板の上面には、前記ケースが接合される前記上面外周部よりも内側寄りに凹部が設けられ、
    前記凹部に前記絶縁基板及び前記半導体素子が設けられ、
    前記ケースの下面の前記溝よりも前記ケースの内側寄りに凸部が設けられ、
    前記凸部は前記凹部に挿入されていることを特徴とする請求項１～３の何れか１項に記載の半導体モジュール。
  16. ベース板と、
    前記ベース板の上に設けられた絶縁基板と、
    前記絶縁基板の上に設けられた半導体素子と、
    前記絶縁基板及び前記半導体素子を囲むように配置され、前記ベース板に接着剤により接合されたケースと、
    前記ケースの内部において前記絶縁基板及び前記半導体素子を封止する封止材とを備え、
    前記ベース板の上面外周部に対向する前記ケースの下面に溝が設けられ、
    前記溝の底面は、前記ベース板に向かって突出した突出部を有し、
    前記突出部は、頂点と、前記頂点を挟んで前記ケースの内側寄りと外側寄りにそれぞれ設けられた勾配とを有し、
    前記接着剤は、前記頂点に接触し、前記溝の内部に収容され、
    前記ベース板の上面外周部と前記ケースの下面の一方に突起が設けられ、他方が前記突起に接触して面圧で座屈して前記ベース板と前記ケースが接合されていることを特徴とする半導体モジュール。
  17. 前記突起は、前記溝よりも前記ケースの内側寄りに設けられていることを特徴とする請求項１６に記載の半導体モジュール。
  18. 前記突起は、前記ベース板の上面外周部と前記ケースの下面の一方にインサートされた金属であり、他方よりも高い強度を持つことを特徴とする請求項１６又は１７に記載の半導体モジュール。
  19. 前記半導体素子はワイドバンドギャップ半導体によって形成されていることを特徴とする請求項１～１８の何れか１項に記載の半導体モジュール。
JP2021560830A 2019-11-27 2019-11-27 半導体モジュール Active JP7173375B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2019/046445 WO2021106114A1 (ja) 2019-11-27 2019-11-27 半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2021106114A1 JPWO2021106114A1 (ja) 2021-06-03
JP7173375B2 true JP7173375B2 (ja) 2022-11-16

Family

ID=76128686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021560830A Active JP7173375B2 (ja) 2019-11-27 2019-11-27 半導体モジュール

Country Status (5)

Country Link
US (1) US20220278004A1 (ja)
JP (1) JP7173375B2 (ja)
CN (1) CN114730745A (ja)
DE (1) DE112019007915T5 (ja)
WO (1) WO2021106114A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7258806B2 (ja) * 2020-03-23 2023-04-17 株式会社東芝 半導体装置
WO2024190589A1 (ja) * 2023-03-14 2024-09-19 新電元工業株式会社 半導体モジュール

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323593A (ja) 1999-05-06 2000-11-24 Yazaki Corp 半導体装置
JP2004103846A (ja) 2002-09-10 2004-04-02 Mitsubishi Electric Corp 電力用半導体装置
JP2005322784A (ja) 2004-05-10 2005-11-17 Mitsubishi Electric Corp 電力用半導体装置
JP2012015349A (ja) 2010-07-01 2012-01-19 Fuji Electric Co Ltd 半導体装置
WO2017098593A1 (ja) 2015-12-09 2017-06-15 三菱電機株式会社 パワーモジュール
WO2018055667A1 (ja) 2016-09-20 2018-03-29 三菱電機株式会社 半導体装置
WO2019049400A1 (ja) 2017-09-05 2019-03-14 三菱電機株式会社 パワーモジュール及びその製造方法並びに電力変換装置
JP2019096797A (ja) 2017-11-27 2019-06-20 三菱電機株式会社 半導体装置および電力変換装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS553617A (en) * 1978-06-21 1980-01-11 Hitachi Ltd Metallic base for hybrid integrated circuit
JPS61139048A (ja) * 1984-12-11 1986-06-26 Toshiba Corp 半導体装置
JPS63100842U (ja) * 1986-12-19 1988-06-30
JPS6417455A (en) * 1987-07-10 1989-01-20 Mitsubishi Electric Corp Semiconductor device
JPH06268102A (ja) * 1993-01-13 1994-09-22 Fuji Electric Co Ltd 樹脂封止形半導体装置
US11227808B2 (en) 2017-09-05 2022-01-18 Mitsubishi Electric Corporation Power module and method for fabricating the same, and power conversion device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000323593A (ja) 1999-05-06 2000-11-24 Yazaki Corp 半導体装置
JP2004103846A (ja) 2002-09-10 2004-04-02 Mitsubishi Electric Corp 電力用半導体装置
JP2005322784A (ja) 2004-05-10 2005-11-17 Mitsubishi Electric Corp 電力用半導体装置
JP2012015349A (ja) 2010-07-01 2012-01-19 Fuji Electric Co Ltd 半導体装置
WO2017098593A1 (ja) 2015-12-09 2017-06-15 三菱電機株式会社 パワーモジュール
WO2018055667A1 (ja) 2016-09-20 2018-03-29 三菱電機株式会社 半導体装置
WO2019049400A1 (ja) 2017-09-05 2019-03-14 三菱電機株式会社 パワーモジュール及びその製造方法並びに電力変換装置
JP2019096797A (ja) 2017-11-27 2019-06-20 三菱電機株式会社 半導体装置および電力変換装置

Also Published As

Publication number Publication date
DE112019007915T5 (de) 2022-09-08
JPWO2021106114A1 (ja) 2021-06-03
WO2021106114A1 (ja) 2021-06-03
CN114730745A (zh) 2022-07-08
US20220278004A1 (en) 2022-09-01

Similar Documents

Publication Publication Date Title
US10104775B2 (en) Semiconductor device and method for manufacturing the same
KR101915873B1 (ko) 전력용 반도체 장치 및 그 제조 방법
US8569890B2 (en) Power semiconductor device module
JP4899481B2 (ja) 外部に露出する放熱体を上部に有する樹脂封止型半導体装置の製法
JP7156025B2 (ja) 半導体装置
US11201121B2 (en) Semiconductor device
CN108292631B (zh) 半导体模块
US20030075783A1 (en) Semiconductor device
JP7247574B2 (ja) 半導体装置
US11430707B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP7173375B2 (ja) 半導体モジュール
CN111276447A (zh) 双侧冷却功率模块及其制造方法
US11482462B2 (en) Power semiconductor device with first and second sealing resins of different coefficient of thermal expansion
CN109216312B (zh) 半导体组件
US11244922B2 (en) Semiconductor device
US20210257269A1 (en) Semiconductor device
US9355999B2 (en) Semiconductor device
CN116888730A (zh) 功率半导体器件及制造方法
US20240304567A1 (en) Semiconductor device and method of manufacturing semiconductor device
US20230282541A1 (en) Semiconductor device
US20230317534A1 (en) Semiconductor device and method of producing semiconductor device
US20240266265A1 (en) Semiconductor device
JP2020004765A (ja) パワー半導体モジュール用パッケージの製造方法およびパワー半導体モジュール用パッケージ
JP7157783B2 (ja) 半導体モジュールの製造方法及び半導体モジュール
JP7489933B2 (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220726

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221004

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221017

R150 Certificate of patent or registration of utility model

Ref document number: 7173375

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150