JPS61139048A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS61139048A JPS61139048A JP26005484A JP26005484A JPS61139048A JP S61139048 A JPS61139048 A JP S61139048A JP 26005484 A JP26005484 A JP 26005484A JP 26005484 A JP26005484 A JP 26005484A JP S61139048 A JPS61139048 A JP S61139048A
- Authority
- JP
- Japan
- Prior art keywords
- grooves
- contact region
- case
- resin
- circuit substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 229920005989 resin Polymers 0.000 claims abstract description 19
- 239000011347 resin Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 abstract 5
- 238000003754 machining Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 3
- 230000017525 heat dissipation Effects 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
この発明は半導体装置に係り、特に混成集積回路等の半
導体素子がマウントされた回路基板にケースを結合させ
て外囲器の一部を形成する混成集積回路における回路基
板とケースとの結合部の改良構造に関する。
導体素子がマウントされた回路基板にケースを結合させ
て外囲器の一部を形成する混成集積回路における回路基
板とケースとの結合部の改良構造に関する。
従来、この種の半導体装置の外囲器は例えば第4図に示
すように構成されている。同図において、(101)は
回路基板で、これに混成集積回路素子(102)、内部
素子等がマウントされ、これらを保護しかつ電極(図示
省略)導出等を行なうケース(103)が夫々の端面で
結合される。この結合にはプリプレーグ(104)が用
いられ、これを構成する熱硬化型エポキシ樹脂による接
着と熱硬化によって達成され、ついでこの中に充填樹脂
(105)を注入、硬化させて外囲器が形成されていた
。しかしながら、このプリプレーグは一般に熱硬化型の
エポキシ樹脂が用いられているので室温でも硬化が徐々
に進行し、その接着は不安定なものであった。
すように構成されている。同図において、(101)は
回路基板で、これに混成集積回路素子(102)、内部
素子等がマウントされ、これらを保護しかつ電極(図示
省略)導出等を行なうケース(103)が夫々の端面で
結合される。この結合にはプリプレーグ(104)が用
いられ、これを構成する熱硬化型エポキシ樹脂による接
着と熱硬化によって達成され、ついでこの中に充填樹脂
(105)を注入、硬化させて外囲器が形成されていた
。しかしながら、このプリプレーグは一般に熱硬化型の
エポキシ樹脂が用いられているので室温でも硬化が徐々
に進行し、その接着は不安定なものであった。
このため1回路基板(101)とケース(103)との
接着性が不安定であり、接着の悪くなった部分から外気
や水等が侵入し、内部の回路に悪影響を及ぼすなどの問
題があった。また、接着性の低下に起因して熱衝撃試験
等において回路基板(101)とケース(103)が剥
離し外囲器の機能が損なわれる等の問題があった。
接着性が不安定であり、接着の悪くなった部分から外気
や水等が侵入し、内部の回路に悪影響を及ぼすなどの問
題があった。また、接着性の低下に起因して熱衝撃試験
等において回路基板(101)とケース(103)が剥
離し外囲器の機能が損なわれる等の問題があった。
上記問題に対し従来第5図に示すような改良構造も用い
られていた。これは回路基板(101)にケース(11
3)を嵌合させたのちに接着性を有する充填樹脂(11
5)を注入するものであるが、これによると、充填用樹
脂の封入から硬化時までに回路基板とケースの接触面間
に生ずる毛細管からこの樹脂が漏出する。また、回路基
板は鉄、アルミニウム、銅等が通常使用されるが、規定
寸法に切断するプレス打抜きによって基板端面に「ばり
J(106)が生ずる。この「ばり」はケースと回路基
板との対向面の密接をわるくシ、大きな空隙を生じ樹脂
の漏出が甚だしくなる。
られていた。これは回路基板(101)にケース(11
3)を嵌合させたのちに接着性を有する充填樹脂(11
5)を注入するものであるが、これによると、充填用樹
脂の封入から硬化時までに回路基板とケースの接触面間
に生ずる毛細管からこの樹脂が漏出する。また、回路基
板は鉄、アルミニウム、銅等が通常使用されるが、規定
寸法に切断するプレス打抜きによって基板端面に「ばり
J(106)が生ずる。この「ばり」はケースと回路基
板との対向面の密接をわるくシ、大きな空隙を生じ樹脂
の漏出が甚だしくなる。
充填用樹脂が漏出すると外囲器内部の樹脂量が不足し、
内装された素子の保護が不完全となり。
内装された素子の保護が不完全となり。
電極間放電、または混成集積回路と放熱板との密着不良
による放熱特性の悪化等の原因になるなどの重大な問題
がある。また、漏出した樹脂は半導体装置の外観を悪く
する問題もある。
による放熱特性の悪化等の原因になるなどの重大な問題
がある。また、漏出した樹脂は半導体装置の外観を悪く
する問題もある。
〔発明の目的〕
この発明は叙上の問題点に鑑みてなされたもので1回路
基板とケースとの接触域からの充填用樹脂の漏出を防止
した信頼性の向上した半導体装置の改良構造を提供する
。
基板とケースとの接触域からの充填用樹脂の漏出を防止
した信頼性の向上した半導体装置の改良構造を提供する
。
この発明の半導体装置はケースと回路基板との接触域に
これに沿って設けられた複数中空部を設け、充填樹脂の
漏出防止をはかるようにしたものである。
これに沿って設けられた複数中空部を設け、充填樹脂の
漏出防止をはかるようにしたものである。
以下、この発明の1実施例を第1図ないし第2図を参照
して説明する。なお、各回において従来と変わらない部
分については図面に同じ符号をつけて示し説明を省略す
る。
して説明する。なお、各回において従来と変わらない部
分については図面に同じ符号をつけて示し説明を省略す
る。
第1図(a)に全体の断面図で、また(b)にその要部
である回路基板とケースとの接触域を拡大して示す断面
図に示されるように、ケース(1)の端面が回路基板(
101)と接触する帯状の接触域にこれに沿って設けら
れた複数溝(la、 la・・・、lb)を備えている
。これらの溝のうち、最外側の溝(1b)は回路基板の
周縁に、プレス加工によって生じた「ばり」を収めるも
ので、ケースと回路基板とを密接させる際の障害である
「ばり」対策に供される。
である回路基板とケースとの接触域を拡大して示す断面
図に示されるように、ケース(1)の端面が回路基板(
101)と接触する帯状の接触域にこれに沿って設けら
れた複数溝(la、 la・・・、lb)を備えている
。これらの溝のうち、最外側の溝(1b)は回路基板の
周縁に、プレス加工によって生じた「ばり」を収めるも
ので、ケースと回路基板とを密接させる際の障害である
「ばり」対策に供される。
そして両者は密接されるが、なお接触域を横断する方向
の毛管現象で漏出する充填樹脂は溝(la)により漏洩
路が拡張されて毛管現象は消失して溜る。
の毛管現象で漏出する充填樹脂は溝(la)により漏洩
路が拡張されて毛管現象は消失して溜る。
この状態を第2図に示し、図における(125)は上記
溝(1a)内にこれより内方の接触域で毛管現象によっ
て導入された微量の樹脂溜りである。
溝(1a)内にこれより内方の接触域で毛管現象によっ
て導入された微量の樹脂溜りである。
上記溝(la、 lb)は接触域の毛管現象を解消させ
。
。
また「ばり」を収容できればよいので、幅、深さとも1
00μ叢程度あれば充分である。
00μ叢程度あれば充分である。
次に、上記溝は第3図に示すように、回路基板(2)上
面におけるケースとの接触域にこれに沿う複数溝(2a
、 2a・・・、2b)としてもよい。上記複数溝のう
ち(2b)は1回路基板の周縁の「ばり」部に対向しこ
れを収めるように形成されたものである。
面におけるケースとの接触域にこれに沿う複数溝(2a
、 2a・・・、2b)としてもよい。上記複数溝のう
ち(2b)は1回路基板の周縁の「ばり」部に対向しこ
れを収めるように形成されたものである。
この発明によれば、上述の如く充填用樹脂が外囲器の外
部に漏出しないので半導体装置の電気的特性、放熱特性
の劣化を防止でき、信頼性のすぐれた半導体装置を提供
できる。
部に漏出しないので半導体装置の電気的特性、放熱特性
の劣化を防止でき、信頼性のすぐれた半導体装置を提供
できる。
第1図および第2図はこの発明の1実施例の半導体装置
にかかり、第1図(a)は半導体装置の断面図、同図(
b)は一部を拡大して示す断面図、第2図は複数溝の効
果を説明するために半導体装置の一部を拡大して示す断
面図、第3図はこの発明の別の一実施例の半導体装置の
一部を拡大して示す断面図、第4図および第5図はいず
れも夫々が従来の半導体装置の断面図および半導体装置
の一部の断面図である。
にかかり、第1図(a)は半導体装置の断面図、同図(
b)は一部を拡大して示す断面図、第2図は複数溝の効
果を説明するために半導体装置の一部を拡大して示す断
面図、第3図はこの発明の別の一実施例の半導体装置の
一部を拡大して示す断面図、第4図および第5図はいず
れも夫々が従来の半導体装置の断面図および半導体装置
の一部の断面図である。
Claims (1)
- 回路基板と、この回路基板上にマウントされた半導体
素子と、この半導体素子を囲み前記回路基板に帯状の接
触域で対向して結合されたケースと、このケースと前記
基板との接触域にこれに沿って設けられた複数溝と、前
記ケース内に注入され前記回路基板と半導体素子および
ケースを一体化する樹脂層とを具備した半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26005484A JPS61139048A (ja) | 1984-12-11 | 1984-12-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP26005484A JPS61139048A (ja) | 1984-12-11 | 1984-12-11 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61139048A true JPS61139048A (ja) | 1986-06-26 |
Family
ID=17342661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26005484A Pending JPS61139048A (ja) | 1984-12-11 | 1984-12-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61139048A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0236551A (ja) * | 1988-07-27 | 1990-02-06 | Hitachi Ltd | 絶縁モールド型半導体装置及びその製法 |
JPH04171909A (ja) * | 1990-11-06 | 1992-06-19 | Tokyo Electric Co Ltd | 電磁機器 |
JP2012015349A (ja) * | 2010-07-01 | 2012-01-19 | Fuji Electric Co Ltd | 半導体装置 |
CN104283403A (zh) * | 2013-07-12 | 2015-01-14 | Tdk株式会社 | 电源装置 |
WO2017098593A1 (ja) * | 2015-12-09 | 2017-06-15 | 三菱電機株式会社 | パワーモジュール |
WO2021106114A1 (ja) * | 2019-11-27 | 2021-06-03 | 三菱電機株式会社 | 半導体モジュール |
-
1984
- 1984-12-11 JP JP26005484A patent/JPS61139048A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0236551A (ja) * | 1988-07-27 | 1990-02-06 | Hitachi Ltd | 絶縁モールド型半導体装置及びその製法 |
JPH04171909A (ja) * | 1990-11-06 | 1992-06-19 | Tokyo Electric Co Ltd | 電磁機器 |
JP2012015349A (ja) * | 2010-07-01 | 2012-01-19 | Fuji Electric Co Ltd | 半導体装置 |
CN104283403A (zh) * | 2013-07-12 | 2015-01-14 | Tdk株式会社 | 电源装置 |
JP2015019043A (ja) * | 2013-07-12 | 2015-01-29 | Tdk株式会社 | 電源装置 |
WO2017098593A1 (ja) * | 2015-12-09 | 2017-06-15 | 三菱電機株式会社 | パワーモジュール |
WO2021106114A1 (ja) * | 2019-11-27 | 2021-06-03 | 三菱電機株式会社 | 半導体モジュール |
JPWO2021106114A1 (ja) * | 2019-11-27 | 2021-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5376824A (en) | Method and an encapsulation for encapsulating electrical or electronic components or assemblies | |
JPS61139048A (ja) | 半導体装置 | |
JPH07202088A (ja) | 半導体装置 | |
US5210940A (en) | Method of producing a printed circuit board | |
GB2132015A (en) | Improvements in or relating to semiconductor device encapsulations and mountings | |
US7256504B2 (en) | Circuit support for a semiconductor chip and component | |
KR20030029118A (ko) | 히트 싱크로의 인쇄 회로 기판의 접착 접합 | |
US11470713B2 (en) | Circuit board with heat dissipation structure and method for manufacturing same | |
JPH08181166A (ja) | プリント配線板 | |
JPH0982848A (ja) | ハイブリッドic半導体装置 | |
JP2964816B2 (ja) | 樹脂充填形電子回路装置 | |
JP3520976B2 (ja) | 半導体装置の接合構造 | |
JPS58121652A (ja) | 混成集積回路装置 | |
JPS60234348A (ja) | 半導体装置 | |
KR100201391B1 (ko) | 에리어 어레이 패키지 | |
KR960019675A (ko) | 패키지 반도체, 그것을 이용한 반도체 장치 및 그 제조방법 | |
JPH10299902A (ja) | シール方法 | |
JP4071121B2 (ja) | 半導体装置 | |
US6324756B1 (en) | Method and system for sealing the edge of a PBGA package | |
JP6342278B2 (ja) | 半導体モジュールの製造方法 | |
JPH083008Y2 (ja) | バイポーラ集積回路装置 | |
JPH0231436A (ja) | 半導体装置 | |
JP2670568B2 (ja) | 半導体装置 | |
JPH0338848Y2 (ja) | ||
JPS60226150A (ja) | ハイブリツド集積回路モジユ−ル |